JP4107306B2 - 半導体素子製造装置 - Google Patents

半導体素子製造装置 Download PDF

Info

Publication number
JP4107306B2
JP4107306B2 JP2005120155A JP2005120155A JP4107306B2 JP 4107306 B2 JP4107306 B2 JP 4107306B2 JP 2005120155 A JP2005120155 A JP 2005120155A JP 2005120155 A JP2005120155 A JP 2005120155A JP 4107306 B2 JP4107306 B2 JP 4107306B2
Authority
JP
Japan
Prior art keywords
mold
resin
cavity
chip
stator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005120155A
Other languages
English (en)
Other versions
JP2005217449A (ja
Inventor
健一 白坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2005120155A priority Critical patent/JP4107306B2/ja
Publication of JP2005217449A publication Critical patent/JP2005217449A/ja
Application granted granted Critical
Publication of JP4107306B2 publication Critical patent/JP4107306B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、樹脂のパッケージにより封止された半導体素子の製造装置に関するものであり、特に、封止工程における樹脂注入中にボンディングワイヤが変形してパッケージから露出したり、パッケージ内で接触、短絡、切断などが起こることを防止するようにしたものである。
一般に樹脂パッケージにより封止された半導体素子は、半導体チップとリードの内側端末とがボンディングワイヤで接続され、このリードの外側端末を外部に露出した状態で前記半導体チップと前記ボンディングワイヤと前記リードの内側端末とがパッケージ用の樹脂により一体に封止されてなっている。
図17は、前記半導体素子を従来の製造方法に従って製造する一過程を示している。図17においてこの半導体素子を製造するには、先ず半導体チップ1を載置するステージ6とリード2の配列とが形成されたフレーム8の前記ステージ6に半導体チップ1を載置し、この半導体チップ1のパッド1aと前記リードの内側端末2aとをボンディングワイヤ3で接続する。これにより得られたフレーム組立物9を型100にセットする。
型100は、割り型111a,111bからなる型本体111と、この型本体111に形成されたキャビティ112と、キャビティ112内にパッケージ用の樹脂を供給するランナー114及びゲート115を有している。割り型111a,111bは、図示しない型駆動装置によって温度が制御されると共に、リードの外側端末2bを気密に挟み込めるようになっている。キャビティ112はこの半導体素子のパッケージの外形を規定する形状に成形されている。
ランナー114及びゲート115は未硬化の熱硬化性樹脂コンパウンド(以下単に「樹脂」という)をキャビティ112内に注入するための通路であり、割り型111a,111bの割り面に形成され、ランナー114の一方の端末は図示しないプランジャ付きの加熱ポットに連通しゲート115はキャビティ112の所定の位置に開口している。
型100に前記のフレーム組立物9をセットした後に閉型し、ランナー114及びゲート115を通してキャビティ112内に樹脂を注入し、キャビティを充填する。充填後所定の温度を維持すると樹脂はキャビティ内で硬化する。硬化後に開型し樹脂で封止されたフレーム組立物9を取り出し、リードの外側端末2bとフレーム8とを切り離すと、パッケージにより封止された半導体素子が得られる。
特開平6−029340号公報 特開平7−169786号公報 特開平10−64933号公報 特開2000−3923号公報 特開平10−189631号公報
前記の樹脂充填工程では、樹脂注入中に、キャビティ112内でボンディングワイヤ3が変形するという問題が指摘されている。すなわち、樹脂がゲート115からキャビティ112内に注入されキャビティを充填する過程で、通常は極細の金線からなるボンディングワイヤ3が流入する樹脂に押されて変形しキャビティ内でよじれ、接触、短絡、切断、ボイドの発生などを起こすと共に、ときにはパッケージの表面に露出する場合もあった。
ボンディングワイヤがパッケージから露出するのを防ぐ方法として、特開平10−189631号公報は、図18に示すように、キャビティ内でボンディングワイヤを押さえる方法を提案している。この方法は、型200の上型211aにキャビティ可動部220を設け、樹脂の注入に先立ってキャビティ可動部220をキャビティ212内に降下させその底面でボンディングワイヤ3の頂点の高さを規制しておく。
この状態でキャビティ可動部220に形成した樹脂流入路221から樹脂をキャビティ212内に注入充填し、キャビティ内の樹脂が硬化しないうちにキャビティ可動部220をパッケージの表面高さ位置まで引き上げ、引き上げたことにより生じた未充填空間に更に樹脂を充填するというものである。しかしこの方法によってもボンディングワイヤ3が流入する樹脂に押されて変形し、キャビティ内でよじれ、接触、短絡、切断、ボイドの発生などを起こす可能性は排除できず、また樹脂をキャビティ可動部220に形成した樹脂流入路221から注入することは、この樹脂が熱硬化性であってキャビティ212内で硬化すると同時に樹脂流入路221内でも非可逆的に硬化することを考慮すると、実施困難であった。
本発明者は、キャビティ内でボンディングワイヤが変形する原因について研究の結果、図19に示すように、キャビティ112内に樹脂が注入され空間を充填する過程で、高粘性の樹脂がステージ6共々に半導体チップ1を押圧し、半導体チップ1が所定の位置から移動することに主たる原因があることを見出した。この半導体チップの位置の移動が、例えばボンディングワイヤ3Xで示すようにパッケージの壁面に露出したり、またボンディングワイヤ3Yで示すようにキャビティ内でよじれ、接触、短絡、切断、ボイドの発生などを引き起こす。
このようなボンディングワイヤの欠陥は、製造中に短絡や断線が発生した場合には工程中の導通検査などにより不良品として検知し排除できるが、このような不良品が多発すれば生産性が大幅に低下する。また通常の導通検査では検出できず、良品として出荷された後で欠陥が現れる場合もあり、この場合には製品の信頼性を大きく損なう。
本発明は前記の課題を解決するためになされたものであって、従ってその目的は、樹脂注入時のボンディングワイヤの変形に伴う欠陥を排除し、生産性と信頼性を向上させる半導体素子製造装置およびこの装置によって製造された半導体素子を提供することにある。
前記課題を解決するため、
請求項1にかかる発明は、割り型からなる型とこの型を駆動する型駆動装置とを有し、
前記型は、フレーム組立工程により組み立てられたフレーム組立物におけるリードの外側端末を当該型の割り面で支持することにより半導体チップとボンディングワイヤと前記リードの内側端末とを内部に懸架し得るキャビティと、
前記型の少なくとも一方の割り型に設けられ前記キャビティ内に出没自由とされ前記キャビティ内に突出したとき前記半導体チップを一時的に固定し得るチップ固定子と、
前記キャビティ内にパッケージ用の樹脂を充填する樹脂注入手段とを有し、
前記型駆動装置は、前記型の開閉を制御する機構と、前記チップ固定子を前記キャビティ内に出没させる機構と、前記樹脂の注入を制御する機構と、前記型の温度と駆動タイミングとを制御する機構とを有し、
前記チップ固定子は、連動する複数のピンから構成され、これらピンの先端が前記フレーム組立物のステージを支持するステージバーのステージ近傍に当接するものであり、ピンがステージバーに接したときに、その先端面がこのステージバーの傾斜に当接するようになっており、
開型された前記型に前記フレーム組立物がセットされた後に当該型を閉型し、前記チップ固定子を前記キャビティ内に突出させて前記半導体チップを一時的に固定し、前記樹脂を前記キャビティ内に注入し、前記樹脂の充填が完了する前に前記チップ固定子を前記型内に収納し、前記樹脂の充填が完了した後に前記キャビティ内で前記樹脂を固化させるようにしたことを特徴とする半導体素子製造装置である。
本発明の前記製造装置はチップ固定子を有し、このチップ固定子が型のキャビティ内に出没自由とされキャビティ内に突出したとき半導体チップを一時的に固定し得るものであるので、樹脂注入に先立てチップ固定子をキャビティ内に突出させて半導体チップを一時的に固定しておき、その後に樹脂注入を開始するように型駆動装置のプログラムを設定しておけば、樹脂の流動圧により半導体チップが押圧されても移動が起こらず、従ってボンディングワイヤの変形も抑制される。また樹脂注入の好適なタイミングにおいてチップ固定子を型の本体内に収納するようになっているので、半導体チップを一時的に固定しながら、しかもチップ固定子の痕跡をパッケージに残さないようにすることができる。
また、チップ固定子を直接半導体チップに当接させるのではなく、半導体チップを支持しているステージを支持するステージバーのステージ近傍に当接させて、樹脂注入中の半導体チップを一時的に固定しているので、チップ固定子が半導体チップの回路要素などに損傷を与えることはない。さらに、チップ固定子が複数のピンからなるので、チップ固定子がキャビティ内に突出していても注入される樹脂の流動を妨げることが少ないので樹脂充填に要する時間が短縮でき、またチップ固定子を引き抜く際の樹脂の乱流も少ないのでボンディングワイヤの変形やボイドの発生も低減することができる
本発明の前記半導体素子製造装置において、キャビティに樹脂を注入する手段は、従来から採用されている何れのものであってもよい。例えば樹脂が熱硬化性である場合、所定量の樹脂ペレットをプランジャ付きの加熱ポット中で溶融し、プランジャで押圧しながら型の割り面に沿って形成されたランナー及びゲートを通してキャビティ内に注入するようにしてもよい。この場合、樹脂固化工程の後ではキャビティ内に充填された樹脂と共に、ランナー及びゲートに残留した樹脂も硬化するが、これらは型の割り面に形成されているので容易に剥離除去することができる。
本発明にあっては、型のキャビティ内に懸架した半導体チップをチップ固定子により一時的に固定し、キャビティ内で樹脂の充填が完了する前にこのチップ固定子を型内に収納するようにしたので、樹脂が注入される際の樹脂の流動圧により半導体チップが押圧されても移動が起こらず、従ってボンディングワイヤのパッケージからの露出やパッケージ内部で変形することによる接触、短絡、切断などが抑制され、半導体素子の生産性が向上する。
また、半導体チップを一時的に固定することができるほか、半導体チップの回路要素などに損傷を与えず、樹脂の高速充填を可能にするほか、チップ固定子が半導体チップから比較的遠くに離れているので、樹脂充填やチップ固定子の収納に際して特に半導体チップ周辺の樹脂の流れが円滑になり、均一性の高いパッケージが製造できる。
次に本発明の実施の形態を具体例によって説明するがこれらの具体例は本発明を何ら制限するものではない。また添付の図面は本発明の思想を説明するためのものであって、本発明の説明に不要な要素は省略し、また図示した各要素の形状・寸法比・数なども実際のものを必ずしも反映していない。
なお、以下の説明では、本発明の技術的範囲に含まれないものがある。
(実施形態1)
図1は本発明の製造装置により製造された半導体素子の一例を示す断面図である。図1においてこの半導体素子は、半導体チップ1上に形成されたパッド1pとリード2の内側端末2aとが金線からなるボンディングワイヤ3で接続され、前記リードの外側端末2bを外部に露出した状態で半導体チップ1とボンディングワイヤ3とリードの内側端末2aとがパッケージ4を形成する熱硬化性樹脂コンパウンドにより一体に封止されてなっている。この半導体チップ1はパッケージ4のほぼ中央部に配置され、一方の面(図の下面)はステージ6に接着され、他方の面(図の上面)には電気回路が形成されている。
本実施形態の半導体素子は、下記の製造装置を用いた製造方法により製造される。
図2にこの製造方法の工程図を示す。すなわちこの製造方法はフレーム組立工程、型セット工程、チップ固定工程、樹脂充填工程、及び樹脂固化工程を含んでいる。このうち、型セット工程〜樹脂固化工程は型と型駆動装置とからなる本発明の製造装置を用いて行われる。以下、工程順に詳しく説明する。
(1)フレーム組立工程
図3はフレーム組立工程によって組み立てられたフレーム組立物10を示す平面図である。このフレーム組立物9は半導体チップ1とボンディングワイヤ3とフレーム5とからなっている。フレーム5は、半導体チップ1を載置するステージ6と、このステージを懸架するステージバー7と、リード2の配列を支持するリードステー8とが一体に金属板の打ち抜きによって形成されている。
フレーム組立工程では、先ず半導体チップ1をステージ6に載置し接着する。次に半導体チップ1のパッド1pとリード2の内側端末2aとをボンディングワイヤ3で接続し、フレーム組立物9を作成する。
(2)型セット工程
図4は型セット工程の最終段階を示す断面図である。この工程では本発明の型10とこの型を駆動する型駆動装置(図示せず)を有する半導体素子製造装置が用いられる。
型10は、割り型11a,11bからなる型本体11と、この型本体11に形成されたキャビティ12と、チップ固定子13と、前記キャビティ12内にパッケージ用の樹脂を供給するランナー14及びゲート15を有している。割り型11a,11bは、図示しない型駆動装置によって温度が制御されると共に、リードの外側端末2bとステージバー7の外側端末を気密に挟み込めるように、割り面にそれぞれを収納する溝が形成されている。キャビティ12はパッケージ4の外形を規定する形状に形成されている。
チップ固定子13は、型10の一方の割り型11aに設けられている。このチップ固定子13は、割り型11aの壁面に形成された貫通孔16の壁面と摺動してキャビティ内に出没自由とされた柱状ブロックであって、その出没のタイミングやストロークは前記の型駆動装置により制御されている。ランナー14及びゲート15は未硬化の熱硬化性樹脂をキャビティ12内に注入するための通路であり、割り型11a,11bの割り面に形成され、ランナー14の一方の端末は図示しないプランジャ付きの加熱ポットに連通しゲート15はキャビティ12の所定の位置に開口している。
前記のフレーム組立物9はこの型10にセットされる。先ず型10が開型され、割り型11a,11bの間の所定の位置にフレーム組立物9が載置される。このとき、フレーム組立物9のリード外側端末2bとステージバー7の外側端末が割り型11a,11bに挟持され、ステージ6に載置された半導体チップ1とボンディングワイヤ3とリード内側端末2aとがキャビティ12内に、キャビティ壁面と非接触に懸架される。フレーム組立物9がセットされた型10は閉型される。
(3)チップ固定工程
図5はチップ固定工程の最終段階を示す断面図である。型10にフレーム組立物9をセットし閉型した後、チップ固定子13をキャビティ内に突出させ、その先端部を半導体チップ1に当接させる。このとき、半導体チップ1の下面はステージ6に接着されていて、このステージ6はステージバー7を介して型10により支持されているので、結局半導体チップ1はステージ6とチップ固定子13との間に挟まれて一時的に固定される。
チップ固定子13の先端部が半導体チップ1に当接することにより半導体チップの電気回路などに損傷を与える惧れがある場合は、図6に示すように、チップ固定工程に先立って半導体チップ1の表面にポリイミドフィルムなどの保護膜17を貼付しておくことが好ましい。
(4)樹脂充填工程
この樹脂充填工程では二つの操作、すなわち(A.樹脂注入)と(B.チップ固定子収納)とが行われる。先ず、前記により半導体チップ1が一時的に固定されたキャビティ12内に、ランナー14及びゲート15を通して未硬化の熱硬化性樹脂を注入する。そして、キャビティ12内が樹脂で完全に充填される前に、チップ固定子13を、その先端面がキャビティの内壁とほぼ面一となるまで割り型11a内に収納する。このチップ固定子の収納に伴ってキャビティ内は陰圧となるが直ちに樹脂で補完されるため、収納痕にボイドや穴が発生することはない。またこの段階で、半導体チップ1はすでに樹脂内に埋没していて周囲が均圧となっているので、チップ固定子による固定が解除されても樹脂の流動圧により移動することはない。樹脂の注入速度、注入圧力、チップ固定子13の収納開始タイミング、収納速度は、型温度と係わって最適となるように型駆動装置により制御される。
(5)樹脂固化工程
図7は樹脂固化工程の最終段階を示す断面図である。この工程ではキャビティ12内に充填された樹脂が型10の中で硬化される。この樹脂は熱硬化性であるから加熱の持続により不可逆的に固化し、パッケージ4を形成する。この際、ランナー14及びゲート15に残留した樹脂も硬化する。しかしランナー14,ゲート15はいずれも割り型11bの割り面に形成されているので、開型すればパッケージ4に伴って容易に除去できる。
キャビティ12内の樹脂が固化した後は、開型し、フレーム組立物9を型10から取り出し、次いでリード2とリードステー8とを切り離し、またパッケージ4から突出したステージバー7を切除すれば、図1に示した本発明の半導体素子が得られる。この半導体素子は、樹脂注入時に樹脂の流動圧による半導体チップ1の移動が防止されたので、半導体チップの移動に伴って発生するボンディングワイヤ3のパッケージ4からの露出や、パッケージ4内部におけるボンディングワイヤ3の変形による接触、短絡、切断などが抑制され、生産性及び信頼性が従来のものに比べ向上している。
(実施形態2)
本実施形態は、チップ固定子の構成が異なる以外、実施形態1と実質的に同様である。従ってここでは主として本実施形態におけるチップ固定子の構成と態様について説明する。
図8及び図9は本実施形態におけるチップ固定子の構成及び実施態様を示している。図8及び図9においてチップ固定子13は円柱状のピンからなり、先端部にはそれぞれ緩衝部材19が装着されている。この緩衝部材19は耐熱性のゴム又は合成樹脂からなっている。本実施形態では4本のチップ固定子13が用いられ、方形の台座18の4隅にそれぞれ立設されて4本が連動するようになっている。
それぞれのチップ固定子13は割り型11aの所定の位置に形成された貫通孔16の壁面と摺動してキャビティ12内に出没自由とされ、型外部の台座18を押し下げると、それぞれのチップ固定子13に装着された緩衝部材19が半導体チップ1の各コーナー近傍に当接しこれを押さえるように構成されている。また、ボンディングワイヤ3がコーナー部分に接続されない半導体チップ1においては、図10に示すように、そのコーナー部分にチップ固定子13を当接させてもよい。この場合には半導体チップ1を確実に押さえることができる。
本実施形態のチップ固定子13…は細いピンからなっているので、樹脂の注入に際してその流動を妨げることが少ない。従って高速で注入しても乱流などによってボイドが発生する可能性は少なく、半導体素子製品の生産歩留りと信頼性が向上する。また各チップ固定子13の先端には緩衝部材19が装着されているので半導体チップ1の回路要素などに直接当接しても損傷などを与える可能性が少ない。
(実施形態3)
本実施形態は、チップ固定子の構成と当接対象が異なる以外、実施形態2と実質的に同様である。従ってここでは主として本実施形態におけるチップ固定子の構成と態様について説明する。
図11は本実施形態におけるチップ固定子の構成及び実施態様を示している。図11においてチップ固定子13は円柱状のピンからなり、本実施形態では4本のチップ固定子13が用いられ、方形の台座18の4隅にそれぞれ立設されて4本が連動するようになっている。それぞれのチップ固定子13は割り型11aの所定の位置に形成された貫通孔16の壁面と摺動してキャビティ12内に出没自由とされ、型外部の台座18を押し下げると、それぞれのチップ固定子13の先端部がステージ6の各コーナーに当接し、これを押さえるように構成されている。
本実施形態のチップ固定子13…はステージ6の各コーナーに当接するように構成されているが、半導体チップ1とステージ6とは接着されているので、間接的に半導体チップ1を一時的に固定することができる。この場合にはチップ固定子13…が半導体チップの回路要素などに損傷を与えることはない。またチップ固定子13…は細いピンからなっているので、樹脂の注入に際してその流動を妨げることが少ない。従って高速で注入しても乱流などによってボイドが発生する可能性は少なく、半導体素子製品の生産歩留りと信頼性が向上する。
図12に示す実施形態は、本実施形態3の変形例であるが、本発明に対応する実施形態である。
この実施形態では、チップ固定子13・・・がステージバー7のステージ6近傍に当接するように構成されており、ピンがステージバー7に接したときにその先端面がステージバー7の傾斜に当接するようになっている。
この場合も半導体チップ1を一時的に固定することができ、半導体チップの回路要素などに損傷を与えず、樹脂の高速充填を可能にするほか、チップ固定子13…が半導体チップ1から比較的遠くに離れているので、樹脂充填やチップ固定子の収納に際して特に半導体チップ1周辺の樹脂の流れが円滑になり、均一性の高いパッケージ4が形成される。
(実施形態4)
本実施形態は、割り型11aにボンディングワイヤ3を一時的に固定し得るワイヤ固定子を有する以外、実施形態2と実質的に同様である。従ってここでは主として本実施形態におけるワイヤ固定子の構成と態様について説明する。
図13は本実施形態における型の構成及び実施態様を示している。図13において型10は、ボンディングワイヤ3…を一時的に固定し得るワイヤ固定子20…を有している。
このワイヤ固定子20は、個々のボンディングワイヤ3に対応して割り型11aの所定の位置に形成された貫通孔の壁面と摺動してキャビティ12内に出没自由とされ、キャビティ内に突出したとき、それぞれが対応するボンディングワイヤ3の頂点湾曲部に当接するようになっている。各ワイヤ固定子20は、キャビティ内の先端部が、このキャビティ内にセットされた個々のボンディングワイヤの頂点湾曲形状に沿う湾曲形状に成形されている。また型の外に延びる先端は台座21に連結され、全てのワイヤ固定子20…が連動するようになっている。
図14に、本実施形態の工程図を示す。本実施形態においては、型セット工程で開型された型10にフレーム組立物9をセットし閉型した後、チップ固定工程において二つの操作、すなわち(A.半導体チップ固定)と(B.ボンディングワイヤ固定)とが行われる。このうち(A.半導体チップ固定)は、実施形態2で説明したものと同様の操作であり、4本のチップ固定子13…がそれぞれ半導体チップ1の各コーナー近傍に当接しこれを押さえることによって一時的な固定が達成される。
このとき、各チップ固定子13は細いピンからなっているので、樹脂の注入に際してその流動を妨げることが少ない。従って高速で注入しても乱流などによってボイドが発生する可能性は少なく、半導体素子製品の生産歩留りと信頼性が向上する。また各チップ固定子13の先端には緩衝部材19が装着されているので半導体チップ1の回路要素などに直接当接しても損傷などを与える可能性が少ない。(B.ボンディングワイヤ固定)の操作は、ワイヤ固定子20…を所定のストロークだけキャビティ12内に突出させ、その湾曲した先端面をボンディングワイヤ3の湾曲頂部に軽く当接させてその状態を保持する。チップ固定工程において二つの操作、すなわち(A.半導体チップ固定)と(B.ボンディングワイヤ固定)の操作順序は特に限定されない。何れかを先にして順次に行ってもよいし同時に行ってもよい。
次の樹脂充填工程では二つの操作、すなわち(A.樹脂注入)と(B.固定子収納)とが行われる。先ず、半導体チップ1とボンディングワイヤ3…が一時的に固定されたキャビティ12内に、ランナー14及びゲート15を通して未硬化の熱硬化性樹脂を注入する。そして、キャビティ12内が樹脂で完全に充填される前に、チップ固定子13及びワイヤ固定子20を、その先端面がキャビティの内壁とほぼ面一となるまで割り型11a内に収納する。このチップ固定子の収納に伴ってキャビティ内は陰圧となるが直ちに樹脂で補完されるため、収納痕にボイドや穴が発生することはない。
また、この段階で、半導体チップ1及びボンディングワイヤ3…はすでに樹脂内に埋没していて周囲が均圧となっているので、それぞれの固定子による固定が解除されても樹脂の流動圧により移動したり変形したりすることはない。樹脂の注入速度、注入圧力、チップ固定子13及びワイヤ固定子20の収納開始タイミング、収納速度は、型温度と係わって最適となるように型駆動装置により制御される。チップ固定子13とワイヤ固定子20の収納開始順序は特に限定されない。何れかを先にして順次に収納してもよいし同時に収納してもよい。樹脂固化工程以降は実施形態1で説明したものと同様である。
本実施形態においては、半導体チップ1がチップ固定子13…により一時的に固定されたのに加えてワイヤ固定子20…の突出により樹脂注入中のボンディングワイヤ3…自体も固定されるので、ボンディングワイヤのパッケージ4からの露出やパッケージ内部におけるボンディングワイヤの変形による接触、短絡、切断などがより確実に防止され、半導体素子の生産性が一層向上する。
ワイヤ固定子20…は樹脂の充填が完了する前に型の本体11内に収納されるので、収納された痕には樹脂が充填され、パッケージにボイドや穴を発生させることはない。特に本実施形態のワイヤ固定子20…は、ボンディングワイヤ3と接触する先端部が、キャビティ内にセットされたボンディングワイヤの湾曲形状に沿う湾曲形状に成形されているので、ボンディングワイヤの相互の間隔も変化せず、従ってボンディングワイヤ相互の接触が防止できることはもちろんであるが間隔の変動に伴う誘導変調も防止され、より信頼性の高い特性の揃った半導体素子が得られる。
本実施形態の変形として、ワイヤ固定子20の先端部を、図15に示すように、半導体チップ1の上面形状が、例えばフラットパッケージでは、平坦状としてもよい。こうすると、樹脂にヒケが生じにくい。また、ワイヤ固定子20の先端部には緩衝部材を設けてもよい。
本実施形態の変形として、図16に示すように、チップ固定子13…の台座18とワイヤ固定子20…の台座21とを一体化し、チップ固定子13とワイヤ固定子20とが同時に同一ストロークでキャビティ12内に出没するようにしてもよい。この場合、固定子を型内に収納した段階でチップ固定子13の先端面又はワイヤ固定子20の先端面が必ずしもキャビティ12の壁面と面一にならないが、半導体素子としての特性、生産性、信頼性などが損なわれるものではなく、製造装置の構成はチップ固定子13とワイヤ固定子20とをそれぞれ別途に操作する場合に比べ、型の構造や制御装置を含め大幅に簡略化され、製造コストが低減される。
本発明の半導体素子の一例を示す断面図である。 本発明の製造装置による製造方法の一例を示す工程図である。 前記製造方法においてフレーム組立工程によって組み立てられたフレーム組立物を示す平面図である。 前記製造方法において型セット工程の最終段階を示す断面図である。 前記製造方法においてチップ固定工程の最終段階を示す断面図である。 前記製造方法の一変形を示す断面図である。 前記製造方法において樹脂固化工程の最終段階を示す断面図である。 本発明の一実施形態におけるチップ固定子の構成を示す斜視図である。 前記実施形態の実施態様を示す断面図である。 前記実施形態におけるチップ固定子の変形例を示す斜視図である。 本発明の他の実施形態におけるチップ固定子の構成及び実施態様を示す断面図である。 本発明の更に他の実施形態におけるチップ固定子の構成及び実施態様を示す断面図である。 本発明の更に他の実施形態におけるチップ固定子及びワイヤ固定子の構成及び実施態様を示す断面図である。 前記実施形態の工程図である。 前記実施形態におけるチップ固定子の変形例を示す断面図である。 前記製造方法の一変形を示す断面図である。 半導体素子を従来の製造方法に従って製造する一過程を示す断面図である。 従来提案された半導体素子の製造方法の一例を示す断面図である。 従来の製造方法における一問題点を示す断面図である。
符号の説明
1…半導体チップ。2…リード、3…ボンディングワイヤ。4…パッケージ。5…フレーム。8…リードステー。9…フレーム組立物。10…型。11…型本体、11a,11b…割り型。12…キャビティ。13…チップ固定子。14…ランナー。15…ゲート。16…貫通孔。19…緩衝部材。

Claims (1)

  1. 割り型からなる型とこの型を駆動する型駆動装置とを有し、
    前記型は、フレーム組立工程により組み立てられたフレーム組立物におけるリードの外側端末を当該型の割り面で支持することにより半導体チップとボンディングワイヤと前記リードの内側端末とを内部に懸架し得るキャビティと、
    前記型の少なくとも一方の割り型に設けられ前記キャビティ内に出没自由とされ前記キャビティ内に突出したとき前記半導体チップを一時的に固定し得るチップ固定子と、
    前記キャビティ内にパッケージ用の樹脂を充填する樹脂注入手段とを有し、
    前記型駆動装置は、前記型の開閉を制御する機構と、前記チップ固定子を前記キャビティ内に出没させる機構と、前記樹脂の注入を制御する機構と、前記型の温度と駆動タイミングとを制御する機構とを有し、
    前記チップ固定子は、連動する複数のピンから構成され、これらピンの先端が前記フレーム組立物のステージを支持するステージバーのステージ近傍に当接するものであり、ピンがステージバーに接したときに、その先端面がステージバーの傾斜に当接するようになっており、
    開型された前記型に前記フレーム組立物がセットされた後に当該型を閉型し、前記チップ固定子を前記キャビティ内に突出させて前記半導体チップを一時的に固定し、前記樹脂を前記キャビティ内に注入し、前記樹脂の充填が完了する前に前記チップ固定子を前記型内に収納し、前記樹脂の充填が完了した後に前記キャビティ内で前記樹脂を固化させるようにしたことを特徴とする半導体素子製造装置。
JP2005120155A 2005-04-18 2005-04-18 半導体素子製造装置 Expired - Fee Related JP4107306B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005120155A JP4107306B2 (ja) 2005-04-18 2005-04-18 半導体素子製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005120155A JP4107306B2 (ja) 2005-04-18 2005-04-18 半導体素子製造装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001374323A Division JP3722058B2 (ja) 2001-12-07 2001-12-07 半導体素子の製造方法及び製造装置

Publications (2)

Publication Number Publication Date
JP2005217449A JP2005217449A (ja) 2005-08-11
JP4107306B2 true JP4107306B2 (ja) 2008-06-25

Family

ID=34909868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005120155A Expired - Fee Related JP4107306B2 (ja) 2005-04-18 2005-04-18 半導体素子製造装置

Country Status (1)

Country Link
JP (1) JP4107306B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020017595A (ja) * 2018-07-24 2020-01-30 第一精工株式会社 樹脂封止用基材の安定化方法、樹脂封止用基材の安定化装置、及び樹脂封止装置

Also Published As

Publication number Publication date
JP2005217449A (ja) 2005-08-11

Similar Documents

Publication Publication Date Title
KR20010012976A (ko) 반도체 장치의 제조 방법, 반도체 장치의 몰드 장치 및반도체 장치
JP2012061728A (ja) 圧縮成形型及び圧縮成形方法
US20150086666A1 (en) Semiconductor manufacturing apparatus
JP4508839B2 (ja) 樹脂封止金型および樹脂封止装置
JP5065747B2 (ja) 半導体パッケージの製造方法及び製造装置
JP4107306B2 (ja) 半導体素子製造装置
JP3722058B2 (ja) 半導体素子の製造方法及び製造装置
JP4576212B2 (ja) インサート射出成形用金型
JP2009152507A (ja) 樹脂封止金型および半導体パッケージの樹脂封止成形方法
JP4151682B2 (ja) 半導体素子の製造方法
JP4749707B2 (ja) 樹脂成形型及び樹脂成形方法
JPH11111746A (ja) 半導体装置の製造方法及びその製造装置
JP2000003923A (ja) 半導体装置の樹脂封止方法及びその樹脂封止装置
JPH1086188A (ja) Ic用パッケージのモールド装置
JP3612063B2 (ja) 樹脂封止金型、それを用いた樹脂封止方法および樹脂封止装置
JP3733341B2 (ja) 電力半導体装置の製造方法
JP2001338940A (ja) 半導体icの樹脂モールド装置および樹脂モールド方法
JP2006073600A (ja) 半導体装置およびその製造方法
JP2007268819A (ja) インサート成型品および製造方法
JP2007307805A (ja) 半導体パッケージ製造装置、半導体パッケージ製造方法及び半導体パッケージ
JP2000025069A (ja) インサート樹脂成形回路基板の製造方法
JP2001024012A (ja) モールド成型パッケージ及びその製造方法
KR20100052182A (ko) 반도체 패키지 몰딩장치용 리트랙터 핀 장치
JP5233288B2 (ja) 半導体装置の製造方法及び基板
JP3106946B2 (ja) 樹脂封止型半導体装置の製造方法およびその金型

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070828

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080324

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140411

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees