JP4097165B2 - データ入出力数の削減回路及び削減方法並びに半導体装置 - Google Patents
データ入出力数の削減回路及び削減方法並びに半導体装置 Download PDFInfo
- Publication number
- JP4097165B2 JP4097165B2 JP10306898A JP10306898A JP4097165B2 JP 4097165 B2 JP4097165 B2 JP 4097165B2 JP 10306898 A JP10306898 A JP 10306898A JP 10306898 A JP10306898 A JP 10306898A JP 4097165 B2 JP4097165 B2 JP 4097165B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- semiconductor device
- output
- data
- memory block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の属する技数分野】
本発明は半導体装置に係り、特にデータ入出力数の削減回路及び削減方法並びにこれらを適用した半導体装置に関する。
【0002】
【従来の技術】
近年、半導体メモリ装置は、データ入出力(以下、DQともいう)数の増加に伴ってデータ伝達速度、即ち帯域幅が大きくなってきた。DQ数が1個である×1製品は消え、×4及び×8製品が主流となり、最近は、バイトワイド製品である×16製品も広く使われている。
【0003】
ところが、テスト時のDQ数は、同時にテストできるメモリ装置の数と相関関係がある。即ち、同時にテストできるメモリ装置の数はDQ数に反比例する。結局、DQ数が多いと、同時にテストできる半導体メモリ装置の数が減少し、テスト時間が長くなる。
【0004】
従って、同時にテストできるメモリ装置の数を増加させるために、例えば、×16製品を×4としてテストする削減DQスキームや、幾つかのDQを比較することにより該幾つかのDQを1つのDQに割り当てる併合DQスキームが使われている。
【0005】
しかし、削減DQスキームの場合には、チップ内で×4及び×16がボンディングオプションにより選択できるように設計する必要があり、併合DQスキームの場合には、チップ内に、幾つかのDQを比較する論理回路を追加する必要があり、併合されるDQ数が増加するにつれて論理回路がさらに複雑になる。
【0006】
特に、近来、大容量のメモリとロジック回路が1つのチップに混載された複合半導体装置(以下、MMLともいう)のように、非常に多くのDQ数が存在する半導体装置を同時に幾つもテストするためには、テスト時のDQ数を減らすことが非常に重要である。
【0007】
【発明が解決しようとする課題】
本発明の目的は、ボンディングオプションの必要がなく回路構成の簡単な半導体装置のDQ数削減回路を提供することにある。
【0008】
本発明の他の目的は、ボンディングオプションの必要がなく回路構成の簡単な半導体装置のDQ数削減方法を提供することにある。
【0009】
本発明の更に他の目的は、テスト時のDQ数を削減した半導体装置を提供することにある。
【0010】
【課題を達成するための手段】
前記目的を達成するため、本発明に係る半導体装置のデータ入出力数の削減回路は、制御信号に応答して複数個の出力データのいずれか一つを選択して出力パッドに出力するマルチプレクサを具備することを特徴とする。
【0011】
1つの構成例によれば、上記のデータ入出力数の削減回路は、前記制御信号を発生するために、WCBRモードのセット時に外部から印加されるアドレスを保持し、保持したアドレスに対応する前記制御信号を発生するレジスターをさらに具備することが好ましい。
【0012】
他の構成例によれば、上記のデータ入出力数の削減回路は、前記制御信号を発生するために、外部から前記制御信号を印加するためのパッドをさらに具備することが好ましい。
【0013】
さらに他の構成例によれば、上記のデータ入出力数の削減回路は、前記制御信号を発生するために、読出し信号がアクティブ状態の時に外部クロックに同期して前記制御信号を発生するカウンターを更に備えることが好ましい。
【0014】
また、上記のデータ入出力数の削減回路は、入力パッドを通じて入力される入力データを複数ビットに分配して前記半導体装置のメモリブロックに伝達する分配器をさらに具備することが好ましい。
【0015】
前記WCBRモードは、例えば、前記半導体装置のローアドレスストローブ信号、カラムアドレスストローブ信号、及び書込イネーブル信号が全てアクティブにされる時にセットされる。前記制御信号は、例えば複数ビットよりなる信号である。
【0016】
また、前記他の目的を達成するため、本発明に係る半導体装置のデータ入出力数の削減方法は、前記半導体装置をWCBRモードにセットする段階と、前記WCBRモードがセットされた状態で外部からアドレスを印加して保持させる段階と、複数個の出力データのうち、保持させたアドレスに対応するいずれか一つを選択して出力パッドに出力させる段階とを具備することを特徴とする。
【0017】
また、本発明に係る他の半導体装置のデータ入出力数の削減方法は、外部からパッドに制御信号を印加する段階と、複数個の出力データのうち前記制御信号に対応するいずれか一つを選択して出力パッドに出力させる段階とを具備することを特徴とする。
【0018】
また、本発明に係るさらに他の半導体装置のデータ入出力数の削減方法は、読出し信号をアクティブにする段階と、前記読出し信号がアクティブの状態で外部クロックに同期してカウントされるカウント値に対応する制御信号を発生させる段階と、複数個の出力データのうち、前記制御信号に対応するいずれか一つを選択して出力パッドに出力させる段階とを具備することを特徴とする。
【0019】
前記WCBRモードは、例えば、前記半導体装置のローアドレスストローブ信号、カラムアドレスストローブ信号、及び書込イネーブル信号が全てアクティブにされる時にセットされる。前記制御信号は、例えば複数ビットよりなる信号である。
【0020】
前記の更に他の目的を達成するため、本発明に係る半導体装置は、多数個のメモリセルを含むメモリブロック及び前記メモリブロックのテスト時のデータ入出力数を削減するための削減回路を具備し、前記削減回路が、制御信号に応答して前記メモリブロックから読出される複数個の出力データのいずれか一つを選択して出力パッドに出力するマルチプレクサを具備することを特徴とする。
【0021】
1つの構成例によれば、上記の半導体装置において、前記削減回路は、前記制御信号を発生するために、WCBRモードのセット時に外部から印加されるアドレスを保持し、保持したアドレスに対応する前記制御信号を発生するレジスターをさらに具備することが好ましい。
【0022】
他の構成例によれば、上記の半導体装置において、前記削減回路は、外部から前記制御信号を印加するためのパッドを具備することが好ましい。
【0023】
さらに他の構成例によれば、上記の半導体装置において、前記削減回路は、読出し信号がアクティブ状態の時に外部クロックに同期して前記制御信号を発生するカウンターをさらに具備することが好ましい。
【0024】
また、上記の半導体装置において、前記削減回路は、入力パッドを通じて入力される入力データを複数ビットに分配する前記メモリブロックに伝達する分配器をさらに具備することを特徴とする。
【0025】
前記WCBRモードは、例えば、前記半導体装置のローアドレスストローブ信号、カラムアドレスストローブ信号、及び書込イネーブル信号が全てアクティブにされる時にセットされる。前記制御信号は、例えば複数ビットよりなる信号である。
【0026】
【発明の実施の形態】
以下、添付図面を参照しながら本発明の好適な実施の形態を詳細に説明する。
【0027】
図1に示すように、MMLは、例えば、汎用の同期DRAM(以下、SDRAMともいう)を改良したメモリブロック101と論理ブロック103とを有する。このMMLのメモリブロック101では、従来の汎用SDRAMの性能を改善するために、即ちメモリブロック101と論理ブロック103との間のデータ伝達速度を向上させるために、汎用のSDRAMにおいて各々1つのパッドに共通に接続して構成されていた入出力データパスが、入力データパスと出力データパスとに分離されている。即ち、従来の汎用SDRAMにおける入出力データパスが、このMMLのメモリブロック101においては、入力データDIN[0:63]パス及び出力データDOUT[0:63]パスに分離されている。なお、図1に示す例では、メモリブロック101は、64ビットの入力データ及び64ビットの出力データを有する。
【0028】
MMLの正常動作時は、メモリブロック101の入力データDIN[0:63]は、論理ブロック103から入力され、メモリブロック101の出力データDOUT[0:63]は、論理ブロック103に出力される。一方、テスト時は、メモリブロック101をテストしようとする場合には、チップ外部からメモリブロック101を直接アクセスできることが好ましい。ところが、メモリブロック101の入力データ及び出力データが各々64ビットであるので、メモリブロック101を外部から通常の方法でアクセスするためには、128個のDQパッドを通じて外部とメモリブロック101とを連結する必要がある。このような場合、DQ数が多くなるのでテスト時に同時にテストできるチップの数が減り、全体としてテスト時間が増加する。
【0029】
図2は、本発明の第1の実施の形態に係るDQ数削減回路を具備するMMLの概略的なブロック図であって、ここでは、64ビットの入力データDIN[0:63]及び64ビットの出力データDOUT[0:63]を有する場合が示されている。
【0030】
図2を参照すると、第1の実施の形態に係るMMLは、汎用SDRAMを改良したメモリブロック201と、論理ブロック203と、テスト時のDQ数を削減するためのDQ数削減回路205とを具備する。
【0031】
DQ数削減回路205は、メモリブロック201から読出された64ビットの出力データDOUT[0:63]のうち各々8ビットずつを入力して、3ビットの制御信号CONTに応答して、8ビットのうちいずれか1つを選択して該当する出力パッド209に出力する8個の8:1マルチプレクサ205aと、各々の入力パッド213を通して入力される入力データを各々8ビットに分配して、これを書き込みデータとしてメモリブロック201に伝達する8個の1:8分配器205bと、WCBRモードのセット時に外部からアドレスパッド211に印加される3ビットのアドレスADDRを貯蔵し、貯蔵されたアドレスに対応する3ビットの制御信号CONTを発生する3個のレジスター205cとを具備する。従って、テスト時において、MMLのDQ数は、16個(8個の出力DQと8個の入力DQ)に削減される。
【0032】
ここで、メモリブロック201へのデータの書き込み動作に関して2つの具体例を挙げる。
【0033】
第1の例は、各アドレスに8ビットのデータが格納されるようにメモリブロック201が構成される場合である。この場合、例えば、第1の入力パッド(Data-In[0])から入力されるデータを第1の分配器205bで8ビットに分配し、アドレス0の8ビットに格納し、第2の入力パッド(Data-In[1])から入力されるデータを第2の分配器205bで8ビットに分配し、アドレス1の8ビットに格納するというように、第n(n=0〜7)の入力パッド213に入力されるデータを対応する分配器205bで8ビットに分配して対応するアドレスに格納する。
【0034】
第2の例は、各アドレスに64ビットのデータが格納されるようにメモリブロック201が構成される場合である。この場合、例えば、第1の入力パッド(Data-In[0])から入力されるデータを第1の分配器205bで8ビットに分配し、第2の入力パッド(Data-In[1])から入力されるデータを第2の分配器205bで8ビットに分配するというようにして、8つの入力パッド213から入力される8ビットのデータを64ビットに分配して同一のアドレスに格納する。
【0035】
WCBRモードは、メモリブロック201に入力されるローアドレスストローブ信号(/RAS)、カラムアドレスストローブ信号(/CAS)、及び書込イネーブル信号(/WE)が全て論理"ロー"(アクティブ)になった時にWCBR回路207によってセットされる。アドレスADDRは、8:1マルチプレクサを制御するために、少なくとも3ビットで構成される必要があり、この3ビットのアドレスとしては、ロー及びカラムアクセス時に用いられる通常のアドレスが利用される。
【0036】
図3に示したタイミング図を参照して、本発明の第1の実施の形態に係るDQ数削減回路205を具備するMMLの動作を説明する。このMMLのメモリブロック201をテストする時は、まず、WCBRモードにセットする。以下では、このセット時のクロック(CLK)のサイクルをサイクル0として説明する。
【0037】
クロック(CLK)のサイクル0において、ローアドレスストローブ信号(/RAS)、カラムアドレスストローブ信号(/CAS)、及び書込イネーブル信号(WE)を全て論理"ロー"(アクティブ)にすると、WCBR回路207によってWCBRモードがセットされる。
【0038】
WCBRモードがセットされた状態で、マルチプレクサ205aを制御するための3ビットのアドレスADDRを印加すると、その各ビットが3個のレジスター205cに各々格納される。これにより、レジスター205cは、再びWCBRモードがセットされる時、即ち、図示の例ではクロック(CLK)のサイクル9まで、格納された3ビットのアドレスADDRを保持し、これを3ビットの制御信号CONTとして出力する。
【0039】
以後、ローアドレス及びカラムアドレスを印加して、モリブロック201の内部のメモリセルから64ビットの出力データDOUT[0:63]が読出された後(クロック(CLK)のサイクル4、5)に、8個のマルチプレクサ205aは、出力データのうち各々8ビットずつを入力して、3ビットの制御信号CONTに応答して、8ビットのうちいずれか1つを選択して各々の出力パッド209に出力する。
【0040】
図4は、本発明の第2の実施の形態に係るDQ数削減回路を具備するMMLの概略的なブロックであって、ここでは、64ビットの入力データDIN[0:63]及び64ビットの出力データDOUT[0:63]を有する場合が示されている。
【0041】
図4を参照すると、第2の実施の形態に係るMMLは、汎用SDRAMを改良したメモリブロック401と、論理ブロック403と、テスト時のDQ数を削減するためのDQ数削減回路405とを具備する。
【0042】
DQ数削減回路405は、メモリブロック401から読出された64ビットの出力データDOUT[0:63]のうち各々8ビットずつを入力して、3ビットの制御信号CONTに応答して、8ビットのうちいずれか1つを選択して該当する出力パッド409に出力する8個の8:1マルチプレクサ405aと、各々の入力パッド413を通して入力される入力データを各々8ビットに分配して、これを書き込みデータとしてメモリブロック401に伝達する8個の1:8分配器405bと、チップ外部から3ビットの制御信号CONTを印加するための3個のパッド411を具備する。従って、テスト時において、MMLのDQ数は、16個(8個の出力DQと8個の入力DQ)に削減される。
【0043】
ここで、メモリブロック401へのデータの書き込み動作に関して2つの具体例を挙げる。
【0044】
第1の例は、各アドレスに8ビットのデータが格納されるようにメモリブロック401が構成される場合である。この場合、例えば、第1の入力パッド(Data-In[0])から入力されるデータを第1の分配器405bで8ビットに分配し、アドレス0の8ビットに格納し、第2の入力パッド(Data-In[1])から入力されるデータを第2の分配器405bで8ビットに分配し、アドレス1の8ビットに格納するというように、第n(n=0〜7)の入力パッド413に入力されるデータを対応する分配器405bで8ビットに分配して対応するアドレスに格納する。
【0045】
第2の例は、各アドレスに64ビットのデータが格納されるようにメモリブロック401が構成される場合である。この場合、例えば、第1の入力パッド(Data-In[0])から入力されるデータを第1の分配器405bで8ビットに分配し、第2の入力パッド(Data-In[1])から入力されるデータを第2の分配器405bで8ビットに分配するというようにして、8つの入力パッド413から入力される8ビットのデータを64ビットに分配して同一のアドレスに格納する。
【0046】
図5に示したタイミング図を参照して、本発明の第2の実施の形態に係るDQ数削減回路405を具備するMMLの動作を説明する。このMMLのメモリブロック401をテストする時は、まず、読出し命令を印加することによって、即ちローアドレスストローブ信号(/RAS)を論理"ロー"(アクティブ)にしてローアドレスを印加した後(クロック(CLK)のサイクル0)に、カラムアドレスストローブ信号(/CAS)を論理"ロー"(アクティブ)にしてカラムアドレスを印加することによって、メモリブロック401の内部のメモリセルから64ビットの出力データを読出す(クロック(CLK)のサイクル2)。
【0047】
以後、適正な時間間隔でパッド411に印加する3ビットの制御信号CONT値を変更する。これにより、各々のマルチプレクサ405aは、メモリブロック401から読出された64ビットの出力データDOUT[0:63]のうち各々8ビットの出力データを入力して、3ビットの制御信号CONTに応答して、8ビットのうちいずれか1つを選択して各々の出力パッド409(Dataーout)に出力する。
【0048】
図6は、本発明の第3の実施の形態に係るDQ数削減回路を具備するMMLの概略的なブロック図であって、ここでは、64ビットの入力データDIN[0:63]及び64ビットの出力データDOUT[0:63]を有する場合が示されている。
【0049】
図6を参照すると、第3の実施の形態に係るMMLは、汎用SDRAMを改良したメモリブロック601と、論理ブロック603と、テスト時のDQ数を削減するためのDQ数削減回路605とを具備する。
【0050】
DQ数削減回路605は、メモリブロック601から読出された64ビットの出力データDOUT[0:63]のうち各々8ビットずつを入力して、3ビットの制御信号CONTに応答して、8ビットのうちいずれか1つを選択して該当する出力パッド609に出力する8個の8:1マルチプレクサ605aと、各々の入力パッド613を通して入力される入力データを各々8ビットに分配して、これを書き込みデータとしてメモリブロック601に伝達する8個の1:8分配器605bと、読出し信号(/READ)がアクティブの状態で、外部クロックCLKに同期して3ビットの制御信号CONTを発生する3ビットのカウンター605cを具備する。
【0051】
このMMLでは、8個の8:1マルチプレクサ605aと、8個の1:8分配器605bと、3ビットのカウンター605cとを具備し、8:1マルチプレクサ605aをカウンター605cで発生される3ビットの制御信号CONTにより制御することによって、テスト時のDQ数が8個に削減される。
【0052】
ここで、メモリブロック601へのデータの書き込み動作に関して2つの具体例を挙げる。
【0053】
第1の例は、各アドレスに8ビットのデータが格納されるようにメモリブロック601が構成される場合である。この場合、例えば、第1の入力パッド(Data-In[0])から入力されるデータを第1の分配器605bで8ビットに分配し、アドレス0の8ビットに格納し、第2の入力パッド(Data-In[1])から入力されるデータを第2の分配器605bで8ビットに分配し、アドレス1の8ビットに格納するというように、第n(n=0〜7)の入力パッド613に入力されるデータを対応する分配器605bで8ビットに分配して対応するアドレスに格納する。
【0054】
第2の例は、各アドレスに64ビットのデータが格納されるようにメモリブロック601が構成される場合である。この場合、例えば、第1の入力パッド(Data-In[0])から入力されるデータを第1の分配器605bで8ビットに分配し、第2の入力パッド(Data-In[1])から入力されるデータを第2の分配器605bで8ビットに分配するというようにして、8つの入力パッド613から入力される8ビットのデータを64ビットに分配して同一のアドレスに格納する。
【0055】
図7に示したタイミング図を参照して、本発明の第3の実施の形態に係るDQ数削減回路605を具備するMMLの動作を説明する。このMMLのメモリブロック601をテストする時は、まず、読出し命令を印加し、次いで、読出し信号(/READ)をアクティブにする(クロック(CLK)のサイクル3)。これに応答してカウンター605cは、順に増加する3ビットの制御信号CONTを発生する。これにより、各々のマルチプレクサ605aは、メモリブロック601の内部のメモリセルから読出された64ビットの出力データDOUT[0:63]のうち各々8ビットずつを入力して、3ビットの制御信号CONTに応答して、8ビットのうちいずれか1つを順に選択して各々の出力パッド609(Data-out)に出力する。
【0056】
さらに詳しく説明すると、初期状態、即ち、カウンター605cがリセットされた状態では、3ビットの制御信号CONTは(0、0、0)になり、読出し命令が印加されてメモリブロック601から64ビットの出力データDOUT[0:63]が読出されると、その次のクロック(CLK)であるサイクル4からは、3ビットの制御信号CONTが順次に(1、1、1)まで増加する。これにより、各々のマルチプレクサ605aは、メモリブロック601から読出された64ビットの出力データDOUT[0:63]のうち各々8ビットずつ入力して、3ビットの制御信号CONTに応答して、順に1つずつ選択して各々の出力パッド609に出力する。
【0057】
結果として、本発明の好適な実施の形態にDQ数削減回路を具備するMMLでは、正常動作時は、メモリブロックへの書き込み動作及び読出し動作が64ビット幅(×64)で実行される。一方、テストの読出し動作時は、外部と連結するDQ数が8個であるので、8個の8:1マルチプレクサが64ビットの出力データDOUT[0:63]のうち各々8ビットずつを入力して、3ビットの制御信号CONTに応答して、順次に1つずつ選択して各々のパッドに出力する。また、テストの書き込み動作では、8個のDQを通じて入力されるデータが各々1:8分配器により分配され、64個のメモリセル(例えば、同一アドレスの64ビット)に格納される。
【0058】
なお、本発明は、上記の実施の形態に限定されず、本発明の技術的思想の範囲内において様々な変形が可能である。
【0059】
【発明の効果】
本発明に係るDQ数削減回路は、ボンディングオプションの必要がなく、また、回路構成が簡単であるという長所があり、MMLのみならず、多数のDQ数を有する半導体装置に効果的に採用できる。このDQ数削減回路を具備する半導体装置によれば、テスト時のDQ数を大幅に削減することができるため、同時にテストできるメモリ装置の数を増加させることができる。
【0060】
【図面の簡単な説明】
【図1】 MML(複合半導体装置)の概略的な構成を示すブロック図。
【図2】本発明の第1の実施の形態に係るDQ数削減回路を具備するMMLの概略的な構成を示すブロック図。
【図3】図2に示すMMLのメモリブロックをテストする際の各信号のタイミング図。
【図4】本発明の第2の実施の形態に係るDQ数削減回路を具備するMMLの概略的な構成を示すブロック図。
【図5】図4に示すMMLのメモリブロックをテストする際の各信号のタイミング図。
【図6】本発明の第3の実施の形態に係るDQ数削減回路を具備するMMLの概略的な構成を示すブロック図。
【図7】図6に示すMMLのメモリブロックをテストする際の各信号のタイミング図。
【符号の説明】
201 メモリブロック
203 論理ブロック
205 DQ数削減回路
205a 8:1マルチプレクサ
205b 1:8分配器
205c レジスター
207 WCBR回路
209 出力パッド
211 アドレスパッド
213 入力パッド
Claims (9)
- メモリブロックの出力データパスと入力データパスをそれぞれ論理ブロックに接続して構成された半導体装置のテスト時のデータ入出力数の削減回路において、
制御信号に応答して前記出力データパスの複数個の出力データのいずれか一つを選択して各々の出力パッドに出力する前記出力データパスに設けられたマルチプレクサと、
読出し信号がアクティブ状態の時に外部クロックに同期してリセット状態から順次増加する前記制御信号を発生するカウンターと、
各々の入力パッドを通じて入力される入力データを複数ビットに分配し、前記入力データパスを通じて前記半導体装置の前記メモリブロックに伝達する前記入力データパスに設けられた分配器と、を具備することを特徴とするデータ入出力数の削減回路。 - 前記読出し信号は、前記半導体装置の読出し動作時にアクティブにされる信号であることを特徴とする請求項1に記載のデータ入出力数の削減回路。
- 前記制御信号は、複数ビットよりなる信号であることを特徴とする請求項1に記載のデータ入出力数の削減回路。
- メモリブロックの出力データパスと入力データパスをそれぞれ論理ブロックに接続して構成された半導体装置のテスト時のデータ入出力数を削減するデータ入出力数の削減方法において、
前記半導体装置の読出し信号をアクティブにする段階と、
前記読出し信号がアクティブの状態で前記半導体装置のクロックに同期してカウントされ、リセット状態から順次増加するカウント値に対応する制御信号を発生させる段階と、
前記出力データパスの複数個の出力データのうち、前記制御信号に対応するいずれか一つを選択して出力パッドに出力させる段階と、
各々の入力パッドを通じて入力される入力データを複数ビットに分配し、前記入力データパスを通じて前記半導体装置の前記メモリブロックに伝達する段階と、を具備することを特徴とするデータ入出力数の削減方法。 - 前記制御信号は、複数ビットよりなる信号であることを特徴とする請求項4に記載のデータ入出力数の削減方法。
- 前記読出し信号は、前記半導体装置の読出し動作時にアクティブにされる信号であることを特徴とする請求項4に記載のデータ入出力数の削減方法。
- 多数個のメモリセルを含むメモリブロックと、前記メモリブロックの入力データパスと出力データパスのそれぞれに接続された論理ブロックと、前記メモリブロックのテスト時のデータ入出力数を削減するための削減回路と、で構成された半導体装置において、
前記削減回路が、
制御信号に応答して前記出力データパスの複数個の出力データのいずれか一つを選択して各々の出力パッドに出力する前記出力データパスに設けられたマルチプレクサと、
読出し信号がアクティブ状態の時に外部クロックに同期してリセット状態から順次増加する前記制御信号を発生するカウンターと、
各々の入力パッドを通じて入力される入力データを複数ビットに分配し、前記入力データパスを通じて前記メモリブロックに伝達する前記入力データパスに設けられた分配器と、を具備することを特徴とする半導体装置。 - 前記制御信号は、複数ビットよりなる信号であることを特徴とする請求項7に記載の半導体装置。
- 前記読出し信号は、前記半導体装置の読出し動作時にアクティブにされることを特徴とする請求項7に記載の半導体装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR97-32669 | 1997-07-14 | ||
KR1019970032669A KR100269299B1 (ko) | 1997-07-14 | 1997-07-14 | 데이터패쓰(dq)수감소회로및감소방법과이를이용한반도체장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1152028A JPH1152028A (ja) | 1999-02-26 |
JP4097165B2 true JP4097165B2 (ja) | 2008-06-11 |
Family
ID=19514408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10306898A Expired - Fee Related JP4097165B2 (ja) | 1997-07-14 | 1998-04-14 | データ入出力数の削減回路及び削減方法並びに半導体装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5926420A (ja) |
JP (1) | JP4097165B2 (ja) |
KR (1) | KR100269299B1 (ja) |
DE (1) | DE19807739B4 (ja) |
GB (1) | GB2327272B (ja) |
TW (1) | TW360792B (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100474985B1 (ko) * | 1997-06-23 | 2005-07-01 | 삼성전자주식회사 | 메모리로직복합반도체장치 |
US6216240B1 (en) * | 1997-06-26 | 2001-04-10 | Samsung Electronics Co., Ltd. | Merged memory and logic (MML) integrated circuits including memory test controlling circuits and methods |
US6195593B1 (en) * | 1997-09-03 | 2001-02-27 | Seiko Epson Corporation | Reusable modules for complex integrated circuit devices |
JP4026945B2 (ja) * | 1998-08-11 | 2007-12-26 | 株式会社アドバンテスト | 混在ic試験装置及びこのic試験装置の制御方法 |
KR100307626B1 (ko) | 1998-08-31 | 2001-11-30 | 윤종용 | 디램과버퍼메모리를갖는메모리로직복합집적회로장치 |
KR100331551B1 (ko) * | 1999-09-08 | 2002-04-06 | 윤종용 | 비스트 회로를 갖는 메모리 로직 복합 반도체장치 |
KR100800133B1 (ko) * | 2001-09-13 | 2008-02-01 | 주식회사 하이닉스반도체 | 디큐 압축 테스트 모드를 위한 디큐 압축 방법 및 그 회로 |
KR100706226B1 (ko) * | 2003-06-19 | 2007-04-11 | 삼성전자주식회사 | 어드레스 제어를 이용한 8배속/16배속 동작이 가능한비휘발성 반도체 메모리 장치 |
JP2006120250A (ja) | 2004-10-21 | 2006-05-11 | Fujitsu Ltd | 半導体装置およびその試験方法 |
KR100634439B1 (ko) * | 2004-10-26 | 2006-10-16 | 삼성전자주식회사 | 퓨즈프리 회로, 퓨즈프리 반도체 집적회로 및 퓨즈프리불휘발성 메모리 장치, 그리고 퓨즈프리 방법 |
KR100732241B1 (ko) | 2006-01-24 | 2007-06-27 | 삼성전자주식회사 | 테스트 효율이 높은 반도체 메모리 장치, 반도체 메모리장치의 테스트 방법, 및 이를 구비한 테스트 시스템 |
KR100907927B1 (ko) | 2007-06-13 | 2009-07-16 | 주식회사 하이닉스반도체 | 반도체메모리소자 및 그의 구동방법 |
JP4820795B2 (ja) * | 2007-10-04 | 2011-11-24 | パナソニック株式会社 | 半導体記憶装置 |
KR100927409B1 (ko) | 2008-04-30 | 2009-11-19 | 주식회사 하이닉스반도체 | 반도체 소자와 그의 구동 방법 |
KR100977730B1 (ko) | 2008-10-02 | 2010-08-24 | 주식회사 하이닉스반도체 | 반도체 메모리 및 그 테스터 방법 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100274478B1 (ko) * | 1990-05-10 | 2001-01-15 | 칼 하인쯔 호르닝어 | 병렬 테스트 장치를 갖는 집적 반도체 메모리 및 그 리던던시 방법 |
US5315553A (en) * | 1991-06-10 | 1994-05-24 | Texas Instruments Incorporated | Memory circuit test system using separate ROM having test values stored therein |
US5465257A (en) * | 1992-03-03 | 1995-11-07 | Nec Corporation | Test signal output circuit in LSI |
US5377144A (en) * | 1993-07-27 | 1994-12-27 | Texas Instruments Inc. | Memory array reconfiguration for testing |
EP0636976B1 (en) * | 1993-07-28 | 1998-12-30 | Koninklijke Philips Electronics N.V. | Microcontroller provided with hardware for supporting debugging as based on boundary scan standard-type extensions |
KR960008824B1 (en) * | 1993-11-17 | 1996-07-05 | Samsung Electronics Co Ltd | Multi bit test circuit and method of semiconductor memory device |
GB2293467B (en) * | 1994-09-20 | 1999-03-31 | Advanced Risc Mach Ltd | Trace analysis of data processing |
KR0146544B1 (ko) * | 1995-05-25 | 1998-11-02 | 김광호 | 다수개의 스위칭 수단을 가지는 다용도 패드를 구비한 반도체 메모리장치 |
US5574692A (en) * | 1995-06-07 | 1996-11-12 | Lsi Logic Corporation | Memory testing apparatus for microelectronic integrated circuit |
US5535165A (en) * | 1995-06-30 | 1996-07-09 | Cirrus Logic, Inc. | Circuits, systems and methods for testing integrated circuit devices including logic and memory circuitry |
KR100197554B1 (ko) * | 1995-09-30 | 1999-06-15 | 윤종용 | 반도체 메모리장치의 고속테스트 방법 |
GB9622687D0 (en) * | 1996-10-31 | 1997-01-08 | Sgs Thomson Microelectronics | An integrated circuit with tap controller |
KR100265758B1 (ko) * | 1997-08-05 | 2000-09-15 | 윤종용 | 반도체장치의 병합된 데이터 입출력 회로 및 방법 |
-
1997
- 1997-07-14 KR KR1019970032669A patent/KR100269299B1/ko active IP Right Grant
- 1997-12-31 US US09/001,865 patent/US5926420A/en not_active Expired - Lifetime
-
1998
- 1998-02-10 GB GB9802819A patent/GB2327272B/en not_active Expired - Lifetime
- 1998-02-11 TW TW087101863A patent/TW360792B/zh not_active IP Right Cessation
- 1998-02-24 DE DE19807739A patent/DE19807739B4/de not_active Expired - Lifetime
- 1998-04-14 JP JP10306898A patent/JP4097165B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
GB9802819D0 (en) | 1998-04-08 |
US5926420A (en) | 1999-07-20 |
TW360792B (en) | 1999-06-11 |
GB2327272A (en) | 1999-01-20 |
JPH1152028A (ja) | 1999-02-26 |
KR100269299B1 (ko) | 2000-10-16 |
GB2327272B (en) | 2002-07-17 |
KR19990010047A (ko) | 1999-02-05 |
DE19807739A1 (de) | 1999-01-21 |
DE19807739B4 (de) | 2007-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW563132B (en) | Common DRAM controller supports double-data-rate and quad-data-rate memory | |
US5457659A (en) | Programmable dynamic random access memory (DRAM) | |
EP1879196B1 (en) | Semiconductor memory with data-address multiplexing on the address bus | |
JP4077874B2 (ja) | ダイナミック・ランダム・アクセス・メモリ・システム | |
JP4097165B2 (ja) | データ入出力数の削減回路及び削減方法並びに半導体装置 | |
JP2607814B2 (ja) | 半導体メモリ装置 | |
KR100393860B1 (ko) | 랜덤액세스메모리 | |
US6067255A (en) | Merged memory and logic (MML) integrated circuits including independent memory bank signals and methods | |
US7593271B2 (en) | Memory device including multiplexed inputs | |
JP4415298B2 (ja) | 多重プリフェッチi/o構成を備えるデータパスを有するメモリデバイスおよび方法 | |
JP2007287305A (ja) | 半導体メモリ素子 | |
US6643212B1 (en) | Simultaneous function dynamic random access memory device technique | |
US5757715A (en) | Method for initializing and reprogramming a control operation feature of a memory device | |
KR20080014005A (ko) | 고속 테스팅 및 교정을 허용하는 데이터 바이패스 경로를갖는 메모리 디바이스 및 방법 | |
US6898139B2 (en) | Integrated circuit memory devices and operating methods that are configured to output data bits at a lower rate in a test mode of operation | |
KR19980070330A (ko) | 가변 대기 메모리 회로 | |
JP3681892B2 (ja) | 半導体装置のデータ入出力回路及びデータ入出力方法 | |
US7664908B2 (en) | Semiconductor memory device and operating method of the same | |
US6158036A (en) | Merged memory and logic (MML) integrated circuits including built-in test circuits and methods | |
US7394716B1 (en) | Bank availability indications for memory device and method therefor | |
JPH1021684A (ja) | 同期型半導体記憶装置 | |
KR100438779B1 (ko) | 멀티 뱅크 구조를 포함하는 동기식 반도체 메모리 장치 | |
JP3957421B2 (ja) | 半導体記憶装置 | |
US5838632A (en) | Semiconductor memory apparatus | |
US5986953A (en) | Input/output circuits and methods for testing integrated circuit memory devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050805 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051107 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061102 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070202 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070406 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080206 |
|
TRDD | Decision of grant or rejection written | ||
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080208 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080215 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080307 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
R154 | Certificate of patent or utility model (reissue) |
Free format text: JAPANESE INTERMEDIATE CODE: R154 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140321 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |