JP4094189B2 - 不揮発性メモリ装置の製造方法 - Google Patents
不揮発性メモリ装置の製造方法 Download PDFInfo
- Publication number
- JP4094189B2 JP4094189B2 JP29081999A JP29081999A JP4094189B2 JP 4094189 B2 JP4094189 B2 JP 4094189B2 JP 29081999 A JP29081999 A JP 29081999A JP 29081999 A JP29081999 A JP 29081999A JP 4094189 B2 JP4094189 B2 JP 4094189B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- gate
- exposed
- semiconductor substrate
- stacked
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 238000005530 etching Methods 0.000 claims description 53
- 239000000758 substrate Substances 0.000 claims description 24
- 230000002265 prevention Effects 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 22
- 238000009792 diffusion process Methods 0.000 claims description 13
- 239000012535 impurity Substances 0.000 claims description 13
- 230000003647 oxidation Effects 0.000 claims description 11
- 238000007254 oxidation reaction Methods 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 8
- 238000009279 wet oxidation reaction Methods 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 125000006850 spacer group Chemical group 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000035876 healing Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は不揮発性メモリ装置の製造方法に関する。
【０００２】
【従来の技術】
不揮発性メモリ装置を高集積化するためにワードライン方向及びビットライン方向のセルのサイズを縮小するため、多くの研究が行われてきた。アメリカ合衆国特許第５１２０６７１号公報に開示される発明はこの研究結果の一つである。前述の特許は、隣接セル間のソース領域をワードライン方向へ連結させるソースライン拡散層が形成される活性領域の存在により、セルサイズを縮小させることに一定の限界がある点を解決した技術である。即ち、前述の特許はソースライン拡散層を形成するための活性領域を形成する代わりに、フィールド酸化膜を蝕刻しその下部にソースライン拡散層を形成する。そして、ワードライン方向へ隣接セルのソース領域を連結させる自己整列ソース蝕刻技術を採用している。自己整列ソース蝕刻によると、ソースライン拡散層を形成するための活性領域が不要であり、ワードラインとソースライン拡散層が形成される活性領域間の絶縁距離も不要であるので、メモリセルアレイのサイズを縮小させることができる。
【０００３】
自己整列ソース蝕刻技術によると、先ずフィールド酸化膜が形成された基板上にゲート酸化膜、フローティングゲート、絶縁膜及びコントロールゲートが順に積層された積層ゲート構造を形成する。そして、隣接のセルのソース領域をワードラインとして機能するコントロールゲート方向へ露出させるマスクを形成する。マスクから露出したフィールド酸化膜をワードラインを自己整列マスクとして使用して蝕刻し、不純物を注入し隣接のセルのソース領域を連結するソースライン拡散層を形成する。
【０００４】
自己整列ソース蝕刻時、積層ゲート構造のソース領域側に隣接した側壁が露出する。そのため、ゲート酸化膜、フローティングゲート、ゲート間絶縁膜、コントロールゲートの一部、ならびに半導体基板が蝕刻により損傷する。特に、ゲート酸化膜及びゲート間絶縁膜の損傷が大きく、このような蝕刻損傷は不揮発性メモリ装置の性能を劣化させる。
【０００５】
自己整列ソース蝕刻工程時にフィールド酸化膜のみが蝕刻されるだけでなく、ソース領域が形成された活性領域まで蝕刻される。即ち、活性領域部位のシリコン基板が３００Å以上過蝕刻され、ソース部位に蝕刻による損傷が発生する。蝕刻による損傷が発生すると、電荷貯蔵能力が減少する。蝕刻による損傷を治癒するための方法としてアニーリングがあるが、このアニーリングは９００℃〜１０００℃の高温で実施する必要があり、さらに他の問題を引き起こす。
【０００６】
上記のような蝕刻による損傷を防止するために自己整列ソース蝕刻を実施する前に積層ゲート構造の側壁にスペーサを形成する技術がアメリカ合衆国特許第５４７０７７３号に開示されている。この特許に開示されている技術によりスペーサを形成すると、積層ゲート構造の側壁の損傷は防止できるものの、ソース領域が形成された活性領域が損傷するという問題を解決することはできない。又、スペーサ形成方法を使用する場合、スペーサ形成用絶縁膜を形成し、引き続きこれを異方性蝕刻してスペーサを形成するという２段階の工程を必要とする。
【０００７】
【発明が解決しようとする課題】
本発明の目的は自己整列ソース蝕刻時、積層ゲート構造の側壁損傷及び活性領域の損傷を防止できる不揮発性メモリ装置の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記の目的を達成するために本発明の不揮発性メモリ装置の製造方法によると、
（ａ）半導体基板を準備する段階と、（ｂ）前記半導体基板上に複数の活性領域を限定するために一方向へ平行に延伸する複数のフィールド酸化膜を形成する段階と、（ｃ）複数の前記活性領域に対し垂直な複数の積層ゲートを形成する段階と、（ｄ）前記積層ゲートの間から露出する活性領域内にソース領域及びドレーン領域を形成する段階と、（ｅ）前記積層ゲートの表面全体及び前記活性領域上に蝕刻損傷防止膜を形成する段階と、（ｆ）前記半導体基板が露出するように前記積層ゲートの間から露出する前記フィールド酸化膜を蝕刻する段階と、（ｇ）露出した前記半導体基板に不純物を注入したことにより形成され、前記ソース領域を前記積層ゲートに対し平行に連結する機能をもつソースライン拡散層を形成する段階とを含み、前記（ｅ）段階は、湿式酸化を８５０℃〜９００℃において１０分〜２０分間実施する熱酸化工程により前記ゲート酸化膜の２倍以上の厚さを有する前記蝕刻損傷防止膜を形成する段階であることを特徴とする。
本発明では積層ゲート構造の表面全体及び活性領域上に蝕刻損傷防止膜を形成した後、自己整列ソース蝕刻を実施する。
半導体基板上に一方向へ平行に延伸する複数のフィールド酸化膜を形成して複数の活性領域を限定する。続いて、複数の活性領域と垂直な複数の積層ゲートを形成した後、積層ゲートの間に露出する活性領域内にソース及びドレーン領域を形成する。積層ゲートの表面全体及び露出した活性領域上に蝕刻損傷防止膜を形成する。積層ゲートの間から露出したフィールド酸化膜を蝕刻し、半導体基板を露出させる。露出した半導体基板に不純物を注入しソース領域を積層ゲートと平行に連結するソースライン拡散層を形成する。
【０００９】
蝕刻損傷防止膜は熱酸化工程により形成し、積層ゲートを構成するゲート酸化膜厚さの２倍以上の厚さで形成する。
【００１０】
蝕刻工程はフィールド酸化膜を積層ゲートと平行な方向へ露出させる自己整列ソース蝕刻マスクを使用して実施し、この蝕刻マスクをそのままイオン注入マスクとして使用することによりソースライン拡散層を形成する。
【００１１】
【発明の実施の形態】
以下、添付した図面に基づいて本発明の望ましい実施例を説明する。本発明は後述する実施例に限らず相異なる多様な形態で実施可能である。本実施例は本発明の開示するものであり、通常の知識を有する者に発明の範疇を知らせるため提供される。添付された図面に記載されているそれぞれの膜、及びそれぞれの領域は説明を容易にするために強調している。
本実施例による製造方法は、例えばＥＰＲＯＭ（Electrically Programmable Read Only Memory）、ＥＥＰＲＯＭ（Electrically Erasable PROM）、フラッシュＥＰＲＯＭ、又はフラッシュＥＥＰＲＯＭなどの不揮発性メモリ装置に適用可能である。以下、実施例ではフラッシュメモリ装置を例として説明する。
【００１２】
図１は本実施例の製造方法により製造されたフラッシュメモリ装置のセルアレイ部を示すレイアウト図である。図２は図１に示したフラッシュメモリ装置のセルアレイ部を示す等価回路図である。
図１に示すようにセルアレイ部は、活性領域１０、フローティングゲートパターン２０、ワードラインとして機能するコントロールゲートパターン３０、ビットラインコンタクトホールパターン６０、ビットラインパターン７０、ソースラインコンタクトホールパターン８０、共通ソースラインパターン９０を有している。
【００１３】
以下、図３〜図８に基づいてフラッシュメモリ装置のセルアレイ領域を製造する方法を説明する。
図３に示すように半導体基板１００上にフィールド酸化膜１１２を形成し、活性領域を限定する。活性領域及びフィールド酸化膜１１２上にゲート酸化膜１１４を９０Å〜１００Å厚さで形成する。ゲート酸化膜１１４上にフローティングゲートを形成するための第１導電膜を形成する。第１導電膜は多結晶シリコン膜を蒸着した後、ドーピング工程を実施して導電性を与える。オキシ塩化燐（ＰＯＣｌ3）デポジット工程又はｎ−型イオン注入工程が使用される。続いて、ビットライン方向へ隣接セルと分離するように第１導電膜をマスクを使用してパターニングする。
【００１４】
フローティングゲート形成用マスクを除去した後、ゲート間絶縁膜を形成する。ゲート間絶縁膜は、酸化膜／窒化膜／酸化膜をそれぞれ厚さ５０〜９０Å／８０〜１２０Å／５０〜６０Åで形成したＯＮＯ膜で構成するのが望ましい。その後、コントロールゲートを形成するための第２導電膜を形成する。第２導電膜は多結晶シリコン膜の単一膜又は多結晶シリコン膜と金属シリサイド膜の二重膜で形成する。さらに、マスクを使用して第２導電膜、ゲート間絶縁膜、及び第１導電膜を順にパターニングし、フローティングゲート１２０、ゲート間絶縁膜１２５、及びコントロールゲート１３０により構成される積層ゲート構造を形成する。
【００１５】
図４に示すように積層ゲートが形成された結果物上にソース及びドレーン領域を形成するためのイオン注入マスク１４０を形成する。マスク１４０はフォトレジスト膜を塗布した後パターニングして形成する。素子の種類によりｎ型又はｐ型不純物１４２をイオン注入マスク１４０を使用して注入し、ドレーン領域１４３及びソース領域１４８を形成する。
【００１６】
図５に示すようにドレーン領域１４３及びソース領域１４８を形成するためのイオン注入用のマスク１４０を除去した後、熱酸化工程を実施し蝕刻損傷防止膜１５０を形成する。蝕刻損傷防止膜１５０はゲート酸化膜１１４、フローティングゲート１２０、ゲート間絶縁膜１２５及びコントロールゲート１３０の露出した表面及び半導体基板１００の全面に形成される。
【００１７】
蝕刻損傷防止膜１５０は、ゲート酸化膜１１４の厚さの２倍以上の厚さで形成するのが望ましい。即ち、２００Å〜３００Åの厚さで形成する。これは、蝕刻損傷防止膜１５０がゲート酸化膜１１４の厚さの２倍以下となると、自己整列ソース蝕刻時、蝕刻損傷防止膜１５０が蝕刻損傷防止機能を発揮せず、ゲート酸化膜１１４が損傷する可能性があるためである。
熱酸化工程の条件は、形成するべき蝕刻損傷防止膜１５０の厚さにより決定される。例えば、湿式酸化工程を使用する場合、８５０℃〜９００℃で１０分〜２０分間熱酸化工程を実施する。乾式酸化工程を使用する場合、８５０℃〜９００℃の温度で２０分〜３０分間熱酸化工程を実施する。
【００１８】
ドレーン領域１４３を被覆しワードラインとして機能するコントロールゲート１３０と平行な方向に隣接のセルのソース領域１４８及びフィールド酸化膜１１２を露出させるために、図６に示すように自己整列ソース蝕刻用マスク１５５は、蝕刻損傷防止膜１５０が形成された結果物上に形成される。
【００１９】
半導体基板１００を露出させるために、自己整列ソース蝕刻用マスク１５５及びコントロールゲート１３０を蝕刻マスクとして使用し、露出したフィールド酸化膜１１２を蝕刻する。
蝕刻損傷防止膜１５０は、フィールド酸化膜１１２にが蝕刻される際にゲート酸化膜１１４、フローティングゲート１２０、ゲート間絶縁膜１２５、及びコントロールゲート１３０の側壁が損傷するのを防止する。
【００２０】
又、蝕刻損傷防止膜１５０は、ソース領域１４８が形成されている活性領域上にも形成されているので、フィールド酸化膜１１２蝕刻時にソース領域１４８が形成されている活性領域が損傷されることも防止する。
図７に示すように、自己整列ソース蝕刻用マスク１５５をそのままイオン注入マスクとして使用し、不純物１５７を注入する。不純物１５７はソース領域１４８を形成する不純物と同一の導電形の不純物を使用する。これにより、コントロールゲート１３０と平行な方向で隣接するセルのソース領域１４８を連結するソースライン拡散層１５８が形成される。
【００２１】
図８に示すように、自己整列ソース蝕刻用マスク１５５を除去した後、積層ゲート構造を十分に被覆するように層間絶縁膜１５９を形成する。層間絶縁膜１５９は高温酸化膜とＢＰＳＧ膜とをそれぞれ５００Å〜１０００Å、４０００Å〜６０００Åで形成した後、８５０℃〜９００℃で１０分〜２０分間リフローして形成する。続いて、層間絶縁膜１５９をパターニングし、ビットラインコンタクトホールとソースラインコンタクトホールとを形成する。このコンタクトホールを埋め込むように導電膜をデポジットした後、エッチバック又は化学機械的ポリシング方法を使用してコンタクトホール内にのみ導電膜を残し、ビットラインプラグ１６０と図示しないソースラインプラグとを形成する。その後、再び導電膜を形成した後、パターニングしてビットラインプラグ１６０と接続するビットライン１７０及び図示しないソースラインプラグと接続する図示しない共通ソースラインを形成する。
プラグを形成せずにコンタクトホールを直接埋め込むビットラインと共通ソースラインが形成できることは勿論である。
【００２２】
【発明の効果】
本発明の製造方法によると、蝕刻損傷防止膜を積層ゲート構造の全表面及び活性領域上に形成した後、自己整列ソース蝕刻工程を進行する。従って、自己整列ソース蝕刻時、積層ゲート構造のソース領域に隣接した側壁領域が損傷されることが防止できる。又、ソース領域が形成されている活性領域が損傷されることも効果的に防止できる。
そして、蝕刻損傷防止膜は熱酸化工程一つの工程で形成するので、絶縁膜を形成した後、これを異方性蝕刻して形成するスペーサ製造工程に比べて製造工程が単純化する。
【図面の簡単な説明】
【図１】本発明の一実施例による不揮発性メモリ装置の製造方法により製造されたフラッシュメモリ装置のセルアレイ部を示す模式図である。
【図２】図１に示したフラッシュメモリ装置の等価回路図である。
【図３】本発明の一実施例によるフラッシュメモリ装置を製造する段階を示す図であって、（Ａ）は図１のＡ−Ａ線に対応する位置で切断した断面図、（Ｂ）は図１のＢ−Ｂ線に対応する位置で切断した断面図を示している。
【図４】本発明の一実施例によるフラッシュメモリ装置を製造する段階を示す図であって、（Ａ）は図１のＡ−Ａ線に対応する位置で切断した断面図、（Ｂ）は図１のＢ−Ｂ線に対応する位置で切断した断面図を示している。
【図５】本発明の一実施例によるフラッシュメモリ装置を製造する段階を示す図であって、（Ａ）は図１のＡ−Ａ線に対応する位置で切断した断面図、（Ｂ）は図１のＢ−Ｂ線に対応する位置で切断した断面図を示している。
【図６】本発明の一実施例によるフラッシュメモリ装置を製造する段階を示す図であって、（Ａ）は図１のＡ−Ａ線に対応する位置で切断した断面図、（Ｂ）は図１のＢ−Ｂ線に対応する位置で切断した断面図を示している。
【図７】本発明の一実施例によるフラッシュメモリ装置を製造する段階を示す図であって、（Ａ）は図１のＡ−Ａ線に対応する位置で切断した断面図、（Ｂ）は図１のＢ−Ｂ線に対応する位置で切断した断面図を示している。
【図８】本発明の一実施例によるフラッシュメモリ装置を製造する段階を示す図であって、（Ａ）は図１のＡ−Ａ線に対応する位置で切断した断面図、（Ｂ）は図１のＢ−Ｂ線に対応する位置で切断した断面図を示している。
【符号の説明】
１０ 活性領域パターン
１００ 半導体基板
１１２ フィールド酸化膜
１１４ ゲート酸化膜（積層ゲート）
１２０ フローティングゲート（積層ゲート）
１２５ ゲート間絶縁膜（積層ゲート）
１３０ コントロールゲート（積層ゲート）
１４０ イオン注入マスク
１４２ 不純物
１４３ ドレーン領域
１４８ ソース領域
１５０ 蝕刻損傷防止膜
１５５ 自己整列ソース蝕刻用マスク
１５７ 不純物
１５８ 拡散層
【発明の属する技術分野】
本発明は不揮発性メモリ装置の製造方法に関する。
【０００２】
【従来の技術】
不揮発性メモリ装置を高集積化するためにワードライン方向及びビットライン方向のセルのサイズを縮小するため、多くの研究が行われてきた。アメリカ合衆国特許第５１２０６７１号公報に開示される発明はこの研究結果の一つである。前述の特許は、隣接セル間のソース領域をワードライン方向へ連結させるソースライン拡散層が形成される活性領域の存在により、セルサイズを縮小させることに一定の限界がある点を解決した技術である。即ち、前述の特許はソースライン拡散層を形成するための活性領域を形成する代わりに、フィールド酸化膜を蝕刻しその下部にソースライン拡散層を形成する。そして、ワードライン方向へ隣接セルのソース領域を連結させる自己整列ソース蝕刻技術を採用している。自己整列ソース蝕刻によると、ソースライン拡散層を形成するための活性領域が不要であり、ワードラインとソースライン拡散層が形成される活性領域間の絶縁距離も不要であるので、メモリセルアレイのサイズを縮小させることができる。
【０００３】
自己整列ソース蝕刻技術によると、先ずフィールド酸化膜が形成された基板上にゲート酸化膜、フローティングゲート、絶縁膜及びコントロールゲートが順に積層された積層ゲート構造を形成する。そして、隣接のセルのソース領域をワードラインとして機能するコントロールゲート方向へ露出させるマスクを形成する。マスクから露出したフィールド酸化膜をワードラインを自己整列マスクとして使用して蝕刻し、不純物を注入し隣接のセルのソース領域を連結するソースライン拡散層を形成する。
【０００４】
自己整列ソース蝕刻時、積層ゲート構造のソース領域側に隣接した側壁が露出する。そのため、ゲート酸化膜、フローティングゲート、ゲート間絶縁膜、コントロールゲートの一部、ならびに半導体基板が蝕刻により損傷する。特に、ゲート酸化膜及びゲート間絶縁膜の損傷が大きく、このような蝕刻損傷は不揮発性メモリ装置の性能を劣化させる。
【０００５】
自己整列ソース蝕刻工程時にフィールド酸化膜のみが蝕刻されるだけでなく、ソース領域が形成された活性領域まで蝕刻される。即ち、活性領域部位のシリコン基板が３００Å以上過蝕刻され、ソース部位に蝕刻による損傷が発生する。蝕刻による損傷が発生すると、電荷貯蔵能力が減少する。蝕刻による損傷を治癒するための方法としてアニーリングがあるが、このアニーリングは９００℃〜１０００℃の高温で実施する必要があり、さらに他の問題を引き起こす。
【０００６】
上記のような蝕刻による損傷を防止するために自己整列ソース蝕刻を実施する前に積層ゲート構造の側壁にスペーサを形成する技術がアメリカ合衆国特許第５４７０７７３号に開示されている。この特許に開示されている技術によりスペーサを形成すると、積層ゲート構造の側壁の損傷は防止できるものの、ソース領域が形成された活性領域が損傷するという問題を解決することはできない。又、スペーサ形成方法を使用する場合、スペーサ形成用絶縁膜を形成し、引き続きこれを異方性蝕刻してスペーサを形成するという２段階の工程を必要とする。
【０００７】
【発明が解決しようとする課題】
本発明の目的は自己整列ソース蝕刻時、積層ゲート構造の側壁損傷及び活性領域の損傷を防止できる不揮発性メモリ装置の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記の目的を達成するために本発明の不揮発性メモリ装置の製造方法によると、
（ａ）半導体基板を準備する段階と、（ｂ）前記半導体基板上に複数の活性領域を限定するために一方向へ平行に延伸する複数のフィールド酸化膜を形成する段階と、（ｃ）複数の前記活性領域に対し垂直な複数の積層ゲートを形成する段階と、（ｄ）前記積層ゲートの間から露出する活性領域内にソース領域及びドレーン領域を形成する段階と、（ｅ）前記積層ゲートの表面全体及び前記活性領域上に蝕刻損傷防止膜を形成する段階と、（ｆ）前記半導体基板が露出するように前記積層ゲートの間から露出する前記フィールド酸化膜を蝕刻する段階と、（ｇ）露出した前記半導体基板に不純物を注入したことにより形成され、前記ソース領域を前記積層ゲートに対し平行に連結する機能をもつソースライン拡散層を形成する段階とを含み、前記（ｅ）段階は、湿式酸化を８５０℃〜９００℃において１０分〜２０分間実施する熱酸化工程により前記ゲート酸化膜の２倍以上の厚さを有する前記蝕刻損傷防止膜を形成する段階であることを特徴とする。
本発明では積層ゲート構造の表面全体及び活性領域上に蝕刻損傷防止膜を形成した後、自己整列ソース蝕刻を実施する。
半導体基板上に一方向へ平行に延伸する複数のフィールド酸化膜を形成して複数の活性領域を限定する。続いて、複数の活性領域と垂直な複数の積層ゲートを形成した後、積層ゲートの間に露出する活性領域内にソース及びドレーン領域を形成する。積層ゲートの表面全体及び露出した活性領域上に蝕刻損傷防止膜を形成する。積層ゲートの間から露出したフィールド酸化膜を蝕刻し、半導体基板を露出させる。露出した半導体基板に不純物を注入しソース領域を積層ゲートと平行に連結するソースライン拡散層を形成する。
【０００９】
蝕刻損傷防止膜は熱酸化工程により形成し、積層ゲートを構成するゲート酸化膜厚さの２倍以上の厚さで形成する。
【００１０】
蝕刻工程はフィールド酸化膜を積層ゲートと平行な方向へ露出させる自己整列ソース蝕刻マスクを使用して実施し、この蝕刻マスクをそのままイオン注入マスクとして使用することによりソースライン拡散層を形成する。
【００１１】
【発明の実施の形態】
以下、添付した図面に基づいて本発明の望ましい実施例を説明する。本発明は後述する実施例に限らず相異なる多様な形態で実施可能である。本実施例は本発明の開示するものであり、通常の知識を有する者に発明の範疇を知らせるため提供される。添付された図面に記載されているそれぞれの膜、及びそれぞれの領域は説明を容易にするために強調している。
本実施例による製造方法は、例えばＥＰＲＯＭ（Electrically Programmable Read Only Memory）、ＥＥＰＲＯＭ（Electrically Erasable PROM）、フラッシュＥＰＲＯＭ、又はフラッシュＥＥＰＲＯＭなどの不揮発性メモリ装置に適用可能である。以下、実施例ではフラッシュメモリ装置を例として説明する。
【００１２】
図１は本実施例の製造方法により製造されたフラッシュメモリ装置のセルアレイ部を示すレイアウト図である。図２は図１に示したフラッシュメモリ装置のセルアレイ部を示す等価回路図である。
図１に示すようにセルアレイ部は、活性領域１０、フローティングゲートパターン２０、ワードラインとして機能するコントロールゲートパターン３０、ビットラインコンタクトホールパターン６０、ビットラインパターン７０、ソースラインコンタクトホールパターン８０、共通ソースラインパターン９０を有している。
【００１３】
以下、図３〜図８に基づいてフラッシュメモリ装置のセルアレイ領域を製造する方法を説明する。
図３に示すように半導体基板１００上にフィールド酸化膜１１２を形成し、活性領域を限定する。活性領域及びフィールド酸化膜１１２上にゲート酸化膜１１４を９０Å〜１００Å厚さで形成する。ゲート酸化膜１１４上にフローティングゲートを形成するための第１導電膜を形成する。第１導電膜は多結晶シリコン膜を蒸着した後、ドーピング工程を実施して導電性を与える。オキシ塩化燐（ＰＯＣｌ3）デポジット工程又はｎ−型イオン注入工程が使用される。続いて、ビットライン方向へ隣接セルと分離するように第１導電膜をマスクを使用してパターニングする。
【００１４】
フローティングゲート形成用マスクを除去した後、ゲート間絶縁膜を形成する。ゲート間絶縁膜は、酸化膜／窒化膜／酸化膜をそれぞれ厚さ５０〜９０Å／８０〜１２０Å／５０〜６０Åで形成したＯＮＯ膜で構成するのが望ましい。その後、コントロールゲートを形成するための第２導電膜を形成する。第２導電膜は多結晶シリコン膜の単一膜又は多結晶シリコン膜と金属シリサイド膜の二重膜で形成する。さらに、マスクを使用して第２導電膜、ゲート間絶縁膜、及び第１導電膜を順にパターニングし、フローティングゲート１２０、ゲート間絶縁膜１２５、及びコントロールゲート１３０により構成される積層ゲート構造を形成する。
【００１５】
図４に示すように積層ゲートが形成された結果物上にソース及びドレーン領域を形成するためのイオン注入マスク１４０を形成する。マスク１４０はフォトレジスト膜を塗布した後パターニングして形成する。素子の種類によりｎ型又はｐ型不純物１４２をイオン注入マスク１４０を使用して注入し、ドレーン領域１４３及びソース領域１４８を形成する。
【００１６】
図５に示すようにドレーン領域１４３及びソース領域１４８を形成するためのイオン注入用のマスク１４０を除去した後、熱酸化工程を実施し蝕刻損傷防止膜１５０を形成する。蝕刻損傷防止膜１５０はゲート酸化膜１１４、フローティングゲート１２０、ゲート間絶縁膜１２５及びコントロールゲート１３０の露出した表面及び半導体基板１００の全面に形成される。
【００１７】
蝕刻損傷防止膜１５０は、ゲート酸化膜１１４の厚さの２倍以上の厚さで形成するのが望ましい。即ち、２００Å〜３００Åの厚さで形成する。これは、蝕刻損傷防止膜１５０がゲート酸化膜１１４の厚さの２倍以下となると、自己整列ソース蝕刻時、蝕刻損傷防止膜１５０が蝕刻損傷防止機能を発揮せず、ゲート酸化膜１１４が損傷する可能性があるためである。
熱酸化工程の条件は、形成するべき蝕刻損傷防止膜１５０の厚さにより決定される。例えば、湿式酸化工程を使用する場合、８５０℃〜９００℃で１０分〜２０分間熱酸化工程を実施する。乾式酸化工程を使用する場合、８５０℃〜９００℃の温度で２０分〜３０分間熱酸化工程を実施する。
【００１８】
ドレーン領域１４３を被覆しワードラインとして機能するコントロールゲート１３０と平行な方向に隣接のセルのソース領域１４８及びフィールド酸化膜１１２を露出させるために、図６に示すように自己整列ソース蝕刻用マスク１５５は、蝕刻損傷防止膜１５０が形成された結果物上に形成される。
【００１９】
半導体基板１００を露出させるために、自己整列ソース蝕刻用マスク１５５及びコントロールゲート１３０を蝕刻マスクとして使用し、露出したフィールド酸化膜１１２を蝕刻する。
蝕刻損傷防止膜１５０は、フィールド酸化膜１１２にが蝕刻される際にゲート酸化膜１１４、フローティングゲート１２０、ゲート間絶縁膜１２５、及びコントロールゲート１３０の側壁が損傷するのを防止する。
【００２０】
又、蝕刻損傷防止膜１５０は、ソース領域１４８が形成されている活性領域上にも形成されているので、フィールド酸化膜１１２蝕刻時にソース領域１４８が形成されている活性領域が損傷されることも防止する。
図７に示すように、自己整列ソース蝕刻用マスク１５５をそのままイオン注入マスクとして使用し、不純物１５７を注入する。不純物１５７はソース領域１４８を形成する不純物と同一の導電形の不純物を使用する。これにより、コントロールゲート１３０と平行な方向で隣接するセルのソース領域１４８を連結するソースライン拡散層１５８が形成される。
【００２１】
図８に示すように、自己整列ソース蝕刻用マスク１５５を除去した後、積層ゲート構造を十分に被覆するように層間絶縁膜１５９を形成する。層間絶縁膜１５９は高温酸化膜とＢＰＳＧ膜とをそれぞれ５００Å〜１０００Å、４０００Å〜６０００Åで形成した後、８５０℃〜９００℃で１０分〜２０分間リフローして形成する。続いて、層間絶縁膜１５９をパターニングし、ビットラインコンタクトホールとソースラインコンタクトホールとを形成する。このコンタクトホールを埋め込むように導電膜をデポジットした後、エッチバック又は化学機械的ポリシング方法を使用してコンタクトホール内にのみ導電膜を残し、ビットラインプラグ１６０と図示しないソースラインプラグとを形成する。その後、再び導電膜を形成した後、パターニングしてビットラインプラグ１６０と接続するビットライン１７０及び図示しないソースラインプラグと接続する図示しない共通ソースラインを形成する。
プラグを形成せずにコンタクトホールを直接埋め込むビットラインと共通ソースラインが形成できることは勿論である。
【００２２】
【発明の効果】
本発明の製造方法によると、蝕刻損傷防止膜を積層ゲート構造の全表面及び活性領域上に形成した後、自己整列ソース蝕刻工程を進行する。従って、自己整列ソース蝕刻時、積層ゲート構造のソース領域に隣接した側壁領域が損傷されることが防止できる。又、ソース領域が形成されている活性領域が損傷されることも効果的に防止できる。
そして、蝕刻損傷防止膜は熱酸化工程一つの工程で形成するので、絶縁膜を形成した後、これを異方性蝕刻して形成するスペーサ製造工程に比べて製造工程が単純化する。
【図面の簡単な説明】
【図１】本発明の一実施例による不揮発性メモリ装置の製造方法により製造されたフラッシュメモリ装置のセルアレイ部を示す模式図である。
【図２】図１に示したフラッシュメモリ装置の等価回路図である。
【図３】本発明の一実施例によるフラッシュメモリ装置を製造する段階を示す図であって、（Ａ）は図１のＡ−Ａ線に対応する位置で切断した断面図、（Ｂ）は図１のＢ−Ｂ線に対応する位置で切断した断面図を示している。
【図４】本発明の一実施例によるフラッシュメモリ装置を製造する段階を示す図であって、（Ａ）は図１のＡ−Ａ線に対応する位置で切断した断面図、（Ｂ）は図１のＢ−Ｂ線に対応する位置で切断した断面図を示している。
【図５】本発明の一実施例によるフラッシュメモリ装置を製造する段階を示す図であって、（Ａ）は図１のＡ−Ａ線に対応する位置で切断した断面図、（Ｂ）は図１のＢ−Ｂ線に対応する位置で切断した断面図を示している。
【図６】本発明の一実施例によるフラッシュメモリ装置を製造する段階を示す図であって、（Ａ）は図１のＡ−Ａ線に対応する位置で切断した断面図、（Ｂ）は図１のＢ−Ｂ線に対応する位置で切断した断面図を示している。
【図７】本発明の一実施例によるフラッシュメモリ装置を製造する段階を示す図であって、（Ａ）は図１のＡ−Ａ線に対応する位置で切断した断面図、（Ｂ）は図１のＢ−Ｂ線に対応する位置で切断した断面図を示している。
【図８】本発明の一実施例によるフラッシュメモリ装置を製造する段階を示す図であって、（Ａ）は図１のＡ−Ａ線に対応する位置で切断した断面図、（Ｂ）は図１のＢ−Ｂ線に対応する位置で切断した断面図を示している。
【符号の説明】
１０ 活性領域パターン
１００ 半導体基板
１１２ フィールド酸化膜
１１４ ゲート酸化膜（積層ゲート）
１２０ フローティングゲート（積層ゲート）
１２５ ゲート間絶縁膜（積層ゲート）
１３０ コントロールゲート（積層ゲート）
１４０ イオン注入マスク
１４２ 不純物
１４３ ドレーン領域
１４８ ソース領域
１５０ 蝕刻損傷防止膜
１５５ 自己整列ソース蝕刻用マスク
１５７ 不純物
１５８ 拡散層
Claims (6)
- （ａ）半導体基板を準備する段階と、
（ｂ）前記半導体基板上に複数の活性領域を限定するために一方向へ平行に延伸する複数のフィールド酸化膜を形成する段階と、
（ｃ）複数の前記活性領域に対し垂直な複数の積層ゲートを形成する段階と、
（ｄ）前記積層ゲートの間から露出する活性領域内にソース領域及びドレーン領域を形成する段階と、
（ｅ）前記積層ゲートの表面全体及び前記活性領域上に蝕刻損傷防止膜を形成する段階と、
（ｆ）前記半導体基板が露出するように前記積層ゲートの間から露出する前記フィールド酸化膜を蝕刻する段階と、
（ｇ）露出した前記半導体基板に不純物を注入したことにより形成され、前記ソース領域を前記積層ゲートに対し平行に連結する機能をもつソースライン拡散層を形成する段階と、
を含み、
前記（ｅ）段階は、湿式酸化を８５０℃〜９００℃において１０分〜２０分間実施する熱酸化工程により前記ゲート酸化膜の２倍以上の厚さを有する前記蝕刻損傷防止膜を形成する段階であることを特徴とする不揮発性メモリ装置の製造方法。 - （ａ）半導体基板を準備する段階と、
（ｂ）前記半導体基板上に複数の活性領域を限定するために一方向へ平行に延伸する複数のフィールド酸化膜を形成する段階と、
（ｃ）複数の前記活性領域に対し垂直な複数の積層ゲートを形成する段階と、
（ｄ）前記積層ゲートの間から露出する活性領域内にソース領域及びドレーン領域を形成する段階と、
（ｅ）前記積層ゲートの表面全体及び前記活性領域上に蝕刻損傷防止膜を形成する段階と、
（ｆ）前記半導体基板が露出するように前記積層ゲートの間から露出する前記フィールド酸化膜を蝕刻する段階と、
（ｇ）露出した前記半導体基板に不純物を注入したことにより形成され、前記ソース領域を前記積層ゲートに対し平行に連結する機能をもつソースライン拡散層を形成する段階と、
を含み、
前記（ｅ）段階は、乾式酸化を８５０℃〜９００℃において２０分〜３０分間実施する熱酸化工程により前記ゲート酸化膜の２倍以上の厚さを有する前記蝕刻損傷防止膜を形成する段階であることを特徴とする不揮発性メモリ装置の製造方法。 - 前記（ｃ）段階はゲート酸化膜、フローティングゲート、ゲート間絶縁膜及びコントロールゲートを順に積層して積層ゲートを形成する段階であることを特徴とする請求項１または２に記載の不揮発性メモリ装置の製造方法。
- 前記（ｆ）段階は、（ｆ１）前記積層ゲートに対し平行に前記フィールド酸化膜が露出するように自己整列ソース蝕刻マスクを形成する段階、ならびに（ｆ２）前記半導体基板が露出するように前記自己整列ソース蝕刻マスク及び前記積層ゲートから露出した前記フィールド酸化膜を蝕刻する段階を含むことを特徴とする請求項１または２に記載の不揮発性メモリ装置の製造方法。
- 前記（ｇ）段階は、前記自己整列ソース蝕刻マスク及び前記積層ゲートをイオン注入マスクとして使用し露出している前記半導体基板に不純物を注入する段階であることを特徴とする請求項４に記載の不揮発性メモリ装置の製造方法。
- 前記ソース領域は、フラッシュＥＰＲＯＭのソース領域であることを特徴とする請求項１または２に記載の不揮発性メモリ装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980044805A KR100275746B1 (ko) | 1998-10-26 | 1998-10-26 | 적층 게이트 측벽 및 활성 영역의 손상을 방지할 수 있는 비휘발성 메모리 장치의 제조 방법 |
| KR1998P44805 | 1998-10-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000133728A JP2000133728A (ja) | 2000-05-12 |
| JP4094189B2 true JP4094189B2 (ja) | 2008-06-04 |
Family
ID=19555330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29081999A Expired - Fee Related JP4094189B2 (ja) | 1998-10-26 | 1999-10-13 | 不揮発性メモリ装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6281076B1 (ja) |
| JP (1) | JP4094189B2 (ja) |
| KR (1) | KR100275746B1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010065020A (ko) * | 1999-12-20 | 2001-07-11 | 박종섭 | 플래시 메모리장치의 제조방법 |
| JP2002190534A (ja) * | 2000-12-20 | 2002-07-05 | Nec Corp | 半導体記憶装置およびその製造方法 |
| TW580729B (en) * | 2001-02-23 | 2004-03-21 | Macronix Int Co Ltd | Method of avoiding electron secondary injection caused by pocket implantation process |
| WO2002094906A1 (en) * | 2001-05-23 | 2002-11-28 | Nkt Research & Innovation A/S | Method of plasma polymerisation of substituted benzenes, polymeric material obtainable by the method, and use thereof |
| TWI221004B (en) * | 2003-04-03 | 2004-09-11 | Promos Technologies Inc | Semiconductor structure with locally-etched gate and method of manufacturing same |
| KR100843141B1 (ko) * | 2006-05-19 | 2008-07-02 | 삼성전자주식회사 | 비휘발성 메모리 집적 회로 장치 및 그 제조 방법 |
| KR100750195B1 (ko) * | 2006-09-21 | 2007-08-17 | 삼성전자주식회사 | 노아형 비휘발성 메모리 장치, 제조 방법 및 동작 방법 |
| US7557008B2 (en) * | 2007-01-23 | 2009-07-07 | Freescale Semiconductor, Inc. | Method of making a non-volatile memory device |
| US7795091B2 (en) * | 2008-04-30 | 2010-09-14 | Winstead Brian A | Method of forming a split gate memory device and apparatus |
| JP2012094929A (ja) * | 2012-02-17 | 2012-05-17 | Spansion Llc | 半導体メモリ及びその製造方法 |
| US9985042B2 (en) * | 2016-05-24 | 2018-05-29 | Silicon Storage Technology, Inc. | Method of integrating FinFET CMOS devices with embedded nonvolatile memory cells |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5120671A (en) | 1990-11-29 | 1992-06-09 | Intel Corporation | Process for self aligning a source region with a field oxide region and a polysilicon gate |
| US5470773A (en) | 1994-04-25 | 1995-11-28 | Advanced Micro Devices, Inc. | Method protecting a stacked gate edge in a semiconductor device from self aligned source (SAS) etch |
| JP3461998B2 (ja) * | 1995-03-24 | 2003-10-27 | セイコーインスツルメンツ株式会社 | 電気的書き換え可能な半導体不揮発性メモリ装置とその製造方法 |
| JP3442596B2 (ja) * | 1996-11-28 | 2003-09-02 | 富士通株式会社 | 半導体装置の製造方法 |
| US5976927A (en) * | 1998-04-10 | 1999-11-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Two mask method for reducing field oxide encroachment in memory arrays |
| US5998262A (en) * | 1998-04-23 | 1999-12-07 | Worldwide Semiconductor Manufacturing Corp. | Method for manufacturing ETOX cell having damage-free source region |
| US6136651A (en) * | 1999-11-01 | 2000-10-24 | Winbond Electronics Corp. | Method of making self-aligned flash memory cell to prevent source line from trench by field oxide bird beak punch-through |
-
1998
- 1998-10-26 KR KR1019980044805A patent/KR100275746B1/ko not_active IP Right Cessation
-
1999
- 1999-10-13 JP JP29081999A patent/JP4094189B2/ja not_active Expired - Fee Related
- 1999-10-25 US US09/427,430 patent/US6281076B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6281076B1 (en) | 2001-08-28 |
| JP2000133728A (ja) | 2000-05-12 |
| KR100275746B1 (ko) | 2000-12-15 |
| KR20000027005A (ko) | 2000-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6133096A (en) | Process for simultaneously fabricating a stack gate flash memory cell and salicided periphereral devices | |
| US6197639B1 (en) | Method for manufacturing NOR-type flash memory device | |
| JP4282775B2 (ja) | 不揮発性メモリ素子及びその製造方法 | |
| US6706594B2 (en) | Optimized flash memory cell | |
| JP3671889B2 (ja) | 半導体装置およびその製造方法 | |
| US20020089014A1 (en) | Self aligned method of forming a semiconductor memory array of floating gate memory cells with floating gates having multiple sharp edges, and a memory array made thereby | |
| JP4027446B2 (ja) | 不揮発性メモリ製造方法 | |
| US6312982B1 (en) | Method of fabricating a trench capacitor | |
| US6967372B2 (en) | Semiconductor memory array of floating gate memory cells with vertical control gate sidewalls and insulation spacers | |
| US6855599B2 (en) | Fabrication method of a flash memory device | |
| JP4094189B2 (ja) | 不揮発性メモリ装置の製造方法 | |
| JP5016761B2 (ja) | 部分的に突出するコントロールゲートを持つフローティングゲートメモリーセルの半導体メモリーアレーを形成する自己整列方法及びそれによって作られたメモリーアレー | |
| KR100521371B1 (ko) | 소노스형 비휘발성 메모리 및 그 제조 방법 | |
| JP3075192B2 (ja) | 半導体装置の製造方法 | |
| KR100297938B1 (ko) | 비휘발성메모리장치및그제조방법 | |
| JP2004047802A (ja) | 半導体装置の製造方法 | |
| JP2003258132A (ja) | 不揮発性記憶装置の製造方法 | |
| US6376307B1 (en) | Method for fabricating NOR type memory cells of nonvolatile memory device | |
| US6194271B1 (en) | Method for fabricating flash memory | |
| US7354824B2 (en) | Fabrication method of non-volatile memory | |
| JPH10256402A (ja) | 半導体記憶装置およびその製造方法 | |
| JP2001284557A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US7098104B2 (en) | Method of fabricating semiconductor memory device | |
| KR0168158B1 (ko) | 비휘발성 메모리 셀 제조방법 | |
| JP2001332638A (ja) | 半導体記憶装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040816 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071005 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080305 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140314 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |