JP4078562B2 - 圧電薄膜共振子の製造方法、圧電薄膜共振子、周波数フィルタ、発振器の製造方法、発振器、電子回路、および電子機器 - Google Patents

圧電薄膜共振子の製造方法、圧電薄膜共振子、周波数フィルタ、発振器の製造方法、発振器、電子回路、および電子機器 Download PDF

Info

Publication number
JP4078562B2
JP4078562B2 JP2004242328A JP2004242328A JP4078562B2 JP 4078562 B2 JP4078562 B2 JP 4078562B2 JP 2004242328 A JP2004242328 A JP 2004242328A JP 2004242328 A JP2004242328 A JP 2004242328A JP 4078562 B2 JP4078562 B2 JP 4078562B2
Authority
JP
Japan
Prior art keywords
substrate
thin film
piezoelectric thin
manufacturing
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004242328A
Other languages
English (en)
Other versions
JP2006060680A (ja
Inventor
節也 岩下
天光 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004242328A priority Critical patent/JP4078562B2/ja
Priority to US11/190,038 priority patent/US7596840B2/en
Publication of JP2006060680A publication Critical patent/JP2006060680A/ja
Application granted granted Critical
Publication of JP4078562B2 publication Critical patent/JP4078562B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/079Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing using intermediate layers, e.g. for growth control
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02007Details of bulk acoustic wave devices
    • H03H9/02015Characteristics of piezoelectric layers, e.g. cutting angles
    • H03H9/02031Characteristics of piezoelectric layers, e.g. cutting angles consisting of ceramic
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/0538Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0542Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a lateral arrangement
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/173Air-gaps
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/42Piezoelectric device making
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths

Description

本発明は、圧電薄膜共振子の製造方法、圧電薄膜共振子、周波数フィルタ、発振器の製造方法、発振器、電子回路、および電子機器に関する。
通信の高速、大容量化に向けて、共振子、発振器、フィルタなどの電子部品も、高周波、広帯域で使用できるものが望まれている。このような電子部品として、表面弾性波(SAW)を利用した共振子、発振器、フィルタが知られている。しかし、SAWデバイスでは、高周波化にともない櫛歯電極の電極幅を細線化する必要があり、細線の作製および電極の耐電圧等に問題が発生する場合がある。そこで、圧電薄膜を用いた圧電薄膜共振子が注目を集めている。
圧電薄膜共振子は、圧電薄膜の膜厚で周波数を制御できるので、電極を微細パターンにする必要がなく、高周波化しやすい。電極を微細にしなくても良いため、電極の耐電圧性も大きい。また、圧電薄膜共振子はバルク弾性波を用いるが、一般的に、表面弾性波を用いるSAWデバイスより、電気機械結合係数が大きく、広帯域化に有利である。
特開2004−72715号公報
本発明の目的は、良好な特性を有する圧電薄膜共振子の製造方法、および、その製造方法によって得られる圧電薄膜共振子を提供することにある。また、本発明の他の目的は、上記圧電薄膜共振子を有する周波数フィルタを提供することにある。また、本発明の他の目的は、良好な特性を有する発振器の製造方法、および、その製造方法によって得られる発振器を提供することにある。また、本発明の他の目的は、上記周波数フィルタおよび上記発振器のうちの少なくとも一方を有する電子回路、および、該電子回路を有する電子機器を提供することにある。
本発明に係る圧電薄膜共振子の製造方法は、
第1基板の上方に、順次、圧電薄膜および第1電極を積層して積層体を形成する工程と、
第2基板と前記積層体とを接合する工程と、
前記第1基板を、前記積層体から分離する工程と、
前記圧電薄膜の上方に第2電極を形成する工程と、
前記第2電極、前記圧電薄膜、および前記第1電極をパターニングする工程と、を含む。
本発明において、特定のもの(以下、「A」という)の上方に他の特定のもの(以下、「B」という)を形成するとは、A上に直接Bを形成する場合と、A上に、A上の他のものを介してBを形成する場合と、を含む。また、本発明において、Aの上方に形成されたBとは、A上に直接形成されたBと、A上に、A上の他のものを介して形成されたBと、を含む。
この圧電薄膜共振子の製造方法によれば、前記第1基板の上方に、前記圧電薄膜を形成することができるので、高品質なエピタキシャル膜からなる前記圧電薄膜を容易に形成することができる。そして、この製造方法によれば、前記第2基板に、予め半導体素子を形成しておいても、該半導体素子は、前記圧電薄膜の成膜温度の影響を受けることがない。従って、結晶性の良好な前記圧電薄膜を有する圧電薄膜共振子と、特性の良好な半導体素子との集積化を容易に行うことができる。
本発明に係る圧電薄膜共振子の製造方法において、
前記第2基板と前記積層体とを接合する工程は、前記第1基板が該第2基板より上方となるように接合することができる。
本発明に係る圧電薄膜共振子の製造方法において、
前記第2基板をパターニングする工程を有することができる。
本発明に係る圧電薄膜共振子の製造方法において、
前記積層体を形成する工程は、前記圧電薄膜を形成する前に、前記第1基板の上方にバッファ層を形成する工程を有し、
前記第2基板と前記積層体とを接合する工程は、前記第1電極と前記第2基板とを、接着層を介して接合し、
前記第1基板を分離する工程は、前記バッファ層をエッチングすることにより行われることができる。
本発明に係る圧電薄膜共振子の製造方法において、
前記積層体を形成する工程は、前記第1電極の上方に、さらに保護層を積層して前記積層体を形成する工程を有することができる。
本発明に係る圧電薄膜共振子の製造方法において、
前記積層体を形成する工程は、前記圧電薄膜を形成する前に、前記第1基板の上方にバッファ層を形成する工程を有し、
前記第2基板と前記積層体とを接合する工程は、前記保護層と前記第2基板とを、接着層を介して接合し、
前記第1基板を分離する工程は、前記バッファ層をエッチングすることにより行われることができる。
本発明に係る圧電薄膜共振子の製造方法において、
前記保護層は、SiO、ZrO、Al、および、Taのうちの少なくとも一種からなることができる。
本発明に係る圧電薄膜共振子の製造方法において、
前記バッファ層は、NaCl構造の金属酸化物MO(M=Mg、Ca、Sr、Ba)、およびZnOのうちの少なくとも一種からなることができる。
本発明に係る圧電薄膜共振子の製造方法において、
前記第2基板をパターニングする工程後、前記接着層をパターニングする工程を有することができる。
本発明に係る圧電薄膜共振子の製造方法において、
前記圧電薄膜は、KNbO、LiNbO、LiTaOのいずれか、あるいはこれらを主成分とする化合物からなることができる。
本発明に係る圧電薄膜共振子の製造方法において、
前記第2基板は、Si基板、あるいは半導体素子を形成したSi基板であることができる。
本発明に係る圧電薄膜共振子は、上述の圧電薄膜共振子の製造方法によって得られることができる。
本発明に係る周波数フィルタは、上述の圧電薄膜共振子を有することができる。
本発明に係る発振器の製造方法は、
圧電薄膜共振子を有する発振器の製造方法であって、
第1基板の上方に、順次、圧電薄膜および第1電極を積層して積層体を形成する工程と、
第2基板にトランジスタを有する発振回路を形成する工程と、
前記発振回路を形成する領域以外の領域において、前記第2基板と前記積層体とを、前記第1基板が該第2基板より上方となるように接合する工程と、
前記第1基板を、前記積層体から分離する工程と、
前記圧電薄膜の上方に第2電極を形成する工程と、
前記第2電極、前記圧電薄膜、および前記第1電極をパターニングする工程と、を含む。
この発振器の製造方法によれば、前記第1基板の上方に、前記圧電薄膜を形成することができるので、高品質なエピタキシャル膜からなる前記圧電薄膜を容易に形成することができる。そして、この製造方法によれば、前記第2基板に、予め前記発振回路を形成しておいても、該発振回路は、前記圧電薄膜の成膜温度の影響を受けることがない。従って、結晶性の良好な前記圧電薄膜を有する前記圧電薄膜共振子と、特性の良好な前記発振回路との集積化を容易に行うことができる。その結果、特性の良好な発振器を得ることができる。
本発明に係る発振器の製造方法において、
前記発振回路を形成する工程は、前記第2基板と前記積層体とを接合する工程前に行われることができる。
本発明に係る発振器は、上述の発振器の製造方法によって得られることができる。
本発明に係る電子回路は、上述の周波数フィルタおよび上述の発振器のうちの少なくとも一方を有することができる。
本発明に係る電子機器は、上述の電子回路を有することができる。
以下、本発明に好適な実施形態について、図面を参照しながら説明する。なお、各図面は、いずれも概略図であり、各部材を図面上で認識可能な程度の大きさとするため、各部材毎に縮尺を異ならせている。
1−1.圧電薄膜共振子の製造方法
本発明を適用した実施形態に係る圧電薄膜共振子100の製造方法の一例について、図1〜図10を用いて説明する。図1〜図10は、圧電薄膜共振子100の一製造工程を模式的に示す断面図である。
(1)まず、図1に示すように、第1基板1として、(0001)の面方位を有する単結晶のサファイア基板を用意する。次に、第1基板1上に、バッファ層2を形成する。バッファ層2としては、例えばZnOなどを用いることができる。バッファ層2の成膜方法については特に限定されることなく、例えばスパッタ法、または蒸着法などの公知の成膜方法が採用可能である。本実施形態では蒸着法の一種であるレーザーアブレーション法を用いている。具体的な成膜条件は、以下の通りである。
レーザーアブレーション法におけるターゲットには、例えばZnOセラミックスを用いることができる。成膜温度(基板温度)は、例えば400℃である。成膜中の真空度は、例えば1.33Pa(1×10−2Torr)以下である。なお、成膜条件は、上述した条件に限定されない。
例えば上述のような条件のもとで、バッファ層2としてZnOを成膜することにより、ZnOは、単結晶サファイア(0001)基板上に(0001)配向でエピタキシャル成長し、良好な結晶膜となることができる。また、後述するように、ZnOの上に、LiNbOやLiTaOなどの圧電薄膜3(図2参照)をエピタキシャル成長させることもできる。すなわち、バッファ層2は、バッファ層2上に形成する圧電薄膜3を良好にエピタキシャル成長させるためのバッファ層として機能する。
また、ZnOは、希塩酸(濃度は、例えば10%程度)、若しくは、りん酸などの酸、または、KOHなどのアルカリに容易に溶解することができる。これにより、後述するように、バッファ層2は、犠牲層としても良好に機能することができる。
(2)次に、図2に示すように、バッファ層2上に圧電薄膜3を形成する。圧電薄膜3としては、例えばLiNbOまたはLiTaOなどを用いることができる。圧電薄膜3の成膜方法についても特に限定されることなく、例えばスパッタ法、蒸着法、またはゾルゲル法などの公知の成膜法が採用可能である。本実施形態では、レーザーアブレーション法を用いている。具体的な成膜条件は、以下の通りである。
成膜温度(基板温度)は、例えば400℃以上である。成膜中の真空度は、例えば1.33Pa(1×10−2Torr)である。例えばこのような条件で圧電薄膜3を形成することにより、バッファ層2上に、圧電薄膜3をエピタキシャル成長させることができる。より具体的には、例えばZnO上に、例えばLiNbOまたはLiTaOを、(0001)配向でエピタキシャル成長させることができる。なお、成膜条件については、上述した条件に限定されない。
なお、第1基板1、バッファ層2、および圧電薄膜3については、上述した材料に限定されない。例えば、第1基板1として、Si基板やSrTiO基板を用い、バッファ層2として、SrOやMgOなどのNaCl構造の金属酸化物MO(M=Mg、Ca、Sr、Ba)を用い、圧電薄膜3として、KNbOを用いることもできる。金属酸化物MOは、その上に圧電薄膜3をエピタキシャル成長させるためのバッファ層として機能し、かつ、後述するように犠牲層としても機能する。また、圧電薄膜3は、KNbO、LiNbO、およびLiTaOのうちの少なくとも一つを主成分とする化合物からなることができる。
(3)次に、図3に示すように、圧電薄膜3上に第1電極4を形成する。第1電極4としては、例えばAl、Pt、Ir、Au、Ag、またはCuなどを用いることができる。本実施形態では、第1電極4としてAlを用いている。第1電極4は、例えばスパッタ法で形成することができる。
(4)次に、図4に示すように、第1電極4上に保護層5を形成することができる。保護層5としては、例えばSiO、ZrO、Al、またはTaなどの誘電体膜を用いることができる。なお、保護層5は形成しないこともできる。
上述の工程により、図4に示すように、第1基板1上に、積層体10を形成することができる。
(5)次に、図5に示すように、第2基板6を用意する。次に、第2基板6上に接着層7を形成する。第2基板6は、圧電薄膜3、第1電極4、および保護層5を搭載させるためのものである。第2基板6としては、本実施形態では、予め半導体素子が形成されたシリコン基板を用いている。すなわち、第2基板6としては、第2基板6の表層部に半導体素子(図示せず)が形成され、この半導体素子上にアモルファスのSiO層(図示せず)が形成されたシリコン基板を用いている。なお、第2基板6は、これに限定されることなく、目的や用途に応じて、例えばガラス基板、金属基板、プラスチック基板、または、フレキシブル基板などの多種多様な任意の基板を用いることができる。
接着層7としては、熱硬化型接着剤、UV硬化型接着剤などの光硬化型接着剤、または、反応硬化型接着剤などを用いることができる。接着層7は、例えば塗布法などにより形成することができる。なお、上述の例では、接着層7は、第2基板6上に形成する場合について説明したが、接着層7は、保護層5を形成しない場合には第1電極4の上面、または、保護層5を形成する場合には保護層5の上面の上に形成することもできる。
(6)次に、図6に示すように、積層体10を、第2基板6上の所望位置にアライメントし、さらにこれを圧着して、第2基板6と、積層体10とを接合する。第2基板6と、積層体10とは、第1基板1が第2基板6より上方となるように接合される。具体的には、本実施形態では、保護層5が接着層7と接合される。
(7)次に、図7に示すように、第1基板1を、積層体10から分離する。具体的には、例えば、ZnOからなるバッファ層2をウェットエッチングし、バッファ層2を溶解除去する。その結果、単結晶サファイアからなる第1基板1を、積層体10から分離することができる。すなわち、図7に示すように、第2基板6上には、接着層7、保護層5、第1電極4、および圧電薄膜3が残存する。この工程において、バッファ層2は、溶解除去される犠牲層として機能する。
エッチング液としては、例えば希硝酸を用いることができるが、これに限定されることなく、他の酸、あるいはKOHなどのアルカリ溶液なども用いることができる。バッファ層2として、上述したようなNaCl構造のSrO、あるいはMgOなどを用いる場合、これらも酸に対するエッチング速度が非常に速いため、第1基板1を簡単に積層体10から分離することができる。従って、圧電薄膜3を保護するためにもエッチング液としての酸は低濃度であることが好ましい。
(8)次に、図8に示すように、圧電薄膜3上に第2電極8を形成する。これにより、圧電薄膜3が第1電極4と第2電極8とにより挟み込まれた構造が形成される。第2電極8としては、例えばAl、Pt、Ir、Au、Ag、またはCuなどを用いることができる。第2電極8の材料は、圧電薄膜3との界面状態の点から、第1電極4と同じものを用いるのがよい。
(9)次に、図9に示すように、第2電極8、圧電薄膜3、および第1電極4を、上から順にパターニングする。パターニングは、公知のリソグラフィ技術およびドライエッチングを用いて行うことができる。次に、第2電極8と、予め第2基板6に形成した半導体素子(図示せず)と、を電気的に接続する配線(図示せず)を形成することができる。具体的には、第1電極4および圧電薄膜3の一部を絶縁膜で保護し、配線用の金属膜を形成し、該金属膜をパターニングすることにより、配線を形成することができる。
(10)次に、図10に示すように、第2基板6および接着層7をパターニングする。具体的には、まず、公知のリソグラフィ技術を用いて、第2基板6の裏面6b上であって、開口部9(図10参照)の形成領域以外の領域に、例えばレジスト層(図示せず)を形成する。このレジスト層をマスクとして、第2基板6のうちのシリコンの領域を、例えばウェットエッチング法によりエッチングする。エッチング液としては、例えばKOHなどを用いることができる。次に、第2基板6のうちのSiOの領域、および接着層7を、例えばドライエッチング法によりエッチングする。これにより、開口部9が形成される。次に、レジスト層を除去する。
接着層7の厚さは、例えば数μm程度であり、厚みのばらつきが存在する場合がある。そこで、接着層7を貫通させ、保護層5が露出するまでエッチングすることにより、接着層7の厚みのばらつきがデバイス特性に与える影響を抑えることができる。この場合に、保護層5が形成されていることにより、保護層5が支持層となり機械的強度を向上させることができる。また、保護層5は、エッチングストッパ層としても機能することができる。
なお、このパターニング工程において、エッチングする際には、圧電薄膜3を保護するために、予めレジストなどにより、少なくとも圧電薄膜3を覆っておくことが好ましい。
次に、予め第2基板6に形成した半導体素子(図示せず)と、第1電極4とを、電気的に接続する。
以上の工程によって、本実施形態に係る圧電薄膜共振子100を製造することができる。
なお、積層体10を形成した後(図4参照)、少なくともバッファ層2にまで達する深さの溝を形成することもできる。この溝は、保護層5、第1電極4、および圧電薄膜3を貫通している。これにより、バッファ層2をウェットエッチングする際に、エッチング液がこの溝を通ってバッファ層2の中央部にまで容易に入り込み、バッファ層2全体をより速くエッチングすることができる。
また、本発明に係る圧電薄膜共振子の製造方法は、例えば圧電素子の作製にも適用することができる。具体的には、例えば圧電薄膜を用いたインクジェットヘッド、さらにはそれを用いたインクジェットプリンターにも応用可能である。また、上述した例では、ダイアフラム型の圧電薄膜共振子100を示したが、SMR(Solidly Mounted Resonator)型圧電薄膜共振子への適用も可能である。
本実施形態に係る圧電薄膜共振子100の製造方法によって得られる圧電薄膜共振子100(図10参照)は、共振子、または周波数フィルタとして機能することができる。
本実施形態に係る圧電薄膜共振子100において、第1電極4と第2電極8との間に電界を印加すると、圧電薄膜3の厚み方向に、厚み縦振動の弾性波が励振される。共振周波数は用いる材料と膜厚に依存する。同じ材料を用いる場合、圧電薄膜3の膜厚が薄い方が共振周波数は高く、高周波化に有利である。膜厚を制御することにより、特定の周波数または特定の帯域の周波数の共振を得る(フィルタリングする)ことができる。
1−2.作用・効果
本実施形態に係る圧電薄膜共振子100の製造方法によれば、第1基板1上に、順次、バッファ層2、圧電薄膜3、第1電極4、および保護層5を積層して積層体10を形成した後、第2基板6と積層体10とを接合し、その後、第1基板1を積層体10から分離する。例えば、上述したように、第2基板6としては、その表層部に半導体素子が形成され、この半導体素子上に、保護層または層間絶縁層として機能するアモルファスのSiO層が形成されたシリコン基板を用いることができる。通常、シリコン基板上、あるいはSiO上に、直接、LiNbOまたはLiTaOなどの圧電薄膜3をエピタキシャル成長させることは困難である。また、第2基板6上に直接、圧電薄膜3を成膜する場合、成膜温度が高いため(例えば400℃以上)、アルカリ金属であるLiが半導体素子中に拡散し、半導体素子の特性に影響を与えることがある。
本実施形態に係る圧電薄膜共振子100の製造方法によれば、第1基板1上に、バッファ層2を介して、圧電薄膜3を形成することができるので、高品質なエピタキシャル膜からなる圧電薄膜3を容易に形成することができる。そして、この製造方法によれば、第2基板6に、予め半導体素子を形成しておいても、該半導体素子は、圧電薄膜3の成膜温度の影響を受けることがない。従って、結晶性の良好な圧電薄膜3を有する圧電薄膜共振子100と、特性の良好な半導体素子との集積化を容易に行うことができる。
より具体的には、この製造方法によれば、ZnOまたはAlNなどよりも電気機械結合係数が大きい材料であるLiNbO、LiTaO、またはKNbOなどを用いて、結晶性の良好な圧電薄膜3を形成することができる。また、この製造方法によれば、Pb(Zr,Ti)OまたはPbTiOなどの材料に比べ、有害物質であるPbを含んでいないLiNbO、LiTaO、またはKNbOなどの材料を用いて圧電薄膜3を形成しても、第2基板6に形成された半導体素子の特性に影響を与えることがない。従って、結晶性の良好な圧電薄膜3を有する圧電薄膜共振子100と、特性の良好な半導体素子との集積化を容易に行うことができる。また、環境の点から好ましいPbフリーのデバイスを提供することができる。
また、本実施形態に係る圧電薄膜共振子100の製造方法によれば、積層体10から分離された第1基板1は、再度圧電薄膜3を形成するのに再利用することができる。また、バッファ層2および圧電薄膜3を、所望の第1基板1上に形成することができるので、バッファ層2および圧電薄膜3の結晶性が良好となるような第1基板1を選択することができる。従って、この製造方法によれば、製造コストを低減することができ、しかも結晶性の良好な圧電薄膜3を有する圧電薄膜共振子100を得ることができる。
2−1.発信器
次に、本発明を適用した実施形態に係る発振器200の一例について説明する。図11は、本実施形態に係る発振器200の側面透視図である。なお、上述した圧電薄膜共振子100と実質的に同じ機能を有する構成要素には同一符号を付して、その詳細な説明を省略する
発振器200は、金属製の筐体20と、圧電薄膜共振子100と、発振回路22と、を含む。圧電薄膜共振子100および発振回路22の形成された第2基板6は、筐体20内部に実装されている。発振回路22は、外部の回路(図示せず)から入力される電圧値に応じて、圧電薄膜共振子100に印加する周波数を制御するものである。
図11に示すように、発振器200において、発振回路22と圧電薄膜共振子100とは、第2基板6を共有して形成されている。発振回路22と、圧電薄膜共振子100の第1電極4とは、配線24によって電気的に接続されている。なお、発振回路22と、圧電薄膜共振子100の第2電極8とは、図示はしていないが、電気的に接続されている。本実施形態では、発振回路22を構成するトランジスタとして、TFT(薄膜トランジスタ)を採用している。
2−2.発振器の製造方法
本発明を適用した実施形態に係る発振器200の製造方法の一例について、図1〜図4、図11〜図17を用いて説明する。図1〜図4、図11〜図17は、発振器200の一製造工程を模式的に示す断面図である。
(1)まず、図1〜図4に示すように、第1基板1上に、積層体10を形成する。積層体10の形成方法は、上述した圧電薄膜共振子100の製造方法と同様であるので、詳細な説明を省略する。
(2)次に、図12に示すように、第2基板6上に、発振回路22を形成する。発振回路22を構成するトランジスタとしては、例えばTFTなどを用いることができる。第2基板6としては、例えばシリコン基板を用いることができる。なお、第2基板6は、これに限定されることなく、目的や用途に応じて、例えばガラス基板、金属基板、プラスチック基板、または、フレキシブル基板などの多種多様な任意の基板を用いることができる。
次に、第2基板6上に接着層7を形成する。接着層7の形成方法は、上述した圧電薄膜共振子100の製造方法と同様であるので、詳細な説明を省略する。
(3)次に、図13に示すように、積層体10を、第2基板6上の発振回路22の形成された領域以外の領域にアライメントし、さらにこれを圧着して、第2基板6と、積層体10とを接合する。第2基板6と、積層体10とは、第1基板1が第2基板6より上方となるように接合される。具体的には、本実施形態では、保護層5が接着層7と接合される。
(4)次に、図14に示すように、第1基板1を、積層体10から分離する。第1基板1の分離方法は、上述した圧電薄膜共振子100の製造方法と同様であるので、詳細な説明を省略する。なお、第1基板1を、積層体10から分離する工程の前に、発振回路22をレジストなどで覆い、保護することが好ましい。
(5)次に、図15に示すように、圧電薄膜3上に第2電極8を形成する。これにより、圧電薄膜3が第1電極4と第2電極8とにより挟み込まれた構造が形成される。第2電極8の形成方法は、上述した圧電薄膜共振子100の製造方法と同様であるので、詳細な説明を省略する。
(6)次に、図16に示すように、第2電極8、圧電薄膜3、および第1電極4を、上から順にパターニングする。パターニングは、公知のリソグラフィ技術およびドライエッチングを用いて行うことができる。次に、第2電極8と発振回路22とを電気的に接続する配線(図示せず)を形成することができる。具体的には、第1電極4および圧電薄膜3の一部を絶縁膜で保護し、配線用の金属膜を形成し、該金属膜をパターニングすることにより、配線を形成することができる。
(7)次に、図17に示すように、第2基板6および接着層7をパターニングする。パターニング方法は、上述した圧電薄膜共振子100の製造方法と同様であるので、詳細な説明を省略する。
次に、第1電極4と発振回路22とを電気的に接続する配線24を形成する。配線24は、例えば公知のリフトオフ法などを用いて形成することができる。
(8)次に、図11に示すように、圧電薄膜共振子100および発振回路22の形成された第2基板6を、金属製(Alまたはステンレススチール製)の筐体20内部に実装する。
以上の工程によって、本実施形態に係る発振器200を製造することができる。なお、上述した例では、発振回路22を形成する工程が、第2基板6と積層体10とを接合する工程前に行われる例について説明したが、発振回路22を形成する工程は、第2基板6と積層体10とを接合する工程後に行うこともできる。
2−3.作用・効果
本実施形態に係る発振器200の製造方法によれば、第1基板1上に、順次、バッファ層2、圧電薄膜3、第1電極4、および保護層5を積層して積層体10を形成した後、第2基板6と積層体10とを接合し、その後、第1基板1を積層体10から分離する。この製造方法によれば、第2基板6と積層体10とを接合する前に、第2基板6上に発振回路22を形成する。そして、第2基板6としては、例えばシリコン基板などを用いることができる。従って、発振回路22の形成後では、第2基板6の露出している表面部は、例えばシリコンまたはSiOからなる。通常、シリコン上、あるいはSiO上に、直接、LiNbOまたはLiTaOなどの圧電薄膜3をエピタキシャル成長させることは困難である。また、第2基板6上に直接、圧電薄膜3を成膜する場合、成膜温度が高いため(例えば400℃以上)、アルカリ金属であるLiが発振回路22中に拡散し、発振回路22の特性に影響を与えることがある。
本実施形態に係る発振器200の製造方法によれば、第1基板1上に、バッファ層2を介して、圧電薄膜3を形成することができるので、高品質なエピタキシャル膜からなる圧電薄膜3を容易に形成することができる。そして、この製造方法によれば、第2基板6と積層体10とを接合する前に、第2基板6上に発振回路22を形成するので、発振回路22は、圧電薄膜3の成膜温度の影響を受けることがない。従って、結晶性の良好な圧電薄膜3を有する圧電薄膜共振子100と、特性の良好な発振回路22との集積化を容易に行うことができる。その結果、特性の良好な発振器200を得ることができる。
より具体的には、この製造方法によれば、ZnOまたはAlNなどよりも電気機械結合係数が大きい材料であるLiNbO、LiTaO、またはKNbOなどを用いて、結晶性の良好な圧電薄膜3を形成することができる。また、この製造方法によれば、Pb(Zr,Ti)OまたはPbTiOなどの材料に比べ、有害物質であるPbを含んでいないLiNbO、LiTaO、またはKNbOなどの材料を用いて圧電薄膜3を形成しても、第2基板6に形成された発振回路22の特性に影響を与えることがない。従って、結晶性の良好な圧電薄膜3を有する圧電薄膜共振子100と、特性の良好な発振回路22との集積化を容易に行うことができる。また、環境の点から好ましいPbフリーのデバイスを提供することができる。
また、本実施形態に係る発振器200の製造方法によれば、積層体10から分離された第1基板1は、再度圧電薄膜3を形成するのに再利用することができる。また、バッファ層2および圧電薄膜3を、所望の第1基板1上に形成することができるので、バッファ層2および圧電薄膜3の結晶性が良好となるような第1基板1を選択することができる。従って、この製造方法によれば、製造コストを低減することができ、しかも結晶性の良好な圧電薄膜3を有する発振器200を得ることができる。
3.電子回路および電子機器
次に、本実施形態に係る電子回路および電子機器について、図面を参照しながら説明する。図18に、本発明における電子回路の一実施形態の電気的構成をブロック図で示す。なお、図18に示す電子回路は、例えば、図19に示す携帯電話機300の内部に設けられる回路である。携帯電話機300は、本発明における電子機器の一例である。携帯電話機300は、アンテナ301、受話器302、送話器303、液晶表示部304、及び操作ボタン部305等を備えて構成されたものである。
図18に示す電子回路は、携帯電話機300内に設けられる電子回路の基本構成を有したものである。図18に示す電子回路は、送話器80、送信信号処理回路81、送信ミキサ82、送信フィルタ83、送信電力増幅器84、送受分波器85、アンテナ86a,86b、低雑音増幅器87、受信フィルタ88、受信ミキサ89、受信信号処理回路90、受話器91、周波数シンセサイザ92、制御回路93、および入力/表示回路94を備えて構成されたものである。
図18に示す電子回路において、送信フィルタ83および受信フィルタ88として、図10に示す周波数フィルタを用いることができる。フィルタリングする周波数(通過させる周波数)は、送信ミキサ82から出力される信号のうちの必要となる周波数、および、低雑音増幅器87から出力される信号のうちの必要となる周波数に応じて、送信フィルタ83および受信フィルタ88で個別に設定されている。また、周波数シンセサイザ92は、図11に示す発振器200を有することができる。
送話器80は、例えば音波信号を電気信号に変換するマイクロフォン等で実現されるもので、図19に示す携帯電話機300中の送話器303に相当する。送信信号処理回路81は、送話器80から出力される電気信号に対して、例えばD/A変換処理、変調処理等の処理を施す回路である。送信ミキサ82は、周波数シンセサイザ92から出力される信号を用いて送信信号処理回路81から出力される信号をミキシングするものである。送信フィルタ83は、中間周波数(以下、「IF」という)の必要となる周波数の信号のみを通過させ、不要となる周波数の信号をカットするものである。送信フィルタ83から出力される信号は、変換回路(図示せず)によってRF信号に変換される。送信電力増幅器84は、送信フィルタ83から出力されるRF信号の電力を増幅し、送受分波器85へ出力するものである。
送受分波器85は、送信電力増幅器84から出力されるRF信号をアンテナ86a,86bへ出力し、アンテナ86a,86bから電波の形で送信するものである。また、送受分波器85は、アンテナ86a,86bで受信した受信信号を分波して、低雑音増幅器87へ出力するものである。低雑音増幅器87は、送受分波器85からの受信信号を増幅するものである。低雑音増幅器87から出力される信号は、変換回路(図示せず)によってIFに変換される。
受信フィルタ88は、変換回路(図示せず)によって変換されたIFの必要となる周波数の信号のみを通過させ、不要となる周波数の信号をカットするものである。受信ミキサ89は、周波数シンセサイザ92から出力される信号を用いて、受信フィルタ88から出力される信号をミキシングするものである。受信信号処理回路90は、受信ミキサ89から出力される信号に対して、例えばA/D変換処理、復調処理等の処理を施す回路である。受話器91は、例えば電気信号を音波に変換する小型スピーカ等で実現されるもので、図19に示す携帯電話機300中の受話器302に相当するものである。
周波数シンセサイザ92は、送信ミキサ82へ供給する信号、および、受信ミキサ89へ供給する信号を生成する回路である。制御回路93は、送信信号処理回路81、受信信号処理回路90、周波数シンセサイザ92、および入力/表示回路94を制御することにより、携帯電話機の全体動作を制御するものである。入力/表示回路94は、図19に示す携帯電話機300の使用者に対して、機器の状態を表示したり、使用者の指示を入力したりするためのものであり、例えば携帯電話機300の液晶表示部304および操作ボタン部305に相当する。
以上、本実施形態に係る圧電薄膜共振子およびその製造方法、周波数フィルタ、発振器およびその製造方法、電子回路、及び電子機器について説明したが、本発明は、前記実施形態に制限されず、本発明の範囲内で自由に変更が可能である。
例えば、上述した実施形態においては、電子機器として携帯電話機をその一例として挙げたが、これ以外にも他の携帯情報機器やパーソナルコンピューターなどに用いることができる。また、電子回路として携帯電話機内に設けられる電子回路をその一例として挙げたが、これ以外の種々の移動体通信機器の内部に設けられる電子回路に適用することができる。
さらに、移動体通信機器のみならず、BS及びCS放送を受信するチューナ等の据置状態で使用される通信機器、および、その内部に設けられる電子回路にも適用することができる。さらには、通信キャリアとして空中を伝播する電波を使用する通信機器のみならず、同軸ケーブル中を伝播する高周波信号、または、光ケーブル中を伝播する光信号を用いるHUB等の電子機器、および、その内部に設けられる電子回路にも適用することができる。
実施形態に係る圧電薄膜共振子の製造方法を模式的に示す断面図。 実施形態に係る圧電薄膜共振子の製造方法を模式的に示す断面図。 実施形態に係る圧電薄膜共振子の製造方法を模式的に示す断面図。 実施形態に係る圧電薄膜共振子の製造方法を模式的に示す断面図。 実施形態に係る圧電薄膜共振子の製造方法を模式的に示す断面図。 実施形態に係る圧電薄膜共振子の製造方法を模式的に示す断面図。 実施形態に係る圧電薄膜共振子の製造方法を模式的に示す断面図。 実施形態に係る圧電薄膜共振子の製造方法を模式的に示す断面図。 実施形態に係る圧電薄膜共振子の製造方法を模式的に示す断面図。 実施形態に係る圧電薄膜共振子の製造方法を模式的に示す断面図。 実施形態に係る発振器を模式的に示す断面図。 実施形態に係る発振器の製造方法を模式的に示す断面図。 実施形態に係る発振器の製造方法を模式的に示す断面図。 実施形態に係る発振器の製造方法を模式的に示す断面図。 実施形態に係る発振器の製造方法を模式的に示す断面図。 実施形態に係る発振器の製造方法を模式的に示す断面図。 実施形態に係る発振器の製造方法を模式的に示す断面図。 実施形態に係る電子回路の構成を示すブロック図。 電子機器の実施形態としての携帯電話機を示す斜視図。
符号の説明
1 第1基板、2 バッファ層、3 圧電薄膜、4 第1電極、5 保護層、6 第2基板、7 接着層、9 開口部、10 積層体、20 筐体、22 発振回路、24 配線、80 送話器、81 送信信号処理回路、82 送信ミキサ、83 送信フィルタ、84 送信電力増幅器、85 送受分波器、86a,86b アンテナ、87 低雑音増幅器、88 受信フィルタ、89 受信ミキサ、90 受信信号処理回路、91 受話器、92 周波数シンセサイザ、93 制御回路、94 表示回路、100 圧電薄膜共振子、200 発振器、300 携帯電話機、301 アンテナ、302 受話器、303 送話器、304 液晶表示部、305 操作ボタン部

Claims (9)

  1. 第1基板の上方に、順次、圧電薄膜および第1電極を積層して積層体を形成する工程と、
    第2基板と前記積層体とを接合する工程と、
    前記第1基板を、前記積層体から分離する工程と、
    前記圧電薄膜の上方に第2電極を形成する工程と、
    前記第2電極、前記圧電薄膜、および前記第1電極をパターニングする工程と、
    前記第2基板をパターニングする工程と、を含み、
    前記積層体を形成する工程は、前記圧電薄膜を形成する前に、前記第1基板の上方にバッファ層を形成する工程を有し、
    前記第2基板と前記積層体とを接合する工程は、前記第1電極と前記第2基板とを、接着層を介して接合し、
    前記第1基板を分離する工程は、前記バッファ層をエッチングすることにより行われ、
    前記接着層は、前記第2基板をパターニングする工程後にパターニングされる、圧電薄膜共振子の製造方法。
  2. 第1基板の上方に、順次、圧電薄膜および第1電極を積層して積層体を形成する工程と、
    第2基板と前記積層体とを接合する工程と、
    前記第1基板を、前記積層体から分離する工程と、
    前記圧電薄膜の上方に第2電極を形成する工程と、
    前記第2電極、前記圧電薄膜、および前記第1電極をパターニングする工程と、
    前記第2基板をパターニングする工程と、を含み、
    前記積層体を形成する工程は、前記第1電極の上方に、さらに保護層を積層して前記積層体を形成する工程を有し、
    前記積層体を形成する工程は、前記圧電薄膜を形成する前に、前記第1基板の上方にバッファ層を形成する工程を有し、
    前記第2基板と前記積層体とを接合する工程は、前記保護層と前記第2基板とを、接着層を介して接合し、
    前記第1基板を分離する工程は、前記バッファ層をエッチングすることにより行われ、
    前記接着層は、前記第2基板をパターニングする工程後にパターニングされる、圧電薄膜共振子の製造方法。
  3. 請求項において、
    前記保護層は、SiO、ZrO、Al、および、Taのうちの少なくとも一種からなる、圧電薄膜共振子の製造方法。
  4. 請求項1〜3のいずれかにおいて、
    前記バッファ層は、NaCl構造の金属酸化物MO(M=Mg、Ca、Sr、Ba)、およびZnOのうちの少なくとも一種からなる、圧電薄膜共振子の製造方法。
  5. 請求項1〜のいずれかにおいて、
    前記圧電薄膜は、KNbO、LiNbO、LiTaOのいずれか、あるいはこれらを主成分とする化合物からなる、圧電薄膜共振子の製造方法。
  6. 請求項1〜のいずれかにおいて、
    前記第2基板は、Si基板、あるいは半導体素子を形成したSi基板である、圧電薄膜共振子の製造方法。
  7. 圧電薄膜共振子を有する発振器の製造方法であって、
    第1基板の上方に、順次、圧電薄膜および第1電極を積層して積層体を形成する工程と、
    第2基板にトランジスタを有する発振回路を形成する工程と、
    前記発振回路を形成する領域以外の領域において、前記第2基板と前記積層体とを、前記第1基板が該第2基板より上方となるように接合する工程と、
    前記第1基板を、前記積層体から分離する工程と、
    前記圧電薄膜の上方に第2電極を形成する工程と、
    前記第2電極、前記圧電薄膜、および前記第1電極をパターニングする工程と、
    前記第2基板をパターニングする工程と、を含み、
    前記積層体を形成する工程は、前記圧電薄膜を形成する前に、前記第1基板の上方にバッファ層を形成する工程を有し、
    前記第2基板と前記積層体とを接合する工程は、前記第1電極と前記第2基板とを、接着層を介して接合し、
    前記第1基板を分離する工程は、前記バッファ層をエッチングすることにより行われ、
    前記接着層は、前記第2基板をパターニングする工程後にパターニングされる、発振器の製造方法。
  8. 圧電薄膜共振子を有する発振器の製造方法であって、
    第1基板の上方に、順次、圧電薄膜および第1電極を積層して積層体を形成する工程と、
    第2基板にトランジスタを有する発振回路を形成する工程と、
    前記発振回路を形成する領域以外の領域において、前記第2基板と前記積層体とを、前記第1基板が該第2基板より上方となるように接合する工程と、
    前記第1基板を、前記積層体から分離する工程と、
    前記圧電薄膜の上方に第2電極を形成する工程と、
    前記第2電極、前記圧電薄膜、および前記第1電極をパターニングする工程と、
    前記第2基板をパターニングする工程と、を含み、
    前記積層体を形成する工程は、前記第1電極の上方に、さらに保護層を積層して前記積層体を形成する工程を有し、
    前記積層体を形成する工程は、前記圧電薄膜を形成する前に、前記第1基板の上方にバッファ層を形成する工程を有し、
    前記第2基板と前記積層体とを接合する工程は、前記保護層と前記第2基板とを、接着層を介して接合し、
    前記第1基板を分離する工程は、前記バッファ層をエッチングすることにより行われ、
    前記接着層は、前記第2基板をパターニングする工程後にパターニングされる、発振器の製造方法。
  9. 請求項7または8において、
    前記発振回路を形成する工程は、前記第2基板と前記積層体とを接合する工程前に行われる、発振器の製造方法。
JP2004242328A 2004-08-23 2004-08-23 圧電薄膜共振子の製造方法、圧電薄膜共振子、周波数フィルタ、発振器の製造方法、発振器、電子回路、および電子機器 Expired - Fee Related JP4078562B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004242328A JP4078562B2 (ja) 2004-08-23 2004-08-23 圧電薄膜共振子の製造方法、圧電薄膜共振子、周波数フィルタ、発振器の製造方法、発振器、電子回路、および電子機器
US11/190,038 US7596840B2 (en) 2004-08-23 2005-07-26 Method for manufacturing piezoelectric thin film resonator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004242328A JP4078562B2 (ja) 2004-08-23 2004-08-23 圧電薄膜共振子の製造方法、圧電薄膜共振子、周波数フィルタ、発振器の製造方法、発振器、電子回路、および電子機器

Publications (2)

Publication Number Publication Date
JP2006060680A JP2006060680A (ja) 2006-03-02
JP4078562B2 true JP4078562B2 (ja) 2008-04-23

Family

ID=35908293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004242328A Expired - Fee Related JP4078562B2 (ja) 2004-08-23 2004-08-23 圧電薄膜共振子の製造方法、圧電薄膜共振子、周波数フィルタ、発振器の製造方法、発振器、電子回路、および電子機器

Country Status (2)

Country Link
US (1) US7596840B2 (ja)
JP (1) JP4078562B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4877966B2 (ja) * 2006-03-08 2012-02-15 日本碍子株式会社 圧電薄膜デバイス
JP4893067B2 (ja) * 2006-03-30 2012-03-07 ブラザー工業株式会社 振動素子、振動素子の製造方法、光走査装置、画像形成装置及び画像表示装置
US7982363B2 (en) * 2007-05-14 2011-07-19 Cree, Inc. Bulk acoustic device and method for fabricating
JP5268305B2 (ja) * 2007-08-24 2013-08-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7728485B2 (en) * 2008-05-30 2010-06-01 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Bulk acoustic wave device and a method of its manufacturing
US8851090B2 (en) * 2010-01-25 2014-10-07 Team Effort, Inc. Golf towel
CN102842672B (zh) * 2012-09-06 2016-01-20 电子科技大学 铁电薄膜/缓冲层/半导体集成器件及制备方法
CN102820322B (zh) * 2012-09-06 2015-07-01 电子科技大学 含铁电层的GaN基增强型器件及制备方法
CN110149100B (zh) * 2018-02-12 2023-10-13 诺思(天津)微系统有限责任公司 柔性电子器件及其制备方法
CN109103080A (zh) * 2018-08-14 2018-12-28 济南晶正电子科技有限公司 一种带电极的反向台面超薄晶片及其制备方法
CN115882808B (zh) * 2023-01-30 2023-05-09 深圳新声半导体有限公司 功率容量改善型的声表面波滤波器结构

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55100723A (en) * 1979-01-29 1980-07-31 Murata Mfg Co Ltd Piezoelectric resonator
JPH07169661A (ja) 1993-12-16 1995-07-04 Matsushita Electric Ind Co Ltd 電子音響集積回路
JP3813740B2 (ja) * 1997-07-11 2006-08-23 Tdk株式会社 電子デバイス用基板
US6182340B1 (en) * 1998-10-23 2001-02-06 Face International Corp. Method of manufacturing a co-fired flextensional piezoelectric transformer
JP3777931B2 (ja) 2000-01-11 2006-05-24 セイコーエプソン株式会社 表面弾性波素子
JP2002134806A (ja) 2000-10-19 2002-05-10 Canon Inc 圧電膜型アクチュエータおよび液体噴射ヘッドとその製造方法
JP4387623B2 (ja) * 2000-12-04 2009-12-16 キヤノン株式会社 圧電素子の製造方法
JP2002305334A (ja) 2001-04-09 2002-10-18 Canon Inc 機能性薄膜の転写方法
JP2003158309A (ja) 2001-11-22 2003-05-30 Toshiba Corp 圧電振動素子、容量素子、及び記憶装置
JP2004072715A (ja) 2002-06-11 2004-03-04 Murata Mfg Co Ltd 圧電薄膜共振子、圧電フィルタ、およびそれを有する電子部品
US6964201B2 (en) * 2003-02-25 2005-11-15 Palo Alto Research Center Incorporated Large dimension, flexible piezoelectric ceramic tapes
JP4077805B2 (ja) 2004-04-23 2008-04-23 松下電器産業株式会社 共振器の製造方法

Also Published As

Publication number Publication date
US7596840B2 (en) 2009-10-06
US20060037183A1 (en) 2006-02-23
JP2006060680A (ja) 2006-03-02

Similar Documents

Publication Publication Date Title
US7596840B2 (en) Method for manufacturing piezoelectric thin film resonator
CN110383682B (zh) 弹性波装置、高频前端电路、通信装置及弹性波装置的制造方法
US6720846B2 (en) Surface acoustic wave device with KNb03 piezoelectric thin film, frequency filter, oscillator, electronic circuit, and electronic apparatus
JP4385607B2 (ja) 表面弾性波素子、周波数フィルタ、発振器、電子回路並びに電子機器
US7221242B2 (en) Bulk acoustic wave resonator and manufacturing method thereof, filter using the same, semiconductor integrated circuit device using the same, and high frequency module using the same
JP5319491B2 (ja) 圧電薄膜共振子
JP4111032B2 (ja) 強誘電体素子の製造方法、表面弾性波素子、インクジェットヘッド、インクジェットプリンター、周波数フィルタ、発振器、電子回路、及び電子機器
JP2013214954A (ja) 共振子、周波数フィルタ、デュプレクサ、電子機器及び共振子の製造方法
JP2002094328A (ja) 通信信号ミキシング/フィルタリング・デバイスおよびその製造方法
JP2005109741A (ja) 圧電デバイスと圧電デバイスを利用した携帯電話装置および圧電デバイスを利用した電子機器
JP2008172713A (ja) 圧電薄膜共振器および圧電薄膜共振器フィルタおよびその製造方法
WO2007004435A1 (ja) 音響共振器及びフィルタ
JP2005223479A (ja) 薄膜バルク共振子、薄膜バルク共振子フィルタ、および薄膜バルク共振子の製造方法
CN106533385B (zh) 声波谐振器及包括该声波谐振器的滤波器
JP2011176744A (ja) フィルタ、デュープレクサ、通信モジュール、通信装置
JPWO2007026637A1 (ja) 圧電共振器及び圧電共振器の製造方法
CN112039470B (zh) 薄膜体声波谐振器的制造方法
JP3925132B2 (ja) 表面弾性波素子、周波数フィルタ、周波数発振器、電子回路、及び電子機器
US20230336157A1 (en) Mems device and fabrication method thereof
JP2004297359A (ja) 表面弾性波素子、周波数フィルタ、発振器、電子回路、及び電子機器
US7067955B2 (en) Method for making potassium niobate thin film, surface acoustic wave element, frequency filter, frequency oscillator, electronic circuit and electronic apparatus
JP2005236338A (ja) 圧電薄膜共振子
JP2005303706A (ja) マイクロレゾネータ及びその製造方法並びに電子機器
JP2005160056A (ja) 圧電デバイス及びアンテナ共用器並びにそれらに用いられる圧電共振器の製造方法
JP2005236563A (ja) 圧電振動片と圧電デバイスおよび圧電デバイスを利用した携帯電話装置および圧電デバイスを利用した電子機器

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120215

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130215

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130215

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees