JP4059219B2 - デジタルミキサ - Google Patents

デジタルミキサ Download PDF

Info

Publication number
JP4059219B2
JP4059219B2 JP2004074505A JP2004074505A JP4059219B2 JP 4059219 B2 JP4059219 B2 JP 4059219B2 JP 2004074505 A JP2004074505 A JP 2004074505A JP 2004074505 A JP2004074505 A JP 2004074505A JP 4059219 B2 JP4059219 B2 JP 4059219B2
Authority
JP
Japan
Prior art keywords
channel
parameter
assigned
key
rotary encoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004074505A
Other languages
English (en)
Other versions
JP2005086802A5 (ja
JP2005086802A (ja
Inventor
テリー・ホールトン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Publication of JP2005086802A publication Critical patent/JP2005086802A/ja
Publication of JP2005086802A5 publication Critical patent/JP2005086802A5/ja
Application granted granted Critical
Publication of JP4059219B2 publication Critical patent/JP4059219B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04HBROADCAST COMMUNICATION
    • H04H60/00Arrangements for broadcast applications with a direct linking to broadcast information or broadcast space-time; Broadcast-related systems
    • H04H60/02Arrangements for generating broadcast information; Arrangements for generating broadcast-related information with a direct linking to broadcast information or to broadcast space-time; Arrangements for simultaneous generation of broadcast information and broadcast-related information
    • H04H60/04Studio equipment; Interconnection of studios
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04SSTEREOPHONIC SYSTEMS 
    • H04S7/00Indicating arrangements; Control arrangements, e.g. balance control

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Circuit For Audible Band Transducer (AREA)

Description

この発明は、音響信号を処理するデジタルミキサに関し、特に、操作部にロータリーエンコーダを有するチャンネルストリップを設けたデジタルミキサに関する。
従来から、複数の入力ch(チャンネル)から入力する音響信号に対して信号処理を施し、複数の出力chから出力するデジタルミキサが知られている。例えば、非特許文献1に記載のデジタルミキサである。そして、このようなデジタルミキサにおいては、通常、ch毎の信号処理のパラメータを設定するためのchストリップを設けている。
このchストリップは、デジタルミキサの性能や価格によっても異なるが、スライダ、ロータリーエンコーダ、およびキーやボタン等の操作子を有し、割り当てられたchのパラメータを制御するための操作子群として機能するものである。
また、chストリップに備える操作子の数よりも制御可能なパラメータの種類の方が多いことから、ロータリーエンコーダに選択的にパラメータを割り当てて、chストリップに割り当てられたchの、その割り当てられたパラメータを制御するための操作子として機能させ、1つのロータリーエンコーダで複数のパラメータを制御可能にすることが広く行われている。一方で、各chの音量については、設定変更の頻度が高いため、設定を容易に変更できるようにしたいという要求が強い。そこで、この要求に応えるため、スライダを音量制御操作子であるフェーダとして機能させることが一般的である。
ところで、chストリップは、複数のchのパラメータを同時に制御できるようにするため、複数並べて設けることが多い。しかしながら、デジタルミキサの扱うch数と同じだけchストリップを設けることは困難である。そこで、各chストリップへのchの割り当てを定めたレイヤを複数用意しておき、このレイヤを選択的に切り替えることにより、各chストリップへのchの割り当てを切り替えて、多数のchのパラメータを比較的少数のchストリップを用いて制御可能にすることが行われている。
また、デジタルミキサにおいては、ステレオのLR信号のように2つで一組の信号を扱うため、一部のパラメータについては2つのchのパラメータの制御を連動させたいという要求がある。そこで、nを自然数として、2n−1番目のchストリップと2n番目のchストリップに割り当てられているchをペアにし、コンプレッサ、イコライザ、音量レベル等の一部のパラメータについては、ペアの一方のchのパラメータが変更された場合に他方のchのパラメータを連動して変更するようにすることが行われている。
また、ペアの設定方式としては、2n−1番目のレイヤにおいてあるchストリップに割り当てられるchと、2n番目のレイヤにおいて同じchストリップに割り当てられるchとをペアにする方式も用いられている。この方式であれば、ペアにした2つのchのパラメータを1つのchストリップで制御することができるので、chストリップを効率的に使用することができる。そして、このように隣接したレイヤのchをペアにする場合、これらのレイヤは表裏の対応関係にあると言い、その一方のレイヤが選択されている場合、その選択されているレイヤを表のレイヤ、他方のレイヤを裏のレイヤと呼ぶ。
「DIGITAL PRODUCTION CONSOLE DM2000 取扱説明書」,ヤマハ株式会社,2002年
このような背景から、ユーザにとって、表のレイヤにおいてあるchストリップに対応しているchと、裏のレイヤにおいて同じchストリップに対応しているchとは、対応関係が認識し易い関係にある。従って、これらのchのパラメータを1つのchストリップに備える操作子で同時に制御したいという要求があった。そして、特に音量設定に関してこの要求が強かった。
例えば、デジタルミキサにマルチトラックレコーダを接続して録音を行う際に、1トラック分ずつパラメータを調整してレコーダに送り出し、レコーダが確認用に返してくる信号を裏のレイヤのchに入力し、これを聞き易い音量にレベル調整してモニタしたい等である。
しかしながら、従来のデジタルミキサでは、各chストリップの操作子ではそのchストリップに割り当てられたchのパラメータしか制御することができず、このような要求に応えることはできないという問題があった。これは、操作子にパラメータを選択的に割り当てることができる場合でも同様であった。
この発明は、このような問題を解決し、デジタルミキサの操作性を向上させることを目的とする。
この発明は、この目的を達成するため、操作部にそれぞれロータリーエンコーダを有する複数のチャンネルストリップを設けたデジタルミキサにおいて、上記各チャンネルストリップへのチャンネルの割り当てを定めるレイヤを複数記憶し、その中から選択されたレイヤに従って上記各チャンネルストリップにチャンネルを割り当てる第1の割当手段と、上記ロータリーエンコーダに、そのロータリーエンコーダが属するチャンネルストリップに割り当てられているチャンネルのパラメータを割り当てるよう指示する第1の機能割り当てキーと、自然数nについて上記各レイヤのうち2n−1番目と2n番目のレイヤに表裏の対応関係があるものとして、上記ロータリーエンコーダに、選択されているレイヤの裏のレイヤにおいてそのロータリーエンコーダの属するチャンネルストリップに割り当てられるチャンネルのパラメータを割り当てるよう指示する第2の機能割り当てキーと上記第1の機能割り当てキーまたは第2の機能割り当てキーの操作に応じて、操作されたキーに対応したパラメータを選択的に上記ロータリーエンコーダに割り当てる第2の割当手段と、上記ロータリーエンコーダの操作に従って、そのロータリーエンコーダに割り当てられているパラメータの値を変更する変更手段とを設けたものである。
また、この発明は、デジタルミキサにおいて、1つのチャンネルパラメータを変更するためのパラメータエンコーダを有し、各チャンネルを制御する複数のチャンネルストリップと、複数のレイヤを記憶し、その中から選択されたレイヤに従って上記各チャンネルストリップにチャンネルを割り当てる第1の割当手段と、チャンネルが割り当てられたチャンネルストリップのパラメータエンコーダへ、そのチャンネルのパラメータを割り当てるよう指示する第1の機能割り当てキーと、選択されているレイヤと表裏の関係にある裏レイヤについて、上記選択されているレイヤのチャンネルが割り当てられたチャンネルストリップのパラメータエンコーダへ、対応する上記裏レイヤのチャンネルのパラメータを割り当てるよう指示する第2の機能割り当てキーと上記第1の機能割り当てキーまたは第2の機能割り当てキーの操作に応じて、操作されたキーに対応したパラメータを選択的に上記ロータリーエンコーダに割り当てる第2の割当手段と、パラメータエンコーダの操作に従って上記パラメータエンコーダに割り当てられたパラメータを変更するパラメータ変更手段とを設けたものである。
以上のようなデジタルミキサによれば、1つのchストリップの操作子によって、そのchストリップに割り当てられているchのパラメータだけでなく、裏のレイヤで割り当てられるchのパラメータも制御することができる。従って、デジタルミキサの操作性が向上する。デジタルミキサの操作性を向上させるようにすることができる。
以下、この発明を実施するための最良の形態を図面に基づいて具体的に説明する。
図1は、この発明の実施形態であるデジタルミキサの構成を示すブロック図である。図1に示すように、このデジタルミキサ(以下単に「ミキサ」ともいう)は、CPU11,フラッシュメモリ12,RAM13,外部機器インタフェース(I/F)14,表示器15,音響信号入出力部16,信号処理部(DSP)17,スイッチ18,電動フェーダ21,ロータリーエンコーダ24を備え、これらがシステムバス19によって接続されている。そして、入力する音響信号に対して種々の信号処理を施して出力する機能を有する。
CPU11は、このミキサ全体の動作を統括制御する制御部であり、フラッシュメモリ12に記憶された所定のプログラムを実行することにより、スイッチ18、電動フェーダ21やロータリーエンコーダ24の操作を検出してその操作に従ってパラメータの値を変更したり、設定されたパラメータに従ってDSP17の動作を制御したりする。
フラッシュメモリ12は、CPU11が実行する制御プログラム等を記憶する書き換え可能な不揮発性記憶手段である。
RAM13は、各種パラメータの設定内容を記憶したり、CPU11のワークメモリとして使用したりする記憶手段である。
外部機器I/F14は、このミキサと接続するパーソナルコンピュータ等の外部機器と情報の授受を行うためのインタフェースである。
表示器15は、このミキサの操作パネル上に設けられ、液晶ディスプレイ(LCD)等によって構成される表示手段であり、設定の参照,変更,保存等を行うための画面やミキサの動作状態等を表示する。
音響信号入出力部16は、DSP17で処理すべき音響信号の入力を受け付け、また処理後の音響信号を出力するためのインタフェースである。そして、この音響信号入出力部16には、1枚で4チャンネルのアナログ入力が可能なA/D変換ボード,1枚で4チャンネルのアナログ出力が可能なD/A変換ボード,1枚で8チャンネルのデジタル入出力が可能なデジタル入出力ボードを適宜組み合わせて複数枚装着可能であり、実際にはこれらのボードを介して信号の入出力を行う。
DSP17は、音響信号入出力部から入力する音響信号に対し、設定されている各種パラメータの値に従った信号処理を施すモジュールである。その処理の詳細については後述する。
スイッチ18,電動フェーダ21,ロータリーエンコーダ24は、このミキサの操作パネル上に設けられ、ユーザが音響信号の処理に関するパラメータを設定するための操作子である。このうち電動フェーダ21はモータを有するスライダ操作子であり、CPU11からの指示によってもつまみを指定された位置に移動させることができる。また、ロータリーエンコーダ24は、つまみの回転量を操作量として検出する機能を有する。スイッチ18は、操作パネル上に設けられた電動フェーダ21及びロータリーエンコーダ24以外の各種操作子を指すものとする。
上記のDSP17が実行するミキシング処理は、図2に示すように、内蔵エフェクタ123,入力パッチ125,入力ch140,各種バス127,出力ch150,出力パッチ130を備えている。アナログ入力121,デジタル入力122,アナログ出力131,デジタル出力132は、音響信号入出力部16に装着する上述したボードによる入出力チャンネルを示す。
内蔵エフェクタ123は、入力する信号に対し、選択されたエフェクトを付与して出力する複数ブロックのエフェクタである。そのチャンネル構成は、モノラル,ステレオ等で切り換え可能となっている。
入力パッチ125は、アナログ入力121とデジタル入力122の各入力及び内蔵エフェクタ123から入力される信号を、64chある入力ch140に割り振るための任意結線を行うものである。そして、入力ch140の各chには、入力パッチ125で割り振られた入力信号が入力する。
入力ch140の各chは、図3に示すように、アッテネータ141,イコライザ142,ノイズゲート143,コンプレッサ144,フェーダ&オン145,パン&ルーティング146,AUXオン&センドレベル147を備えている。ここで、アッテネータ141は信号のレベルを調整して信号のクリップや過度のレベル低下を防止するモジュール、イコライザ142はLOW,MID,HIGHの3バンドを備えたパラメトリックイコライザ、ノイズゲート143は信号レベルが下がった場合にノイズが残らないように閉じる(信号線を遮断)するためのゲート、コンプレッサ144は自動ゲイン調整を行うためのモジュール、フェーダ&オン145はレベル(音量)調整のためのボリュームと、出力のオン/オフを設定する機能とを有するモジュールである。
入力ch140では、これらのモジュールによって入力した信号に対して所定の処理を行い、処理後の信号を、各種バス127に出力するが、このうちMIXバスへはパン&ルーティング146を介して出力する。このモジュールは、ステレオバスに出力する際の左右のバランスを設定するパンと、各バスへの出力の有無を設定するルーティングとからなる。また、AUXバスへはAUXオン&センドレベル147を介して出力する。このモジュールは、各バスへの出力の有無を設定するAUXオンと、各バスへの出力のレベルを設定するセンドレベルとからなる。
ここで、1つの入力chから複数のバスに出力を行うこともできるし、複数の入力chから1つのバスに出力を行うこともできる。各種バス127に入力した信号は、対応する出力ch150に出力されるが、この際、複数の入力ch140から信号が入力するバスにおいては、これらの信号に対してミキシング処理を行う。
出力ch150は、各種バス127と1対1で対応するように16ch設けられている。そして、その各chは、図3に示した入力chの構成のうち、イコライザ142,ノイズゲート143,コンプレッサ144,フェーダ&オン145に相当するモジュールを有している。出力ch150では、これらのモジュールによって入力した信号に対して所定の処理を行い、処理後の信号を出力パッチ130へ出力する。
出力パッチ130は、出力ch150から入力する信号を、アナログ出力131とデジタル出力132の各出力及び内蔵エフェクタ123に割り振る任意結線を行うものである。そして、1つの出力チャンネルからの信号を複数の出力部に割り振ることも可能である。アナログ出力131又はデジタル出力132に割り振られた信号はここから出力され、内蔵エフェクタ123に割り振られた信号は、ここでの処理の後、再度入力パッチ125に入力する。
なお、DSP17は、入力ch140や出力ch150から選択した信号を混合して図示しないモニタ用出力に出力することもできる。
以上説明したDSP17の各要素は、回路によって実現しても、演算処理によって実現してもよい。
次に、図4にこのデジタルミキサの操作パネルの概略構成を示す。
この操作パネル100は、表示器15を備え、ここに表示する表示画面を参照しながら種々の操作子を操作することにより、DSP17における信号処理等に用いるパラメータの変更を指示し、またこれらのパラメータを編集するためのものである。
そして、このための操作子としては、chストリップ20,レイヤ選択キー群30,エンコーダ機能指定キー群40,AUXバス選択キー群50,カーソル操作子60,増減操作子70,エンタキー80を設けている。
chストリップ20については、ここでは16個のchストリップ20を並べて設けている。そして、各chストリップ20は、出力レベルの設定を行うための電動フェーダ21,オンオフの設定を行うためのオンスイッチ22,対応するchを選択するための選択スイッチ23,後述するようにパラメータを割り当てそのパラメータの制御に使用するロータリーエンコーダ24を備えている。コストやスペースの面で問題ない場合には、さらに他のパラメータに対応した操作子やロータリーエンコーダを設ける場合もある。
そして、各chストリップ20には、図2に示した入力ch140あるいは出力ch150のいずれかのchが割り当てられ、chストリップ20の各操作子は、基本的にはそのchのパラメータを制御し、値を設定するための操作子として機能する。ただし、これに例外を設けた点がこの発明の特徴であり、この点については後述する。
chストリップ20へのchの割り当ては、レイヤを用いて行う。このレイヤは、各chストリップ20(ここでは左側から順に1番目,2番目,・・・,n番目とする)へのchの割り当てを定めるものであり、複数定めてフラッシュメモリ12に記憶させておく。この割り当ては、例えば1番目のレイヤでは1番目から16番目のchストリップ20に入力ch140のうちの1番目から16番目のchを割り当て、2番目のレイヤでは同じく17番目から32番目のchを割り当て、3番目と4番目のレイヤでは同じく33番目から48番目と49番目から64番目のchを割り当てるといったように定めることができる。
そして、レイヤ選択キー群30の各キーが、レイヤを選択してchストリップ20へのchの割り当てを行うためのキーである。例えばレイヤ1選択キー31を押下すると、1番目のレイヤを選択して、各chストリップ20に1番目から16番目の入力chを割り当てることができる。他のレイヤについても、他のレイヤ選択キーを押下して選択することができる。
また、ここでは出力ch150を割り当てるレイヤはマスタレイヤとして別途用意し、マスタレイヤ選択キー35によってこのレイヤを選択できるようにしている。そして、このレイヤが選択された場合には、各chストリップ20には1番目から16番目の出力chを割り当てるようにしている。
一方、ロータリーエンコーダ24にパラメータを割り当てるためのキーは、エンコーダ機能指定キー群40の各キーである。これらのキーが押下されると、各chストリップ20のロータリーエンコーダ24にはそのキーと対応するパラメータが割り当てられ、基本的には、ロータリーエンコーダ24が属するchストリップ20に割り当てられているchの、その割り当てられたパラメータを制御するための操作子として機能する。
ところで、エンコーダ機能指定キー群40の各キーには大きく分けて固定機能キー41とアサイン可能キー42がある。そして、固定機能キー41はPANキーとAUXキーであり、これらはそれぞれパンとAUXセンドレベルを割り当てるためのキーである。AUXセンドレベルはAUXバス毎に設定できるが、どのバスについてのパラメータを割り当てるかは、AUXバス選択キー群50の各キーによって選択する。
一方、アサイン可能キー42には、それぞれパラメータを割り当てることができる。この操作は表示器15に表示される画面上で行うことができ、その画面の例を図5に示す。この図に示すアサイン設定画面200においては、固定機能キー表示部201,アサイン可能キー表示部202,パラメータ選択部203が表示される。
固定機能キー表示部201には、各固定機能キー41に割り当てられているパラメータが表示される。この割り当ては固定であるが、一応確認のために表示しているものである。アサイン可能キー表示部202には、各アサイン可能キー42に割り当てられているパラメータが表示される。パラメータ選択部203には、アサイン可能キー42に割り当て可能なパラメータの一覧が表示される。
そして、アサイン設定画面200の表示中にいずれかのアサイン可能キー42が押下されると、アサイン可能キー表示部202においてキー番号が、パラメータ選択部203において、そのキーに割り当てられているパラメータがハイライト表示される。また、パラメータ選択部203にて別のパラメータを選択して割り当てを指示することにより、その選択したパラメータをそのキーに割り当てることができる。
図では、1番目のアサイン可能キーが押下されイコライザLOWバンドのゲインのパラメータがハイライト表示された後、カーソル操作子60により、選択を行うためのカーソルをイコライザHIGHバンドのQのパラメータへ移動させた状態を示している。ここでエンタキー80を押下することにより、1番目のアサイン可能キーへのイコライザHIGHバンドのQの割り当て指示が発生する。なお、パラメータ選択部203はスクロール可能であり、図に示したパラメータの種類は割り当て可能なものの一部である。
この画面においてパラメータを割り当てた後でアサイン可能キー42のいずれかを押下すると、そのキーに割り当てられているパラメータをロータリーエンコーダ24に割り当てることができる。
図4の説明に戻ると、残りの操作子のうち、カーソル操作子60は、表示器15の表示画面(アサイン設定画面200とは限らない)中に表示されるカーソルを操作するための操作子である。そして、増減操作子70は、表示画面中でそのカーソルの位置に表示されているパラメータを増減させるための操作子である。増減操作子70はロータリーエンコーダ71および、増加キー72と減少キー73で構成されるが、どちらを用いても増減を指示することができる。そして、増減設定後、エンタキー80を押下することにより、その変更後の値を有効にすることができる。ただし、連続的に変更可能なパラメータについては、増減指示の度に変更後の値を有効にする。
パラメータの編集は、これらの各操作子によって表示器15の表示画面上で逐次変更したいパラメータを選択して変更を指示することによっても行うことができる。
以上の各操作子を設けた操作パネル100を用いることにより、デジタルミキサを動作させるために必要な多数のパラメータを設定することができる。
このミキサにおいては、各chストリップ20の、特にロータリーエンコーダ24を用いたパラメータの設定方式が特徴であるので、この点についてさらに説明する。
このミキサにおいては、CPU11が表1に示す各イベントの発生を検出すると、表1に示したように所定のレジスタにイベントに応じた値をセットする。また、表1に示した各レジスタは、表2に示したようなデータを設定するためのレジスタである。
Figure 0004059219
Figure 0004059219
まずn番目のアサイン可能キーへのアサイン指示があった場合の処理について説明する。このアサイン指示は、図5に示したアサイン設定画面200においてなされるものであり、この指示は、割り当て対象のキー及びそのキーに割り当てるパラメータの種類を指定してなされる。
そして、例えばn番目のアサイン可能キーについてこの指定がなされると、n番目のアサイン可能キーに割り当てられているパラメータの番号を記憶するレジスタEA(n)に、割り当てを指示されたパラメータの番号をセットする処理を行う。ここで、パラメータの番号は、表3に示すように、割り当て可能な各パラメータについて1〜44まで定められている。また、何も割り当てないことを示す番号0や、固定機能キー41に割り当てられているAUXセンドレベル及びパンに対応する番号も用意されている。
Figure 0004059219
この発明の特徴は、このパラメータの選択肢に、番号43の「Alt Layer」を設けた点である。この「Alt Layer」は、chストリップ20に割り当てられているch以外のchのパラメータを示すものである。そしてここでは、選択されているレイヤの裏のレイヤにおいてロータリーエンコーダ24が属するchストリップ20に割り当てられるchのパラメータのうち、フェーダのパラメータを割り当てるものとしている。なお、レイヤの裏表については、nを自然数として、上述した各レイヤのうち2n−1番目と2n番目のレイヤに表裏の対応関係があるものと定めている。その意義は、従来のミキサについての説明で述べた通りである。
ところで、ロータリーエンコーダ24へのパラメータの割り当ては、エンコーダ機能指定キー群40のいずれかのキーが押下された場合になされる。この場合CPU11は、固定機能キー41のいずれかが押下されれば固定のパラメータを示す番号を、アサイン可能キー42のいずれかが押下されればそのキーに割り当てられているパラメータを示す番号を、レジスタEANにセットする。そして、この時セットされる番号が43以外(割り当てられるパラメータがAlt Layer以外)であれば、各ロータリーエンコーダ24に、そのロータリーエンコーダ24が属するchストリップ20に割り当てられているchのパラメータを割り当てることになる。一方、レジスタEANにセットされる番号が43であれば、上述のように裏のレイヤのパラメータが割り当てられることになる。
また、レイヤ選択キー群30のいずれかのキーが押下されると、CPU11はレジスタLNにそのキーによって選択されたレイヤの番号をセットし、このことによって各chストリップ20にchが割り当てられる。そして、この処理においてCPU11が第1の割当手段として機能する。
次に、ロータリーエンコーダ24が操作された場合の処理について説明する。この処理は、図6に示すものであり、CPU11は、いずれか(ここではc番目とする)のchストリップ20のロータリーエンコーダ24が操作された場合に図6に示す処理を開始する。
この処理においては、まずステップS1でロータリーエンコーダの操作量をレジスタbufにセットする。そして、ステップS2でレジスタEANの値が126であれば、ロータリーエンコーダ24にはc番目のchストリップ20に割り当てられているchのAUXセンドレベルが割り当てられていることになる。そこで、ステップS3でそのchのAUXセンドレベルの値を操作量に応じて更新して終了するが、どのバスについての値を更新するかは、レジスタAUXNの値に従う。
一方、ステップS2で126以外の場合には、ステップS4に進み、レジスタEANの値が43以外の場合には、ロータリーエンコーダ24にはc番目のchストリップ20に割り当てられているchのEANの値に応じたパラメータが割り当てられていることになる。そこで、ステップS5でそのパラメータの値を更新して終了する。
また、ステップS4で43の場合には、上述したようにロータリーエンコーダ24には、裏のレイヤにおいてc番目のchストリップ20に割り当てられるchのフェーダのパラメータが割り当てられていることになる。そこで、ステップS6及びS7でそのフェーダの値を更新して終了する。
以上の処理において、ステップS3,S5,S7ではCPU11が変更手段として機能する。
このような処理を行うことにより、このミキサにおいては、chストリップ20に備えるロータリーエンコーダ24によって、選択されているレイヤでそのchストリップ20に割り当てられているchのパラメータだけでなく、裏のレイヤで割り当てられるchのパラメータも制御することができる。従って、その都度レイヤを切り替えなくても裏のレイヤのパラメータを制御することができ、操作性が向上する。また、別のchの選択肢が裏のレイヤで割り当てられるchのものしかないので、ユーザは、各chストリップ20のロータリーエンコーダ24で操作している別のchのパラメータがどのchのものであるかを認識しやすい。
なおここでは、ロータリーエンコーダ24によって制御可能な裏のレイヤのパラメータはフェーダのみとしたが、他のパラメータを制御できるようにしてもよい。また、複数のパラメータを制御できるようにしてもよい。
また、ミキサやその操作パネルの構成や操作法等が上記の実施形態に限られないことはもちろんである。
さらに、この発明は、パーソナルコンピュータ(PC)等のコンピュータに所要のソフトウェアを実行させて音響信号処理機能を持たせ、その動作をフィジカルコントローラを用いて制御する構成の、いわゆるデジタルオーディオワークステーション(DAW)を利用して構成したデジタルミキサにも適用可能である。
さらにまた、デジタルミキサ以外でも同様なチャンネルストリップを有する各種音響信号処理装置にも適用可能である。
以上説明してきたように、この発明のデジタルミキサによれば、1つのchストリップの操作子によって、そのchストリップに割り当てられているchのパラメータだけでなく、裏のレイヤで割り当てられるchのパラメータも制御することができる。従って、デジタルミキサの操作性が向上する。
従って、この発明を適用することにより、操作性のよいデジタルミキサを提供することができる。
この発明の実施形態であるデジタルミキサの構成を示すブロック図である。 図1に示したDSPの構成をより詳細に示すブロック図である。 図2に示した入力chの構成をより詳細に示すブロック図である。 図1に示したデジタルミキサの操作パネルの概略構成を示す図である。 図4に示したアサイン可能スイッチへのパラメータの割り当てを行う画面の表示例を示す図である。 図4に示したいずれかのchストリップのロータリーエンコーダが操作された場合の処理を示すフローチャートである。
符号の説明
11…CPU、12…フラッシュメモリ、13…RAM、14…外部機器インタフェース(I/F)、15…表示器、16…音響信号入出力部、17…信号処理部(DSP)、18…スイッチ、19…システムバス、20…chストリップ、21…電動フェーダ、22…オンスイッチ、23…選択スイッチ、24…ロータリーエンコーダ、30…レイヤ選択キー群、40…エンコーダ機能指定キー群、41…固定機能キー、42…アサイン可能キー、50…AUXバス選択キー群、60…カーソル操作子、70…増減操作子、80…エンタキー、100…操作パネル、200…アサイン設定画面、201…固定機能キー表示部、202…アサイン可能キー表示部、203…パラメータ選択部

Claims (2)

  1. 操作部にそれぞれロータリーエンコーダを有する複数のチャンネルストリップを設けたデジタルミキサであって、
    前記各チャンネルストリップへのチャンネルの割り当てを定めるレイヤを複数記憶し、その中から選択されたレイヤに従って前記各チャンネルストリップにチャンネルを割り当てる第1の割当手段と、
    前記ロータリーエンコーダに、そのロータリーエンコーダが属するチャンネルストリップに割り当てられているチャンネルのパラメータを割り当てるよう指示する第1の機能割り当てキーと
    自然数nについて前記各レイヤのうち2n−1番目と2n番目のレイヤに表裏の対応関係があるものとして、前記ロータリーエンコーダに、選択されているレイヤの裏のレイヤにおいてそのロータリーエンコーダの属するチャンネルストリップに割り当てられるチャンネルのパラメータを割り当てるよう指示する第2の機能割り当てキーと
    前記第1の機能割り当てキーまたは第2の機能割り当てキーの操作に応じて、操作されたキーに対応したパラメータを選択的に前記ロータリーエンコーダに割り当てる第2の割当手段と、
    前記ロータリーエンコーダの操作に従って、該ロータリーエンコーダに割り当てられているパラメータの値を変更する変更手段とを設けたことを特徴とするデジタルミキサ。
  2. 1つのチャンネルパラメータを変更するためのパラメータエンコーダを有し、各チャンネルを制御する複数のチャンネルストリップと、
    複数のレイヤを記憶し、その中から選択されたレイヤに従って前記各チャンネルストリップにチャンネルを割り当てる第1の割当手段と、
    チャンネルが割り当てられたチャンネルストリップのパラメータエンコーダへ、そのチャンネルのパラメータを割り当てるよう指示する第1の機能割り当てキーと
    選択されているレイヤと表裏の関係にある裏レイヤについて、前記選択されているレイヤのチャンネルが割り当てられたチャンネルストリップのパラメータエンコーダへ、対応する前記裏レイヤのチャンネルのパラメータを割り当てるよう指示する第2の機能割り当てキーと
    前記第1の機能割り当てキーまたは第2の機能割り当てキーの操作に応じて、操作されたキーに対応したパラメータを選択的に前記ロータリーエンコーダに割り当てる第2の割当手段と、
    パラメータエンコーダの操作に従って前記パラメータエンコーダに割り当てられたパラメータを変更するパラメータ変更手段とを設けたことを特徴とするデジタルミキサ。
JP2004074505A 2003-09-09 2004-03-16 デジタルミキサ Expired - Fee Related JP4059219B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB0321102A GB2406027B (en) 2003-09-09 2003-09-09 Digital mixer

Publications (3)

Publication Number Publication Date
JP2005086802A JP2005086802A (ja) 2005-03-31
JP2005086802A5 JP2005086802A5 (ja) 2005-07-28
JP4059219B2 true JP4059219B2 (ja) 2008-03-12

Family

ID=29226761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004074505A Expired - Fee Related JP4059219B2 (ja) 2003-09-09 2004-03-16 デジタルミキサ

Country Status (3)

Country Link
US (1) US7499558B2 (ja)
JP (1) JP4059219B2 (ja)
GB (1) GB2406027B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070280489A1 (en) * 2006-03-28 2007-12-06 Numark Industries, Llc Docking system and mixer for portable media devices with graphical interface
JP2008177646A (ja) * 2007-01-16 2008-07-31 Roland Corp オーディオミキサ
US9852765B2 (en) * 2007-03-01 2017-12-26 Apple Inc. Graphical user interface, process, program, storage medium and computer system for arranging music
US8498724B2 (en) 2007-03-09 2013-07-30 Yamaha Corporation Digital mixer
JP5326214B2 (ja) * 2007-03-09 2013-10-30 ヤマハ株式会社 デジタルミキサ
JP5326215B2 (ja) * 2007-03-09 2013-10-30 ヤマハ株式会社 デジタルミキサ
US20080229200A1 (en) * 2007-03-16 2008-09-18 Fein Gene S Graphical Digital Audio Data Processing System
JP4380746B2 (ja) 2007-07-23 2009-12-09 ヤマハ株式会社 ディジタルミキサ
US8697976B2 (en) * 2008-07-30 2014-04-15 Yamaha Corporation Parameter setting apparatus having separate operators for course and fine adjustments for the same parameter
EP2278735A3 (en) * 2009-07-13 2012-10-24 Yamaha Corporation Digital mixer
CN101959101B (zh) * 2009-07-13 2012-09-05 雅马哈株式会社 数字混合器
JP5929499B2 (ja) * 2012-05-21 2016-06-08 ヤマハ株式会社 制御装置及びプログラム
JP5713042B2 (ja) * 2013-03-25 2015-05-07 ヤマハ株式会社 デジタルオーディオミキシング装置及びプログラム
JP6515496B2 (ja) * 2014-11-14 2019-05-22 ヤマハ株式会社 ミキシングコンソール
JP2016225692A (ja) * 2015-05-27 2016-12-28 ヤマハ株式会社 音信号処理装置
WO2021138649A1 (en) * 2020-01-04 2021-07-08 Risher Vaughan Fade device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2299493B (en) * 1995-03-28 2000-01-12 Sony Uk Ltd Digital signal processing
GB2301002B (en) * 1995-05-19 2000-03-01 Sony Uk Ltd Audio mixing console
US6839441B1 (en) * 1998-01-20 2005-01-04 Showco, Inc. Sound mixing console with master control section
JP3700931B2 (ja) * 2001-06-11 2005-09-28 ヤマハ株式会社 マルチトラック・ディジタル録音再生装置
US7350156B2 (en) * 2001-09-21 2008-03-25 Yamaha Corporation Audio signal editing apparatus and control method therefor
JP4003424B2 (ja) * 2001-09-21 2007-11-07 ヤマハ株式会社 音声信号編集方法、音声信号編集装置およびプログラム

Also Published As

Publication number Publication date
GB2406027A (en) 2005-03-16
US20050055117A1 (en) 2005-03-10
GB0321102D0 (en) 2003-10-08
US7499558B2 (en) 2009-03-03
GB2406027B (en) 2006-08-09
JP2005086802A (ja) 2005-03-31

Similar Documents

Publication Publication Date Title
JP4059219B2 (ja) デジタルミキサ
JP3882190B2 (ja) レベル調整装置
US8098850B2 (en) Digital mixer
JP5961980B2 (ja) 音響信号処理装置
JP5454405B2 (ja) 音響調整卓
JP4175292B2 (ja) ディジタルミキサ装置
US8744096B2 (en) Digital audio mixer
JP6946811B2 (ja) 音処理装置及びパラメータ割り当て方法
JP4103644B2 (ja) デジタルミキサ
JP5223805B2 (ja) ミキシング制御装置
JP5387472B2 (ja) ミキシング装置
JP4596261B2 (ja) デジタルミキサおよびプログラム
JP4765494B2 (ja) 音響信号処理装置
US20050019021A1 (en) Audio signal processing device
JP4930112B2 (ja) ミキシング装置
JP5489001B2 (ja) 音響信号処理装置
JP3988692B2 (ja) 音響信号処理装置
JP4596262B2 (ja) デジタルミキサおよびプログラム
JP3933104B2 (ja) 音響信号処理装置及びプログラム
JP5338633B2 (ja) ミキシングコンソールおよびプログラム
JP5358889B2 (ja) ミキシング装置
JP4036110B2 (ja) ミキシングシステムおよびプログラム
JP2016181122A (ja) パラメータ制御装置及びプログラム
JP2008252550A (ja) 音響信号処理装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071210

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101228

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111228

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111228

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121228

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131228

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees