JP4040741B2 - 集積回路の端子浮き検査方法および回路基板検査装置 - Google Patents

集積回路の端子浮き検査方法および回路基板検査装置 Download PDF

Info

Publication number
JP4040741B2
JP4040741B2 JP06787898A JP6787898A JP4040741B2 JP 4040741 B2 JP4040741 B2 JP 4040741B2 JP 06787898 A JP06787898 A JP 06787898A JP 6787898 A JP6787898 A JP 6787898A JP 4040741 B2 JP4040741 B2 JP 4040741B2
Authority
JP
Japan
Prior art keywords
integrated circuit
terminal
current
circuit
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06787898A
Other languages
English (en)
Other versions
JPH11248781A (ja
Inventor
伸一 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP06787898A priority Critical patent/JP4040741B2/ja
Publication of JPH11248781A publication Critical patent/JPH11248781A/ja
Application granted granted Critical
Publication of JP4040741B2 publication Critical patent/JP4040741B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、プリント基板やICパッケージ、ハイブリッド用基板およびMCM(Multi Chip Module )などの回路基板における集積回路の端子浮きを検査する集積回路の端子浮き検査方法、および、この集積回路の端子浮き検査方法を実行可能に構成された回路基板検査装置に関するものである。
【0002】
【従来の技術】
回路基板に実装された集積回路の端子が接続されるべき回路パターンに対して確実に半田付けされているか否かを検査する端子浮き検査方法として、集積回路内の寄生ダイオードを導通状態にし、その導通状態を示す電気的パラメータに基づいて集積回路の端子浮きを判別する検査方法が用いられている。
【0003】
この検査方法では、図6に示すように、集積回路2の信号用端子151が半田付けされるべき回路パターン161に電流導通用プローブ171を接触させると共に、集積回路2のグランド端子152が半田付けされるべき回路パターン162に電流導通用プローブ172を接触させ、その状態において、両プローブ171,172間に電流計181を介して接続した定電圧源182によって、例えば0.9Vの定電圧を印加する。一方、集積回路2のグランド端子152と内部主要回路51のグランド部位51aとの間には、いわゆるサブストレート抵抗155が存在し、かつ内部主要回路51のグランド部位51aと信号用端子151,153との間、および信号用端子151,153と電源端子154との間には、寄生ダイオード52,52・・がそれぞれ存在する。したがって、定電圧源182、電流計181、電流導通用プローブ172、サブストレート抵抗155、寄生ダイオード52、電流導通用プローブ171および定電圧源182からなる電流経路が形成される。ここで、電流計181を用いて、この電流経路を導通する電流i22の電流値を測定する。この場合、定電圧源182によって印加されている電圧が、寄生ダイオード52の作動電圧よりも高電圧であるため、電流i22が導通することにより、寄生ダイオード52の順方向電圧およびサブストレート抵抗155の両端電圧は、それぞれ約0.7Vおよび約0.2Vになると予測される。
【0004】
次に、同図においてスイッチ191をオンすることにより、他の信号用端子153が半田付けされるべき回路パターン163および回路パターン162にそれぞれ接触させられている電流導通用プローブ173,174の間に、定電圧源183によって1.2V程度の電圧を印加する。この状態では、他の信号用端子153およびグランド端子152間における寄生ダイオード52の順方向電圧が約0.7Vになるため、サブストレート抵抗155の両端電圧は、約0.5Vになる。したがって、信号用端子151に接続されている寄生ダイオード52は、その両端電圧が作動電圧よりも低電圧の約0.4Vになって遮断状態にさせられる結果、電流i22の電流値が低減する。この場合、検査対象の信号用端子151が回路パターン161から浮いているときには、電流i22の電流値が変化しないため、信号用端子151に他の集積回路の信号用端子が共通接続されている場合であっても、検査対象の信号用端子151についての端子浮きを検査することができる。
【0005】
【発明が解決しようとする課題】
ところが、従来の端子浮き検査方法には、以下の問題点がある。
すなわち、回路パターン161,162間には、実際には、バイパスコンデンサや浮遊容量などが存在する。このため、図6に示すように、回路パターン161,162間には、IC2の寄生ダイオード52およびサブストレート抵抗155以外にも、抵抗201および容量202からなる直列回路203が等価的に存在する。したがって、電流計181を導通する電流i21には、IC2内のサブストレート抵抗155および寄生ダイオード52を流れる電流i22以外に、直列回路203を導通する電流i23も含まれる。この場合、電流i23は、図7に示すように、定電圧源182による電流供給開始時t1の時に最大となり、その後、直列回路203の時定数に応じて徐々に減少する。この場合、電流i21は、電流i22およびi23の合計値であるため、電流供給開始時t1の時に最大となり、電流i23が流れ終わる時間t2の時以降に初めて寄生ダイオード52のみを流れる電流値となる。したがって、電流i22の真の電流値を測定するためには、直列回路203による過渡現象が整定するのに十分な時間(t2−t1)を経過した後でなければならない。このため、この検査方法には、電流i22の測定にある程度の時間を必要とするため、特に、回路基板上に数多くの集積回路が実装されている場合には、その分電流i22の測定回数が増える結果、検査に要する時間が長時間化して検査コストが高騰しているという問題がある。
【0006】
本発明は、かかる問題点に鑑みてなされたものであり、集積回路の端子浮きについての検査コストを低減可能な集積回路の端子浮き検査方法および回路基板検査装置を提供することを主目的とする。
【0007】
【課題を解決するための手段】
上記目的を達成すべく請求項1記載の集積回路の端子浮き検査方法は、検査対象の集積回路における信号用端子並びに集積回路における電源端子およびグランド端子のいずれか一方の端子がそれれ接続されるべき各回路パターンに検査用プローブを各々接触させ、信号用端子および一方の端子の間に介在する集積回路内の内部ダイオードに両検査用プローブを介して所定電流を供給し、内部ダイオードの導通状態を示す電気的パラメータを測定し、測定した電気的パラメータに基づいて回路パターンに対する集積回路についての端子浮き検査を実行する集積回路の端子浮き検査方法において、交流成分が重畳した直流を所定電流として供給した状態で、集積回路を加熱または冷却することにより集積回路の内部温度を所定温度に変化させると共に、その温度変化前後における内部ダイオードを導通した所定電流に含まれている交流成分波形の歪率を電気的パラメータとして測定し、測定した歪率の変化に基づいて端子浮き検査を実行することを特徴とする
【0008】
の集積回路の端子浮き検査方法では、例えば、集積回路の信号用端子とグランド端子との間に介在する集積回路内の内部ダイオードが導通するのに十分な電流(所定周波数の交流成分が重畳した直流)を検査用プローブを介して供給し、この状態において集積回路を加熱または冷却することにより集積回路の内部温度を所定温度に変化させると共に、その温度変化前後における内部ダイオードを導通した所定電流に含まれている交流成分波形の歪率を測定する。この場合、集積回路の信号用端子が接続されるべき回路パターンと集積回路のグランド端子が接続されるべき回路パターンとの間に上記した直列回路203が等価的に接続されているときには、この検査用プローブを介して供給される電流の一部は、この直列回路203にも流れる。ここで、直列回路203を流れる直流電流は過渡現象を伴って時間と共に変化するが、交流成分の周期が直列回路203の時定数にくらべて十分小さい場合には、直列回路203を流れる交流成分の電流値は、時間の経過に対して一定値の状態で推移する。このため、内部ダイオードを導通した所定電流に含まれている交流成分についての交流成分波形の歪率を電気的パラメータとして測定する際に、直列回路203における過渡現象が整定するまで待つ必要がなく、電流を供給すると同時に測定できる。また、集積回路を加熱または冷却することにより集積回路の内部温度を変化させたときの内部ダイオードの順方向電圧に対する導通直流電流特性は加熱前後で変化し、導通電流に含まれる交流成分波形の歪率も変化する。したがって、信号用端子が回路パターンに半田付けされていないときには、集積回路の内部温度が変化したとしても、測定した導通電流の交流成分波形の歪率は、温度変化前の導通電流の交流成分波形の歪率とほぼ同じ値になる。一方、信号用端子が半田付けされているときには、温度変化後に測定した導通電流についての交流成分波形の歪率は、温度変化前の導通電流についての交流成分波形の歪率とは明らかに相違する。したがって、温度変化の前後における導通電流の交流成分波形の歪率に基づいて、信号用端子の端子浮きを迅速、かつ確実に検査することが可能となる。
【0009】
請求項2記載の回路基板検査装置は、検査対象の集積回路における信号用端子並びに集積回路における電源端子およびグランド端子のいずれか一方の端子がそれぞれ接続されるべき各回路パターンに接触可能な複数の検査用プローブと、信号用端子および一方の端子の間に介在する集積回路内の内部ダイオードに検査用プローブを介して所定電流を供給する電源部と、内部ダイオードの導通状態を示す電気的パラメータを測定するパラメータ測定部と、測定された電気的パラメータに基づいて回路パターンに対する集積回路についての端子浮きを判別する判別部とを備えて構成されている回路基板検査装置において、加熱または冷却することにより集積回路の内部温度を所定温度に制御する温度制御手段を備え、電源部は、交流成分が重畳した直流を所定電流として供給し、パラメータ測定部は、温度制御手段によって内部温度が所定温度に制御された集積回路の温度変化前後における内部ダイオードを導通した所定電流に含まれている交流成分波形の歪率を電気的パラメータとして測定し、判定部は、パラメータ測定部によって測定された歪率の変化に基づいて端子浮きを判別することを特徴とする
【0010】
【発明の実施の形態】
以下、添付図面を参照して、本発明に係る集積回路の端子浮き検査方法および回路基板検査装置の好適な実施の形態について説明する。
【0011】
図2は、本発明に係る回路基板検査装置に相当するピンボード方式のインサーキットテスタ1における主要部の斜視図である。同図に示すように、インサーキットテスタ1は、検査対象の回路基板P上に搭載された集積回路(以下、「IC」ともいう)2における信号用端子3,3・・、グランド端子3g、および電源端子3pに接続されるべき回路パターン4,4・・,4g,4p(以下、他の回路パターンを含めて総称して、「回路パターン4」ともいう)にそれぞれ接触可能な検査用プローブ5,5・・,5g,5p(以下、他の検査用プローブを含めて総称して、「検査用プローブ5」ともいう)と、各IC2に対して上下動可能に構成された接触式のヒータ部6とを備えている。
【0012】
また、インサーキットテスタ1は、上下動可能なピンボード11と、所定距離分上方に離間させられてピンボード11に固定された図外のヒータ部固定用ボードとを備えており、ピンボード11には検査用プローブ5,5・・のすべてがそれぞれ固定され、ヒータ部固定用ボードには、ヒータ部6に連結されヒータ部6を上下動させるためのエアシリンダ12が固定されている。ヒータ部6は、本発明における温度制御手段に相当し、その内部には、温度に応じて抵抗値が変化するPTC型やNTC型のサーミスタまたは白金抵抗体などの発熱体(図示せず)が備えられている。この発熱体には、後述する電力供給部41から電源供給ピン13a,13bを介して加熱用電流が供給され、これにより、発熱体が発熱してIC2を加熱する。
【0013】
なお、このインサーキットテスタ1では、独立した各回路パターン4には1つの検査用プローブ5が接触するように対応配置させられており、検査時にピンボード11が同図の矢印A方向に下動させられると、各検査用プローブ5,5・・は、一点鎖線で示すように、対応する各回路パターン4,4・・にそれぞれ接触させられる。なお、同図では、1つの信号用端子3および電源端子3pのみを一点鎖線で示している。また、各IC2には1つヒータ部6が接触可能に対応配置させられており、ヒータ部6は、ピンボード11が下動させられた際には、ピンボード11の下面と回路基板Pの上面との中間位置に位置させられ、その状態においてエアシリンダ12にエアが供給されると下動させられ、一点鎖線で示すように、IC2のパッケージの表面Fに接触する。これにより、IC2の内部温度は所定温度まで上昇させられる。
【0014】
次に、インサーキットテスタ1の電気的な構成について、図3を参照して説明する。
【0015】
同図に示すように、インサーキットテスタ1は、CPU31、スキャナ部32、計測部36、RAM37、ROM38、電力供給部39、エア供給部40および電磁弁41,41・・,42を備えている。
【0016】
CPU31は、本発明における判別部に相当し、計測部36による検査処理を制御したり計測値から端子浮きの有無を判別したりする。スキャナ部32は、CPU31の制御に従って、複数の検査用プローブ5,5・・から1対の検査用プローブ5,5を選択する。計測部36は、本発明における電源部に相当し例えば0.7ボルトの直流電圧を出力する定電圧源33および振幅が例えば0.1ボルトで周波数が1kHzの交流電圧を出力する交流電圧源34と、本発明におけるパラメータ測定部に相当し検査用プローブ5,5間を導通する電流に含まれる1kHzの交流成分の実効値を測定する電流測定回路35とを備えている。なお、定電圧源33、交流電圧源34および電流測定回路35は、CPU31の制御に従い、それぞれ電圧を出力し、または測定をする。RAM37は、IC2の端子浮きを判別する際の基準データおよび測定値に基づく演算結果などを一時的に記憶し、ROM38は、CPU31の動作プログラムなどを記憶する。電力供給部39は、CPU31の制御に従って前述したようにヒータ部6の発熱体に電力を供給する。
【0017】
エア供給部40は、各電磁弁41,41・・,42に圧縮エアを供給する。電磁弁41は、各エアシリンダ12とエア供給部40との間にそれぞれ接続されており、CPU31の開閉信号に従って開閉することにより、エア供給用パイプ43を介しての圧縮エアの各エアシリンダ12への供給および供給停止を制御する。この場合、電磁弁41が作動して圧縮エアを供給することにより、エアシリンダ12は、ヒータ部6をIC2の表面Fに接触させる。一方、電磁弁42は、エア供給部40とピンボード11を上下動させるためのエアシリンダ(図示せず)との間に接続されており、CPU31の開閉信号に従って開閉することにより、エア供給パイプ44を介しての圧縮エアのエアシリンダへの供給および供給停止を制御する。この場合、電磁弁42が作動して圧縮エアを供給することにより、エアシリンダは、ピンボード11を下動させる。
【0018】
次いで、IC2における信号用端子3の端子浮き検査の検査原理について、図1,4を参照して説明する。なお、検査対象の回路基板P上には、実際には、複数のIC2,2・・が実装され、かつ同一回路パターン4に複数のIC2,2・・の各々の信号用端子3,3・・が共通接続されているが、理解を容易にするため、ここでは、回路基板P上に2つの検査対象のIC2a,2bが実装されている場合を想定して説明する。
【0019】
図1に示すように、両IC2a,2bの信号用端子3とグランド端子3gとの間、および信号用端子3と電源端子3pとの間には、本発明における内部ダイオードに相当する寄生ダイオード52,52・・がそれぞれ存在する。また、回路パターン4,4g間には、バイパスコンデンサや浮遊容量などが存在するため、抵抗111と容量112とからなる直列回路113が等価的に存在する。このインサーキットテスタ1では、信号用端子3の端子浮きを検査する際に、まず、IC2aにおける信号用端子3とグランド端子3gとの間に介在する寄生ダイオード52、およびIC2bにおける信号用端子3とグランド端子3gとの間に介在する寄生ダイオード52が導通するのに十分な電圧を検査用プローブ5,5gを介して定電圧源33および交流電圧源34から供給する。この場合、この電圧の波形は、0.7ボルトの直流に振幅0.1ボルト、周波数1kHzの交流電圧が重畳された脈流状の波形となる。このため、検査用プローブ5,5g間を導通する電流I1 の波形も、直流に1kHzの交流成分が重畳した脈流状の波形となる。また、電流I1 は、IC2a内の寄生ダイオード52を導通する電流I2 、IC2b内の寄生ダイオード52を導通する電流I3 、および直列回路113を導通する電流I4 の合計値となる。次に、この状態において、電流測定回路35が、電流I1 に含まれる1kHzの交流成分の実効値I11を測定する。
【0020】
次いで、ヒータ部6を下動させてIC2aの表面Fに接触させることにより、IC2aの内部温度を所定温度まで上昇させる。続いて、内部温度が所定温度に達した後に、電流測定回路35が、電流I1 に含まれる1kHzの交流成分の実効値I12を再度測定する。ここで、加熱後における寄生ダイオード52の順方向電圧に対する導通直流電流特性は、図4に示すように、加熱前の特性CH1から特性CH2に変化する。この場合、加熱前の特性CH1においては、交流電圧源34から出力される交流成分の電圧波形をWINとすれば、寄生ダイオード52から出力される電流波形W1 は、加熱後よりも振幅値が小さく、かつ、順方向電圧が低電圧となる低レベル側の波形部位で歪むため、全体として歪率が悪化している。逆に、加熱後の特性CH2においては、寄生ダイオード52から出力される電流波形W2は、寄生ダイオード52の順方向電圧に対して導通電流が、より流れる傾向になるため、加熱前よりも振幅値が大きく、かつ全体として歪率が向上している。
【0021】
一方、直列回路113を導通する電流に含まれる1kHzの交流成分の実効値は、直列回路113の時定数よりも1kHzの交流成分の周期の方が極めて小さいため、直列回路113を導通する直流電流が過渡状態であったとしても常に一定となる。このため、この温度変化させた前後における電流I1 に含まれる1kHzの交流成分の実効値I11,I12は、寄生ダイオード52の周囲温度に応じて変化し、周囲温度が所定温度に設定されると、電流I1 に含まれる交流成分の実効値I11,I12もほぼ所定値に定まる。したがって、所定温度に温度変化させた後の交流成分の実効値I12と、良品の回路基板Pにおける同一の信号用端子3について予め測定した温度変化後の交流成分の実効値である基準実効値とを比較すれば、IC2aにおける検査対象信号用端子3の端子浮きを判別することができる。これは、信号用端子3が回路パターン4に半田付けされていないときには、IC2aの内部温度が所定温度に変化したとしても、交流成分の実効値I12は、交流成分の実効値I11とほぼ同じで変化しないのに対し、信号用端子3が半田付けされているときには、実効値I12は、温度変化前における交流成分の実効値I11とは明らかに相違するからである。
【0022】
同様にして、IC2bについても温度変化前における電流I1 に含まれる交流成分の実効値および温度変化後における交流成分の実効値を測定することにより、IC2bにおける検査対象信号用端子3の端子浮きを検出する。これにより、回路パターン4に接続されるべき各信号用端子3における端子浮きを検査することができる。
【0023】
次に、実際の端子浮き検査方法の具体的な手順について、IC2の端子浮きを検査する際の基準データを作成する基準データ作成処理、および実際の端子浮きを検査する検査処理について、図5を参照して説明する。
【0024】
図5(a)に示す基準データ作成処理では、最初に、良品回路基板Pの回路パターン4,4gに検査用プローブ5,5gを介して交流電圧源34および電流測定回路35をそれぞれ接続させ、その状態で、検査用プローブ5,5gを介して脈流電圧を供給させると共に、電流測定回路35に対して、その際の導通電流に含まれる交流成分の実効値I01を測定させる(ステップ71)。次いで、そのIC2を所定温度まで加熱し(ステップ72)、導通電流に含まれる交流成分の実効値I02を測定する(ステップ73)。次に、実効値I02から実効値I01を減算することにより正常データΔIを演算する(ステップ74)。
【0025】
この場合、両実効値I02,I01の差異値を正常データΔIとするのは、以下の理由からである。すなわち、図1において、データ作成対象がIC2aとすれば、測定した交流成分の実効値I01は、電流I2 における交流成分の実効値I2R,電流I3 における交流成分の実効値I3R、および電流I4 における交流成分の実効値I4Rの合計であって、下記の(1)式で表される。
I01=I2R+I3R+I4R・・・・・・・(1)式
一方、温度上昇後における実効値I02は、温度上昇後における実効値I2Rの増加分をΔiとすれば、下記の(2)式で表される。
I02=(I2R+Δi)+I3R+I4R・・(2)式
したがって、実効値I02と実効値I01との差異値である正常データΔIは、下記の(3)式で表される。この式によれば、他のIC2内の寄生ダイオード52の導通電流のばらつきおよび直列回路113の導通電流のばらつきが相殺されるため、IC2aにおけるデータ作成対象の信号用端子3に接続されている寄生ダイオード52を導通する交流成分のみについての温度上昇前後における差異値を求めることができる。
ΔI=I02−I01
=Δi・・・・・・・・・・・・・(3)式
【0026】
次いで、CPU31は、演算した正常データΔIをRAM39に記憶させる(ステップ75)。この後、CPU31は、他のすべての信号用端子3,3・・についても同様にして正常データΔIを測定すると共に、その正常データΔIをRAM39に記憶させる。すべての信号用端子3について正常データΔIを測定したと判別したときに(ステップ76)、CPU31は、各正常データΔIに対してそれぞれ所定の範囲を定めることにより基準データを作成する(ステップ77)。この作成した基準データが基準電流範囲となる。以上により、この処理を終了する。
【0027】
次に、実際の検査処理について、図5(b)を参照して説明する。
【0028】
同図に示すように、CPU31は、検査すべき信号端子3に応じてスキャナ部32を設定する(ステップ91)。次に、CPU31は、スキャナ部32によって選択された検査用プローブ5,5gを介して検査対象の信号用端子3およびグランド端子3gに脈流電圧を供給させ、その状態で導通電流に含まれる1kHzの交流成分の実効値I11を測定する(ステップ92)。次いで、CPU31は、電磁弁41を制御することにより、ヒータ部6を下動させて検査対象のIC2に接触させる。これにより、検査対象のIC2は所定温度まで加熱される(ステップ93)。所定時間が経過して所定温度まで達したと判別したときに、CPU31は、導通電流に含まれる1kHzの交流成分の実効値I12を測定する(ステップ94)。
【0029】
続いて、CPU31は、実効値I12から実効値I11を減算することにより、温度上昇の前後における実効値I12,I11の差異値を演算し、その信号用端子3が端子浮きしているか否かを判別する(ステップ96)。この場合、CPU31は、差異値が基準電流範囲内にある場合には、その信号用端子3が端子浮きしていないと判別し、基準電流範囲を外れているときには、端子浮きと判別する。次いで、すべての信号用端子3について端子浮きを検査したか否かを判別し(ステップ97)、検査していないときには、ステップ91〜ステップ97を繰り返し実行し、すべてを検査したと判別したときには、この検査処理を終了する。
【0030】
このように、このインサーキットテスタ1では、定電圧源33および交流電圧源34が検査用プローブ5,5を介して所定の1対の回路パターン4,4gに対して交流電圧を重畳させた脈流電圧を供給し、その際に電流測定回路35が検査用プローブ5,5間を導通する電流に含まれる交流成分の実効値を測定し、CPU31が温度上昇の前後における交流成分の実効値の差異値に基づいて端子浮きを判別する。このため、このインサーキットテスタ1では、その実効値の差異値からバイパスコンデンサや浮遊容量を含めた回路基板P上の周辺回路の影響を排除することができる結果、集積回路の端子浮きを正確に検査することができる。加えて、その実効値の測定に際して、周辺回路における過渡現象の整定を待つ必要がないため、短時間で端子浮きを検査することができる。
【0031】
なお、本発明は、上記した実施形態に限定されない。例えば、導通電流に含まれる交流成分波形の歪率に基づいて端子浮きを検査してもよい。この場合、上記したように、図4に示す加熱後の電流波形W2の歪率が加熱前における電流波形W1の歪率よりも向上するため、加熱前後における歪率の変化に基づいて端子浮きを判別することができる。また、導通電流に含まれる交流成分の振幅値に基づいて端子浮きを検査することができるのも勿論である。
【0032】
また、本発明の実施の形態では、基準データを良品回路基板Pから測定することによって作成しているが、基準データとして、回路基板Pの設計時に想定される計算値を用いることもできる。
【0033】
さらに、本発明の実施の形態では、温度制御手段としてのヒータ部6によって検査対象IC2を所定温度まで加熱することにより端子浮きを検査しているが、温度制御手段としてペルチェ素子などの冷却装置を用いてIC2を所定温度まで冷却することにより端子浮きを検査することもできる。また、加熱装置として、例えば、ペルチェ素子や、電力をジュール熱に変換する抵抗発熱体などを用いることが可能である。
【0034】
また、本実施形態では、定電圧源としての定電圧源33および交流電圧源34を用いることによって導通電流に含まれる交流成分の変化量に基づいて端子浮きを検査する例について説明したが、信号用端子3およびグランド端子3g(または電源端子3p)間に直流定電流源、交流定電流源および電圧測定回路を接続することにより、加熱または冷却の前後における寄生ダイオード52の電圧に含まれる交流成分を測定した後、両測定値の差異値に基づいて端子浮きを検査してもよい。
【0035】
【発明の効果】
以上のように、請求項1記載の集積回路の端子浮き検査方法および請求項記載の回路基板検査装置によれば、交流成分が重畳した直流を両検査用プローブを介して集積回路の内部ダイオードに供給し、この状態において集積回路を加熱または冷却することにより集積回路の内部温度を所定温度に変化させると共に、その温度変化前後における内部ダイオードを導通した所定電流に含まれている交流成分波形の歪率を測定することにより、周辺回路の影響を受けることなく、集積回路の端子浮き検査を短時間に、かつ確実に検査することができる。
【図面の簡単な説明】
【図1】 検査対象集積回路の等価回路を含めた測定系の概略を示す回路図である。
【図2】 本発明の実施の形態に係るインサーキットテスタの主要部の斜視図である。
【図3】 本発明の実施の形態に係るインサーキットテスタの電気的構成を示すブロック図である。
【図4】 加熱前と加熱後における集積回路内の寄生ダイオードの順方向電圧に対する導通直流電流および導通交流電流の特性図である。
【図5】 (a)は基準データ作成処理のフローチャート、(b)は検査処理のフローチャートである。
【図6】 従来の集積回路の端子浮き検査方法を実施する際における検査対象集積回路の等価回路を含めた測定系の概略を示す回路図である。
【図7】 検査対象集積回路の等価回路を含めた従来の測定系における各部の電流の過渡的な推移を示す過渡特性図である。
【符号の説明】
1 インサーキットテスタ
2 集積回路
3 信号用端子
3g グランド端子
3p 電源端子
4 回路パターン
5 検査用プローブ
6 ヒータ部
31 CPU
33 定電圧源
34 交流電圧源
35 電流測定回路
36 計測部
52 寄生ダイオード

Claims (2)

  1. 検査対象の集積回路における信号用端子並びに当該集積回路における電源端子およびグランド端子のいずれか一方の端子がそれれ接続されるべき各回路パターンに検査用プローブを各々接触させ、前記信号用端子および前記一方の端子の間に介在する前記集積回路内の内部ダイオードに前記両検査用プローブを介して所定電流を供給し、前記内部ダイオードの導通状態を示す電気的パラメータを測定し、当該測定した電気的パラメータに基づいて前記回路パターンに対する前記集積回路についての端子浮き検査を実行する集積回路の端子浮き検査方法において、
    交流成分が重畳した直流を前記所定電流として供給した状態で、前記集積回路を加熱または冷却することにより当該集積回路の内部温度を所定温度に変化させると共に、その温度変化前後における前記内部ダイオードを導通した前記所定電流に含まれている前記交流成分波形の歪率を前記電気的パラメータとして測定し、当該測定した歪率の変化に基づいて前記端子浮き検査を実行することを特徴とする集積回路の端子浮き検査方法。
  2. 検査対象の集積回路における信号用端子並びに当該集積回路における電源端子およびグランド端子のいずれか一方の端子がそれぞれ接続されるべき各回路パターンに接触可能な複数の検査用プローブと、前記信号用端子および前記一方の端子の間に介在する前記集積回路内の内部ダイオードに前記検査用プローブを介して所定電流を供給する電源部と、前記内部ダイオードの導通状態を示す電気的パラメータを測定するパラメータ測定部と、当該測定された電気的パラメータに基づいて前記回路パターンに対する前記集積回路についての端子浮きを判別する判別部とを備えて構成されている回路基板検査装置において、
    加熱または冷却することにより前記集積回路の内部温度を所定温度に制御する温度制御手段を備え、
    前記電源部は、交流成分が重畳した直流を前記所定電流として供給し、
    前記パラメータ測定部は、前記温度制御手段によって前記内部温度が所定温度に制御された前記集積回路の当該温度変化前後における前記内部ダイオードを導通した前記所定電流に含まれている前記交流成分波形の歪率を前記電気的パラメータとして測定し、
    前記判定部は、前記パラメータ測定部によって測定された前記歪率の変化に基づいて前記端子浮きを判別することを特徴とする回路基板検査装置。
JP06787898A 1998-03-02 1998-03-02 集積回路の端子浮き検査方法および回路基板検査装置 Expired - Fee Related JP4040741B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06787898A JP4040741B2 (ja) 1998-03-02 1998-03-02 集積回路の端子浮き検査方法および回路基板検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06787898A JP4040741B2 (ja) 1998-03-02 1998-03-02 集積回路の端子浮き検査方法および回路基板検査装置

Publications (2)

Publication Number Publication Date
JPH11248781A JPH11248781A (ja) 1999-09-17
JP4040741B2 true JP4040741B2 (ja) 2008-01-30

Family

ID=13357618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06787898A Expired - Fee Related JP4040741B2 (ja) 1998-03-02 1998-03-02 集積回路の端子浮き検査方法および回路基板検査装置

Country Status (1)

Country Link
JP (1) JP4040741B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006200973A (ja) * 2005-01-19 2006-08-03 Hioki Ee Corp 回路基板検査方法およびその装置
JP2006343103A (ja) * 2005-06-07 2006-12-21 Hioki Ee Corp 回路基板検査装置
JP5710398B2 (ja) * 2011-06-24 2015-04-30 日置電機株式会社 回路基板実装部品の検査装置および回路基板実装部品の検査方法

Also Published As

Publication number Publication date
JPH11248781A (ja) 1999-09-17

Similar Documents

Publication Publication Date Title
KR960003987B1 (ko) 번-인장치 및 방법
US6552561B2 (en) Apparatus and method for controlling temperature in a device under test using integrated temperature sensitive diode
US6927078B2 (en) Method of measuring contact resistance of probe and method of testing semiconductor device
KR102277218B1 (ko) 웨이퍼 레벨에서의 정확하고 저비용의 전압 측정을 위한 전류 조정
KR102277221B1 (ko) 웨이퍼 레벨에서의 고정확도의 전압 측정을 위한 동일한 저항을 가진 프로브 분포
CN112119487A (zh) 检查装置和温度控制方法
JP2008537637A (ja) Icソケットにおける温度検知および予測
KR100838751B1 (ko) 번인장치의 상태 진단방법
JP4040741B2 (ja) 集積回路の端子浮き検査方法および回路基板検査装置
US5570027A (en) Printed circuit board test apparatus and method
JPH1144727A (ja) 回路基板検査装置
JP4040740B2 (ja) 集積回路の端子浮き検査方法および回路基板検査装置
JP3652479B2 (ja) 集積回路の端子浮き検査方法および回路基板検査装置
JPH0774218A (ja) Icのテスト方法およびそのプローブカード
JP4777828B2 (ja) 測定装置および検査装置
KR950014680B1 (ko) 번-인장치 및 방법
JP2001272434A (ja) 半導体素子の試験方法およびその試験装置
JP2012216779A (ja) 半導体発光素子の温度特性検査装置および温度特性検査方法
CN208520921U (zh) 温升试验绕组阻值自动检测装置
JPH1144726A (ja) 集積回路の端子浮き検査方法および回路基板検査装置
JPH04221780A (ja) 回路基板検査装置における測定用ピンの接触不良検出方法
JP3717270B2 (ja) 半導体素子の特性試験方法及びその装置
JP3595128B2 (ja) 回路基板検査装置
KR940005919Y1 (ko) 일렉트리컬 스트레스에 의한 메탈의 강도 테스트 장치
JPH1019958A (ja) Icのインサーキットテスタによる足浮き検出方法並びに接触式ヒータープローブ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071108

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121116

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141116

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees