JP3717270B2 - 半導体素子の特性試験方法及びその装置 - Google Patents
半導体素子の特性試験方法及びその装置 Download PDFInfo
- Publication number
- JP3717270B2 JP3717270B2 JP07459597A JP7459597A JP3717270B2 JP 3717270 B2 JP3717270 B2 JP 3717270B2 JP 07459597 A JP07459597 A JP 07459597A JP 7459597 A JP7459597 A JP 7459597A JP 3717270 B2 JP3717270 B2 JP 3717270B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- thermal resistance
- current
- semiconductor element
- voltage drop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は半導体素子、特にダイオードの特性試験方法に関するものである。
【０００２】
【従来の技術】
ダイオードの特性試験のうち、サージ順電流試験、熱抵抗試験があるが、従来これらの試験はそれぞれ別の装置を用いて別個の方法により行なわれていた。
図５はサージ順電流試験装置の概略を示す図であるが、その装置を用いた試験方法は次のようにして行なわれていた。
すなわち、被試験素子（ダイオード）１の両端にサージ順電流試験回路２から決められた定格の数倍のサージ電流（ＩFSM）、例えばＩFSM＝３０〜２５０Ａ程度の電流を通電して被試験素子１の両端電圧を測定するという試験を行なっている。
なお、上記サージ順電流を通電する際の電流波形は、例えば図７に示すように６ｍｓ程度の方形波あるいは図８に示す１０ｍｓ程度の正弦波である。これらの波形の電流を通電することによって被試験素子１の定格最高接合温度を越えることになるが、素子の寿命期間中許容できる程度の順電流である。
【０００３】
一方、熱抵抗試験（ΔＶF）は、図６に示すような試験装置と方法で行なっている。
すなわち、被試験素子１に熱抵抗試験回路３と熱抵抗判定回路４を接続し、該熱抵抗試験回路３からケルビン法により被試験素子１に所定の電流を通電するとともに、熱抵抗判定回路４によりΔＶF電圧を測定するようにしている。
例えば図９に示すようなタイミングで順電流Ｉｓを通電し、図１０に示すように、その時の電圧降下ＶF1，ＶF2を測定し、その結果から熱抵抗特性の良否を判別するようにしている。この時の試験手順をさらに詳細に述べると次のようになる。
【０００４】
（１）まず、図９に示すように微少電流Ｉｍ１を２ｍｓ通電し、図１０に示すようにその時の電圧降下値ＶＦ１を測定する。
（２）次に、微少電流Ｉｍ１の通電開始から２ｍｓ経過した後に、順電流Ｉｓを１０ｍｓ通電し、素子接合部の温度を上昇させる。
（３）次に、順電流Ｉｓの通電開始から１０ｍｓ経過した後に、図９に示すように再び微少電流Ｉｍ２を２ｍｓ通電し、図１０に示すように、通電中に電圧降下値ＶＦ２を測定する。
（４）最後に、ΔＶＦ（＝ＶＦ１−ＶＦ２）を求め、予め定めた上限値と下限値の間にΔＶＦが収まっているか否かにより熱抵抗の良否を判定している。
【０００５】
例えば、具体例として定格電流（ＩＦ）＝１０Ａ、逆電圧（ＶＲ）＝３５Ｖのダイオード素子について試験した結果を示す。上記ダイオード素子に対してサージ順電流（ＩＦＳＭ）＝１８０Ａ、微少電流（Ｉｍ１，Ｉｍ２）＝８０ｍＡ、順電流（Ｉｓ）＝２０Ａとした場合に、熱抵抗（ΔＶＦ）＝０〜１００ｍＶとなり、この値が下限値＜ΔＶＦ＜上限値の範囲内にあるか否かを判別し熱抵抗の良否を決めていた。
【発明が解決しようとする課題】
（１）従来は上記のような試験装置と方法によりサージ順電流試験、熱抵抗試験を行ない被試験素子に定格電流の数倍の電流をそれぞれの試験毎に通電するため、被試験素子に余分な負担を与え素子の寿命を低下させるおそれがあるとともに、特性試験自体を２度行なわなければならず、手数と時間を要していた。
（２）サージ順電流試験用の装置及び熱抵抗試験用の装置というように、類似の試験装置を別個に製作しなければならず、経済性に乏しかった。
【０００６】
【発明の目的】
本発明は、上記のような課題を解決するためになされたもので、サージ順電流試験と熱抵抗試験とを１つの装置を用いて同時に行ない被試験素子に余分な負担与えず、かつ、試験装置としても経済性に優れた半導体素子の特性試験方法を提供することを目的とするものである。
【０００７】
【課題を解決するための手段】
本発明の半導体素子の特性試験方法は、半導体素子に対して微小電流が通電せしめられる熱抵抗試験の第１の期間中に前記半導体素子の両端の電圧降下値を測定し、次いで、熱抵抗試験の第２の期間中に前記半導体素子に対して大電流を通電し、次いで、前記半導体素子に対して微小電流が再び通電せしめられる熱抵抗試験の第３の期間中に前記半導体素子の両端の電圧降下値を測定し、次いで、熱抵抗試験の第１の期間中に測定された電圧降下値と熱抵抗試験の第３の期間中に測定された電圧降下値とに基づいて前記半導体素子の熱抵抗特性の良否を判定するようにした半導体素子の特性試験方法において、熱抵抗試験の第２の期間中に測定された前記半導体素子の両端の電圧降下値に基づいて前記半導体素子のサージ順電流特性の良否を判定することを特徴とするものである。
【０００８】
【発明の実施の形態】
以下に、本発明の実施の形態を図を参照して詳細に説明する。
本発明の半導体素子の特性試験装置は、図１に示すようにサージ順電流試験回路１２と、熱抵抗試験回路１３とが共通の通電手段１４に含まれている。また、この通電手段１４から所定の電流が被試験素子、ここではダイオード素子ＤＵＴの両端に通電された時に、その時の電圧降下値を測定するための電圧測定判別回路１５を備えており、これらと上記のダイオード素子ＤＵＴとはケルビン法により接続されている。
【０００９】
次に、上記の特性試験装置を用いて試験電流Ｉが図２に示すタイミングで通電できるようにする。
なお、図２において、Ｉm1＝Ｉm2は微少電流であり、Ｉoはサージ順電流（ＩFSM）兼順電流（ＩS）であり、ここでＩoを便宜上、単一の試験順電流という。
次に、微少電流Ｉm1，Ｉm2及び単一の試験順電流Ｉoを図３に示したタイミングで通電した際に、その時の電圧降下値を図４に示したタイミングで測定し、サージ順電流試験の瞬時電圧降下値（ＭＶF）及び熱抵抗（ΔＶF）を判定する。
以下に、その測定手順を詳細に述べる。
【００１０】
（１）まず、微少電流（Ｉｍ１）を２ｍｓ通電し、微少電流（Ｉｍ１）の通電開始から１ｍｓ経過後のタイミングで電圧降下値（ＶＦ１）を測定する。
（２）次に、単一の試験順電流（Ｉｏ）を１０ｍｓ通電し、単一の試験順電流（Ｉｏ）の通電開始から５．５ｍｓ経過したところで、瞬時電圧降下値（ＭＶＦ）を測定する。
（３）次いで、Ｉｏの通電開始から１０ｍｓ経過した後に、Ｉｍ２を２ｍｓ通電し、Ｉｍ２の通電中に電圧降下値（ＶＦ２）を測定する。
（４）上記の結果から、瞬時電圧降下値ＭＶＦが、下限値＜ＭＶＦ＜上限値の範囲内にあるか否かによりサージ順電流試験の結果を判定する。一方、熱抵抗（ΔＶＦ）は、ΔＶＦ＝ＶＦ１−ＶＦ２により求め、予め設定した数値と比較し、良否の判定を行なう。
【００１１】
次に、具体例として定格電流（ＩF）＝１０Ａ、逆電圧（ＶR）＝３５Ｖのダイオード素子について試験した結果を示す。
なお、従来はサージ順電流（ＩFSM）＝１８０Ａ、微少電流（Ｉm1，Ｉm2）＝８０ｍＡ、順電流（Ｉｓ）＝２０Ａに設定したが、本発明装置を用いる場合は、単一の試験順電流Ｉo＝１８０Ａとなり、他は従来と同様である。
すなわち、本発明装置を用いて試験する場合には、ＩFSMとＩｓとが単一の試験順電流Ｉo＝１８０Ａとなる。この場合、ΔＶF＝１５〜４０ｍＶ（従来と同じ）、ＭＶF＝０〜４Ｖとなる。
【００１２】
ところで、従来のサージ順電流試験におけるサージ順電流ＩＦＳＭが本発明ではＩｏとなるが、その通電時間が６ｍｓであった。これに対して本発明装置を用いる場合には１０ｍｓと通電時間が長くなる。しかしながら、サージ順電流試験としては問題がなく、むしろ定格の数倍の電流を断続的に通電する従来の方法の方が素子に多大な悪影響を与える可能性があるということができる。本発明は、単一の試験順電流により試験をし、この点を改善したものである。一方、本発明の場合、熱抵抗試験でＩｓがＩｏとなり、Ｉｓ定格の数倍になるが、Ｉｓは素子接合部の温度上昇を目的として通電するもので、ここではそれほど問題となるものではない。
【００１３】
本発明では瞬時電圧降下値（ＭＶF）を測定することにより、素子の接合状態が容易に把握できる特徴を有する。
すなわち、予めＭＶFの上限値及び下限値を設定しておき、ＭＶF＞上限値及びＭＶF＜下限値の場合には不良品とするような判定が可能となる。
【００１４】
【発明の効果】
以上のように、本発明によればサージ順電流試験回路と、熱抵抗試験回路とが共通の通電手段に含まれ、断続的に試験電流を通電することなく、単一の試験順電流によりサージ順電流試験と熱抵抗試験とができるようにしたので概略次のような効果がある。
▲１▼サージ順電流試験、熱抵抗試験とも被試験素子に定格電流の数倍の電流をそれぞれの試験毎に通電することがないので、該素子に余分な負担を与え寿命を低下させるおそれがない。また、特性試験を２度行なう必要がなく、従ってその手数と時間を節約できる。
▲２▼類似の試験装置を別個に製作しなくても良く、経済性に富む。
▲３▼サージ順電流試験で単一の試験順電流Ｉoを通電中に瞬時電圧降下値ＭＶFを測定することにより素子の接合部の状態が容易に把握できる。
【図面の簡単な説明】
【図１】本発明の特性試験装置のブロック図である。
【図２】本発明の特性試験装置を用いて単一の試験電流を通電する場合の概念的な説明のためのタイミングチャートである。
【図３】本発明の特性試験装置を用いて単一の試験電流を通電する場合の具体的な説明のためのタイミングチャートである。
【図４】上記図３の通電中に電圧降下値を測定するためのタイミングチャートである。
【図５】サージ順電流試験を行なう場合の従来の特性試験装置のブロック図である。
【図６】熱抵抗試験を行なう場合の従来の特性試験装置のブロック図である。
【図７】従来のサージ順電流試験を行なう場合に通電する方形波のタイミングチャートである。
【図８】従来のサージ順電流試験を行なう場合に通電する正弦波のタイミングチャートである。
【図９】従来の熱抵抗試験を行なう場合に順電流を通電する場合のタイミングチャートである。
【図１０】上記図９の通電中に電圧降下値を測定するためのタイミングチャートである。
【符号の説明】
１２ サージ順電流試験回路
１３ 熱抵抗試験回路
１４ 通電手段
１５ 電圧測定判別回路
Ｉo 単一の試験順電流
ＭＶF 瞬時電圧降下値
ＶF1 電圧降下値
ＶF2 電圧降下値
Ｉm1 微少電流
Ｉm2 微少電流
ＤＵＴ ダイオード素子（被試験素子）
【産業上の利用分野】
本発明は半導体素子、特にダイオードの特性試験方法に関するものである。
【０００２】
【従来の技術】
ダイオードの特性試験のうち、サージ順電流試験、熱抵抗試験があるが、従来これらの試験はそれぞれ別の装置を用いて別個の方法により行なわれていた。
図５はサージ順電流試験装置の概略を示す図であるが、その装置を用いた試験方法は次のようにして行なわれていた。
すなわち、被試験素子（ダイオード）１の両端にサージ順電流試験回路２から決められた定格の数倍のサージ電流（ＩFSM）、例えばＩFSM＝３０〜２５０Ａ程度の電流を通電して被試験素子１の両端電圧を測定するという試験を行なっている。
なお、上記サージ順電流を通電する際の電流波形は、例えば図７に示すように６ｍｓ程度の方形波あるいは図８に示す１０ｍｓ程度の正弦波である。これらの波形の電流を通電することによって被試験素子１の定格最高接合温度を越えることになるが、素子の寿命期間中許容できる程度の順電流である。
【０００３】
一方、熱抵抗試験（ΔＶF）は、図６に示すような試験装置と方法で行なっている。
すなわち、被試験素子１に熱抵抗試験回路３と熱抵抗判定回路４を接続し、該熱抵抗試験回路３からケルビン法により被試験素子１に所定の電流を通電するとともに、熱抵抗判定回路４によりΔＶF電圧を測定するようにしている。
例えば図９に示すようなタイミングで順電流Ｉｓを通電し、図１０に示すように、その時の電圧降下ＶF1，ＶF2を測定し、その結果から熱抵抗特性の良否を判別するようにしている。この時の試験手順をさらに詳細に述べると次のようになる。
【０００４】
（１）まず、図９に示すように微少電流Ｉｍ１を２ｍｓ通電し、図１０に示すようにその時の電圧降下値ＶＦ１を測定する。
（２）次に、微少電流Ｉｍ１の通電開始から２ｍｓ経過した後に、順電流Ｉｓを１０ｍｓ通電し、素子接合部の温度を上昇させる。
（３）次に、順電流Ｉｓの通電開始から１０ｍｓ経過した後に、図９に示すように再び微少電流Ｉｍ２を２ｍｓ通電し、図１０に示すように、通電中に電圧降下値ＶＦ２を測定する。
（４）最後に、ΔＶＦ（＝ＶＦ１−ＶＦ２）を求め、予め定めた上限値と下限値の間にΔＶＦが収まっているか否かにより熱抵抗の良否を判定している。
【０００５】
例えば、具体例として定格電流（ＩＦ）＝１０Ａ、逆電圧（ＶＲ）＝３５Ｖのダイオード素子について試験した結果を示す。上記ダイオード素子に対してサージ順電流（ＩＦＳＭ）＝１８０Ａ、微少電流（Ｉｍ１，Ｉｍ２）＝８０ｍＡ、順電流（Ｉｓ）＝２０Ａとした場合に、熱抵抗（ΔＶＦ）＝０〜１００ｍＶとなり、この値が下限値＜ΔＶＦ＜上限値の範囲内にあるか否かを判別し熱抵抗の良否を決めていた。
【発明が解決しようとする課題】
（１）従来は上記のような試験装置と方法によりサージ順電流試験、熱抵抗試験を行ない被試験素子に定格電流の数倍の電流をそれぞれの試験毎に通電するため、被試験素子に余分な負担を与え素子の寿命を低下させるおそれがあるとともに、特性試験自体を２度行なわなければならず、手数と時間を要していた。
（２）サージ順電流試験用の装置及び熱抵抗試験用の装置というように、類似の試験装置を別個に製作しなければならず、経済性に乏しかった。
【０００６】
【発明の目的】
本発明は、上記のような課題を解決するためになされたもので、サージ順電流試験と熱抵抗試験とを１つの装置を用いて同時に行ない被試験素子に余分な負担与えず、かつ、試験装置としても経済性に優れた半導体素子の特性試験方法を提供することを目的とするものである。
【０００７】
【課題を解決するための手段】
本発明の半導体素子の特性試験方法は、半導体素子に対して微小電流が通電せしめられる熱抵抗試験の第１の期間中に前記半導体素子の両端の電圧降下値を測定し、次いで、熱抵抗試験の第２の期間中に前記半導体素子に対して大電流を通電し、次いで、前記半導体素子に対して微小電流が再び通電せしめられる熱抵抗試験の第３の期間中に前記半導体素子の両端の電圧降下値を測定し、次いで、熱抵抗試験の第１の期間中に測定された電圧降下値と熱抵抗試験の第３の期間中に測定された電圧降下値とに基づいて前記半導体素子の熱抵抗特性の良否を判定するようにした半導体素子の特性試験方法において、熱抵抗試験の第２の期間中に測定された前記半導体素子の両端の電圧降下値に基づいて前記半導体素子のサージ順電流特性の良否を判定することを特徴とするものである。
【０００８】
【発明の実施の形態】
以下に、本発明の実施の形態を図を参照して詳細に説明する。
本発明の半導体素子の特性試験装置は、図１に示すようにサージ順電流試験回路１２と、熱抵抗試験回路１３とが共通の通電手段１４に含まれている。また、この通電手段１４から所定の電流が被試験素子、ここではダイオード素子ＤＵＴの両端に通電された時に、その時の電圧降下値を測定するための電圧測定判別回路１５を備えており、これらと上記のダイオード素子ＤＵＴとはケルビン法により接続されている。
【０００９】
次に、上記の特性試験装置を用いて試験電流Ｉが図２に示すタイミングで通電できるようにする。
なお、図２において、Ｉm1＝Ｉm2は微少電流であり、Ｉoはサージ順電流（ＩFSM）兼順電流（ＩS）であり、ここでＩoを便宜上、単一の試験順電流という。
次に、微少電流Ｉm1，Ｉm2及び単一の試験順電流Ｉoを図３に示したタイミングで通電した際に、その時の電圧降下値を図４に示したタイミングで測定し、サージ順電流試験の瞬時電圧降下値（ＭＶF）及び熱抵抗（ΔＶF）を判定する。
以下に、その測定手順を詳細に述べる。
【００１０】
（１）まず、微少電流（Ｉｍ１）を２ｍｓ通電し、微少電流（Ｉｍ１）の通電開始から１ｍｓ経過後のタイミングで電圧降下値（ＶＦ１）を測定する。
（２）次に、単一の試験順電流（Ｉｏ）を１０ｍｓ通電し、単一の試験順電流（Ｉｏ）の通電開始から５．５ｍｓ経過したところで、瞬時電圧降下値（ＭＶＦ）を測定する。
（３）次いで、Ｉｏの通電開始から１０ｍｓ経過した後に、Ｉｍ２を２ｍｓ通電し、Ｉｍ２の通電中に電圧降下値（ＶＦ２）を測定する。
（４）上記の結果から、瞬時電圧降下値ＭＶＦが、下限値＜ＭＶＦ＜上限値の範囲内にあるか否かによりサージ順電流試験の結果を判定する。一方、熱抵抗（ΔＶＦ）は、ΔＶＦ＝ＶＦ１−ＶＦ２により求め、予め設定した数値と比較し、良否の判定を行なう。
【００１１】
次に、具体例として定格電流（ＩF）＝１０Ａ、逆電圧（ＶR）＝３５Ｖのダイオード素子について試験した結果を示す。
なお、従来はサージ順電流（ＩFSM）＝１８０Ａ、微少電流（Ｉm1，Ｉm2）＝８０ｍＡ、順電流（Ｉｓ）＝２０Ａに設定したが、本発明装置を用いる場合は、単一の試験順電流Ｉo＝１８０Ａとなり、他は従来と同様である。
すなわち、本発明装置を用いて試験する場合には、ＩFSMとＩｓとが単一の試験順電流Ｉo＝１８０Ａとなる。この場合、ΔＶF＝１５〜４０ｍＶ（従来と同じ）、ＭＶF＝０〜４Ｖとなる。
【００１２】
ところで、従来のサージ順電流試験におけるサージ順電流ＩＦＳＭが本発明ではＩｏとなるが、その通電時間が６ｍｓであった。これに対して本発明装置を用いる場合には１０ｍｓと通電時間が長くなる。しかしながら、サージ順電流試験としては問題がなく、むしろ定格の数倍の電流を断続的に通電する従来の方法の方が素子に多大な悪影響を与える可能性があるということができる。本発明は、単一の試験順電流により試験をし、この点を改善したものである。一方、本発明の場合、熱抵抗試験でＩｓがＩｏとなり、Ｉｓ定格の数倍になるが、Ｉｓは素子接合部の温度上昇を目的として通電するもので、ここではそれほど問題となるものではない。
【００１３】
本発明では瞬時電圧降下値（ＭＶF）を測定することにより、素子の接合状態が容易に把握できる特徴を有する。
すなわち、予めＭＶFの上限値及び下限値を設定しておき、ＭＶF＞上限値及びＭＶF＜下限値の場合には不良品とするような判定が可能となる。
【００１４】
【発明の効果】
以上のように、本発明によればサージ順電流試験回路と、熱抵抗試験回路とが共通の通電手段に含まれ、断続的に試験電流を通電することなく、単一の試験順電流によりサージ順電流試験と熱抵抗試験とができるようにしたので概略次のような効果がある。
▲１▼サージ順電流試験、熱抵抗試験とも被試験素子に定格電流の数倍の電流をそれぞれの試験毎に通電することがないので、該素子に余分な負担を与え寿命を低下させるおそれがない。また、特性試験を２度行なう必要がなく、従ってその手数と時間を節約できる。
▲２▼類似の試験装置を別個に製作しなくても良く、経済性に富む。
▲３▼サージ順電流試験で単一の試験順電流Ｉoを通電中に瞬時電圧降下値ＭＶFを測定することにより素子の接合部の状態が容易に把握できる。
【図面の簡単な説明】
【図１】本発明の特性試験装置のブロック図である。
【図２】本発明の特性試験装置を用いて単一の試験電流を通電する場合の概念的な説明のためのタイミングチャートである。
【図３】本発明の特性試験装置を用いて単一の試験電流を通電する場合の具体的な説明のためのタイミングチャートである。
【図４】上記図３の通電中に電圧降下値を測定するためのタイミングチャートである。
【図５】サージ順電流試験を行なう場合の従来の特性試験装置のブロック図である。
【図６】熱抵抗試験を行なう場合の従来の特性試験装置のブロック図である。
【図７】従来のサージ順電流試験を行なう場合に通電する方形波のタイミングチャートである。
【図８】従来のサージ順電流試験を行なう場合に通電する正弦波のタイミングチャートである。
【図９】従来の熱抵抗試験を行なう場合に順電流を通電する場合のタイミングチャートである。
【図１０】上記図９の通電中に電圧降下値を測定するためのタイミングチャートである。
【符号の説明】
１２ サージ順電流試験回路
１３ 熱抵抗試験回路
１４ 通電手段
１５ 電圧測定判別回路
Ｉo 単一の試験順電流
ＭＶF 瞬時電圧降下値
ＶF1 電圧降下値
ＶF2 電圧降下値
Ｉm1 微少電流
Ｉm2 微少電流
ＤＵＴ ダイオード素子（被試験素子）
Claims (1)
- 半導体素子に対して微小電流が通電せしめられる熱抵抗試験の第１の期間中に前記半導体素子の両端の電圧降下値を測定し、次いで、熱抵抗試験の第２の期間中に前記半導体素子に対して大電流を通電し、次いで、前記半導体素子に対して微小電流が再び通電せしめられる熱抵抗試験の第３の期間中に前記半導体素子の両端の電圧降下値を測定し、次いで、熱抵抗試験の第１の期間中に測定された電圧降下値と熱抵抗試験の第３の期間中に測定された電圧降下値とに基づいて前記半導体素子の熱抵抗特性の良否を判定するようにした半導体素子の特性試験方法において、熱抵抗試験の第２の期間中に測定された前記半導体素子の両端の電圧降下値に基づいて前記半導体素子のサージ順電流特性の良否を判定することを特徴とする半導体素子の特性試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07459597A JP3717270B2 (ja) | 1997-03-11 | 1997-03-11 | 半導体素子の特性試験方法及びその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07459597A JP3717270B2 (ja) | 1997-03-11 | 1997-03-11 | 半導体素子の特性試験方法及びその装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10253698A JPH10253698A (ja) | 1998-09-25 |
| JP3717270B2 true JP3717270B2 (ja) | 2005-11-16 |
Family
ID=13551672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07459597A Expired - Fee Related JP3717270B2 (ja) | 1997-03-11 | 1997-03-11 | 半導体素子の特性試験方法及びその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3717270B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG98434A1 (en) * | 2000-12-07 | 2003-09-19 | Cher Ming Tan | Characterization system for power rectifiers |
| JP5267053B2 (ja) * | 2008-10-31 | 2013-08-21 | 富士電機株式会社 | 半導体試験装置 |
-
1997
- 1997-03-11 JP JP07459597A patent/JP3717270B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10253698A (ja) | 1998-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1326085A2 (en) | Apparatus for inspecting electric component for inverter circuit | |
| WO1983002005A1 (en) | Automotive battery test apparatus | |
| JP3108455B2 (ja) | ブレークダウン電圧の測定方法 | |
| JPH1023795A (ja) | モータのインバータ駆動制御装置における異常診断方法 | |
| US5740600A (en) | Electric motor stator winding bonding apparatus and method therefore | |
| US3659199A (en) | Rectifier test method | |
| JP3717270B2 (ja) | 半導体素子の特性試験方法及びその装置 | |
| US5455506A (en) | Method and portable testing apparatus for safely testing an autotransformer for power distribution lines | |
| JPH0285772A (ja) | 半導体素子の検査方法及び装置 | |
| US5502390A (en) | Adiabatic conductor analyzer method and system | |
| JP2017219352A (ja) | 絶縁検査用電源装置 | |
| JP2865559B2 (ja) | トランジスタの検査方法 | |
| JP2985895B2 (ja) | 半導体装置の試験方法 | |
| JP2730504B2 (ja) | 試験用プローブピンの接触不良判断方法およびインサーキットテスタ | |
| JPH09101338A (ja) | コンセントの配線検査装置 | |
| KR100213708B1 (ko) | 스테이터의 서지 전류 응답 특성 검사 장치 | |
| JP4040741B2 (ja) | 集積回路の端子浮き検査方法および回路基板検査装置 | |
| JPS6280567A (ja) | 電力変換素子の劣化診断方法 | |
| CN219776935U (zh) | 一种ptc阻温测试装置 | |
| JP2000121692A (ja) | 半導体素子の試験装置 | |
| JPH08262100A (ja) | 半導体素子の特性検査方法 | |
| JPS63195580A (ja) | 半導体素子の試験方法 | |
| JP2002250752A (ja) | 素子のサージ電流耐量を測定する測定方法およびその測定を行う装置 | |
| JPH01235842A (ja) | 超電導体の欠陥検査方法及び装置 | |
| JPH0687640B2 (ja) | 直流機電機子巻線の層間絶縁検証方法および装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040302 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050608 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050623 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050623 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050830 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050830 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080909 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110909 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |