KR102277218B1 - 웨이퍼 레벨에서의 정확하고 저비용의 전압 측정을 위한 전류 조정 - Google Patents

Abstract

반도체 장치의 정확한 고전류 파라미터 테스트를 위한 테스트 시스템 및 테스트 기술이 제공된다. 동작시, 테스트 시스템은 반도체 장치로 전류를 공급하고 장치 상의 전압을 측정한다. 테스트 시스템은 고전류 반도체 장치에 대한 ON 저항을 연산하기 위해 측정된 전압을 이용할 수 있다. 하나의 기술에서, 다수의 포스 바늘은 동일한 패드에 접촉하는 하나 이상의 감지 바늘에 거의 동일한 저항을 갖는 경로를 제공하는 위치에 패드를 접촉시킨다. 또다른 기술에서, 피시험 장치의 패드에서의 전압이 장치의 ON 저항을 나타내고 포스 바늘의 접촉 저항과 독립적이 되도록 포스 바늘을 통과하는 전류 흐름이 조정된다. 또다른 기술은 포스 바늘의 접촉 저항이 임계치를 초과할 때 경고 표시를 생성하는 것을 수반한다.

Description

웨이퍼 레벨에서의 정확하고 저비용의 전압 측정을 위한 전류 조정{CURRENT REGULATION FOR ACCURATE AND LOW­COST VOLTAGE MEASUREMENTS AT THE WAFER LEVEL}

본 발명은 전압 측정에 관한 것으로, 특히 웨이퍼 레벨에서의 정확하고 저비용의 전압 측정을 위한 전류 조정에 관한 것이다.

반도체 장치를 제조하는 동안 반도체 장치를 테스트하기 위해 자동 테스트 장비(ATE)(일반적으로 "테스터"라고 함)가 사용된다. 기능 테스트는 일반적으로 피시험장치(DUT)로의 전기 신호를 인가하고 특정한 포인트에서의 DUT의 출력 응답을 측정함으로써 설정함으로써 수행된다.

본 출원인은 각각 피시험장치(DUT)의 패드에 접촉하는 복수의 프로브 바늘의 각각을 통과하는 전류 흐름을 조정하는 것이 파라미터 측정(parameteric measurement)에서의 정확도 증가 및/또는 테스트 비용 감소를 가져온다는 것을 인식 및 이해한다. 파워 MOSFET 또는 파워 MOSFET을 포함하는 장치들과 같은 일부 현대 반도체 장치는 대전류(high current)를 전달하도록 구성되고, 낮은 ON 저항을 가질 수 있디, 이러한 장치들에 대한 테스트는 ON 저항 측정을 포함할 수 있다. ON 저항은 대전류가 흐르는 동안의 전압 측정으로부터 판정될 수 있다. 이 전류는 DUT의 패드에 접촉하는 다중 프로브 바늘("포스 바늘")로 공급될 수 있다. 전압은 하나 이상의 감지 바늘에서 측정될 수 있다. 미리정해진 관계식을 달성하기 위해 포스 바늘을 통과하는 전류를 조정하는 것은 이루어진 측정의 정확도를 증가시키고 과전류 상태에 의한 포스 바늘에 대한 손상 위험을 감소시킬 수 있다.

하나의 양태에서, 본 발명은 반도체 장치 테스트 방법에 관한 것이다. 본 방법은 복수의 프로브 바늘로 반도체장치의 패드와 접촉하는 단계를 포함한다. 상기 복수의 프로브 바늘은 복수의 제1 바늘과 적어도 하나의 제2 바늘을 포함한다. 본 방법은 또한 상기 복수의 제1 바늘을 통해 전류를 공급하는 단계를 포함하고, 여기서 전류를 공급하는 단계는 상기 복수의 제1 바늘을 통과하는 전류를 미리정해진 관계식으로 조정하는 단계를 포함한다. 본 방법은 또한 적어도 하나의 제2 바늘에서 전압을 측정하는 단계를 포함한다.

또다른 양태에서, 본 발명은 고전류 장치를 테스트하기 위해 테스트 시스템에 연결하도록 구성된 장치 인터페이스 보드에 관한 것이다. 상기 장치 인터페이스 보드는 프로브 카드에 연결하도록 배치된 복수의 연결 포인트를 포함하고, 상기 복수의 연결 포인트는 복수의 제1 연결 포인트와 적어도 하나의 제2 연결 포인트를 포함한다. 상기 장치 인터페이스 보드는 또한 전류 조정기를 더 포함하고, 상기 전류 조정기는 상기 복수의 제1 연결 포인트에 결합되고 상기 복수의 제1 연결 포인트의 각각을 통과하는 전류 흐름을 조정하도록 구성된 복수의 출력을 포함한다. 상기 장치 인터페이스 보드는 또한 상기 적어도 하나의 제2 연결 포인트를 테스트 시스템 상의 측정 포인트로 결합하기 위해 배치된 통전 경로를 포함한다.

또다른 양태에서, 본 발명은 패드를 구비하는 반도체장치를 테스트하는 테스트 시스템에 관한 것이다. 상기 테스트 시스템은 상기 패드에 접촉하도록 배치된 팁들을 구비하는 복수의 바늘을 구비하는 프로브 카드를 포함하고, 상기 복수의 바늘은 복수의 제1 바늘과 적어도 하나의 제2 바늘을 포함한다. 상기 테스트 시스템은 또한 상기 복수의 제1 바늘에 결합되고 상기 복수의 제1 바늘을 통과하는 전류를 균일화(equalize) 하도록 구성되는 적어도 하나의 전류 조정기를 포함한다. 상기 테스트 시스템은 또한 상기 적어도 하나의 제2 바늘에 결합된 적어도 하나의 전압 감지 회로를 포함한다.

상기는 본 발명의 비제한적인 요약이며, 이는 첨부된 청구범위에 의해서만 한정된다.

첨부된 도면은 축척으로 도시되는 것으로 의도되지 않는다. 도면에서, 다양한 도면에 도시된 각각의 동일한 또는 거의 동일한 컴포넌트는 유사한 번호로 표시된다. 명료성을 위해, 모든 컴포넌트가 모든 도면에서 라벨링되지 않을 수 있다.
도 1은 DUT의 웨이퍼 레벨 테스트를 하도록 구성된 테스트 시스템의 개략도이다.
도 2는 DUT의 웨이퍼 레벨 테스트의 제1 실시예에 따른 반도체 장치의 패드에 접촉하는 프로브 카드 및 프로브 바늘의 개략적인 윤곽도이다.
도 3은 DUT의 웨이퍼 레벨 테스트의 제1 실시예에 따른 DUT의 패드에 접촉하는 프로브 바늘 및 웨이퍼 상의 DUT의 탑뷰의 개략도이다.
도 4는 DUT의 웨이퍼 레벨 테스트의 제2 실시예에 따른 DUT의 패드에 접촉하는 프로브 바늘 및 웨이퍼 상의 DUT의 탑뷰의 개략도이다.
도 5는 DUT의 웨이퍼 레벨 테스트의 실시예에 따른 복수의 포스 바늘(force needle)을 통과하는 전류를 조정하기 위한 회로의 기능적 블록도이다.
도 6은 DUT의 웨이퍼 레벨 테스트의 실시예에 따른 전류를 조정하기 위한 회로의 개략도이다.
도 7은 DUT의 웨이퍼 레벨 테스트의 제2 실시예에 따른 반도체 장치의 패드에 접촉하는 프로브 카드 및 프로브 바늘의 개략적인 윤곽도이다.
상기는 본 발명의 비제한적인 요약이고, 이는 첨부된 청구범위에 의해 정의된다.

본 출원인은 각각 피시험장치(DUT)의 패드에 접촉하는 복수의 프로브 바늘의 각각을 통과하는 전류 흐름을 조정하는 것이 파라미터 측정(parametric measurement)에서의 정확도 증가 및/또는 테스트 비용 감소를 가져온다는 것을 인식 및 이해한다. 파워 MOSFET 또는 파워 MOSFET을 포함하는 장치들과 같은 일부 현대 반도체 장치는 고전류(high current)를 전달하도록 설계되고, 낮은 ON 저항을 가질 수 있다. 이러한 장치들에 대한 테스트는 ON 저항 측정을 포함할 수 있다. ON 저항은 고전류가 흐르는 동안의 전압 측정으로부터 판정될 수 있다. 이 전류는 DUT의 패드에 접촉하는 다수의 프로브 바늘("포스 바늘")로 공급될 수 있다. 전압은 하나 이상의 감지 바늘에서 측정될 수 있다. 미리정해진 관계식을 달성하기 위해 포스 바늘을 통과하는 전류를 조정하는 것은 이루어진 측정의 정확도를 증가시키고 과전류 상태에 의한 포스 바늘에 대한 손상 위험을 감소시킬 수 있다.

일부 실시예에서, 그 미리정해진 관계식은 MOSFET의 소스 패드와 같은 피시험 장치의 동일한 패드에 접촉하는 포스 바늘을 통과하는 전류를 균일하게 하도록 할 수 있다. 다른 실시예에서, 미리정해진 관계식은 분포에 기초한 미리정해진 비율 또는 기타 비율일 수 있고, 여기서 모든 전류가 같은 것은 아니다. 이러한 조정은 대전류 장치의 ON 저항을 테스트하기에 적합할 것 같은 높은 총 전류를 제공함으로써 이루어질 수 있다. 그 총 전류는 그런다음 패드에 접촉하는 포스 바늘의 수에 대응하는 수의 경로 전체에서 분산될 수 있다. 각각의 경로를 통과하는 전류는 프로브 바늘에 손상을 가져올 레벨 이하로 제한될 수 있다.

특정 동작의 원리에 의해 제한되지 않지만, 본 출원인은 패드가 분산된 저항을 가질 수 있다고 믿는다. 분산된 저항의 결과로서, 패드 전체의 전압은 상이한 위치에서 상이할 수 있다. 이들 차이는 포스 바늘 중 상이한 바늘들이 패드에 접촉하는 위치에서 상이한 전압을 허용할 수 있다. 감지 바늘에서의 측정은 각각의 포스 바늘에서의 전압의 평균화를 반영한다. 각각의 포스 바늘에서의 전압이 그 포스 바늘을 통과하는 전류 흐름에 종속될 수 있기 때문에, 포스 바늘을 통과하는 전류 흐름에서의 변화는 평균의 정확도에서 그에 대응하는 감소를 가져오며 평균화되는 전압들에서의 변화를 가져온다.

접촉 저항에서의 변화는 프로브 바늘 각각에 의해 공급되는 전류에서의 대응하는 변화를 생성할 수 있다. 이들 변화는 그런 다음 감지 바늘에서 측정된 평균 전압에서의 변화 및 포스 바늘에서의 전압에서의 변화를 생성할 수 있다. 본 출원인은, 미리정해진 관계식을 달성하기 위해 포스 바늘을 통과하는 전류를 조정하는 것에 의한 포스 바늘에서의 전압 변화의 크기가 더 적다는 것을 더 인식하고 이해하였다. 전류에서의 변화가 더 적으면 감지 바늘에서의 측정된 평균 전압에서의 변화가 대응하여 감소되도록 한다. 측정된 전압의 변화에서의 이러한 감소는 포스 바늘의 접촉 저항에서의 변화에 관계없이 발생할 수 있다.

일부 실시예에서, 각각의 포스 바늘의 접촉 저항이 판정될 수 있다. 이러한 판정은 예를 들면 복수의 포스 바늘을 통과하는 전류를 조정하는 조정 회로(regulation circuit)의 동작 포인트를 설정하기 위해 필요한 제어 신호의 크기를 평가함으로써 이루어질 수 있다. 미리정해진 범위 밖에 있는 제어 신호는, 그 범위가 다른 포스 바늘에 결합된 조정 회로를 위한 제어 신호의 값들에 기초하여 절대적인 범위인지 또는 상대적인 범위인지에 관계없이, 그 포스 바늘에 대한 접촉 저항이 범위 밖에 있다는 것을 나타낼 수 있다.

접촉 저항이 어떻게 판정되는지에 관계없이, 접촉 저항이 미리정해진 레벨을 초과할 때, 경고가 트리거될 수 있다. 경고에 응답하여, 교정(corrective) 액션이 취해질 수 있다. 그 교정 액션은 예를 들면 임계치 이상의 접촉 저항의 원인이 될 수 있는 오염물질을 제거하기 위해 프로브 팁을 클리닝하는 것을 포함할 수 있다. 대안으로 또는 추가하여, 교정 액션은 높은 접촉 저항을 가지고 바늘에 제공되고 있는 전류를 감소 또는 차단하는 것을 포함할 수 있다. 추가적인 대안으로서, 교정 액션은, 낮은 접촉 저항을 가지고 다른 포스 바늘을 통과하는 전류가 손상을 일으킬 수 있는 레벨로 증가하지 않도록 전류를 패드로 공급하는 다수의 포스 바늘을 통과하는 합산 전류 흐름을 감소 또는 제한하는 것을 포함할 수 있다. 이러한 방식으로 바늘의 손상의 발생 가능성을 감소시키는 것은 프로브 카드를 수리 또는 교체하는 높은 비용이 방지될 수 있기 때문에 테스트의 총 비용을 감소시킬 수 있다. 이러한 복구가 이루어지고 있는 동안의 생산 손실 또한 방지될 수 있다.

일부 실시예에 따르면, 보다 정확한 파라미터 측정이 테스트 시스템을 이용하여 달성될 수 있다. 테스트 시스템은 웨이퍼 레벨에서 장치를 파라미터 테스트할 수 있는 하드웨어 및 회로를 포함할 수 있다. 피시험장치는 고전류 장치일 수 있다. 본원에서, 파워 MOSFET이 고전류 장치의 예시로서 사용된다. 테스트 시스템은 ON 저항의 파라미터 테스트를 수행할 수 있다.

테스트 시스템은 파라미터 측정을 수행하기 위해 테스터가 DUT와 접촉하도록 하는 컴포넌트를 포함할 수 있다. 테스터와 MOSFET 사이의 접촉이 임의의 적절한 방식으로 이루어질 수 있다. 예를 들면, 포스 및 감지 바늘이 DUT에 접촉하도록 웨이퍼 프로버가 테스터에 부착된 프로브 카드에 대해 DUT의 웨이퍼를 가압하도록 사용될 수 있다. 웨이퍼 프로버는 웨이퍼를 유지하는 척을 포함할 수 있다.

바늘들이 MOSFET의 소스 패드와 같은 도전성 패드와 접촉하게 되면, 테스터는 테스트 프로세스를 시작할 수 있다. 임의의 적절한 종래 테스트 회로를 이용하여 구현될 수 있는 테스터는 MOSFET 또는 기타 DUT를 턴온하기 위해 전류 또는 전압을 공급하는 회로를 가질 수 있다. 다른 회로가 장치가 켜져있는 동안 장치를 통과하여 흐르는 전류를 공급할 수 있다. 일부 실시예에서, 예를 들면, 테스터는 10A를 초과하는 전류를 공급하기 위해 사용되는 포스 바늘에 결합되는 전류 원을 포함한다. 일부 실시예에서, 포스 및 감지 바늘 각각은 7A까지와 같은 높은 전류 커패시티를 가지도록 제조될 수 있다. 전류는 임의의 적절한 경로를 통해 테스트 시스템을 통과하여 흐를 수 있다. 예를 들면, 테스터는 전류가 척을 통과하고, MOSFET의 드레인을 통과하고, 포스 바늘을 통과하고, 테스터 회로를 통과해 흐를 수 있도록 하기 위해 웨이퍼 프로버 내의 척에 연결될 수 있다.

테스터는 그런다음 소스-드레인 전압과 같은 MOSFET의 다양한 속성을 측정할 수 있다. 일부 실시예에서, 테스터는 MOSFET이 켜져있는 동안 감지 바늘이 소스 패드에 접촉하는 포인트와 MOSFET의 드레인 사이의 전압을 감지하기 위해 감지 바늘에 결합되는 전압 감지 회로를 포함한다. 일부 실시예에서, MOSFET의 드레인은 소스 패드에 접촉하는 프로브 바늘들 사이에서의 전압을 측정하면서 척이 MOSFET의드레인-소스 전압의 측정을 제공하도록 웨이퍼를 전달하는 척에 전기적으로 연결된다. 임의의 적절한 전압 감지 회로가 사용될 수 있다. 기타 실시예에서, 테스터는 하나 이상의 감지 바늘에 결합되는 전압 감지 회로를 포함한다. 이 경우, 전압 감지 회로는 감지 바늘이 연결되는 노드와 척 사이에서의 복합 전압(composite voltage)을 측정한다. 감지 바늘은 임의의 적절한 방식으로 이 노드에 연결될 수 있다. 예를 들면, 감지 바늘은 같은 값의(equal-value) 레지스터를 통해 노드에 연결될 수 있다.

ON 저항을 연산하기 위해, 일부 실시예에서, 테스터는 소스 패드와 드레인 사이에서 측정된 전압과 MOSFET에 공급된 전류에 기초하여 ON 저항을 연산하는 전압 감지 회로에 결합되는 프로세서를 포함할 수 있다. ON 저항이 연산된 후, 측정이 임의의 목적으로 사용될 수 있다. 예를 들면, 연산된 ON 저항은, 웨이퍼 다이싱 및 장치 패키징, 또는 ON 저항이 규격을 충족하지 않을 경우 장치의 폐기를 하는 것과 같은 제조 프로세스에서의 후속하는 단계 또는 단계들을 선택하도록 사용될 수 있다.

테스터 시스템은 상술한 바와 같이 테스트 패드에 접촉하는 다수의 바늘들 사이에서의 저항의 변화에 의해 발생될 수 있는 전체 측정에서의 변화를 감소시기키 위해 바늘들을 배치하는 프로브 카드를 포함할 수 있다. 프로브 카드는, 바늘들이 DUT의 패드에 접촉할 때 거의 동일한 저항을 가지는(equi-resistant) 경로를 생성하도록 포스 바늘 및 하나 이상의 감지 바늘들을 위치시킬 수 있다. 일부 실시예에서, 포스 바늘 및 하나의 감지 바늘은 포스 바늘의 팁이 감지 바늘의 팁 주위에서 중심을 두고 있는 원의 아크를 따라서 배열되도록 프로브 카드 상에 배치될 수 있다. 이 기하학적 형태는 중심의 감지 바늘 팁으로부터 각각의 포스 바늘의 팁으로의 거의 동일한 거리의(equi-distant) 경로를 생성한다. 그럼에도 불구하고, 거의 동일한 거리의 경로를 생성하는 프로브 카드 상의 포스 및 감지 바늘의 임의의 적절한 기하학적 형태가 사용될 수 있다.

다른 실시예에서, 프로브 카드는 다수의 포스 및 다수의 감지 바늘을 가질 수 있다. 이 경우, 감지 바늘들은 포스 바늘들의 팁이 프로브 카드 상의 감지 바늘의 팁 주위에서 클러스터링되도록 함께 클러스터링될 수 있다. 대안으로 또는 추가로, 다수의 감지 바늘의 팁들이 프로브 카드 전체에 분포되어 있을 수 있고, 포스 바늘들의 팁들이 프로브 카드 상의 가장 근접한 감지 바늘 팁으로부터 거의 동일한 거리에 배치될 수 있다. 감지 바늘은 감지된 전압이 측정되는 측정 노드를 생성하기 위해 함께 연결될 수 있다. 감지 바늘들 사이의 연결이 프로브 카드, 테스터, 또는 프로브 카드를 테스터에 정합시키는 인터페이스 회로에서 있을 수 있다. 이러한 프로브 카드 상의 포스 및 감지 바늘들의 포지셔닝 역시 접촉 저항 변화를 감소시키고 전체 테스트 프로세스의 정확도를 개선하기 위해 포스 바늘과 가장 인접한 감지 바늘 사이에 거의 동일한 거리의 경로를 제공할 수 있다.

정확한 파라미터 측정을 수행하는 테스트 시스템이 웨이퍼 레벨 테스트를 위해 구성된 임의의 적절한 테스트 하드웨어를 이용하여 구현될 수 있다는 것이 이해되어야 한다.

이러한 테스트 시스템의 특정한 예가 도 1에 도시된다. 그러나, 도 1의 테스트 시스템은 예시이며 본 발명의 범위를 한정하지 않는다는 것에 유의해야 한다.

도 1은 파라미터 측정을 위한 전류 및 전압 신호를 포함하는 테스트 신호들을 생성 및 측정하는 테스터(110)를 포함하는 웨이퍼 레벨 테스트 시스템(100)을 도시한다. 본 예시에서, 테스터(110)는 DUT(180)로 전기 신호를 제공하고 DUT(180)에서 신호를 감지할 수 있다. 테스터(110)는 임의의 적절한 종래 테스트 회로를 이용하여 구현될 수 있다.

테스터(110)와 DUT(180) 사이의 전기 연결은 임의의 적절한 인터페이스 컴포넌트를 통해 이루어질 수 있다. 도 1의 실시예에서, 다수의 프로브 바늘(150)을 가진 프로브 카드(118)가 테스트 시스템에 결합된다. 프로브 바늘(150)은 DUT 상의 도전성 구조와 접촉하도록 위치된다. 프로브 카드(118)는 특정 DUT를 테스트하도록 구성될 수 있고, 상이한 프로브 카드가 상이한 DUT에 대해 사용될 수 있다. 따라서, 프로브 카드(118)는 테스터(110)에 착탈가능하게 부착될 수 있다. 부착 메커니즘은 종래 기술에 공지된 것이고, 간략화를 위해 도시되지 않는다.

테스터(110)와 프로브 카드(118) 사이에 신호를 결합하기 위해, 하나 이상의 인터페이스 컴포넌트가 사용될 수 있다. 도시된 실시예에서, 장치 인터페이스 보드(DIB)(116)가 도시된다. DIB(116)는 하부 표면(124) 상에 접점을 가지고, 프로브 카드(118) 상의 대응하는 접점들과 연결하도록 배치된다. DIB(116)의 상부 표면(122)은 또한 패드를 포함할 수 있다. 상부 표면 상의 패드는 테스터 인터페이스(112) 상의 접점(114)들과 정렬하도록 배치될 수 있다. DIB(116)에 대해 내부에, 도전성 트레이스(120)가 하부 표면(124) 상의 패드로 상부 표면 상의 패드를 결합할 수 있다.

테스트 신호를 생성 또는 측정하는 테스터(110) 내의 회로가 접점(114)에 결합될 수 있다. 이러한 방식으로, 신호는 테스터(110)와 DIB(116) 사이, 그런 다음 DIB(116)와 프로브 카드(118) 사이를 통과할 수 있다. 이러한 방식으로 신호는 테스터(110)와 DUT(180)에 접촉하도록 설계된 바늘들 사이를 통과할 수 있다. 일부 실시예에서, 테스터(110)와 프로브 바늘(150) 사이의 경로는 패시브가 될 수 있다. 다른 실시예에서, 회로는 신호 조건을 관리하고 및/또는 테스터(110)가 조작을 위해 장치되지 않은 테스트 기능을 수행하기 위해 경로 내에 포함될 수 있다. 본원에 기술된 테스트 기능은 일부 실시예에서 테스터(110) 내의 회로에 의해 수행될 수 있는 반면, 다른 실시예에서, 이들 기능은 DIB(116) 상의 또는 임의의 기타 적절한 컴포넌트에 위치된 회로에 의해 수행될 수 있다.

DUT(180)는 본 예시에서 파워 MOSFET인 고전류 장치이거나 또는 그를 포함할 수 있다. 웨이퍼(160) 상에 DUT의 배열이 있을 수 있고, DUT 중 하나 이상이 동시에 테스트될 수 있다. DUT는 웨이퍼(160) 상의 공통 드레인 연결을 공유할 수 있다. 예시된 실시예에서, 공통 드레인은 웨이퍼의 하부 표면에 전기적으로 연결된다.

웨이퍼(160)는 진공 또는 기타 적절한 메커니즘을 이용하여 척(170)으로 유지될 수 있다. 척(170)의 상부 표면은 고도로 연마될 수 있고, 또는 그렇지 않으면 웨이퍼(160) 및 DUT의 공통 드레인으로의 매우 낮은 저항의 전기 연결을 하도록 구성될 수 있다. 일부 실시예에서, 척(170)은 웨이퍼(160)를 수용하기 위한 금 도금 표면(176)을 가질 수 있다.

테스터(110)는 임의의 적절한 방식으로 DUT(180)와 접촉할 수 있다. 도 1에서, 웨이퍼 프로버 내의 기계적 컴포넌트(도시되지 않음)는 웨이퍼(160)를 프로브 바늘들(150)로 가압하여 물리적 접촉을 하도록 한다. 바늘이 DUT와 접촉하게 될 때, 바늘들은 DUT(180)의 표면(182)을 스크러빙하여, 표면 산화와 같이 임의의 층들을 통과하고 DUT의 표면과 전기 접촉하도록 할 수 있다. 표면은 MOSFET의 소스 패드(182)와 같은 DUT의 통전 구조가 될 수 있다. 기타 목적을 위해 다른 표면에 대해 접촉이 이루어질 수 있다. 예를 들면, 하나 이상의 프로브 바늘이 MOSFET 상의 바이어스로 전압을 공급하기 위해 MOSFET의 게이트 패드에 대해 접촉할 수 있다. 따라서, 테스트 연결의 수와 목적은 본 발명에 있어서 중요한 것이 아니다.

테스터(110)는 DUT(180)를 턴온하기 위해 테스트 신호를 제공하는 회로를 가질 수 있다. 간략화를 위해, 이러한 테스트 신호는 명시적으로 도시되지 않지만, 이러한 테스트 신호는 종래 기술에 공지된 바와 같은 기술을 이용하여 생성될 수 있다. 추가로, 테스터(110)는 고전류 장치의 동작 전류와 같은 크기의 전류를 생성하는 회로를 가질 수 있다. 도 1에서, 전류원(172)이 10A를 초과하여 DUT(180)로 전류를 공급하기 위해 사용된다. 일부 실시예에서, 이러한 전류는 예를 들면 40A, 50A, 60A, 70A, 또는 그 이상까지가 될 수 있다.

프로브 바늘(150)의 각각은 7A까지와 같은 고전류 커패시티를 가지도록 제조될 수 있다. 각각의 전류 용량(current capacity)은 그럼에도 불구하고 DUT(180)를 테스트하기 위해 필요한 총 전류보다 적을 수 있다. 따라서, 일부 실시예에서, 총 전류는 DUT(180)의 동일 패드에 접촉하는 다수의 포스 바늘 사이에서 분할될 수 있다. 전류는 임의의 적절한 경로를 거쳐 테스트 시스템을 통과해 흐를 수 있다. 도 1에서, 예를 들면, 전류는 척(170)을 통과하고, DUT(180)를 통과하고, 바늘(150)을 통과하고 테스트 회로를 통과해서 흐를 수 있다.

테스터(110)는 그런 다음 DUT(180)의 다양한 파라미터들을 측정할 수 있다. ON 저항을 측정하기 위해, 파워 MOSFET의 드레인-소스 전압이 측정될 수 있다. 그 전압은 척 전압(chuck voltage)에 대한 소스 패드로서 측정될 수 있다. 임의의 적절한 전압 감지 회로가 이 측정을 수행하기 위해 사용될 수 있다.

ON 저항을 연산하기 위해, 일부 실시예에서, 테스터는 DUT(180)에 대해 공급되는 전류 및 감지된 전압(174)에 기초하여 ON 저항을 연산하는 프로세서(130)를 포함하거나 또는 그에 결합될 수 있다. ON 저항이 연산된 후에, 임의의 목적으로 측정치가 사용될 수 있다. 예를 들면, 연산된 ON 저항은 웨이퍼를 다이싱하고 장치를 패키징하거나 장치를 폐기하는 것과 같은 제조 프로세스 내의 후속하는 단계 또는 단계들을 선택하기 위해 사용될 수 있다.

도 2는 프로브 카드(118) 및 프로브 바늘들을 도시한다. 프로브 바늘(150)은 포스 바늘(152)과 하나 이상의 감지 바늘(154)을 포함한다. 포스 바늘은 전류를 제공하는 테스트 시스템 내의 회로로 직접 또는 간접적으로 연결될 수 있다. 감지 바늘은 파라미터를 측정하는 테스트 시스템 내의 회로로 직접 또는 간접적으로 연결될 수 있다. 도시된 실시예에서, 그 파라미터는 전압이다. 파워 MOSFET의 테스트시, 그 전압은 MOSFET의 소스 패드에서의 전압을 나타낸다. DUT가 수직 파워 MOSFET이거나 또는 그를 포함하는 실시예에서, MOSFET의 드레인은 척(170)의 전압에 대한 소스 패드 전압의 측정치가 파워 MOSFET의 드레인-소스 전압 측정치를 나타내도록 척(170)(도 1)에 결합될 수 있다. 유사하게, 포스 바늘에 결합된 전류원은 척(170)에 결합되어 파워 MOSFET의 소스-드레인 사이의 전류 흐름을 위한 경로를 완성하도록 할 수 있다. 이들 연결(172 및 174)(도 1)은 간략화를 위해 도 2에 도시되지 않는다.

포스 바늘은 팁(158)을 가질 수 있다. 감지 바늘은 팁(148)을 가질 수 있다. 프로브 바늘 팁(158 및 148)은 DUT(180)의 표면과 물리적 및 전기적 접촉을 할 수 있다. DUT의 표면은 소스 패드(182)를 가질 수 있다. 포스 바늘 팁(158)은 본원에 기술된 기술들에 따라 측정된 전압의 정확도를 증가시키는 방식으로 하나 이상의 감지 바늘 팁(148)에 관해 위치될 수 있다.

선택적인 프로브 바늘 배치를 통해 측정된 전압의 정확도를 증가시키는 기술은 DUT(180)의 소스 패드(182)의 탑뷰인 도 3에 도시되어 있다. 도 3은 프로브 카드(118) 및 프로브 바늘(150)을 도시한다. 프로브 카드(118)는 포스 바늘(152)과 감지 바늘(154) 사이에서 거의 같은 저항을 가지는 경로를 생성하도록 포스 바늘(152)과 감지 바늘(154)을 배치한다. 도 3은 거의 동일한 저항을 갖는 경로가 동일한 거리만큼 포스 바늘과 감지 바늘의 팁들을 분리시킴으로써 생성될 수 있도록 소스 패드(182)의 저항이 균일한 저항을 가지는 시나리오를 도시한다. 이러한 실시예에서, 예를 들면, 포스 바늘(152)과 감지 바늘(154)은 포스 바늘 팁(158)이 감지 바늘의 팁(148)을 주위로 중심을 두는 원의 아크를 따라서 배열되도록 프로브 카드 상에 배치될 수 있다. 이러한 기하학적 형태는 중심의 감지 바늘 팁(148)으로부터 각각의 포스 바늘의 팁(158)까지의 거의 동일한 거리의 경로를 생성한다. 다른 실시예에서, 거의 동일한 거리의 경로를 생성하는 프로브 카드 상의 포스 및 감지 바늘의 임의의 기하학적 형태가 사용될 수 있다.

도 3의 실시예에서, 포스 바늘(152)이 테스터의 전류 생성 회로에 결합될 수 있다. 그 회로는 파워 MOSFET과 같은 고전류 장치를 테스트하기에 적합한 고 전류를 생성하도록 구성될 수 있다. 감지 바늘(154)은 테스트 시스템의 전압 감지 컴포넌트에 결합될 수 있다. 게이트 패드(184)는 그러나 또다른 프로브 바늘(156)에 의해 접촉될 수 있다. 프로브 바늘(156)은 ON 저항을 측정하기 위해 그것을 온 상태에 놓도록 DUT(180)에 대한 바이어스 전압을 생성하는 테스트 시스템 내의 회로에 연결될 수 있다. 본 실시예에서, 프로브 바늘(156)은 파라미터 테스트가 수행되는 상태로 그것을 놓도록 DUT(180)에 대해 이루어질 수 있는 연결을 나타낸다. 수행될 테스트의 장치의 속성 또는 테스트의 속성에 따라 기타 연결이 DUT(180)에 대해 대안으로 또는 추가적으로 이루어질 수 있다는 것이 이해되어야 한다.

도 3은 거의 동일한 저항을 가지는 경로를 제공할 수 있는 바늘 포지셔닝의 일례를 도시한다. 그 실시예에서, 소스 패드 당 단일한 감지 바늘이 사용된다. 다른 실시예에서, 다수의 감지 바늘이 전압이 측정될 패드와 접촉할 수 있다. 이러한 실시예에서, 프로브 바늘은 그럼에도 불구하고 전압 측정이 그 노드에서 이루어질 수 있도록 다수의 감지 바늘들이 연결되는 노드와 포스 바늘 팁 사이의 거의 동일한 저항을 갖는 경로를 제공하도록 배치될 수 있다. 다수의 감지 바늘을 가진 실시예가 도 4에 도시된다.

도 4는 프로브 카드(418)와 프로브 바늘(150)을 도시한다. 프로브 카드(418)는 다수의 포스 바늘(452)과 다수의 감지 바늘(454)을 가질 수 있다. 이러한 경우, 다수의 감지 바늘의 팁(448)은 소스 패드(482) 전체에 분포될 수 있고 포스 바늘의 팁(458)은 소스 패드(482) 상의 인접한 감지 바늘의 팁(448)으로부터 거의 동일한 거리에 배치될 수 있다. 일부 실시예에서, 감지 바늘의 팁(448)은 실시예에 도시된 바와 같이 원의 중심으로부터 포스 바늘로의 선 상에 각각 감지 바늘을 가지는 것과 같이 대칭적으로 분포될 수 있다. 대안으로 또는 추가적으로, 감지 바늘(454)은 포스 바늘의 팁(458)들이 소스 패드(182) 상의 감지 바늘의 팁(448) 주위에서 클러스터링되도록 함께 클러스터링될 수 있다. 감지 바늘이 노드에서 연결될 때, 이러한 구성은 포스 바늘과 감지 바늘이 연결되는 노드 사이의 거의 동일한 저항을 갖는 경로를 근사화시킨다.

도 3의 실시예서와 같이, DUT(180)는 ON 저항 측정에 대해 바이어스될 수 있다. 바이어스 신호는 프로브 바늘(156)을 통해 제공될 수 있다. 포스 바늘은 바늘을 통과하는 전류의 조정된 크기를 제공하는 회로에 결합될 수 있다. 각각의 포스 바늘을 통과하는 조정된 크기는 합산시 ON 저항이 측정되는 DUT를 통과하는 전류와 동일할 수 있다. 감지 바늘은 함께 연결되고 그런다음 테스터 내의 측정 회로에 결합될 수 있다. 이러한 연결은 예를 들면 프로브 카드 내, DIB 내, 또는 테스터의 내와 같은 임의의 적절한 방식으로 이루어질 수 있다.

도 5는 전압 측정시의 거의 동일한 저항을 갖는 경로의 효과를 개략적으로 도시한다. 도 5는 감지 바늘 팁(148)과 팁(158)을 가진 다수의 포스 바늘을 개략적으로 도시한다. 도시된 바와 같이, 포스 바늘 팁(158)과 감지 바늘 팁(148)의 각각의 사이에는 저항(510)이 있다. 저항(510)은 포스 바늘과 감지 바늘 사이의 패드를 통과하는 분배된 저항을 나타낼 수 있다. 도시된 바와 같이, 저항(510)은 감지 바늘의 팁(148)에 의해 표시되며, 노드에서 조합된다. 이 구성은 저항(510)이 동일한 경우 감지 바늘 팁(148)에서의 전압이 포스 바늘 팁(158)의 각각에서의 전압의 평균이 되도록 저항 전압 평균화 회로를 생성한다.

따라서, 저항(510)을 동일하게 하는 것은 바람직한 평균화 효과를 제공한다. 동일한 저항을 가지고, 측정된 전압은 소스 패드 상의 다수의 위치에서 전압의 평균이 된다. 이 평균화는 상이한 포스 바늘을 통과하는 상이한 전류 흐름에 의해 발생될 수 있는 소스 패드의 표면을 가로지르는 전압에서의 차이를 평균화하는 경향이 있을 수 있다. 예를 들면 전류 흐름에서의 차이는 포스 바늘과 소스 패드 사이의 접촉 저항에서의 차이에서 발생할 수 있다. 따라서, 포스 바늘과 감지 바늘 사이의 거의 동일한 저항을 갖는 경로를 제공하는 포스 바늘과 감지 바늘의 상대적 포지셔닝은 측정된 전압에 대한 접촉 저항의 변화의 효과를 감소시키는 경향이 있다.

도 5는 측정된 전압에 대한 접촉 저항 변화의 효과를 감소시키는 또다른 접근 방식을 도시한다. 본원에 기술된 접근 방식은 개별적으로 또는 함께 사용될 수 있다. 이러한 대안의 접근 방식은 접촉 저항에 있어서 차이가 있을 지라도 포스 바늘을 통과하여 흐르는 전류의 변화를 감소시키는 것에 기초한다. 포스 바늘을 통과하는 전류 흐름을 조정함으로써 변화를 감소시키는 것이 달성될 수 있다.

DUT가 포스 바늘에 의해 접촉되는 영역을 가로지르는 균일한 ON 저항을 DUT가 가지는 실시예에서, 전류는 같게 되도록 조정될 수 있다. 다른 실시예에서, 저항이 상이한 위치에서 상이한 실시예에서와 같이, 전류는 포스 바늘에서의 전류 사이의 일부 미리정해진 비율을 가지도록 조정될 수 있다. 이러한 비율은 예를 들면 포스 바늘이 DUT에 접촉하는 각각의 위치에서 동일한 전압을 생성하도록 선택될 수 있다. 포스 바늘이 DUT와 접촉하는 모든 위치에서 DUT를 통과하는 저항이 균일한 시나리오에서, 각각의 전압이 동일한 전류에 의해 생성될 수 있다. 다른 실시예에서, 각각의 바늘을 통과하는 전류는 포스 바늘이 DUT에 접촉하는 위치에서 DUT를 통과하는 전압에 비례하여 크기조정될 수 있다. 그럼에도 불구하고, 임의의 적절한 기준이 전류가 조정되는 값을 선택할 때 사용될 수 있다.

도 5는 전류 조정이 사용되는 실시예를 도시한다. 전류 조정은 접촉 저항에 관계없이 포스 바늘의 각각에 대해 동일한 전압을 생성할 수 있다. 조정 없이, 높은 접촉 저항을 가진 포스 바늘은 낮은 접촉 저항을 가진 포스 바늘 보다 낮은 전류 흐름을 가질 수 있다. 따라서, 조정은 포스 바늘과 DUT 사이의 접촉 저항의 변화에 의해 발생될 수 있는 변화를 감소시킨다.

도 5는 테스터(110)의 회로에 연결된 프로브 바늘을 도시한다. 도시된 실시예에서, 테스터는 프로그래밍가능한 크기의 전류를 생성하는 전류 원(240)을 포함할 수 있다. 도시된 실시예에서, 프로그래밍가능한 전류의 크기는 DUT를 통과하는 총 전류를 나타낸다. 고전류 장치를 테스트하는 이러한 전류원은 10Amp와 같은 임의의 적절한 범위 내의 전류를 출력할 수 있다. 그러나, 총 전류는 본 발명의 한정이 아니며, 임의의 적절한 총 전류를 사용할 수 있다.

도시된 바와 같이, 전류 원(240)이 본원에 기술된 기술 또는 임의의 기타 공지된 기술을 이용하여 DUT(180)의 하나의 측면에 결합된다. 포스 바늘은 전류 원(240)으로부터 DUT(180)를 통과하여 흐르는 전류가 포스 바늘들 사이에 분산될 수 있도록 또한 DUT(180)에 결합된다.

도시된 실시예에서, 각각의 포스 바늘(152)은 전류 제어 회로(210)에 결합된다. 각각의 포스 바늘을 통과하는 전류의 크기는 따라서 전류 제어 회로(210)에 대한 제어 입력에 의해 조정될 수 있다. 일부 실시예에서, 각각에 대한 제어 입력은 포스 바늘을 통과하는 전류의 조정이 포스 바늘(152) 사이에서 전류 원(240)으로부터 총 전류의 동일한 분산을 가져오도록 포스 바늘의 각각을 동일한 전류 흐름이 통과하도록 할 수 있다.

여기서, 전류 제어 회로(210)의 모두에 대한 제어 입력은 동일하고 전류 원(240)으로부터의 전류가 균등하게 분포되는 실시예를 나타낸다. 그러나, 각각의 전류 제어 회로(210) 내의 제어 입력을 크기조정함으로써 상이한 값의 제어 입력이 전류를 균일화하거나 또는 동일한 값의 제어 입력이 동일하지 않은 전류를 가져올 수 있다는 것을 이해해야 한다. 증폭기의 이득, 저항 분할기(resistive divider)의 값과 같은 크기조정 컴포넌트가 원하는 결과를 달성하기 위해 선택될 수 있다. 도시된 실시예에서, 제어 입력은 포스 바늘이 접지 또는 기타 기준 전위에 대해 결합되는 패드 상의 감지된 전압에 비례한다.

테스터는 그 전압을 측정하기 위해 감지 바늘(154)에 결합되는 전압 감지 회로(250)를 포함할 수 있다. 감지된 전압은 ON 저항을 연산하기 위해 사용될 수 있는 측정된 파라미터를 제공할 뿐만이 아니라 전류 제어 회로(210)에 대한 제어 입력을 생성하기 위해 사용될 수 있다. 전압 감지 회로(250)는 DUT(180)가 턴온되는 동안 감지 바늘(154)이 소스 패드(182)에 접촉하는 포인트와 척(170)(도 1) 사이의 전압(174)(도 1)을 감지한다.

프로세서(130)는 도시된 실시예에서 소스 패드(182)와 척(170) 사이의 감지된 전압(174)을 나타내는 전압 감지 회로(250)로부터의 측정 전압을 수신하도록 결합될 수 있다. 이 전압은 DUT의 드레인-소스 전압을 나타낼 수 있다. 프로세서(130)는 DUT(180)의 ON 저항을 연산하기 위해 전류 원(240)을 통과하는 전류의 프로그래밍되거나 측정된 값과 조합하여 이 값을 사용할 수 있다.

임의의 적절한 전압 감지 회로가 사용될 수 있다. 유사하게, 임의의 적절한 전류 원이 사용될 수 있다. 그러나, 일부 실시예에서, 전압원은 충분히 정확할 수 있고, 전류 원은 테스트 시스템이 1 밀리옴 이하의 ON 저항을 가지는 장치의 ON 저항을 측정할 수 있는 충분히 높은 전류일 수 있다.

도 5는 1개의 감지 바늘과 다수의 포스 바늘을 도시하고, 여기서 각각의 포스 바늘이 전류 제어 회로(210)로 연결된다. 예를 들면 8개의 포스 바늘과 같은 임의의 수의 포스 바늘이 사용될 수 있다. 다른 실시예에서, 8개 이상의 바늘이 사용될 수 있다. 일부 실시예에서, 장치 테스트에 사용되는 포스 바늘보다 더 다수의 전류 제어 회로가 있을 수 있다. 이러한 실시예에서, 단지 사용되는 포스 바늘만이 제어되도록 모든 전류 제어 유닛(210)보다 적은 수의 전류 제어 유닛이 활성화될 수 있다. 예를 들면, 4개의 포스 바늘이 필요하다면, 전류 제어 유닛(210)에 의해 단지 4개의 포스 바늘만이 활성화하여 제어될 것이다. 이러한 실시예에서, 전류 제어 회로에 대한 제어 입력을 생성하기 위한 감지된 전압 신호의 크기조정은 사용되는 포스 바늘의 수에 기초하여 변할 수 있다.

도 5는 테스트 시스템에 통합될 수 있는 추가적인 피처를 도시한다. 테스트 시스템은 포스 바늘의 접촉 저항이 임계치를 초과할 때 경고 출력 신호를 생성하는 포스 바늘의 각각에 연관된 경고 회로를 포함할 수 있다. 도 5는 이러한 경고 회로(230)를 도시한다.

도시된 실시예에서, 경고 회로(230)의 각각은 그것이 포스 바늘에 결합하도록 전류 제어 회로의 노드에 결합된다. 따라서, 경고 회로(230)에 인가되는 전압은 포스 바늘에서의 전압에 비례한다. 포스 바늘을 통과하는 전류가 조정되는 실시예에서, 옴의 법칙(V=IR)의 기본 원리를 이용하면, 그 전압은 장치의 ON 저항과 그 포스 바늘에 대한 접촉 저항을 더한 합과 포스 바늘에 대한 조정된 전류에 비례한다. 따라서, 접촉 저항의 증가는 포스 바늘의 팁에서의 전압을 증가시킨다.

이 전압을 모니터링함으로써, 경고 회로(230)가 바람직하지 않게 큰 접촉 저항을 나타내는 전압을 감지할 수 있다. 이러한 전압은 미리정해진 임계치와 검출된 전압을 비교하는 것과 같은 임의의 적절한 방식으로 접촉될 수 있다. 대안으로 또는 추가적으로, 경고 회로(230)는 접촉 저항의 증가를 나타내는 측정된 전압에서의 변화를 모니터링할 수 있다. 그러나 추가적인 대안으로서, 경고 회로(230)는 임계치 크기 또는 백분율에 의해 하나의 포스 바늘에서 검출된 전압이 다른 포스 바늘에서의 평균 전압을 초과할 때의 표시를 출력할 수 있다.

경고 상태가 어떻게 검출되는지에 관계없이, 응답시 경고 회로(230)는 경고 표시를 출력할 수 있다. 도 5의 실시예에서, 전류 제어 회로(210)의 각각은 개별 경고 회로(230)에 결합된다. 경고 회로의 출력은 논리 OR 방식으로 함께 연결되어, DUT에 결합된 모든 프로브를 포함하는 테스트 위치에 대한 하나의 경고 표시를 산출한다. 그러나, 경고 표시는 임의의 적절한 방식으로 조합 또는 처리될 수 있다.

임의의 적절한 응답이 경고 표시에 대해 이루어질 수 있다. 일부 실시예에서, 경고 상태는 카드를 클리닝하거나 교체하는 것과 같은 테스트 시스템의 유지관리를 트리거할 수 있다. 다른 실시예에서, 웨이퍼 상의 하나의 DUT 테스트를 위한 테스트 위치로서 정렬된 일 세트의 바늘에 연관된 경고 상태가 테스트 시스템으로 하여금 테스트 위치의 사용을 중단하도록 하고, 또다른 위치로부터의 다른 바늘을 사용하여 DUT를 테스트하도록 할 수 있다.

도 6은 전압 감지 회로, 전류 제어 회로 및 경고 회로를 위한 회로의 예를 보다 상세히 도시한다. 도시된 바와 같이, 전류 원(240)은 전류 원(246)에 추가하여 컴포넌트를 포함할 수 있다. 본 예시에서, 전류 원(240)은 다이오드(244)를 통과하여 전류원(246)에 결합된 전압원(242)을 포함하는 것으로 도시된다. 추가적으로, 레지스터(240)가 전류 원(246)에 결합된다. 전압원(242) 및 레지스터(240)와 같은 이들 컴포넌트는 물리적 컴포넌트이거나 또는 일부 실시예에서 전류 원(240)의 특징을 나타낸다는 것이 이해될 수 있다.

전류 원(240)의 컴포넌트는 종래 기술의 테스트 시스템 설계에 공지된 기술을 이용하여 구현될 수 있다. 이들 컴포넌트는 파워 MOSFET과 같은 고전류 장치의 파라미터 테스트에 적합한 총 전류를 생성하기 위해 프로세서(130)와 같은 것에 의해 제어될 수 있다. 이러한 전류는 그것이 DUT의 테스트 동안에만 생성되도록 전류 펄스로서 생성될 수 있다. 생성된 전류의 크기는 10A, 20A, 30A, 40A, 50A, 60A, 또는 70A와 같은 임의의 적절한 값이 될 수 있다.

전압 감지 회로(250)의 예시적인 구현이 도 6에서 또한 도시된다. 본 예시에서, 제1 증폭기(260)가 버퍼링 구성으로 구성된 연산 증폭기(op-amp)(264)에 의해 구현된다. 연산 증폭기(264)의 입력은 레지스터(262)를 통해 감지 바늘(154)로 결합된다. 연산 증폭기(264)로부터 출력된 감지된 전압은 A/D 컨버터를 통해 프로세서(130)로 결합되거나 또는 DUT에 대한 테스트를 실시하는 데에 이용될 수 있는 측정된 전압의 표시를 캡처하는 데에 이용될 수 있다. 그 처리는 종래 방식으로 수행될 수 있고, 상세히 도시되지 않는다.

본 예시에서, 연산 증폭기(264)로부터 출력된 감지된 전압이 또한 전류 제어 회로(210)에 대한 제어 입력을 제공하고 경고 회로(230)에 대한 기준을 제공하기 위해 사용된다. 전류 제어 회로(210)에 대한 제어 입력은 연산 증폭기(264)의 출력을 레지스터(272 및 274)에 의해 수행된 레지스터 분배기 네트워크(270)로 적용함으로써 제공된다. 본 실시예에서, 레지스터(272 및 274)의 비율은 활성인 전류 제어 회로(210)의 수에 비례할 수 있다. 예를 들면, 8개의 전류 제어 회로(210)가 사용되는 실시예에서, 레지스터의 비율은 8 대 1이 될 수 있다.

그 분할된(divided-down) 감지된 전압은 전류 제어 회로(210)의 각각에 대한 제어 입력으로서 인가된다. 전류 제어 회로 내에서, 제어 입력이 비교기 회로로 적용되고, 여기서 연산 증폭기(320)로 구현된다. 레지스터(322) 및 커패시터(324)는 연산 증폭기(320)에 대해 피드백 경로를 제공하여, 연산 증폭기(320)를 비교기로서 설정하도록 구성된다. 본 구성에서, 연산 증폭기(320)의 출력은 자신의 입력 단자에서의 전압 차이를 반영한다. 일부 실시예에서, 연산 증폭기(320)는 아날로그 오류 증폭기 제어 루프로서 구성된다.

분할된 감지된 전압은 레지스터(214)를 통해 연산 증폭기(320)의 하나의 단자에 적용된다. 연산 증폭기(320)의 제2 단자는 레지스터(328)를 통해 레지스터(290)로 결합된다. 본 구성에서, 분할된 감지된 전압은 레지스터(290)를 가로지르는 전압과 비교된다. 이러한 방식으로, 분할된 감지된 전압이 레지스터(290)를 가로지르는 전압과 비교된다.

이러한 예시적인 레지스터(290)는 전류 감지 레지스터로서 동작한다. 그것은 포스 바늘을 통과하여 흐르는 전류가 또한 레지스터(290)를 통과하여 흐르도록 트랜지스터(310)를 통해 포스 바늘(152)에 결합된다. 레지스터(290)는 DUT의 ON 저항을 근사화하는 값을 가진다. 포스 바늘(152)이 레지스터(290)에 DUT에 대해 적절한 비율의 전류를 제공하는 경우, 레지스터(290)를 가로지르는 전압은 분할된 감지된 전압과 같게될 것이다.

전류 제어 회로(210)에 결합된 포스 바늘(152)이 자신의 적절한 비율 보다 더 적게 제공하고 있는 경우, 레지스터(290)를 가로지르는 전압은 분할된 감지된 전압보다 더 적게될 것이다. 이러한 시나리오에서, 연산 증폭기(320)에 의해 형성된 비교기 회로의 출력은 그 포스 바늘을 통과하는 전류 흐름이 증가되어야 한다는 것을 나타낼 것이다. 도시된 바와 같이, 연산 증폭기(320)의 출력은 레지스터(326)를 통해 트랜지스터(310)의 게이트로 결합된다. 비교기의 출력이 증가하면서, 트랜지스터(310)의 게이트 전압이 증가하고, 그에 의해 포스 바늘을 통과하는 전류 흐름을 증가시킬 것이다.

한 편, 전류 제어 회로(210)에 결합된 포스 바늘이 자신의 적절한 비율보다 더 제공하고 있는 경우, 레지스터(290)를 가로지르는 전압은 분할된 감지된 전압보다 더 크게될 것이다. 이러한 시나리오에서, 연산 증폭기(320)에 의해 형성된 비교기 회로의 출력은 그 포스 바늘을 통과하는 전류 흐름이 감소되어야 한다는 것을 나타낼 것이다. 그 출력이 트랜지스터(310)에 결합되기 때문에, 트랜지스터(310)는 전류 흐름을 감소시킬 것이다. 이러한 방식으로, 각각의 포스 바늘을 통과하는 전류는 조정될 수 있다.

고 접촉 저항 경고 상태 검지시 사용하기 위해, 전압 감지 회로(250)의 출력은 또한 경고 회로(230)에 결합된다. 경고 회로(230) 내에서, 그 전압은 임계 비교기에 결합된다. 그 임계 비교기는 또한 포스 바늘에 결합된다. 비교기는 하나의 포스 바늘에서의 전압이 평균 감지된 전압으로부터 임계 크기 보다 더 벗어날 때 경고 상태를 나타내는 신호를 출력하도록 구성될 수 있다. 도 2-4에 도시된 바와 같은 구성에서, 이러한 차이는 포스 바늘에 대한 접촉 저항의 결과가 될 수 있다. 적절하게 임계치를 선택함으로써, 임계치를 초과하는 차이는 임계치가 초과될 때 경고 상태를 생성하는 것이 높은 접촉 저항에 대한 보정 액션이 보장되는 것을 나타낼 수 있도록 포스 바늘에 대한 문제가 되는 접촉 저항을 나타낼 수 있다.

경고 회로에 대한 임계치 비교기는 개방 컬렉터 비교기(292)를 이용하여 구현될 수 있다. 포스 전류가 경고 임계치를 설정하기 위해 사용될 수 있다. 본 예시에서, 임계치는 전류 원(231)에 의해 공급된 전류의 레벨에 의해 설정되고, 이는 비교기(292)의 입력 단자에 결합된다. 그 분할된 감지된 전압은 필터(280)를 통해 결합되고, 도시된 본 실시예에서 레지스터(282) 및 커패시터(284)를 가지고 구현된다. 이들 컴포넌트는 저역통과 필터 구성을 제공하여, 높은 접촉 저항을 나타내지 않는 천이 상태(transient condition)로부터의 경고의 발생을 감소시킨다.

개방 컬렉터 비교기의 사용은 다수의 경고 회로(230)의 비교기로 하여금 함께 직접 연결될 수 있도록 한다. 그러나, 이러한 피처는 본 발명에서 중요한 것이 아니며, 임의의 적절한 회로 배열이 사용될 수 있다.

도시된 특정한 컴포넌트의 값들이 기술된 제어 기능을 제공하기 위해 신호의 크기조정 또는 기타 조작을 제공하기 위해 선택될 수 있다. 예를 들면, 상술한 실시예에서, 전류 흐름이 각각의 포스 바늘에서 같게되도록 조정된다. 상이한 컴포넌트 값들이 다른 가중치 또는 크기조정을 위해 제공할 수 있다.

도 1에 도시된 실시예에서, DUT의 패드에서의 전압이 DUT를 포함하는 웨이퍼가 접촉하고 있는 척의 전위에 대채 참조된다. 다른 테스트 구성에서, 다른 기준 점이 전압 측정을 위해 사용될 수 있다. 도 7은 웨이퍼 레벨의 파라미터 측정을 수행하는 테스트 시스템의 또다른 실시예를 도시한다. 본 실시예에서, 하나의 DUT의 패드에서의 전압 측정이 웨이퍼 상의 인접 DUT의 패드에서 측정된 전압에 대해 참조된다. DUT가 웨이퍼 기판을 통해 연결되는 웨이퍼 상에서, 이러한 테스트 구성은 수직 장치들을 가로지르는 전압이 웨이퍼의 상부 표면 상의 접촉을 가지고 측정될 수 있도록 할 수 있다.

도 7의 예시에서, 웨이퍼 상의 장치는 수직 파워 MOSFET이거나 또는 그를 포함한다. 이러한 실시예에서, 파워 MOSFET의 드레인은 웨이퍼 기판을 통해 함께 연결될 수 있다. DUT에 인접한 하나 이상의 파워 MOSFET을 턴온함으로써, 턴온되는 피시험 파워 MOSFET의 드레인과 인접한 파워 MOSFET의 소스 패드 사이의 저 저항 경로가 있을 것이다. 인접한 파워 MOSFET을 통과하는 전류 흐름은 매우 미약할 수 있다. 이러한 시나리오에서, 소스 패드 상의 전압은 DUT에서의 드레인 전압의 적절한 근사치가 될 수 있다. 따라서, DUT의 드레인-소스 전압은 DUT의 소스 패드 및 턴온되거나 또는 전압 원 또는 전류 원에 의해 구동되지 않는 웨이퍼 상의 하나 이상의 인접한 파워 MOSFET에서의 프로빙에 의해 측정될 수 있다.

도 7은 웨이퍼 레벨 파라미터 테스트 프로세스의 일부로서 인접한 DUT를 사용하는 테스트 시스템(400)을 도시한다. 예를 들면, 인접한 장치(186)는 웨이퍼(160)를 통해 장치(186)와 DUT(180) 사이에서 공통 드레인에 대한 연결을 제공하기 위해 바이어싱될 수 있다. 장치(186)의 소스 패드(188)는 전압 측정 회로의 기준 단자로 하나 이상의 감지 바늘을 통해 연결될 수 있다. 테스터(110)는 그런다음 공통 드레인에 연결되는 패드(188)와 DUT에 접촉하는 감지 바늘(154) 사이에서 전압 측정을 할 수 있다. 이러한 측정은 본원에 기술된 임의의 실시예에 따라서 또는 적절한 기타 방식으로 분포된 포스 및 감지 바늘을 가지고 이루어질 수 있다.

따라서, 테스트 시스템 및 테스트 방법의 실시예를 기술하면, 대안의 구현 및 실시예가 가능하다는 것이 이해될 것이다. 예를 들면, 전압 측정 오류를 감소시키는 고 품질 연결을 하기 위한 기술이 상술되어 있다. 일부 실시예에서, 전압 오류는 100㎶ 이하로 감소될 수 있다. 그러나, 그 이상 또는 그 이하의 측정 정확도가 다른 실시예에서 달성될 수 있다.

또한, 본원에 기술된 프로브 바늘들은 포인트 팁을 가진 직선일 수 있다. 그러나, 다른 구성이 가능하다. 본원에 사용된 바와 같은, "바늘"이라는 용어는 반도체 다이 상의 테스트 포인트와 접촉하도록 적응된 구조를 의미한다. "바늘"은 포인트 팁을 가진 길고 직선일 수 있다. 그러나, 다른 유형의 접촉 구조가 공지되어 있고, 프로브 바늘로서 간주될 수 있다. 예를 들면, 비틀려지거나 구부러지는 유연한(compliant) 구조가 사용될 수 있다. 다른 실시예에서, 접점은 범프 또는 스프링 프로브의 형상일 수 있다. 또한, 다수의 도전체가 접촉을 위해 사용될 수 있다.

또한, 다양한 파라미터들이 "같다"고 기술된다. 정확한 수치적 일치가 요구되는 것이 아니고, 정확한 동일성으로부터의 편차를 위한 공차가 허용될 것이며, 이러한 공차 내의 값들은 본원에서 그 용어가 사용된 바와 같이 "같다"는 것이 이해되어야 한다. 본원에 사용된 바와 같은, "거의 동일한 거리(equi-distant)"라는 용어는 거의 같다는 것을 의미한다. 예를 들면, 제1 프로브 바늘이 테스트 패드와 접촉하는 제1 포인트와 제2 바늘이 패드와 접촉하는 제2 포인트 사이의 거리는 제3 프로브 바늘이 테스트 패드와 접촉하는 제3 포인트와 제1 포인트 사이의 또다른 거리와 같다. 그러나, 정확한 동일성이 요구되는 것은 아니다. 오히려, 일부 실시예에서, 거의 동일한 거리의 물체는 일부 공차 내에서 차이가 있는 차이만큼 이격되어 있을 수 있다. 공차의 크기는 그 물체를 만들기 위해 사용되는 제조 기술 또는 애플리케이션에 따를 수 있다. 일부 실시예에서, 값들은 ±20% 내에서 조정하도록 균일화될 수 있다. 그러나, 다른 실시예에서, 공차는 ±10% 또는 ±5% 또는 ±1% 또는 ±0.5%와 같이 엄격할 수 있다.

본원에 사용된 바와 같은, "거의 동일한 저항을 가지는(equi-resistant)"이라는 용어는 거의 같다는 것을 의미한다. 예를 들면, 제1 프로브 바늘이 테스트 패드와 접촉하는 제1 포인트와 제2 바늘이 패드와 접촉하는 제2 포인트 사이의 저항은 제3 프로브 바늘이 테스트 패드와 접촉하는 제3 포인트와 제1 포인트 사이의 또다른 저항과 같다. 그러나, 정확한 동일성이 요구되는 것은 아니다. 오히려, 일부 실시예에서, 거의 동일한 저항을 가지는 물체는 임의의 거의 동일한 저항을 가지는 물체에 대해 재료상의 기준점으로부터 측정된 저항이 거의 같게 되도록 특정한 저항에 연관된 재료 상에 이격되어 있을 수 있다. 저항 값은 거의 같지만, 일부 공차 내에서 다를 수 있다. 공차의 크기는 애플리케이션에 따를 수 있다. 일부 실시예에서, 값들은 ±20% 내에서 조정하도록 균일화될 수 있다. 그러나, 다른 실시예에서, 공차는 ±10% 또는 ±5% 또는 ±1% 또는 ±0.5%와 같이 엄격할 수 있다. 상기 정의는 "거의 동일한 거리의", "거의 동일한 저항을 갖는"의 임의의 및 거의 모든 형태의 용어에 적용된다.

또한, 다양한 발명의 개념은 예시가 제공된 하나 이상의 방법으로서 구현될 수 있다. 방법의 일부로서 수행되는 동작은 임의의 적절한 방식으로 순서가 이루어질 수 있다. 따라서, 예시적인 실시예에서 순차적 동작으로서 도시될지라도, 예시된 것과 상이한 순서로 동작이 수행되는 실시예들이 구축될 수 있으며, 이는 일부 동작을 동시에 수행하는 것을 포함할 수 있다.

본 명세서에서 정의되고 사용된 것과 같은 모든 정의는 사전적 정의, 참조에 의해 통합된 문서 내의 정의 및/또는 정의된 어구의 일반적인 의미에 대해 제어하는 것으로 이해되어야 한다.

명시적으로 반대의 의미로 지시되지 않는다면, 명세서 및 청구범위 내에서 본 명세서에 사용된 바와 같은 부정 관사 "a" 및 "an"은 "적어도 하나"를 의미하도록 이해되어야 한다.

명세서 및 청구범위에서 본 명세서에서 사용된 바와 같이, 하나 이상의 엘리먼트의 리스트를 참조할 때, "적어도 하나"라는 어구는 엘리먼트 리스트 내의 하나 이상의 엘리먼트로부터 선택된 적어도 하나의 엘리먼트를 의미하지만, 엘리먼트의 리스트 내에서 구체적으로 나열된 각각의 그리고 모든 엘리먼트 중 적어도 하나를 반드시 포함하는 것은 아니고, 엘리먼트의 리스트의 임의의 엘리먼트 조합을 배제하지 않는다는 것이 이해되어야 한다. 본 정의는 또한 구체적으로 식별된 그들 엘리먼트들에 연관되거나 연관되지 않은 것의 여부에 관계없이, "적어도 하나"라는 어구가 가리키는 엘리먼트의 리스트 내에서 구체적으로 식별된, 엘리먼트가 아닌 엘리먼트들이 선택적으로 제시될 수 있도록 허용할 수 있다.

명세서 및 청구 범위에서 본원에서 사용된 어구 "및/또는"은 그렇게 결합된 엘리먼트들 중 "어느 하나 또는 모두" 즉, 일부 경우 결합하여 제시되고 다른 경우에 분리하여 제시되는 엘리먼트를 의미하도록 이해되어야 한다. "및/또는"으로 나열된 다수 엘리먼트들은 동일한 방식으로, 즉, 엘리먼트들 중 "하나 이상"이 그렇게 결합된 것으로 간주되어야 한다. 구체적으로 식별된 그들 엘리먼트에 연관되거나 또는 연관되지 않은 것의 여부에 관계없이, "및/또는"이라는 어구에 의해 구체적으로 식별된 엘리먼트가 아닌 다른 엘리먼트들이 선택적으로 제시될 수 있다. 따라서, 비제한적인 예시로서, "comprising"과 같은 개방형 언어와 함께 사용될 때, "A 및/또는 B"에 대한 참조는 하나의 실시예에서 A만(선택적으로 B가 아닌 엘리먼트를 포함하는); 다른 실시예에서는 B만(선택적으로 A가 아닌 다른 엘리먼트들을 포함하는); 또다른 실시예에서는 A와 B 모두(선택적으로 다른 엘리먼트들을 포함하는); 등을 가리킬 수 있다.

명세서 및 청구범위에서 본원에서 사용되는 바와 같이, "또는"은 상기 정의된 "및/또는"과 동일한 의미를 가지는 것으로 이해되어야 한다. 예를 들면, 리스트 내의 아이템들을 분리할 때, "또는" 또는 "및/또는"은 포괄적인 것, 즉, 엘리먼트의 수 또는 리스트 중 적어도 하나를 포함할 뿐 아니라, 또한 그 중 하나 이상을 포함하고, 선택적으로 나열되지 않은 추가 아이템들을 포함하는 것으로서 해석되어야 한다. 반대로 "~중 하나만" 또는 "~중 정확하게 하나", 또는 청구범위에서 사용될 때 "consisting of"와 같이 명확하게 지시되는 용어만이 엘리먼트의 수 또는 리스트 중 정확하게 하나의 엘리먼트를 포함한다고 가리킬 것이다. 일반적으로, 본원에서 사용된 바와 같은 "또는"이라는 용어는 "either", "one of", "only one of", 또는 "exactly one of"와 같은 배타적인 어구에 의해 선행될 때 배타적 대안(즉, "어느 하나 또는 다르지만 모두는 아닌")을 지시하는 것으로서 해석되어야만 한다. 청구범위에서 사용될 때 "consisting essentially of"는 특허법에서 사용되는 자신의 원래 의미를 가져야 한다.

청구범위의 엘리먼트를 변조하기 위해 청구범위에서 "제1", "제2", "제3", 등과 같은 순서에 관한 용어를 사용하는 것은 그 자체로 방법의 동작들이 수행되는 또다른 또는 시간적인 순서에 대한 하나의 청구 범위 엘리먼트의 임의의 우선순위, 선행 순서, 또는 순서를 내포하는 것이 아니다. 이러한 용어는 단지 동일한 명칭(그러나 일반적인 용어의 사용에 대해)을 가지는 또다른 엘리먼트로부터 특정한 명칭을 가지는 하나의 청구범위의 엘리먼트를 구별하기 위한 라벨로서 사용된다.

본원에 사용된 어법과 용어법은 설명의 목적이며 한정으로서 간주되지 말아야 한다. "including", "comprising", "having", "containing", "involving", 및 그의 변형을 사용하는 것은 그 이후에 나열된 아이템들 및 추가적인 아이템들을 포함하는 것을 의도한다.

이러한 변형 및 개선은 본 발명의 취지 및 범위 내에 있도록 의도된다. 따라서, 상기 기술된 내용은 단지 예시이며 한정으로서 의도되지 않는다. 본 발명은 하기의 청구범위와 그의 등가물에 의해서만 정의되는 것으로서 제한된다.

Claims (29)

1. 반도체 장치 테스트 방법으로서:
   복수의 프로브 바늘로 반도체 장치의 패드와 접촉하는 단계로서, 상기 복수의 프로브 바늘은 복수의 제1 바늘과 적어도 하나의 제2 바늘을 구비하는 상기 반도체 장치의 패드와 접촉하는 단계;
   상기 복수의 제1 바늘을 통해 전류를 공급하는 단계로서, 상기 복수의 제1 바늘을 통과하는 전류를 미리정해진 관계식으로 조정하는 단계를 구비하는 상기 전류를 공급하는 단계; 및
   상기 적어도 하나의 제2 바늘에서 전압을 측정하는 단계;
   를 포함하고,
   상기 전류를 조정하는 단계는 상기 복수의 제1 바늘의 각각을 통해 공급되는 상기 전류를 균일화하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치 테스트 방법.
2. 제1 항에 있어서, 상기 전류를 조정하는 단계는 전류 스플리터에서 상기 복수의 제1 바늘의 각각을 통해 공급되는 전류를 생성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 테스트 방법.
3. 제2 항에 있어서, 전류 스플리터에서 상기 복수의 제1 바늘의 각각을 통해 공급된 전류를 생성하는 단계는 복수의 회로 각각에 대한 제어 전압을 생성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 테스트 방법.
4. 제1 항에 있어서, 상기 측정된 전압에 기초하여 상기 반도체 장치의 ON 저항을 연산하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치 테스트 방법.
5. 청구항 4의 방법을 통합하는 반도체 장치의 제조 방법에 있어서,
   상기 연산된 ON 저항에 기초하여 제조시 적어도 하나의 후속단계들을 선택하는 단계;
   를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
6. 제1 항에 있어서,
   상기 복수의 제1 바늘의 바늘들과 상기 반도체 장치 사이의 접촉 저항을 감지하는 단계; 및
   감지된 접촉 저항이 임계치를 초과할 때 경고를 생성하는 단계;
   를 더 포함하는 것을 특징으로 하는 반도체 장치 테스트 방법.
7. 제1 항에 있어서,
   상기 적어도 하나의 제2 바늘은 복수의 제2 바늘을 포함하고;
   상기 복수의 제2 바늘의 각각의 팁이 상기 복수의 제1 바늘 중 바늘의 팁에 인접하여 위치되는 것을 특징으로 하는 반도체 장치 테스트 방법.
8. 제7 항에 있어서,
   전압을 측정하는 단계는 상기 복수의 제2 바늘이 연결되는 노드에서 복합 전압을 측정하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 테스트 방법.
9. 제1 항에 있어서,
   상기 반도체 장치는 웨이퍼 상의 반도체 장치이고;
   상기 웨이퍼는 척에 부착되고;
   전류를 공급하는 단계는 상기 제1 바늘과 상기 척 사이의 전류를 유도하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 테스트 방법.
10. 제1 항에 있어서,
    총 전류 흐름을 감지하는 단계를 더 포함하고,
    감지된 상기 총 전류 흐름은 감지된 총 전류에 기초하여 복수의 전류 조정기에 대한 제어 신호를 조정하는 데에 이용되는 것을 특징으로 하는 반도체 장치 테스트 방법.
11. 패드를 포함하는 고전류 장치를 테스트하기 위해 테스트 시스템에 연결하도록 구성된 장치 인터페이스 보드로서:
    프로브 카드에 연결하도록 배치된 복수의 연결 포인트로서, 복수의 제1 바늘에 연결된 복수의 제1 연결 포인트와 적어도 하나의 제2 연결 포인트를 구비하는 상기 복수의 연결 포인트;
    전류 조정기로서, 상기 복수의 제1 연결 포인트에 결합되는 복수의 출력을 구비하고, 상기 복수의 제1 연결 포인트의 각각을 통과하는 전류 흐름을 조정하고 복수의 제1 바늘이 상기 패드와 접촉할 때, 복수의 제1 바늘을 통해 균일화된 전류를 제공하도록 구성된 상기 전류 조정기; 및
    상기 적어도 하나의 제2 연결 포인트를 테스트 시스템 상의 측정 포인트에 결합하도록 위치된 통전 경로;
    를 포함하는 것을 특징으로 하는 장치 인터페이스 보드.
12. 제11 항에 있어서,
    상기 복수의 제1 연결 포인트의 연결 포인트에 결합된 프로브 바늘의 접촉 저항이 임계치를 초과할 때 경고를 출력하는 경고 회로를 더 포함하는 것을 특징으로 하는 장치 인터페이스 보드.
13. 제11 항에 있어서,
    상기 적어도 하나의 제2 연결 포인트는 복수의 제2 연결 포인트를 포함하고; 및
    상기 장치 인터페이스 보드는 상기 복수의 제2 연결 포인트를 연결하는 도전성 엘리먼트를 포함하는 것을 특징으로 하는 장치 인터페이스 보드.
14. 제11 항에 있어서,
    전류 제어 루프를 더 포함하고, 상기 전류 제어 루프는 원하는 총 전류의 표시와 총 전류를 비교하는 것에 응답하여 상기 복수의 제1 연결 포인트의 각각을 통과하는 전류를 비례하여 조정하도록 구성되는 것을 특징으로 하는 장치 인터페이스 보드.
15. 패드를 구비하는 반도체장치를 테스트하는 테스트 시스템으로서:
    프로브 카드를 구비하고,
    상기 프로브 카드는:
    상기 패드에 접촉하도록 배치된 팁들을 구비하는 복수의 바늘로서, 복수의 제1 바늘 및 적어도 하나의 제2 바늘을 구비하는 상기 복수의 바늘;
    상기 복수의 제1 바늘에 결합되고 상기 복수의 제1 바늘을 통과하는 전류를 균일화하도록 구성되는 적어도 하나의 전류 조정기; 및
    상기 적어도 하나의 제2 바늘에 결합된 적어도 하나의 전압 감지 회로;
    를 구비하는 것을 특징으로 하는 반도체 장치를 테스트하는 시스템.
16. 제15 항에 있어서,
    상기 복수의 제1 바늘은 포스 바늘들을 포함하고, 상기 적어도 하나의 제2 바늘은 감지 바늘을 포함하는 것을 특징으로 하는 반도체 장치를 테스트하는 시스템.
17. 제15 항에 있어서,
    상기 적어도 하나의 제2 바늘은 복수의 제2 바늘을 포함하고;
    상기 복수의 제2 바늘은 상기 적어도 하나의 전압 감지 회로의 단일한 전압 감지 회로에 연결되는 것을 특징으로 하는 반도체 장치를 테스트하는 시스템.
18. 제15 항에 있어서,
    상기 복수의 제1 바늘은 상기 적어도 하나의 제2 바늘의 바늘 중 가장 근접한 팁으로부터 동일한 저항을 가지는(equi-resistant) 팁을 가지고 위치되는 것을 특징으로 하는 반도체 장치를 테스트하는 시스템.
19. 삭제
20. 삭제
21. 삭제
22. 삭제
23. 삭제
24. 삭제
25. 삭제
26. 삭제
27. 삭제
28. 삭제
29. 삭제

Images