JP4040740B2 - 集積回路の端子浮き検査方法および回路基板検査装置 - Google Patents
集積回路の端子浮き検査方法および回路基板検査装置 Download PDFInfo
- Publication number
- JP4040740B2 JP4040740B2 JP06772298A JP6772298A JP4040740B2 JP 4040740 B2 JP4040740 B2 JP 4040740B2 JP 06772298 A JP06772298 A JP 06772298A JP 6772298 A JP6772298 A JP 6772298A JP 4040740 B2 JP4040740 B2 JP 4040740B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- terminal
- integrated circuit
- current
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000007689 inspection Methods 0.000 title claims description 102
- 238000000034 method Methods 0.000 title claims description 37
- 239000000523 sample Substances 0.000 claims description 38
- 238000005259 measurement Methods 0.000 claims description 30
- 238000010438 heat treatment Methods 0.000 claims description 13
- 238000001816 cooling Methods 0.000 claims description 7
- 238000012360 testing method Methods 0.000 claims description 4
- 230000003071 parasitic effect Effects 0.000 description 26
- 230000005856 abnormality Effects 0.000 description 7
- 230000002950 deficient Effects 0.000 description 7
- 239000000758 substrate Substances 0.000 description 6
- 238000012545 processing Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Supply And Installment Of Electrical Components (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、プリント基板やＩＣパッケージ、ハイブリッド用基板およびＭＣＭ（Multi Chip Module ）などの回路基板における集積回路の端子浮きを検査する集積回路の端子浮き検査方法、および、この集積回路の端子浮き検査方法を実行可能に構成された回路基板検査装置に関するものである。
【０００２】
【従来の技術】
回路基板に実装された集積回路の端子が接続されるべき回路パターンに対して確実に半田付けされているか否かを検査する端子浮き検査方法として、集積回路内の寄生ダイオードを導通状態にし、その導通状態を示す電気的パラメータに基づいて集積回路の端子浮きを判別する検査方法が用いられている。
【０００３】
この検査方法では、図７に示すように、集積回路２の信号用端子１５１が半田付けされるべき回路パターン１６１に電流導通用プローブ１７１を接触させると共に、集積回路２のグランド端子１５２が半田付けされるべき回路パターン１６２に電流導通用プローブ１７２を接触させ、その状態において、両プローブ１７１，１７２間に電流計１８１を介して接続した定電圧源１８２によって、例えば０．９Ｖの定電圧を印加する。一方、集積回路２のグランド端子１５２と内部主要回路５１のグランド部位５１ａとの間には、いわゆるサブストレート抵抗１５５が存在し、かつ内部主要回路５１のグランド部位５１ａと信号用端子１５１，１５３との間、および信号用端子１５１，１５３と電源端子１５４との間には、寄生ダイオード５２，５２・・がそれぞれ存在する。したがって、定電圧源１８２、電流計１８１、電流導通用プローブ１７２、サブストレート抵抗１５５、寄生ダイオード５２、電流導通用プローブ１７１および定電圧源１８２からなる電流経路ｉ11が形成される。ここで、電流計１８１を用いて電流経路ｉ11を導通する電流値を測定する。この場合、定電圧源１８２によって印加されている電圧が、寄生ダイオード５２の作動電圧よりも高電圧であるため、所定電流が導通することにより、寄生ダイオード５２の順方向電圧およびサブストレート抵抗１５５の両端電圧は、それぞれ約０．７Ｖおよび約０．２Ｖになると予測される。
【０００４】
次に、同図においてスイッチ１９１をオンすることにより、他の信号用端子１５３が半田付けされるべき回路パターン１６３および回路パターン１６２にそれぞれ接触させられている電流導通用プローブ１７３，１７４の間に、定電圧源１８３によって１．２Ｖ程度の電圧を印加する。この状態では、他の信号用端子１５３およびグランド端子１５２間における寄生ダイオード５２の順方向電圧が約０．７Ｖになるため、サブストレート抵抗１５５の両端電圧は、約０．５Ｖになる。したがって、信号用端子１５１に接続されている寄生ダイオード５２は、その両端電圧が作動電圧よりも低電圧の約０．４Ｖになって遮断状態にさせられる結果、電流経路ｉ11内を導通する電流値が低減する。この場合、検査対象の信号用端子１５１が回路パターン１６１から浮いているときには、電流計１８１によって測定された電流値が変化しないため、信号用端子１５１に他の集積回路の信号用端子が共通接続されている場合であっても、検査対象の信号用端子１５１についての端子浮きを検査することができる。
【０００５】
【発明が解決しようとする課題】
ところが、従来の端子浮き検査方法には、以下の問題点がある。
すなわち、従来の端子浮き検査方法では、集積回路２の各端子１５１，１５２がそれそれ半田付けされるべき各回路パターン１６１，１６２に検査用プローブ１７１，１７２をそれぞれ接触させ、集積回路２内の寄生ダイオード５２に所定電流を導通させ、その導通状態を示す電気的パラメータを測定することにより、その信号用端子１５１についての端子浮きを検査している。しかし、この検査方法では、回路基板に実装されている集積回路２，２・・のそれぞれの信号用端子毎に、前述した端子浮き検査を繰り返し実行しなくてはならない。このため、例えば、回路基板上に数多くの集積回路が実装されている場合には、検査に要する時間が長時間化して検査コストが高騰しているという問題がある。特に、電流導通用プローブ１７１，１７４を検査対象信号用端子の位置に応じてＸ−Ｙ方式で移動させる場合には、その移動時間にも長時間を要するため、検査コストがさらに高騰する。
【０００６】
本発明は、かかる問題点に鑑みてなされたものであり、集積回路の端子浮きについての検査コストを低減可能な集積回路の端子浮き検査方法および回路基板検査装置を提供することを主目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成すべく請求項１記載の集積回路の端子浮き検査方法は、回路基板に搭載された検査対象の集積回路における信号用端子並びに集積回路における電源端子およびグランド端子のいずれか一方の端子がそれそれ接続されるべき各回路パターンに検査用プローブを各々接触させて、両回路パターン間の静電容量を測定し、測定した静電容量が基準容量範囲を外れたときに、両回路パターンに接続されるべき信号用端子および一方の端子間に介在する集積回路内の内部ダイオードに検査用プローブを介して所定電圧を供給し、その状態において両回路パターンに接続されている集積回路を１つずつ加熱または冷却することにより集積回路の内部温度を所定温度に変化させて、その温度変化前後における内部ダイオードの導通電流の電流値をそれぞれ測定し、測定した２つの電流値の差異値が基準電流範囲を外れているときに、内部温度を変化させた集積回路に端子浮きが発生していると判別することを特徴とする。
【０００８】
この集積回路の端子浮き検査方法では、最初に、例えば、回路基板に実装されている検査対象の集積回路における信号用端子およびグランド端子がそれぞれ接続されるべき両回路パターン間の容量を測定する。このときに測定される容量は、両回路パターンにそれぞれ半田付けされている信号用端子およびグランド端子の間に接続されている集積回路の内部ダイオードの接合容量と、両回路パターン間の容量とを加算した値になる。次に、測定した容量と、例えば良品基板における同一対象の回路パターン間について予め測定して規定した容量範囲（以下、「基準容量範囲」ともいう）とを比較する。ここで、集積回路の各端子が回路パターンに確実に半田付けされているときには、測定した容量が基準容量範囲内であるのに対し、回路パターンに接続されるべき信号用端子のいずれかが回路パターンから浮いているときには、測定した容量は、基準容量範囲から外れて、その寄生ダイオードの接合容量分だけ少なくなる。
【０００９】
ここで、例えば、測定した容量が基準容量範囲から外れた場合には、回路パターンから浮いている信号用端子を特定するために、その回路パターンに接続されるべき各信号用端子について個別的に端子浮き検査を実行する。この場合、一般的に、ダイオードは、周囲温度の変化に応じて順方向電圧が変化し、定電圧を印加した状態では、導通電流の電流値も変化する。したがって、集積回路の信号用端子およびグランド端子が接続されるべき両回路パターン間の容量が基準容量範囲を外れたときに、信号用端子およびグランド端子間に介在する集積回路内の内部ダイオードが導通するのに十分な電流を検査用プローブを介して供給し、集積回路の内部温度が変化した後の導通電流を測定する。この場合、信号用端子が回路パターンに接続されていないときには、内部温度が変化したとしても、測定した導通電流の電流値は、温度変化前の導通電流の電流値とほぼ同じ値になる。一方、信号用端子が回路パターンに接続されているときには、温度変化後に測定した導通電流の電流値は、温度変化前の導通電流の電流値とは明らかに相違する。したがって、温度変化後における導通電流の電流値に基づいて、接続されるべき回路パターンから浮いている信号用端子を正確に特定することが可能となる。このように、この検査方法では、すべての信号用端子について端子浮き検査を画一的に実行するのではなく、容量測定検査で基準容量範囲を外れた回路パターンに接続されるべき各信号用端子についてのみ個別的に端子浮き検査を実行する。この場合、１つの回路パターンには、通常複数の信号用端子が接続されている。したがって、容量測定検査において基準容量範囲を外れた回路パターンに接続されるべき信号用端子についてのみ端子浮き検査を実行することにより、電流測定の検査回数が低減し、これにより、端子浮きの検査時間を短縮することが可能となる。
【００１０】
請求項２記載の回路基板検査装置は、回路基板に搭載された検査対象の集積回路における信号用端子並びに集積回路における電源端子およびグランド端子のいずれか一方の端子がそれぞれ接続されるべき各回路パターンに接触可能な複数の検査用プローブと、信号用端子および一方の端子の間に介在する集積回路内の内部ダイオードに検査用プローブを介して所定電圧を供給する定電圧源と、所定電圧の供給によって導通状態となった内部ダイオードの導通電流の電流値を測定する電流測定回路と、信号用端子が接続されるべき回路パターンおよび所定の回路パターンの間における容量を測定する容量測定回路と、加熱または冷却することにより集積回路の内部温度を所定温度に制御する温度制御手段と、検査対象の集積回路における信号用端子並びに集積回路における電源端子およびグランド端子のいずれか一方の端子がそれそれ接続されるべき各回路パターンに接触させられた検査用プローブを介して両回路パターン間の静電容量を容量測定回路に測定させ、測定させた静電容量が基準容量範囲を外れたときに、両回路パターンに接続されている集積回路内の内部ダイオードに定電圧源から検査用プローブを介して所定電圧を供給させ、その状態において両回路パターンに接続されている集積回路を１つずつ温度制御手段に加熱または冷却させることにより集積回路の内部温度を所定温度に変化させ、その温度変化前後における内部ダイオードの導通電流の電流値を電流測定回路に測定させ、測定された２つの電流値の差異値が基準電流範囲を外れているときに内部温度を変化させた集積回路に端子浮きが発生していると判別するＣＰＵとを備えていることを特徴とする。
【００１１】
【発明の実施の形態】
以下、添付図面を参照して、本発明に係る集積回路の端子浮き検査方法および回路基板検査装置の好適な実施の形態について説明する。
【００１２】
図１は、本発明に係る回路基板検査装置に相当するピンボード方式のインサーキットテスタ１における主要部の斜視図である。同図に示すように、インサーキットテスタ１は、検査対象の回路基板Ｐ上に搭載された集積回路（以下、「ＩＣ」ともいう）２における信号用端子３，３・・、グランド端子３ｇ、および電源端子３ｐに接続されるべき回路パターン４，４・・，４ｇ，４ｐ（以下、他の回路パターンを含めて総称して、「回路パターン４」ともいう）にそれぞれ接触可能な検査用プローブ５，５・・，５ｇ，５ｐ（以下、他の検査用プローブを含めて総称して、「検査用プローブ５」ともいう）と、各ＩＣ２に対して上下動可能に構成された接触式のヒータ部６とを備えている。
【００１３】
また、インサーキットテスタ１は、上下動可能なピンボード１１と、所定距離分上方に離間させられてピンボード１１に固定された図外のヒータ部固定用ボードとを備えており、ピンボード１１には検査用プローブ５，５・・のすべてがそれぞれ固定され、ヒータ部固定用ボードには、ヒータ部６に連結されヒータ部６を上下動させるためのエアシリンダ１２が固定されている。ヒータ部６は、本発明における温度制御手段に相当し、その内部には、温度に応じて抵抗値が変化するＰＴＣ型やＮＴＣ型のサーミスタまたは白金抵抗体などの発熱体（図示せず）が備えられている。この発熱体には、後述する電力供給部４１から電源供給ピン１３ａ，１３ｂを介して加熱用電流が供給され、これにより、発熱体が発熱してＩＣ２を加熱する。
【００１４】
なお、このインサーキットテスタ１では、独立した各回路パターン４には１つの検査用プローブ５が接触するように対応配置させられており、検査時にピンボード１１が同図の矢印Ａ方向に下動させられると、各検査用プローブ５，５・・は、一点鎖線で示すように、対応する各回路パターン４，４・・にそれぞれ接触させられる。なお、同図では、１つの信号用端子３および電源端子３ｐのみを一点鎖線で示している。また、各ＩＣ２には１つヒータ部６が接触可能に対応配置させられており、ヒータ部６は、ピンボード１１が下動させられた際には、ピンボード１１の下面と回路基板Ｐの上面との中間位置に位置させられ、その状態においてエアシリンダ１２にエアが供給されると下動させられ、一点鎖線で示すように、ＩＣ２のパッケージの表面Ｆに接触する。これにより、ＩＣ２の内部温度は所定温度まで上昇させられる。
【００１５】
次に、インサーキットテスタ１の電気的な構成について、図２を参照して説明する。
【００１６】
同図に示すように、インサーキットテスタ１は、ＣＰＵ３１、スキャナ部３２、計測部３６、切り替えスイッチ３７，３８、ＲＡＭ３９、ＲＯＭ４０、電力供給部４１、エア供給部４２、電磁弁４３，４３・・，４４を備えている。
【００１７】
ＣＰＵ３１は、計測部３６による各検査処理を制御したり計測値から端子浮きの有無を判別したりする。スキャナ部３２は、ＣＰＵ３１の制御に従って複数の検査用プローブ５，５・・から１対の検査用プローブ５，５を選択する。計測部３６は、スキャナ部３２によって選択された１対の検査用プローブ５，５を介して回路パターン４，４ｇ間の容量を例えば同期検波方式で測定する容量測定回路３３と、回路パターン４，４間に定電圧を供給する定電圧源３４と、検査用プローブ５，５間を導通する導通電流の電流値を測定する電流測定回路３５とを備えている。なお、これらの容量測定回路３３、定電圧源３４および電流測定回路３５は、ＣＰＵ３１の制御に従い、それぞれ測定し、または定電圧を供給する。
【００１８】
切り替えスイッチ３７，３８は、ＣＰＵ３１の制御に従って互いに連動作動し、検査用プローブ５に対して容量測定回路３３または定電圧源３４および電流測定回路３５を切り替え接続する。ＲＡＭ３９は、各回路パターン４，４間における容量の基準データ、ＩＣ２の端子浮きを判別する際の基準データ、および測定値に基づく演算結果などを一時的に記憶し、ＲＯＭ４０は、ＣＰＵ３１の動作プログラムなどを記憶する。電力供給部４１は、ＣＰＵ３１の制御に従って前述したようにヒータ部６の発熱体に電力を供給する。
【００１９】
エア供給部４２は、各電磁弁４３，４３・・・，４４に圧縮エアを供給する。電磁弁４３は、エアシリンダ１２とエア供給部４２との間にそれぞれ接続されており、ＣＰＵ３１の開閉信号に従って開閉することにより、エア供給用パイプ４５を介しての圧縮エアの各エアシリンダ１２への供給および供給停止を制御する。この場合、電磁弁４３が作動して圧縮エアを供給することにより、エアシリンダ１２は、ヒータ部６をＩＣ２の表面Ｆに接触させる。一方、電磁弁４４は、エア供給部４２とピンボード１１を上下動させるためのエアシリンダ（図示せず）との間に接続されており、ＣＰＵ３１の開閉信号に従って開閉することにより、エア供給パイプ４６を介しての圧縮エアのエアシリンダへの供給および供給停止を制御する。この場合、電磁弁４４が作動して圧縮エアを供給することにより、エアシリンダは、ピンボード１１を下動させる。
【００２０】
次いで、ＩＣ２における信号用端子３の端子浮き検査の検査原理について、図３，４を参照して説明する。なお、検査対象の回路基板Ｐ上には、実際には、複数のＩＣ２，２・・が実装され、かつ同一回路パターン４に複数のＩＣ２，２・・の各々の信号用端子３，３・・が共通接続されているが、理解を容易にするため、ここでは、回路基板Ｐ上に２つの検査対象のＩＣ２ａ，２ｂが実装されている場合を想定して説明する。
【００２１】
図３に示すように、両ＩＣ２ａ，２ｂの信号用端子３とグランド端子３ｇとの間、および信号用端子３と電源端子３ｐとの間には、本発明における内部ダイオードに相当する寄生ダイオード５２，５２・・がそれぞれ存在する。このインサーキットテスタ１では、信号用端子３の端子浮きを検査する際に、まず、容量測定検査を実行する。具体的には、信号用端子３が接続されるべき回路パターン４と、グランド端子３ｇが接続されるべき回路パターン４ｇに両検査用プローブ５，５ｇをそれぞれ接触させる。次に、容量測定回路３３を用いて回路パターン４，４ｇ間の容量を測定する。この際に測定される容量は、ＩＣ２ａ，２ｂ内の内部ダイオード５２，５２の接合容量と、回路パターン４，４ｇ間のパターン間容量との和となる。
【００２２】
この際に、ＩＣ２ａ，２ｂにおける各信号用端子３およびグランド端子３ｇが、回路パターン４，４ｇに半田付けされている場合には、測定した回路パターン４，４ｇ間の容量は、良品の回路基板Ｐにおける同一対象の回路パターン４，４ｇ間について予め測定して規定した容量範囲である基準容量範囲内になる。一方、ＩＣ２ａ，２ｂにおける信号用端子３またはグランド端子３ｇのいずれかが、回路パターン４，４ｇに半田付けされていない場合には、測定した回路パターン４，４ｇ間の容量が基準容量範囲を外れることになる。このため、基準容量範囲内にあるときには、その回路パターン４，４ｇに接続されるべき信号用端子３およびグランド端子３ｇがそれぞれ確実に半田付けされていると判別することができるのに対し、基準容量範囲を外れたときには、その回路パターン４，４ｇに接続されるべき各信号用端子３およびグランド端子３ｇのいずれかが半田付けされていないと判別することができる。次いで、すべての回路パターン４，４・・について、これらの容量測定検査を実行し、基準容量範囲内を外れた回路パターン４に接続されているべき信号用端子３についてのみ、以下に説明する電流測定検査を実行する。
【００２３】
電流測定検査では、まず、ＩＣ２ａ，２ｂの信号用端子３およびグランド端子３ｇの間にそれぞれ介在する寄生ダイオード５２，５２が導通可能な電圧を検査用プローブ５，５ｇを介して定電圧源３４から供給する。次に、その状態において、電流測定回路３５が、ＩＣ２ａの寄生ダイオード５２を導通した導通電流の電流値Ｉ21と、ＩＣ２ｂの寄生ダイオード５２を導通した導通電流の電流値Ｉ31との和である電流値Ｉ1 を測定する。次いで、ヒータ部６を下動させてＩＣ２ａの表面Ｆに接触させることにより、ＩＣ２ａの内部温度を所定温度まで上昇させる。続いて、内部温度が所定温度に達した後に、電流測定回路３５が、ＩＣ２ａの寄生ダイオード５２を導通した導通電流の電流値Ｉ22と、ＩＣ２ｂの寄生ダイオード５２を導通した導通電流の電流値Ｉ32との和である電流値Ｉ2 を再度測定する。この温度変化させた前後における導通電流の電流値Ｉ1 ，Ｉ2 は、寄生ダイオード５２の周囲温度に応じて変化し、周囲温度が所定温度に設定されると、その導通電流の電流値Ｉ2 もほぼ所定値に定まる。したがって、所定温度に温度変化させた後の導通電流の電流値Ｉ2 と、良品の回路基板Ｐにおける同一信号用端子３について予め測定した温度変化後の導通電流値である基準電流値とを比較すれば、ＩＣ２ａにおける検査対象信号用端子３の端子浮きを判別することができる。これは、信号用端子３が回路パターン４に半田付けされていないときには、ＩＣ２ａの内部温度が所定温度に変化したとしても、導通電流の電流値Ｉ2 は、導通電流の電流値Ｉ1 とほぼ同じで変化しないのに対し、信号用端子３が半田付けされているときには、電流値Ｉ2 は、温度変化前における導通電流の電流値Ｉ1 とは明らかに相違するからである。
【００２４】
同様にして、ＩＣ２ｂについても上記した検査を行う。この際には、まず、ＩＣ２ａの寄生ダイオード５２を導通した導通電流の電流値Ｉ21と、ＩＣ２ｂの寄生ダイオード５２を導通した導通電流の電流値Ｉ31との和である電流値Ｉ1 を測定する。次いで、ヒータ部６を下動させてＩＣ２ｂの表面Ｆに接触させることにより、ＩＣ２ｂの内部温度を所定温度まで上昇させる。続いて、内部温度が所定温度に達した後に、電流測定回路３５が、ＩＣ２ａの寄生ダイオード５２を導通した導通電流の電流値Ｉ21と、ＩＣ２ｂの寄生ダイオード５２を導通した導通電流の電流値Ｉ32との和である電流値Ｉ2 を再度測定する。次いで、温度変化前における導通電流の電流値Ｉ1 および温度変化後における導通電流の電流値Ｉ2 を互いに比較することにより、ＩＣ２ｂにおける検査対象信号用端子３の端子浮きを判別する。これにより、前述した回路パターン４，４ｇ間に対する容量測定検査時に、基準容量範囲を外れた回路パターン４に接続されるべき各信号用端子３のうち、端子浮きしている信号用端子３を特定することができる。
【００２５】
次に、実際の端子浮き検査方法の具体的な手順について、容量測定検査の際に用いる基準データを作成する基準データ作成処理Ａ、電流測定検査の際に用いる基準データを作成する基準データ作成処理Ｂ、実際の端子浮き検査する検査処理Ａについて、図４〜６を参照して説明する。
【００２６】
図４（ａ）に示す基準データ作成処理Ａでは、最初に、良品回路基板Ｐについて、データ吸収対象の回路パターン４，４ｇ間における容量を測定する（ステップ６１）。具体的には、ＣＰＵ３１は、切り替えスイッチ３７，３８を制御することにより、良品回路基板Ｐの回路パターン４，４ｇに検査用プローブ５，５ｇを介して容量測定回路３３を接続させ、その状態で、容量測定回路３３に対して容量を測定させる。次いで、ＣＰＵ３１は、測定した容量をＲＡＭ３９に記憶させる（ステップ６２）。同様にして、他の回路パターン４，４ｇ間についても容量の測定および測定した容量の記憶を繰り返し実行する。次いで、すべての回路パターン４，４ｇ間について容量を測定したか否かを判別し（ステップ６３）、すべてについて測定したときに、ＣＰＵ３１は、ＲＡＭ３９に記憶させた各容量に対してそれぞれ所定の範囲を定めることにより基準データを作成する（ステップ６４）。この作成した基準データが前述した基準容量範囲となる。以上により、この処理を終了する。
【００２７】
次に、ＣＰＵ３１は、図４（ｂ）に示す基準データ作成処理Ｂを実行する。この処理では、ＣＰＵ３１は、切り替えスイッチ３７，３８を制御することにより、良品回路基板Ｐの回路パターン４，４ｇに検査用プローブ５，５ｇを介して定電圧源３４および電流測定回路３５をそれぞれ接続させ、その状態で、検査用プローブ５，５ｇを介して定電圧源３４から定電圧を供給させると共に、電流測定回路３５に対して、その際の導通電流の電流値Ｉ1 を測定させる（ステップ７１）。次いで、そのＩＣ２を所定温度まで加熱し（ステップ７２）、導通電流の電流値Ｉ2 を測定する（ステップ７３）。次に、導通電流Ｉ2 から導通電流Ｉ1 を減算することにより正常データΔＩを演算する（ステップ７４）。
【００２８】
この場合、両電流値Ｉ2 ，Ｉ1 の差異値を正常データΔＩとするのは、以下の理由からである。すなわち、図３において、検査対象がＩＣ２ａとすれば、導通電流の電流値Ｉ1 は上記したように、下記の（１）式で表される。
Ｉ1 ＝Ｉ21＋Ｉ31・・・・・・・・・・（１）式
一方、温度上昇後における電流値Ｉ2 は、温度上昇後におけるＩＣ２ａの増加電流値をΔｉとすれば、下記の（２）式で表される。
Ｉ2 ＝（Ｉ21＋Δｉ）＋Ｉ31・・・・・（２）式
したがって、電流値Ｉ2 と電流値Ｉ1 との差異値である正常データΔＩは、下記の（３）式で表される。この式によれば、他のＩＣ２ｂ内の寄生ダイオード５２の導通電流のばらつきが相殺されるため、ＩＣ２ａにおける検査対象の信号用端子３についての寄生ダイオード５２の導通電流のみの温度上昇前後における差異値を求めることができる。
ΔＩ＝Ｉ2 −Ｉ1
＝Δｉ・・・・・・・・・・・・・（３）式
【００２９】
次いで、ＣＰＵ３１は、演算した正常データΔＩをＲＡＭ３９に記憶させる（ステップ７５）。この後、ＣＰＵ３１は、他のすべての信号用端子３，３・・についても同様にして正常データΔＩを測定すると共に、その正常データΔＩをＲＡＭ３９に記憶させる。すべての信号用端子３について正常データΔＩを測定したと判別したときに（ステップ７６）、ＣＰＵ３１は、各正常データΔＩに対してそれぞれ所定の範囲を定めることにより基準データを作成する（ステップ７７）。この作成した基準データが基準電流範囲となる。以上により、この処理を終了する。
【００３０】
次に、検査処理Ａについて、図５，６を参照して説明する。
【００３１】
図５に示すように、ＣＰＵ３１は、ＲＯＭ４０に記憶されている動作プログラムに従い、切り替えスイッチ３７，３８を切り替え制御し、検査対象回路基板Ｐにおける回路パターン４，４ｇ間の容量を容量測定回路３３に測定させる（ステップ８１）。次に、ＣＰＵ３１は、測定した容量が、基準データ作成処理Ａによって作成された基準容量範囲内か否かを判別する（ステップ８２）。ＣＰＵ３１は、基準容量範囲内である場合には、その回路パターン４，４ｇと正常を示す正常フラグとを対にしてＲＡＭ３９に記憶させ（ステップ８３）、基準容量範囲を外れる場合には、その回路パターン４，４ｇと異常を示す異常フラグとを対にしてＲＡＭ３９に記憶させる（ステップ８４）。この後、ＣＰＵ３１は、同様にして、すべての回路パターン４，４ｇ間について測定すると共にフラグをＲＡＭ３９に記憶させる（ステップ８５）。
【００３２】
すべての回路パターン４，４ｇ間についての処理を完了したと判別したときに（ステップ８５）、ＣＰＵ３１は、ＲＡＭ３９に異常フラグが記憶されているか否かを判別する（ステップ８６）。異常フラグが記憶されていない場合には、ＣＰＵ３１は、すべての端子３，３・・が正常に半田付けされているものと判別して、この検査処理Ａを終了する。一方、異常フラグが記憶されている場合には、ＣＰＵ３１は、端子浮きしている端子を特定するために、異常フラグに対応する回路パターン４，４ｇに接続されるべき各信号用端子３について、図６に示す検査処理Ｂを実行する（ステップ８７）。
【００３３】
検査処理Ｂでは、ＣＰＵ３１は、検査すべき信号端子３に応じてスキャナ部３２を設定する（ステップ９１）。次に、ＣＰＵ３１は、切り替えスイッチ３７，３８を切り替え制御すると共に、スキャナ部３２によって選択された検査用プローブ５，５ｇを介して検査対象の信号用端子３およびグランド端子３ｇに定電圧を供給させ、その状態で導通電流の電流値Ｉ1 を測定する（ステップ９２）。次いで、ＣＰＵ３１は、電磁弁４３を制御することにより、ヒータ部６を下動させて検査対象のＩＣ２に接触させる。これにより、検査対象のＩＣ２は所定温度まで加熱される（ステップ９３）。所定時間が経過して所定温度まで達したと判別したときに、ＣＰＵ３１は、導通電流の電流値Ｉ2 を測定する（ステップ９４）。
【００３４】
続いて、ＣＰＵ３１は、電流値Ｉ2 から電流値Ｉ1 を減算することにより、温度上昇の前後における導通電流の差異値を演算し、その信号用端子３が端子浮きしているか否かを判別する（ステップ９６）。この場合、ＣＰＵ３１は、差異値が基準電流範囲内にある場合には、その信号用端子３が端子浮きしていないと判別し、基準電流範囲を外れているときには、端子浮きと判別する。次いで、異常フラグに対応するすべての信号用端子３について端子浮きを検査したか否かを判別し（ステップ９７）、検査していないときには、ステップ９１〜ステップ９７を繰り返し実行し、すべてを検査したと判別したときには、この検査処理Ａ，Ｂを終了する。
【００３５】
なお、本発明は、上記本発明の実施の形態に限定されない。例えば、本発明の実施の形態では、最初に容量測定検査を実行した後に検査処理Ｂを実行しているが、基準容量範囲を外れる都度、その信号用端子３について検査処理Ｂを実行してもよい。また、本発明の実施の形態では、容量測定検査および電流測定検査の際に用いる基準データを良品回路基板Ｐから測定することによって作成しているが、これら各基準データとして、回路基板Ｐの設計時に想定される計算値を用いることもできる。さらに、本発明の実施の形態では、容量測定検査時に、回路パターン４と、グランド電位の回路パターン４ｇとの間の容量を測定しているが、一方の回路パターンが常に回路パターン４ｇである必要はなく、回路パターン４と、それに隣接する他の任意の回路パターン４との間の容量を測定することもできる。
【００３６】
さらに、本発明の実施の形態では、温度制御手段としてのヒータ部６によって検査対象ＩＣ２を所定温度まで加熱することにより端子浮きを検査しているが、温度制御手段としてペルチェ素子などの冷却装置を用いてＩＣ２を所定温度まで冷却することにより端子浮きを検査することもできる。また、加熱装置として、例えば、ペルチェ素子や、電力をジュール熱に変換する抵抗発熱体などを用いることが可能である。さらに、本実施形態では、導通電流の変化に基づいて端子浮きを検査する例について説明したが、加熱または冷却の前後における寄生ダイオード５２の順方向電圧を測定した後、その測定値の差異値に基づいて端子浮きを検査してもよい。
【００３７】
【発明の効果】
以上のように、請求項１記載の集積回路の端子浮き検査方法および請求項２記載の回路基板検査装置によれば、容量測定検査で基準容量範囲を外れた回路パターンに接続されるべき各信号用端子についてのみ個別的に端子浮き検査を実行することにより、端子浮き検査を短時間で行うことができる結果、端子浮き検査コストを低減することができる。
【００３８】
また、集積回路の内部温度を所定温度に変化させ、その温度変化前後に測定した電気的パラメータ（電流値）の差異値に基づいて端子浮き検査を実行することにより、端子浮きしている集積回路の端子を正確に特定することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態に係るインサーキットテスタの主要部の斜視図である。
【図２】 本発明の実施の形態に係るインサーキットテスタの電気的構成を示すブロック図である。
【図３】 検査対象集積回路の等価回路を含めた測定系の概略を示す回路図である。
【図４】 （ａ）は基準データ作成処理Ａのフローチャート、（ｂ）は基準データ作成処理Ｂのフローチャートである。
【図５】 検査処理Ａのフローチャートである。
【図６】 検査処理Ｂのフローチャートである。
【図７】 従来の集積回路の端子浮き検査方法を実施する際における検査対象集積回路の等価回路を含めた測定系の概略を示す回路図である。
【符号の説明】
１ インサーキットテスタ
２ ＩＣ
３ 信号用端子
３ｇ グランド端子
３ｐ 電源端子
４ 回路パターン
５ 検査用プローブ
６ ヒータ部
３１ ＣＰＵ
３３ 容量測定回路
３４ 定電圧源
３５ 電流測定回路
５２ 寄生ダイオード
【発明の属する技術分野】
本発明は、プリント基板やＩＣパッケージ、ハイブリッド用基板およびＭＣＭ（Multi Chip Module ）などの回路基板における集積回路の端子浮きを検査する集積回路の端子浮き検査方法、および、この集積回路の端子浮き検査方法を実行可能に構成された回路基板検査装置に関するものである。
【０００２】
【従来の技術】
回路基板に実装された集積回路の端子が接続されるべき回路パターンに対して確実に半田付けされているか否かを検査する端子浮き検査方法として、集積回路内の寄生ダイオードを導通状態にし、その導通状態を示す電気的パラメータに基づいて集積回路の端子浮きを判別する検査方法が用いられている。
【０００３】
この検査方法では、図７に示すように、集積回路２の信号用端子１５１が半田付けされるべき回路パターン１６１に電流導通用プローブ１７１を接触させると共に、集積回路２のグランド端子１５２が半田付けされるべき回路パターン１６２に電流導通用プローブ１７２を接触させ、その状態において、両プローブ１７１，１７２間に電流計１８１を介して接続した定電圧源１８２によって、例えば０．９Ｖの定電圧を印加する。一方、集積回路２のグランド端子１５２と内部主要回路５１のグランド部位５１ａとの間には、いわゆるサブストレート抵抗１５５が存在し、かつ内部主要回路５１のグランド部位５１ａと信号用端子１５１，１５３との間、および信号用端子１５１，１５３と電源端子１５４との間には、寄生ダイオード５２，５２・・がそれぞれ存在する。したがって、定電圧源１８２、電流計１８１、電流導通用プローブ１７２、サブストレート抵抗１５５、寄生ダイオード５２、電流導通用プローブ１７１および定電圧源１８２からなる電流経路ｉ11が形成される。ここで、電流計１８１を用いて電流経路ｉ11を導通する電流値を測定する。この場合、定電圧源１８２によって印加されている電圧が、寄生ダイオード５２の作動電圧よりも高電圧であるため、所定電流が導通することにより、寄生ダイオード５２の順方向電圧およびサブストレート抵抗１５５の両端電圧は、それぞれ約０．７Ｖおよび約０．２Ｖになると予測される。
【０００４】
次に、同図においてスイッチ１９１をオンすることにより、他の信号用端子１５３が半田付けされるべき回路パターン１６３および回路パターン１６２にそれぞれ接触させられている電流導通用プローブ１７３，１７４の間に、定電圧源１８３によって１．２Ｖ程度の電圧を印加する。この状態では、他の信号用端子１５３およびグランド端子１５２間における寄生ダイオード５２の順方向電圧が約０．７Ｖになるため、サブストレート抵抗１５５の両端電圧は、約０．５Ｖになる。したがって、信号用端子１５１に接続されている寄生ダイオード５２は、その両端電圧が作動電圧よりも低電圧の約０．４Ｖになって遮断状態にさせられる結果、電流経路ｉ11内を導通する電流値が低減する。この場合、検査対象の信号用端子１５１が回路パターン１６１から浮いているときには、電流計１８１によって測定された電流値が変化しないため、信号用端子１５１に他の集積回路の信号用端子が共通接続されている場合であっても、検査対象の信号用端子１５１についての端子浮きを検査することができる。
【０００５】
【発明が解決しようとする課題】
ところが、従来の端子浮き検査方法には、以下の問題点がある。
すなわち、従来の端子浮き検査方法では、集積回路２の各端子１５１，１５２がそれそれ半田付けされるべき各回路パターン１６１，１６２に検査用プローブ１７１，１７２をそれぞれ接触させ、集積回路２内の寄生ダイオード５２に所定電流を導通させ、その導通状態を示す電気的パラメータを測定することにより、その信号用端子１５１についての端子浮きを検査している。しかし、この検査方法では、回路基板に実装されている集積回路２，２・・のそれぞれの信号用端子毎に、前述した端子浮き検査を繰り返し実行しなくてはならない。このため、例えば、回路基板上に数多くの集積回路が実装されている場合には、検査に要する時間が長時間化して検査コストが高騰しているという問題がある。特に、電流導通用プローブ１７１，１７４を検査対象信号用端子の位置に応じてＸ−Ｙ方式で移動させる場合には、その移動時間にも長時間を要するため、検査コストがさらに高騰する。
【０００６】
本発明は、かかる問題点に鑑みてなされたものであり、集積回路の端子浮きについての検査コストを低減可能な集積回路の端子浮き検査方法および回路基板検査装置を提供することを主目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成すべく請求項１記載の集積回路の端子浮き検査方法は、回路基板に搭載された検査対象の集積回路における信号用端子並びに集積回路における電源端子およびグランド端子のいずれか一方の端子がそれそれ接続されるべき各回路パターンに検査用プローブを各々接触させて、両回路パターン間の静電容量を測定し、測定した静電容量が基準容量範囲を外れたときに、両回路パターンに接続されるべき信号用端子および一方の端子間に介在する集積回路内の内部ダイオードに検査用プローブを介して所定電圧を供給し、その状態において両回路パターンに接続されている集積回路を１つずつ加熱または冷却することにより集積回路の内部温度を所定温度に変化させて、その温度変化前後における内部ダイオードの導通電流の電流値をそれぞれ測定し、測定した２つの電流値の差異値が基準電流範囲を外れているときに、内部温度を変化させた集積回路に端子浮きが発生していると判別することを特徴とする。
【０００８】
この集積回路の端子浮き検査方法では、最初に、例えば、回路基板に実装されている検査対象の集積回路における信号用端子およびグランド端子がそれぞれ接続されるべき両回路パターン間の容量を測定する。このときに測定される容量は、両回路パターンにそれぞれ半田付けされている信号用端子およびグランド端子の間に接続されている集積回路の内部ダイオードの接合容量と、両回路パターン間の容量とを加算した値になる。次に、測定した容量と、例えば良品基板における同一対象の回路パターン間について予め測定して規定した容量範囲（以下、「基準容量範囲」ともいう）とを比較する。ここで、集積回路の各端子が回路パターンに確実に半田付けされているときには、測定した容量が基準容量範囲内であるのに対し、回路パターンに接続されるべき信号用端子のいずれかが回路パターンから浮いているときには、測定した容量は、基準容量範囲から外れて、その寄生ダイオードの接合容量分だけ少なくなる。
【０００９】
ここで、例えば、測定した容量が基準容量範囲から外れた場合には、回路パターンから浮いている信号用端子を特定するために、その回路パターンに接続されるべき各信号用端子について個別的に端子浮き検査を実行する。この場合、一般的に、ダイオードは、周囲温度の変化に応じて順方向電圧が変化し、定電圧を印加した状態では、導通電流の電流値も変化する。したがって、集積回路の信号用端子およびグランド端子が接続されるべき両回路パターン間の容量が基準容量範囲を外れたときに、信号用端子およびグランド端子間に介在する集積回路内の内部ダイオードが導通するのに十分な電流を検査用プローブを介して供給し、集積回路の内部温度が変化した後の導通電流を測定する。この場合、信号用端子が回路パターンに接続されていないときには、内部温度が変化したとしても、測定した導通電流の電流値は、温度変化前の導通電流の電流値とほぼ同じ値になる。一方、信号用端子が回路パターンに接続されているときには、温度変化後に測定した導通電流の電流値は、温度変化前の導通電流の電流値とは明らかに相違する。したがって、温度変化後における導通電流の電流値に基づいて、接続されるべき回路パターンから浮いている信号用端子を正確に特定することが可能となる。このように、この検査方法では、すべての信号用端子について端子浮き検査を画一的に実行するのではなく、容量測定検査で基準容量範囲を外れた回路パターンに接続されるべき各信号用端子についてのみ個別的に端子浮き検査を実行する。この場合、１つの回路パターンには、通常複数の信号用端子が接続されている。したがって、容量測定検査において基準容量範囲を外れた回路パターンに接続されるべき信号用端子についてのみ端子浮き検査を実行することにより、電流測定の検査回数が低減し、これにより、端子浮きの検査時間を短縮することが可能となる。
【００１０】
請求項２記載の回路基板検査装置は、回路基板に搭載された検査対象の集積回路における信号用端子並びに集積回路における電源端子およびグランド端子のいずれか一方の端子がそれぞれ接続されるべき各回路パターンに接触可能な複数の検査用プローブと、信号用端子および一方の端子の間に介在する集積回路内の内部ダイオードに検査用プローブを介して所定電圧を供給する定電圧源と、所定電圧の供給によって導通状態となった内部ダイオードの導通電流の電流値を測定する電流測定回路と、信号用端子が接続されるべき回路パターンおよび所定の回路パターンの間における容量を測定する容量測定回路と、加熱または冷却することにより集積回路の内部温度を所定温度に制御する温度制御手段と、検査対象の集積回路における信号用端子並びに集積回路における電源端子およびグランド端子のいずれか一方の端子がそれそれ接続されるべき各回路パターンに接触させられた検査用プローブを介して両回路パターン間の静電容量を容量測定回路に測定させ、測定させた静電容量が基準容量範囲を外れたときに、両回路パターンに接続されている集積回路内の内部ダイオードに定電圧源から検査用プローブを介して所定電圧を供給させ、その状態において両回路パターンに接続されている集積回路を１つずつ温度制御手段に加熱または冷却させることにより集積回路の内部温度を所定温度に変化させ、その温度変化前後における内部ダイオードの導通電流の電流値を電流測定回路に測定させ、測定された２つの電流値の差異値が基準電流範囲を外れているときに内部温度を変化させた集積回路に端子浮きが発生していると判別するＣＰＵとを備えていることを特徴とする。
【００１１】
【発明の実施の形態】
以下、添付図面を参照して、本発明に係る集積回路の端子浮き検査方法および回路基板検査装置の好適な実施の形態について説明する。
【００１２】
図１は、本発明に係る回路基板検査装置に相当するピンボード方式のインサーキットテスタ１における主要部の斜視図である。同図に示すように、インサーキットテスタ１は、検査対象の回路基板Ｐ上に搭載された集積回路（以下、「ＩＣ」ともいう）２における信号用端子３，３・・、グランド端子３ｇ、および電源端子３ｐに接続されるべき回路パターン４，４・・，４ｇ，４ｐ（以下、他の回路パターンを含めて総称して、「回路パターン４」ともいう）にそれぞれ接触可能な検査用プローブ５，５・・，５ｇ，５ｐ（以下、他の検査用プローブを含めて総称して、「検査用プローブ５」ともいう）と、各ＩＣ２に対して上下動可能に構成された接触式のヒータ部６とを備えている。
【００１３】
また、インサーキットテスタ１は、上下動可能なピンボード１１と、所定距離分上方に離間させられてピンボード１１に固定された図外のヒータ部固定用ボードとを備えており、ピンボード１１には検査用プローブ５，５・・のすべてがそれぞれ固定され、ヒータ部固定用ボードには、ヒータ部６に連結されヒータ部６を上下動させるためのエアシリンダ１２が固定されている。ヒータ部６は、本発明における温度制御手段に相当し、その内部には、温度に応じて抵抗値が変化するＰＴＣ型やＮＴＣ型のサーミスタまたは白金抵抗体などの発熱体（図示せず）が備えられている。この発熱体には、後述する電力供給部４１から電源供給ピン１３ａ，１３ｂを介して加熱用電流が供給され、これにより、発熱体が発熱してＩＣ２を加熱する。
【００１４】
なお、このインサーキットテスタ１では、独立した各回路パターン４には１つの検査用プローブ５が接触するように対応配置させられており、検査時にピンボード１１が同図の矢印Ａ方向に下動させられると、各検査用プローブ５，５・・は、一点鎖線で示すように、対応する各回路パターン４，４・・にそれぞれ接触させられる。なお、同図では、１つの信号用端子３および電源端子３ｐのみを一点鎖線で示している。また、各ＩＣ２には１つヒータ部６が接触可能に対応配置させられており、ヒータ部６は、ピンボード１１が下動させられた際には、ピンボード１１の下面と回路基板Ｐの上面との中間位置に位置させられ、その状態においてエアシリンダ１２にエアが供給されると下動させられ、一点鎖線で示すように、ＩＣ２のパッケージの表面Ｆに接触する。これにより、ＩＣ２の内部温度は所定温度まで上昇させられる。
【００１５】
次に、インサーキットテスタ１の電気的な構成について、図２を参照して説明する。
【００１６】
同図に示すように、インサーキットテスタ１は、ＣＰＵ３１、スキャナ部３２、計測部３６、切り替えスイッチ３７，３８、ＲＡＭ３９、ＲＯＭ４０、電力供給部４１、エア供給部４２、電磁弁４３，４３・・，４４を備えている。
【００１７】
ＣＰＵ３１は、計測部３６による各検査処理を制御したり計測値から端子浮きの有無を判別したりする。スキャナ部３２は、ＣＰＵ３１の制御に従って複数の検査用プローブ５，５・・から１対の検査用プローブ５，５を選択する。計測部３６は、スキャナ部３２によって選択された１対の検査用プローブ５，５を介して回路パターン４，４ｇ間の容量を例えば同期検波方式で測定する容量測定回路３３と、回路パターン４，４間に定電圧を供給する定電圧源３４と、検査用プローブ５，５間を導通する導通電流の電流値を測定する電流測定回路３５とを備えている。なお、これらの容量測定回路３３、定電圧源３４および電流測定回路３５は、ＣＰＵ３１の制御に従い、それぞれ測定し、または定電圧を供給する。
【００１８】
切り替えスイッチ３７，３８は、ＣＰＵ３１の制御に従って互いに連動作動し、検査用プローブ５に対して容量測定回路３３または定電圧源３４および電流測定回路３５を切り替え接続する。ＲＡＭ３９は、各回路パターン４，４間における容量の基準データ、ＩＣ２の端子浮きを判別する際の基準データ、および測定値に基づく演算結果などを一時的に記憶し、ＲＯＭ４０は、ＣＰＵ３１の動作プログラムなどを記憶する。電力供給部４１は、ＣＰＵ３１の制御に従って前述したようにヒータ部６の発熱体に電力を供給する。
【００１９】
エア供給部４２は、各電磁弁４３，４３・・・，４４に圧縮エアを供給する。電磁弁４３は、エアシリンダ１２とエア供給部４２との間にそれぞれ接続されており、ＣＰＵ３１の開閉信号に従って開閉することにより、エア供給用パイプ４５を介しての圧縮エアの各エアシリンダ１２への供給および供給停止を制御する。この場合、電磁弁４３が作動して圧縮エアを供給することにより、エアシリンダ１２は、ヒータ部６をＩＣ２の表面Ｆに接触させる。一方、電磁弁４４は、エア供給部４２とピンボード１１を上下動させるためのエアシリンダ（図示せず）との間に接続されており、ＣＰＵ３１の開閉信号に従って開閉することにより、エア供給パイプ４６を介しての圧縮エアのエアシリンダへの供給および供給停止を制御する。この場合、電磁弁４４が作動して圧縮エアを供給することにより、エアシリンダは、ピンボード１１を下動させる。
【００２０】
次いで、ＩＣ２における信号用端子３の端子浮き検査の検査原理について、図３，４を参照して説明する。なお、検査対象の回路基板Ｐ上には、実際には、複数のＩＣ２，２・・が実装され、かつ同一回路パターン４に複数のＩＣ２，２・・の各々の信号用端子３，３・・が共通接続されているが、理解を容易にするため、ここでは、回路基板Ｐ上に２つの検査対象のＩＣ２ａ，２ｂが実装されている場合を想定して説明する。
【００２１】
図３に示すように、両ＩＣ２ａ，２ｂの信号用端子３とグランド端子３ｇとの間、および信号用端子３と電源端子３ｐとの間には、本発明における内部ダイオードに相当する寄生ダイオード５２，５２・・がそれぞれ存在する。このインサーキットテスタ１では、信号用端子３の端子浮きを検査する際に、まず、容量測定検査を実行する。具体的には、信号用端子３が接続されるべき回路パターン４と、グランド端子３ｇが接続されるべき回路パターン４ｇに両検査用プローブ５，５ｇをそれぞれ接触させる。次に、容量測定回路３３を用いて回路パターン４，４ｇ間の容量を測定する。この際に測定される容量は、ＩＣ２ａ，２ｂ内の内部ダイオード５２，５２の接合容量と、回路パターン４，４ｇ間のパターン間容量との和となる。
【００２２】
この際に、ＩＣ２ａ，２ｂにおける各信号用端子３およびグランド端子３ｇが、回路パターン４，４ｇに半田付けされている場合には、測定した回路パターン４，４ｇ間の容量は、良品の回路基板Ｐにおける同一対象の回路パターン４，４ｇ間について予め測定して規定した容量範囲である基準容量範囲内になる。一方、ＩＣ２ａ，２ｂにおける信号用端子３またはグランド端子３ｇのいずれかが、回路パターン４，４ｇに半田付けされていない場合には、測定した回路パターン４，４ｇ間の容量が基準容量範囲を外れることになる。このため、基準容量範囲内にあるときには、その回路パターン４，４ｇに接続されるべき信号用端子３およびグランド端子３ｇがそれぞれ確実に半田付けされていると判別することができるのに対し、基準容量範囲を外れたときには、その回路パターン４，４ｇに接続されるべき各信号用端子３およびグランド端子３ｇのいずれかが半田付けされていないと判別することができる。次いで、すべての回路パターン４，４・・について、これらの容量測定検査を実行し、基準容量範囲内を外れた回路パターン４に接続されているべき信号用端子３についてのみ、以下に説明する電流測定検査を実行する。
【００２３】
電流測定検査では、まず、ＩＣ２ａ，２ｂの信号用端子３およびグランド端子３ｇの間にそれぞれ介在する寄生ダイオード５２，５２が導通可能な電圧を検査用プローブ５，５ｇを介して定電圧源３４から供給する。次に、その状態において、電流測定回路３５が、ＩＣ２ａの寄生ダイオード５２を導通した導通電流の電流値Ｉ21と、ＩＣ２ｂの寄生ダイオード５２を導通した導通電流の電流値Ｉ31との和である電流値Ｉ1 を測定する。次いで、ヒータ部６を下動させてＩＣ２ａの表面Ｆに接触させることにより、ＩＣ２ａの内部温度を所定温度まで上昇させる。続いて、内部温度が所定温度に達した後に、電流測定回路３５が、ＩＣ２ａの寄生ダイオード５２を導通した導通電流の電流値Ｉ22と、ＩＣ２ｂの寄生ダイオード５２を導通した導通電流の電流値Ｉ32との和である電流値Ｉ2 を再度測定する。この温度変化させた前後における導通電流の電流値Ｉ1 ，Ｉ2 は、寄生ダイオード５２の周囲温度に応じて変化し、周囲温度が所定温度に設定されると、その導通電流の電流値Ｉ2 もほぼ所定値に定まる。したがって、所定温度に温度変化させた後の導通電流の電流値Ｉ2 と、良品の回路基板Ｐにおける同一信号用端子３について予め測定した温度変化後の導通電流値である基準電流値とを比較すれば、ＩＣ２ａにおける検査対象信号用端子３の端子浮きを判別することができる。これは、信号用端子３が回路パターン４に半田付けされていないときには、ＩＣ２ａの内部温度が所定温度に変化したとしても、導通電流の電流値Ｉ2 は、導通電流の電流値Ｉ1 とほぼ同じで変化しないのに対し、信号用端子３が半田付けされているときには、電流値Ｉ2 は、温度変化前における導通電流の電流値Ｉ1 とは明らかに相違するからである。
【００２４】
同様にして、ＩＣ２ｂについても上記した検査を行う。この際には、まず、ＩＣ２ａの寄生ダイオード５２を導通した導通電流の電流値Ｉ21と、ＩＣ２ｂの寄生ダイオード５２を導通した導通電流の電流値Ｉ31との和である電流値Ｉ1 を測定する。次いで、ヒータ部６を下動させてＩＣ２ｂの表面Ｆに接触させることにより、ＩＣ２ｂの内部温度を所定温度まで上昇させる。続いて、内部温度が所定温度に達した後に、電流測定回路３５が、ＩＣ２ａの寄生ダイオード５２を導通した導通電流の電流値Ｉ21と、ＩＣ２ｂの寄生ダイオード５２を導通した導通電流の電流値Ｉ32との和である電流値Ｉ2 を再度測定する。次いで、温度変化前における導通電流の電流値Ｉ1 および温度変化後における導通電流の電流値Ｉ2 を互いに比較することにより、ＩＣ２ｂにおける検査対象信号用端子３の端子浮きを判別する。これにより、前述した回路パターン４，４ｇ間に対する容量測定検査時に、基準容量範囲を外れた回路パターン４に接続されるべき各信号用端子３のうち、端子浮きしている信号用端子３を特定することができる。
【００２５】
次に、実際の端子浮き検査方法の具体的な手順について、容量測定検査の際に用いる基準データを作成する基準データ作成処理Ａ、電流測定検査の際に用いる基準データを作成する基準データ作成処理Ｂ、実際の端子浮き検査する検査処理Ａについて、図４〜６を参照して説明する。
【００２６】
図４（ａ）に示す基準データ作成処理Ａでは、最初に、良品回路基板Ｐについて、データ吸収対象の回路パターン４，４ｇ間における容量を測定する（ステップ６１）。具体的には、ＣＰＵ３１は、切り替えスイッチ３７，３８を制御することにより、良品回路基板Ｐの回路パターン４，４ｇに検査用プローブ５，５ｇを介して容量測定回路３３を接続させ、その状態で、容量測定回路３３に対して容量を測定させる。次いで、ＣＰＵ３１は、測定した容量をＲＡＭ３９に記憶させる（ステップ６２）。同様にして、他の回路パターン４，４ｇ間についても容量の測定および測定した容量の記憶を繰り返し実行する。次いで、すべての回路パターン４，４ｇ間について容量を測定したか否かを判別し（ステップ６３）、すべてについて測定したときに、ＣＰＵ３１は、ＲＡＭ３９に記憶させた各容量に対してそれぞれ所定の範囲を定めることにより基準データを作成する（ステップ６４）。この作成した基準データが前述した基準容量範囲となる。以上により、この処理を終了する。
【００２７】
次に、ＣＰＵ３１は、図４（ｂ）に示す基準データ作成処理Ｂを実行する。この処理では、ＣＰＵ３１は、切り替えスイッチ３７，３８を制御することにより、良品回路基板Ｐの回路パターン４，４ｇに検査用プローブ５，５ｇを介して定電圧源３４および電流測定回路３５をそれぞれ接続させ、その状態で、検査用プローブ５，５ｇを介して定電圧源３４から定電圧を供給させると共に、電流測定回路３５に対して、その際の導通電流の電流値Ｉ1 を測定させる（ステップ７１）。次いで、そのＩＣ２を所定温度まで加熱し（ステップ７２）、導通電流の電流値Ｉ2 を測定する（ステップ７３）。次に、導通電流Ｉ2 から導通電流Ｉ1 を減算することにより正常データΔＩを演算する（ステップ７４）。
【００２８】
この場合、両電流値Ｉ2 ，Ｉ1 の差異値を正常データΔＩとするのは、以下の理由からである。すなわち、図３において、検査対象がＩＣ２ａとすれば、導通電流の電流値Ｉ1 は上記したように、下記の（１）式で表される。
Ｉ1 ＝Ｉ21＋Ｉ31・・・・・・・・・・（１）式
一方、温度上昇後における電流値Ｉ2 は、温度上昇後におけるＩＣ２ａの増加電流値をΔｉとすれば、下記の（２）式で表される。
Ｉ2 ＝（Ｉ21＋Δｉ）＋Ｉ31・・・・・（２）式
したがって、電流値Ｉ2 と電流値Ｉ1 との差異値である正常データΔＩは、下記の（３）式で表される。この式によれば、他のＩＣ２ｂ内の寄生ダイオード５２の導通電流のばらつきが相殺されるため、ＩＣ２ａにおける検査対象の信号用端子３についての寄生ダイオード５２の導通電流のみの温度上昇前後における差異値を求めることができる。
ΔＩ＝Ｉ2 −Ｉ1
＝Δｉ・・・・・・・・・・・・・（３）式
【００２９】
次いで、ＣＰＵ３１は、演算した正常データΔＩをＲＡＭ３９に記憶させる（ステップ７５）。この後、ＣＰＵ３１は、他のすべての信号用端子３，３・・についても同様にして正常データΔＩを測定すると共に、その正常データΔＩをＲＡＭ３９に記憶させる。すべての信号用端子３について正常データΔＩを測定したと判別したときに（ステップ７６）、ＣＰＵ３１は、各正常データΔＩに対してそれぞれ所定の範囲を定めることにより基準データを作成する（ステップ７７）。この作成した基準データが基準電流範囲となる。以上により、この処理を終了する。
【００３０】
次に、検査処理Ａについて、図５，６を参照して説明する。
【００３１】
図５に示すように、ＣＰＵ３１は、ＲＯＭ４０に記憶されている動作プログラムに従い、切り替えスイッチ３７，３８を切り替え制御し、検査対象回路基板Ｐにおける回路パターン４，４ｇ間の容量を容量測定回路３３に測定させる（ステップ８１）。次に、ＣＰＵ３１は、測定した容量が、基準データ作成処理Ａによって作成された基準容量範囲内か否かを判別する（ステップ８２）。ＣＰＵ３１は、基準容量範囲内である場合には、その回路パターン４，４ｇと正常を示す正常フラグとを対にしてＲＡＭ３９に記憶させ（ステップ８３）、基準容量範囲を外れる場合には、その回路パターン４，４ｇと異常を示す異常フラグとを対にしてＲＡＭ３９に記憶させる（ステップ８４）。この後、ＣＰＵ３１は、同様にして、すべての回路パターン４，４ｇ間について測定すると共にフラグをＲＡＭ３９に記憶させる（ステップ８５）。
【００３２】
すべての回路パターン４，４ｇ間についての処理を完了したと判別したときに（ステップ８５）、ＣＰＵ３１は、ＲＡＭ３９に異常フラグが記憶されているか否かを判別する（ステップ８６）。異常フラグが記憶されていない場合には、ＣＰＵ３１は、すべての端子３，３・・が正常に半田付けされているものと判別して、この検査処理Ａを終了する。一方、異常フラグが記憶されている場合には、ＣＰＵ３１は、端子浮きしている端子を特定するために、異常フラグに対応する回路パターン４，４ｇに接続されるべき各信号用端子３について、図６に示す検査処理Ｂを実行する（ステップ８７）。
【００３３】
検査処理Ｂでは、ＣＰＵ３１は、検査すべき信号端子３に応じてスキャナ部３２を設定する（ステップ９１）。次に、ＣＰＵ３１は、切り替えスイッチ３７，３８を切り替え制御すると共に、スキャナ部３２によって選択された検査用プローブ５，５ｇを介して検査対象の信号用端子３およびグランド端子３ｇに定電圧を供給させ、その状態で導通電流の電流値Ｉ1 を測定する（ステップ９２）。次いで、ＣＰＵ３１は、電磁弁４３を制御することにより、ヒータ部６を下動させて検査対象のＩＣ２に接触させる。これにより、検査対象のＩＣ２は所定温度まで加熱される（ステップ９３）。所定時間が経過して所定温度まで達したと判別したときに、ＣＰＵ３１は、導通電流の電流値Ｉ2 を測定する（ステップ９４）。
【００３４】
続いて、ＣＰＵ３１は、電流値Ｉ2 から電流値Ｉ1 を減算することにより、温度上昇の前後における導通電流の差異値を演算し、その信号用端子３が端子浮きしているか否かを判別する（ステップ９６）。この場合、ＣＰＵ３１は、差異値が基準電流範囲内にある場合には、その信号用端子３が端子浮きしていないと判別し、基準電流範囲を外れているときには、端子浮きと判別する。次いで、異常フラグに対応するすべての信号用端子３について端子浮きを検査したか否かを判別し（ステップ９７）、検査していないときには、ステップ９１〜ステップ９７を繰り返し実行し、すべてを検査したと判別したときには、この検査処理Ａ，Ｂを終了する。
【００３５】
なお、本発明は、上記本発明の実施の形態に限定されない。例えば、本発明の実施の形態では、最初に容量測定検査を実行した後に検査処理Ｂを実行しているが、基準容量範囲を外れる都度、その信号用端子３について検査処理Ｂを実行してもよい。また、本発明の実施の形態では、容量測定検査および電流測定検査の際に用いる基準データを良品回路基板Ｐから測定することによって作成しているが、これら各基準データとして、回路基板Ｐの設計時に想定される計算値を用いることもできる。さらに、本発明の実施の形態では、容量測定検査時に、回路パターン４と、グランド電位の回路パターン４ｇとの間の容量を測定しているが、一方の回路パターンが常に回路パターン４ｇである必要はなく、回路パターン４と、それに隣接する他の任意の回路パターン４との間の容量を測定することもできる。
【００３６】
さらに、本発明の実施の形態では、温度制御手段としてのヒータ部６によって検査対象ＩＣ２を所定温度まで加熱することにより端子浮きを検査しているが、温度制御手段としてペルチェ素子などの冷却装置を用いてＩＣ２を所定温度まで冷却することにより端子浮きを検査することもできる。また、加熱装置として、例えば、ペルチェ素子や、電力をジュール熱に変換する抵抗発熱体などを用いることが可能である。さらに、本実施形態では、導通電流の変化に基づいて端子浮きを検査する例について説明したが、加熱または冷却の前後における寄生ダイオード５２の順方向電圧を測定した後、その測定値の差異値に基づいて端子浮きを検査してもよい。
【００３７】
【発明の効果】
以上のように、請求項１記載の集積回路の端子浮き検査方法および請求項２記載の回路基板検査装置によれば、容量測定検査で基準容量範囲を外れた回路パターンに接続されるべき各信号用端子についてのみ個別的に端子浮き検査を実行することにより、端子浮き検査を短時間で行うことができる結果、端子浮き検査コストを低減することができる。
【００３８】
また、集積回路の内部温度を所定温度に変化させ、その温度変化前後に測定した電気的パラメータ（電流値）の差異値に基づいて端子浮き検査を実行することにより、端子浮きしている集積回路の端子を正確に特定することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態に係るインサーキットテスタの主要部の斜視図である。
【図２】 本発明の実施の形態に係るインサーキットテスタの電気的構成を示すブロック図である。
【図３】 検査対象集積回路の等価回路を含めた測定系の概略を示す回路図である。
【図４】 （ａ）は基準データ作成処理Ａのフローチャート、（ｂ）は基準データ作成処理Ｂのフローチャートである。
【図５】 検査処理Ａのフローチャートである。
【図６】 検査処理Ｂのフローチャートである。
【図７】 従来の集積回路の端子浮き検査方法を実施する際における検査対象集積回路の等価回路を含めた測定系の概略を示す回路図である。
【符号の説明】
１ インサーキットテスタ
２ ＩＣ
３ 信号用端子
３ｇ グランド端子
３ｐ 電源端子
４ 回路パターン
５ 検査用プローブ
６ ヒータ部
３１ ＣＰＵ
３３ 容量測定回路
３４ 定電圧源
３５ 電流測定回路
５２ 寄生ダイオード
Claims (2)
- 回路基板に搭載された検査対象の集積回路における信号用端子並びに当該集積回路における電源端子およびグランド端子のいずれか一方の端子がそれそれ接続されるべき各回路パターンに検査用プローブを各々接触させて、当該両回路パターン間の静電容量を測定し、
当該測定した静電容量が基準容量範囲を外れたときに、前記両回路パターンに接続されるべき前記信号用端子および前記一方の端子間に介在する前記集積回路内の内部ダイオードに前記検査用プローブを介して所定電圧を供給し、
その状態において前記両回路パターンに接続されている前記集積回路を１つずつ加熱または冷却することにより当該集積回路の内部温度を所定温度に変化させて、その温度変化前後における前記内部ダイオードの導通電流の電流値をそれぞれ測定し、
当該測定した２つの電流値の差異値が基準電流範囲を外れているときに、前記内部温度を変化させた集積回路に端子浮きが発生していると判別することを特徴とする集積回路の端子浮き検査方法。 - 回路基板に搭載された検査対象の集積回路における信号用端子並びに当該集積回路における電源端子およびグランド端子のいずれか一方の端子がそれぞれ接続されるべき各回路パターンに接触可能な複数の検査用プローブと、
前記信号用端子および前記一方の端子の間に介在する前記集積回路内の内部ダイオードに前記検査用プローブを介して所定電圧を供給する定電圧源と、
前記所定電圧の供給によって導通状態となった前記内部ダイオードの導通電流の電流値を測定する電流測定回路と、
前記信号用端子が接続されるべき回路パターンおよび所定の回路パターンの間における容量を測定する容量測定回路と、
加熱または冷却することにより前記集積回路の内部温度を所定温度に制御する温度制御手段と、
検査対象の前記集積回路における信号用端子並びに当該集積回路における電源端子およびグランド端子のいずれか一方の端子がそれそれ接続されるべき各回路パターンに接触させられた前記検査用プローブを介して当該両回路パターン間の静電容量を前記容量測定回路に測定させ、当該測定させた静電容量が基準容量範囲を外れたときに、当該両回路パターンに接続されている前記集積回路内の前記内部ダイオードに前記定電圧源から前記検査用プローブを介して前記所定電圧を供給させ、その状態において当該両回路パターンに接続されている前記集積回路を１つずつ前記温度制御手段に加熱または冷却させることにより当該集積回路の内部温度を所定温度に変化させ、その温度変化前後における当該内部ダイオードの導通電流の電流値を前記電流測定回路に測定させ、当該測定された２つの電流値の差異値が基準電流範囲を外れているときに前記内部温度を変化させた集積回路に端子浮きが発生していると判別するＣＰＵとを備えていることを特徴とする回路基板検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06772298A JP4040740B2 (ja) | 1998-03-02 | 1998-03-02 | 集積回路の端子浮き検査方法および回路基板検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06772298A JP4040740B2 (ja) | 1998-03-02 | 1998-03-02 | 集積回路の端子浮き検査方法および回路基板検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11248780A JPH11248780A (ja) | 1999-09-17 |
| JP4040740B2 true JP4040740B2 (ja) | 2008-01-30 |
Family
ID=13353147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06772298A Expired - Fee Related JP4040740B2 (ja) | 1998-03-02 | 1998-03-02 | 集積回路の端子浮き検査方法および回路基板検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4040740B2 (ja) |
-
1998
- 1998-03-02 JP JP06772298A patent/JP4040740B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11248780A (ja) | 1999-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI797267B (zh) | 檢查裝置 | |
| US6552561B2 (en) | Apparatus and method for controlling temperature in a device under test using integrated temperature sensitive diode | |
| KR960003987B1 (ko) | 번-인장치 및 방법 | |
| US11187747B2 (en) | Inspection system and malfunction analysis/prediction method for inspection system | |
| EP3799111B1 (en) | Inspection device and temperature control method | |
| US20090051381A1 (en) | Electronic Device Testing Apparatus and Temperature Control Method in an Electronic Device Testing Apparatus | |
| JPH11502309A (ja) | 障害カバリッジを拡大した製造欠陥分析装置 | |
| JP2008537637A (ja) | Ｉｃソケットにおける温度検知および予測 | |
| US20250301536A1 (en) | Temperature control device, temperature control method, program, prober, and learning model generating method | |
| JPH1144727A (ja) | 回路基板検査装置 | |
| JP4040740B2 (ja) | 集積回路の端子浮き検査方法および回路基板検査装置 | |
| JP4040741B2 (ja) | 集積回路の端子浮き検査方法および回路基板検査装置 | |
| JP2005347612A (ja) | ウェハトレイ及びウェハバーンインユニット、それを用いたウェハレベルバーンイン装置並びに半導体ウェハの温度制御方法 | |
| JP4987862B2 (ja) | フィンガーテスターを用いて、コンポーネント化されていない大型印刷回路基板を検査する方法 | |
| JPH0774218A (ja) | Ｉｃのテスト方法およびそのプローブカード | |
| JP3652479B2 (ja) | 集積回路の端子浮き検査方法および回路基板検査装置 | |
| WO2006123404A1 (ja) | 電子部品試験装置および電子部品試験装置における温度制御方法 | |
| JPH1144726A (ja) | 集積回路の端子浮き検査方法および回路基板検査装置 | |
| KR100557991B1 (ko) | 프로빙장치 및 프로빙방법 | |
| JP3595128B2 (ja) | 回路基板検査装置 | |
| JPH1019958A (ja) | Ｉｃのインサーキットテスタによる足浮き検出方法並びに接触式ヒータープローブ | |
| JP2007109816A (ja) | 集積回路検査装置 | |
| JPH1183953A (ja) | 回路基板検査装置 | |
| JP3620912B2 (ja) | 基板検査装置用ラインプローブの適否状態チェック方法 | |
| JPH11133075A (ja) | 電気的特性測定装置及び測定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050223 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070413 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070621 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071108 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141116 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |