JP4030877B2 - 窓枠状のｇｃおよびｃｂを改良するために加工した縦型ゲート上部の処理 - Google Patents
窓枠状のｇｃおよびｃｂを改良するために加工した縦型ゲート上部の処理 Download PDFInfo
- Publication number
- JP4030877B2 JP4030877B2 JP2002584332A JP2002584332A JP4030877B2 JP 4030877 B2 JP4030877 B2 JP 4030877B2 JP 2002584332 A JP2002584332 A JP 2002584332A JP 2002584332 A JP2002584332 A JP 2002584332A JP 4030877 B2 JP4030877 B2 JP 4030877B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- gate conductor
- bit line
- contact portion
- spacer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004020 conductor Substances 0.000 claims description 37
- 150000004767 nitrides Chemical class 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 29
- 125000006850 spacer group Chemical group 0.000 claims description 23
- 239000003990 capacitor Substances 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 239000012212 insulator Substances 0.000 claims description 3
- 238000003860 storage Methods 0.000 description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 23
- 229920005591 polysilicon Polymers 0.000 description 23
- 238000010586 diagram Methods 0.000 description 17
- 230000008569 process Effects 0.000 description 12
- 238000005530 etching Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000001012 protector Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
Description
（発明の背景）
（発明の属する技術分野）
本発明は、概して集積回路記憶装置に関するものであり、より具体的には、ゲート電極とビット線接触部（bitline contacts）との間の意図しない短絡を防止する、改良された製造方法および構造に関するものである。
（従来技術の説明）
集積回路記憶構造体（integrated circuit storage structure）を取り巻く技術の進歩に伴い、集積回路チップの所定領域毎の密度を上昇させるために、記憶構造体の大きさをより小さくする必要がある。いくつかの従来の記憶構造体は、深いトレンチ容量（trench capacitor）や、この深いトレンチ容量へのアクセスを制御する隣接トランジスタといった記憶装置を備えていた。しかし、記憶構造体の大きさをより小さくするため、最近のトレンチ容量は、深いトレンチ容量の横に隣接する縦型トランジスタを備えている。このような記憶装置は、深いトレンチの上部にゲート導体／接触部を備えている。多数の異なる配線構造や、ビット線接触部といった、記憶装置に隣接する導電接続部分がある。
（発明の属する技術分野）
本発明は、概して集積回路記憶装置に関するものであり、より具体的には、ゲート電極とビット線接触部（bitline contacts）との間の意図しない短絡を防止する、改良された製造方法および構造に関するものである。
（従来技術の説明）
集積回路記憶構造体（integrated circuit storage structure）を取り巻く技術の進歩に伴い、集積回路チップの所定領域毎の密度を上昇させるために、記憶構造体の大きさをより小さくする必要がある。いくつかの従来の記憶構造体は、深いトレンチ容量（trench capacitor）や、この深いトレンチ容量へのアクセスを制御する隣接トランジスタといった記憶装置を備えていた。しかし、記憶構造体の大きさをより小さくするため、最近のトレンチ容量は、深いトレンチ容量の横に隣接する縦型トランジスタを備えている。このような記憶装置は、深いトレンチの上部にゲート導体／接触部を備えている。多数の異なる配線構造や、ビット線接触部といった、記憶装置に隣接する導電接続部分がある。
しかし、このような従来の装置には、不都合がある。この不都合とは、ゲート接触部または周囲の全ての導電構造が、適切に配列されていない場合、この誤配列が、ゲート接触部と、これに隣接する構造との間に意図しない電気的接続を引き起こしてしまうことである。例えば、ゲート接触部が誤配列されると、接触ビット線（contact bitline）とゲート接触部との間に、意図しない短絡を生じることがある。
従って、たとえわずかな誤配列を生じた場合であっても、ゲート接触部とビット線接触部との間にて短絡する可能性を減少または排除するために、製造方法、および、構造を改良する必要がある。以下に説明する本発明は、この問題に対処するものであって、ゲート接触部と隣接する構造との間で短絡する可能性を排除または減少するような新しい構造、および、製造方法を提供するものである。
米国特許公報第６，１４４，０５４号（ＵＳ６，１４４，０５４）に、請求項１に記載のメモリーセル、および、請求項５に記載のようなメモリーセルの製造方法が記載されている。
米国特許公報第６，１４４，０５４号（ＵＳ６，１４４，０５４）に、請求項１に記載のメモリーセル、および、請求項５に記載のようなメモリーセルの製造方法が記載されている。
本発明の基本的な目的は、メモリーセル構造と、記憶構造体を改良するための方法を提供することである。この目的は、請求項１に記載のメモリーセル、および、請求項５に記載の方法によって達成される。好ましい実施形態は、従属請求項に含まれる。
本発明の特徴（aspect）によれば、メモリーセルは、トレンチ容量（trench capacitor）と、この容量に隣接する縦型トランジスタ（vertical transistor）とを備えている。この容量は、トレンチ容量の上にある縦型ゲート導体（vertical gate conductor）を含み、トレンチ容量の上部の幅は、ゲート導体の下部の幅よりも小さい。メモリーセルは、ゲート導体の上部に隣接するスペーサ（spacers）と、ゲート導体に隣接するビット線接触部（bitline contact）とを備えている。スペーサは、ビット線接触部とゲート導体との間の短絡を減少させる。ゲート導体の上にあるゲート接触部（gate contact）は、ゲート接触部をビット線から分離する絶縁体を有している。ゲート導体の上部の幅と下部の幅とが異なることにより、ビット線接触部とゲート導体との間の短絡を減少させる。スペーサは、窒化シリコンからなっており、ビット線接触部と境界を共有している。
（図面の簡単な説明）
上記目的や他の目的、観点、および、長所は、図面を参照した、本発明の好ましい１つ以上の実施形態の詳細な説明によってよりよく理解できる。図１は、本発明の構造の概略を示す図である。図２は、本発明の、一部が完成した記憶構造体の概略を示す図である。図３は、本発明の、一部が完成した記憶構造体の概略を示す図である。図４は、本発明の、一部が完成した記憶構造体の概略を示す図である。図５は、本発明の、一部が完成した記憶構造体の概略を示す図である。図６は、本発明の、一部が完成した記憶構造体の概略を示す図である。図７は、本発明の、一部が完成した記憶構造体の概略を示す図である。図８は、本発明の、一部が完成した記憶構造体の概略を示す図である。図９は、本発明の、一部が完成した記憶構造体の概略を示す図である。図１０は、本発明の、一部が完成した記憶構造体の概略を示す図である。図１１は、本発明の、一部が完成した記憶構造体の概略を示す図である。図１２は、本発明の、一部が完成した記憶構造体の概略を示す図である。図１３は、本発明の、一部が完成した記憶構造体の概略を示す図である。図１４は、本発明の、一部が完成した記憶構造体の概略を示す図である。図１５は、本発明の、一部が完成した記憶構造体の概略を示す図である。図１６は、本発明の、一部が完成した記憶構造体の概略を示す図である。図１７は、本発明の記憶構造体の概略を示す図である。
（本発明の好ましい実施例の詳細な説明）
上述のように、たとえわずかな誤配列が生じた場合であっても、ゲート接触部と、ビット線接触部との間にて短絡する可能性を減少または排除するために、製造方法および構造を改良する必要がある。本発明は、この問題に対処するものであって、ゲート接触部と隣接する構造との間にて短絡する可能性を排除または減少させる新規な構造および製造方法を提供するものである。
本発明の特徴（aspect）によれば、メモリーセルは、トレンチ容量（trench capacitor）と、この容量に隣接する縦型トランジスタ（vertical transistor）とを備えている。この容量は、トレンチ容量の上にある縦型ゲート導体（vertical gate conductor）を含み、トレンチ容量の上部の幅は、ゲート導体の下部の幅よりも小さい。メモリーセルは、ゲート導体の上部に隣接するスペーサ（spacers）と、ゲート導体に隣接するビット線接触部（bitline contact）とを備えている。スペーサは、ビット線接触部とゲート導体との間の短絡を減少させる。ゲート導体の上にあるゲート接触部（gate contact）は、ゲート接触部をビット線から分離する絶縁体を有している。ゲート導体の上部の幅と下部の幅とが異なることにより、ビット線接触部とゲート導体との間の短絡を減少させる。スペーサは、窒化シリコンからなっており、ビット線接触部と境界を共有している。
（図面の簡単な説明）
上記目的や他の目的、観点、および、長所は、図面を参照した、本発明の好ましい１つ以上の実施形態の詳細な説明によってよりよく理解できる。図１は、本発明の構造の概略を示す図である。図２は、本発明の、一部が完成した記憶構造体の概略を示す図である。図３は、本発明の、一部が完成した記憶構造体の概略を示す図である。図４は、本発明の、一部が完成した記憶構造体の概略を示す図である。図５は、本発明の、一部が完成した記憶構造体の概略を示す図である。図６は、本発明の、一部が完成した記憶構造体の概略を示す図である。図７は、本発明の、一部が完成した記憶構造体の概略を示す図である。図８は、本発明の、一部が完成した記憶構造体の概略を示す図である。図９は、本発明の、一部が完成した記憶構造体の概略を示す図である。図１０は、本発明の、一部が完成した記憶構造体の概略を示す図である。図１１は、本発明の、一部が完成した記憶構造体の概略を示す図である。図１２は、本発明の、一部が完成した記憶構造体の概略を示す図である。図１３は、本発明の、一部が完成した記憶構造体の概略を示す図である。図１４は、本発明の、一部が完成した記憶構造体の概略を示す図である。図１５は、本発明の、一部が完成した記憶構造体の概略を示す図である。図１６は、本発明の、一部が完成した記憶構造体の概略を示す図である。図１７は、本発明の記憶構造体の概略を示す図である。
（本発明の好ましい実施例の詳細な説明）
上述のように、たとえわずかな誤配列が生じた場合であっても、ゲート接触部と、ビット線接触部との間にて短絡する可能性を減少または排除するために、製造方法および構造を改良する必要がある。本発明は、この問題に対処するものであって、ゲート接触部と隣接する構造との間にて短絡する可能性を排除または減少させる新規な構造および製造方法を提供するものである。
より具体的に、図１を参照すると、本発明に基づき完成された、動的随時読み取り書込み記憶装置（ダイナミックランダムアクセスメモリー）（ＤＲＡＭ）トレンチ窪み縦型ゲート金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の構造が概略的に記載されている。図１に示すように、深いトレンチ１５が、シリコン基板１０に形成されている。この構造は、ノード誘電体（node dielectric）３０、ノード導体（node conductor）２０、カラー酸化物（collar oxide）４０、埋設ストラップ出力拡散物（buried strap out-diffusion）５０、トレンチ上酸化物（trench top oxide（ＴＴＯ））６０、縦型ゲート導体（縦型ＧＣ）７０、ゲート酸化物８０、配列接合部９０、上部酸化物(top oxide)１４０、ゲート導体線（ＧＣ線）１５０、ＧＣ線キャップ窒化物（GC line cap nitride）１６０、ＧＣ線スペーサ（GC line spacers）１７０、および、ボーダレスビット線接触部（borderless bitline contact）（ＣＢ）１８０をも備えている。さらに、本発明は、深いトレンチスペーサ（deep trench spacer）１３０を備えており、このトレンチスペーサ１３０は、ビット線接触部１８０が、ゲート接触部１５０と偶発的に短絡することを防止するものである。
図１に示す記憶装置の詳細な作用は、当業者には公知であり、本発明の顕著な特徴を分かりにくくしないためにここでは詳しく説明しない。しかしながら、作動中には、ゲート接触部１５０に沿って信号が移動することにより、ゲート７０に電圧が供給される。このゲート７０は、ビット線接触部１８０と記憶容量２０との間に電気的なストラップ接続（strap connection）を形成するものである。電気的なストラップ（electrical strap）は、出力拡散領域５０の周辺部分で起こる。このように、本発明では、深いトレンチ容量２０に電荷を蓄積したり、深いトレンチ容量２０から電荷を読み出したりできる。
図１に示す縦型ＧＣ７０は、後に平らになる(with subsequent level)縦型トレンチＭＯＳＦＥＴと容易に一体化し、ＣＢ１８０と電気的に短絡する危険性を最小限にすることを意図した形状を有している。縦型ＧＣ７０の上部の直径は、下部の直径よりも小さい。このように直径を小さくすることにより、縦型ゲート導体７０をＣＢ１８０と潜在的に短絡させることなく、ＧＣ線１５０の配列の誤差の限度をより大きくする。
縦型ゲート導体７０の上部の横には窒化シリコンスペーサ１３０が取り付けられており、この窒化シリコンスペーサ１３０が、ＣＢ１８０との短絡をさらに防止する。これは、ＣＢエッチングが、ボーダレスＣＢ１８０に広く使用されている窒化シリコンに対して高選択性を有するように設定されているからである。このエッチング選択性により、ＧＣ線キャップ窒化物１６０は、ＣＢエッチングの間にＧＣ線１５０が露出することを防止する障壁として確実に機能する。
図２〜８は、図１に示す縦型ゲート構造を製造するための第１の処理手順を示し、図９〜１７は、図１に示す縦型ゲート構造を製造するための第２の処理手順を示す。いずれの場合にも、深いトレンチ容量、および、縦型装置は、公知の技術により形成される。同じく、この明細書では、本発明の顕著な特徴を分かりにくくしないために、この技術については詳しく説明しない。この技術は、深いトレンチ１５をパターン化しエッチングする工程、カラー酸化物４０および埋設拡散板（buried plate diffusion）を形成する工程、ノード誘電体３０およびノード導体２０を形成する工程、縦型装置のためのノード導体を窪ませる工程、埋設ストラップ５０およびトレンチ上酸化物６０を形成する工程、並びに、ゲート酸化物８０および縦型ゲート導体７０を形成する工程を含んでいる。縦型ゲート導体７０は、一般的にポリシリコンを含んでおり、他の全ての部分を形成した後に、トレンチの窪みに充填することにより形成される。ゲートポリシリコン７０は、化学機械的処理（ＣＭＰ）によって、パッド窒化物１００に至るまで平坦化される。
図２は、ゲートポリシリコン７０が、パッド窒化物１００に至るまで平坦化された後における、処理過程の一時点を表している。次に、図３では、ゲートポリシリコン７０の頂上が、何らかの従来の酸化処理方法を用いて、パッド窒化物１００に対して選択的に酸化されている１１０。この酸化物は、パッド窒化物よりも薄い（一般的に、約１００Åの厚さである）。
図４では、パッド窒化物１００が、露出したポリシリコン７０、キャップ酸化物１１０、シリコン表面を被覆しているパッド酸化物、および、絶縁酸化物（図示せず）に対して選択的に剥離されている。より具体的には、パッド窒化物１００を除去するために、窒化物だけを侵食し、ポリシリコン７０、酸化物１１０またはシリコン基板を侵食しないエッチング剤（例えば、高温の燐酸）を、十分に長い間塗布する。図４に示すように、シリコン基板に配列接合部９０を形成するために、不純物を埋設する。
図５において、ゲートポリシリコン７０の上部を横側からエッチングするために、選択性のエッチング剤（例えば、水酸化アンモニウム）をこの構造に塗布する。エッチング剤は、ポリシリコンを選択的に侵食するが、酸化物キャップ１１０、シリコン表面（明示せず）を被覆するパッド酸化物、または、絶縁酸化物８０には実質的に影響を与えない。ゲートの上部の直径の１／４〜１／３を、このエッチングにより除去できる（一般的に、２００Å〜５００Å）。この減少に伴い、設計を融通させることができるゲート抵抗が上昇する。
さて、図６を参照すると、スペーサ１３０が、ゲートポリシリコン７０の上部に形成されている。このスペーサ１３０のための好ましい物質は、窒化シリコンであるが、所定の用途に応じて、適切な絶縁物質を使用できる。スペーサ１３０は、まず、窒化シリコンのコーティングを均一に堆積させ、次に、水平面から窒化物を等方性エッチングすることにより形成される。水平面に対する等方性エッチングの侵食率は、垂直面に対する侵食率よりもいっそう高い。エッチングの化学組成物（例えば、ＣＨ２Ｆ２）は、主として窒化シリコンを侵食し、シリコン基板、または、酸化物１１０を著しく侵食することはない。
図７に示すように、高度に平坦化した表面を形成するために、上部酸化物１４０が、ゲートポリシリコン７０の上部に堆積され、平坦化されている。この平坦化された表面上には、他の構造／層を、簡単に形成することができる。同じく、特定の用途に応じて、この平坦化にてゲートポリシリコンの上部を露出させてもよい。
図８は、ＧＣ線１５０と、これに関連するキャップ窒化物１６０およびスペーサ１７０と、ＣＢ１８１とが従来の周知の技術により形成された後の、最終的な構造を示す。図１および図８は、ビット線接触部が２つの代替的な形状である場合を示している。図１は、より一般的なボーダレスビット線接触部１８０を示す。一方、図８は、ゲート堆積物１５０，１６０，１７０と境界を共有していない（例えば、ゲート堆積物１５０，１６０，１７０とは別の境界を有している）ビット線接触部１８１を示す。どちらの構造（境目のある１８１、または、境目の無い１８０）の場合でも、本発明は、ビット線１８０，１８１と、ゲート７０またはゲート接触部１５０との間に短絡が起こることを効果的に防止する。
本発明の場合、（図５において説明したエッチング処理によって）ゲートポリシリコン７０の上部の直径が小さくなり、窒化物スペーサ１３０を使用することによって、ＧＣ線１５０の誤配列の限度が大きくなるので、ビット線接触部１８０が、ゲート導体７０と電気的に短絡する危険性がより少なくなる。
さて、図９〜図１７を参照すると、ゲート上部構造を形成するための他の処理手順が示されている。図９は、同じく、ゲートポリシリコン７０が、パッド窒化物１００に至るまでＣＭＰ平坦化されている初期段階を示している。この処理手順では、より厚いパッド窒化物が必要なため、パッド窒化物１００は、図２に示すパッド窒化物よりも厚く示されている。このパッド窒化物は、第１の手順におけるパッド窒化物の１.５倍の厚さである。第１の手順では、１２００Åが一般的であるが、この手順では、１８００Åが一般的である。
図３に関して上記で説明したように、同じく図１０では、ゲートポリシリコン７０が、パッド窒化物表面よりも下側の位置まで窪んでいる２００。図１１では、ポリシリコン２１０の均一な層が、パッド窒化物１００およびゲート窪み（gate recess）２００を被覆するように上部表面に堆積されている。このポリシリコン堆積物２１０の厚さ、および、均一性は、窪みの形状を確実に保つように選択されている。ポリシリコン２１０は、下部のゲートポリシリコン７０における全ての開口した裂け目を充填する補助をも行う。裂け目が充填されない場合には、処理が困難になる。窪み形状を確実に保つため、このポリシリコン層は、窪みの深さの約１／３未満でなければならない。一般的な厚さは、約２００Åである。
図１２に示すように、窪み２００に、窒化シリコン、二酸化シリコン、または、フォトレジスト２２０からなる詰め物（plug）を充填する。この詰め物は、まず、窪みが完全に充填されるように、全ての表面全体に材料を堆積させ、次に、余剰の材料を、ディボット充填処理（divot fill process）にてエッチバックする。あるいは、材料を堆積させ、パッド窒化物に至るまでＣＭＰ平坦化させる。
図１３は、ゲート７０の上部を形成する処理工程を示す。図５の処理に類似した方法により、図１３では、ポリシリコン２１０・７０が、パッド窒化物１００に対して選択的に異方性エッチングされ、窒化物、酸化物、または、フォトレジストからなる詰め物が形成される２２０。このポリシリコンの窪みの深さは、柔軟に調整でき、技術の特定の必要性に応じて注意深く制御することができる。深さの調節は、主に、窪みをエッチングする時間を調節することにより行う。
図１４において、パッド窒化物１００は、上記図４における処理と類似した処理により剥離されている。酸化物を、詰め物材料２２０として使用する場合、詰め物は、パッド窒化物が剥離された後に残る。しかし、窒化物の詰め物２２０を使用すると、詰め物は、パッド窒化物１００と共に剥離される。フォトレジスト２２０を使用する場合、等方性ポリシリコンエッチングの後であって、パッド窒化物剥離の前に、他の工程にて詰め物を剥離する必要がある。配列埋設物（array implants）９０は、パッド窒化物を上記のように剥離した後に形成される。
図１５に示すように、スペーサ２４０は、等方性エッチング工程の後にスペーサ１３０の形成と同様の、均一堆積工程（conformal deposition step）により設けられる。従来と同じく、これらスペーサ２４０として好ましい物質は窒化物である。図１６では、上部酸化物１４０が，上述のように堆積され平坦化されている。最後に、図１７は、ＧＣ線１５０、および、ビット線接触部１８０が、上記のようにして形成された後の最終的な構造を示す。
図８および図１７に示すように、縦型ＧＣおよび窒化物スペーサの高さは、基本的に、最初のパッド窒化物の厚みに応じて調節することができる。第２の手順の長所は、縦型ゲートポリシリコンを除去する部分の幅、および、深さを別々に制御できるということである。また、短所は、処理が、より複雑なことである。
縦型ＧＣの上部の直径を小さくし、スペーサ保護物を設けることによって、この発明は、深いトレンチそのものを、より大きな直径にすることができる。その結果、深いトレンチの形成、および、様々な構造を深いトレンチに形成するための処理が簡単になる。
本発明を、好ましい実施形態に関して説明したが、当業者には、本発明を、従属請求項の精神および範囲内において、変更して実施できるということが認識される。
Claims (8)
- トレンチ容量と、
上記トレンチ容量に隣接する縦型トランジスタと、
スペーサと、
１つの基板の上部に配置されたビット線接触部とを備えたメモリーセルであって、
上記縦型トランジスタは、上記トレンチ容量の上にゲート導体を備えているとともに、上記ゲート導体の上部の幅は、上記ゲート導体の下部の幅より小さくなっており、かつ、上記ゲート導体の上部の一部は、上記基板の表面の上方に伸びており、
上記スペーサは、上記ゲート導体の上部の横側に取り付けられており、
上記ビット線接触部は、少なくとも上記スペーサによって上記ゲート導体と分離されており、
上記ゲート導体の上部の横側に取り付けられた上記スペーサは、窒化シリコンからなっており、上記ビット線接触部と上記ゲート導体との間の短絡を減少させるようになっていることを特徴とする、メモリーセル。 - 上記スペーサは、上記ビット線接触部と境界を共有していることを特徴とする、請求項１に記載のメモリーセル。
- 上記ゲート導体の上部の上にゲート接触部を備え、上記ゲート接触部は絶縁体によって上記ビット線接触部と分離されていることを特徴とする、請求項１または２に記載のメモリーセル。
- キャップ窒化物が、上記ゲート接触部上に配置されていることを特徴とする、請求項３に記載のメモリーセル。
- トレンチ容量を形成し、
上記トレンチ容量に隣接する縦型トランジスタであって、上記トレンチ容量の上にゲート導体を備え、上記ゲート導体の上部の幅が上記ゲート導体の下部の幅よりも小さくなっており、かつ、上記ゲート導体の上部の一部は、１つの基板の表面より上方に伸びている縦型トランジスタを形成し、
上記ゲート導体の上部の横側に取り付けられたスペーサを形成し、
上記基板の上部に配置されたビット線接触部であって、少なくとも上記スペーサによって上記ゲート導体と分離するようにビット線接触部を形成するメモリーセルの製造方法であって、
上記ゲート導体の上部の横側に取り付けられている上記スペーサは、窒化シリコンからなっており、上記ビット線接触部と上記ゲート導体との間の短絡を減少させるようにしていることを特徴とする方法。 - 上記スペーサを、上記ビット線接触部と境界を共有するように形成することを特徴とする、請求項５に記載の方法。
- 上記ゲート導体の上部の上にゲート接触部を備え、上記ゲート接触部が絶縁体によって上記ビット線接触部と分離されていることを特徴とする、請求項５または６に記載の方法。
- キャップ窒化物を、上記ゲート接触部の上に形成することを特徴とする、請求項７に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/837,799 US6518616B2 (en) | 2001-04-18 | 2001-04-18 | Vertical gate top engineering for improved GC and CB process windows |
| PCT/US2002/010892 WO2002086904A2 (en) | 2001-04-18 | 2002-04-08 | Vertical transistor trench capacitor memory cell and method of making the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004526325A JP2004526325A (ja) | 2004-08-26 |
| JP4030877B2 true JP4030877B2 (ja) | 2008-01-09 |
Family
ID=25275463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002584332A Expired - Fee Related JP4030877B2 (ja) | 2001-04-18 | 2002-04-08 | 窓枠状のｇｃおよびｃｂを改良するために加工した縦型ゲート上部の処理 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6518616B2 (ja) |
| JP (1) | JP4030877B2 (ja) |
| KR (1) | KR100563775B1 (ja) |
| DE (1) | DE10296608B4 (ja) |
| TW (1) | TW543103B (ja) |
| WO (1) | WO2002086904A2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6589832B2 (en) * | 2001-09-27 | 2003-07-08 | Infineon Technologies Ag | Spacer formation in a deep trench memory cell |
| US6586300B1 (en) * | 2002-04-18 | 2003-07-01 | Infineon Technologies Ag | Spacer assisted trench top isolation for vertical DRAM's |
| US6642566B1 (en) * | 2002-06-28 | 2003-11-04 | International Business Machines Corporation | Asymmetric inside spacer for vertical transistor |
| US6605838B1 (en) * | 2002-09-30 | 2003-08-12 | International Business Machines Corporation | Process flow for thick isolation collar with reduced length |
| US6759292B2 (en) * | 2002-10-30 | 2004-07-06 | Infineon Technologies Ag | Method for fabricating a trench capacitor |
| KR100498476B1 (ko) * | 2003-01-11 | 2005-07-01 | 삼성전자주식회사 | 리세스 채널 ｍｏｓｆｅｔ 및 그 제조방법 |
| US6943396B2 (en) * | 2003-06-17 | 2005-09-13 | Infineon Technologies Ag | Electro-static discharge protection circuit and method for making the same |
| EP1709680A4 (en) * | 2004-01-21 | 2008-07-02 | Atmel Corp | VERTICAL GRID CMOS WITH INDEPENDENT GRID LENGTH OF LITHOGRAPHY |
| US6887761B1 (en) * | 2004-03-17 | 2005-05-03 | International Business Machines Corporation | Vertical semiconductor devices |
| US7268395B2 (en) | 2004-06-04 | 2007-09-11 | International Rectifier Corporation | Deep trench super switch device |
| US20080128797A1 (en) * | 2006-11-30 | 2008-06-05 | International Business Machines Corporation | Structure and method for multiple height finfet devices |
| JP4470188B2 (ja) * | 2007-01-10 | 2010-06-02 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| US9805935B2 (en) | 2015-12-31 | 2017-10-31 | International Business Machines Corporation | Bottom source/drain silicidation for vertical field-effect transistor (FET) |
| US10002962B2 (en) | 2016-04-27 | 2018-06-19 | International Business Machines Corporation | Vertical FET structure |
| US9812567B1 (en) | 2016-05-05 | 2017-11-07 | International Business Machines Corporation | Precise control of vertical transistor gate length |
| US9653575B1 (en) | 2016-05-09 | 2017-05-16 | International Business Machines Corporation | Vertical transistor with a body contact for back-biasing |
| US9842931B1 (en) | 2016-06-09 | 2017-12-12 | International Business Machines Corporation | Self-aligned shallow trench isolation and doping for vertical fin transistors |
| US9859388B1 (en) | 2016-06-17 | 2018-01-02 | International Business Machines Corporation | Uniform vertical field effect transistor spacers |
| US9853127B1 (en) | 2016-06-22 | 2017-12-26 | International Business Machines Corporation | Silicidation of bottom source/drain sheet using pinch-off sacrificial spacer process |
| US10217863B2 (en) | 2016-06-28 | 2019-02-26 | International Business Machines Corporation | Fabrication of a vertical fin field effect transistor with an asymmetric gate structure |
| US10243073B2 (en) | 2016-08-19 | 2019-03-26 | International Business Machines Corporation | Vertical channel field-effect transistor (FET) process compatible long channel transistors |
| US9704990B1 (en) | 2016-09-19 | 2017-07-11 | International Business Machines Corporation | Vertical FET with strained channel |
| US10312346B2 (en) | 2016-10-19 | 2019-06-04 | International Business Machines Corporation | Vertical transistor with variable gate length |
| WO2021022812A1 (zh) * | 2019-08-16 | 2021-02-11 | 福建省晋华集成电路有限公司 | 晶体管、存储器及其形成方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0414868A (ja) * | 1990-05-09 | 1992-01-20 | Hitachi Ltd | 半導体記憶装置とその製造方法 |
| US5198383A (en) * | 1991-06-25 | 1993-03-30 | Texas Instruments Incorporated | Method of fabricating a composed pillar transistor DRAM Cell |
| US5937296A (en) * | 1996-12-20 | 1999-08-10 | Siemens Aktiengesellschaft | Memory cell that includes a vertical transistor and a trench capacitor |
| US5929477A (en) | 1997-01-22 | 1999-07-27 | International Business Machines Corporation | Self-aligned diffused source vertical transistors with stack capacitors in a 4F-square memory cell array |
| US5914511A (en) | 1997-10-06 | 1999-06-22 | Micron Technology, Inc. | Circuit and method for a folded bit line memory using trench plate capacitor cells with body bias contacts |
| US6066869A (en) | 1997-10-06 | 2000-05-23 | Micron Technology, Inc. | Circuit and method for a folded bit line memory cell with vertical transistor and trench capacitor |
| US6091119A (en) | 1998-07-10 | 2000-07-18 | Acer Semiconductor Manufacturing Inc. | Double poly-gate high density multi-state flat mask ROM cells |
| US6027975A (en) | 1998-08-28 | 2000-02-22 | Lucent Technologies Inc. | Process for fabricating vertical transistors |
| DE19844997A1 (de) * | 1998-09-30 | 2000-04-13 | Siemens Ag | Vertikaler Feldeffekttransistor mit innenliegendem Gate und Herstellverfahren |
| US6144054A (en) * | 1998-12-04 | 2000-11-07 | International Business Machines Corporation | DRAM cell having an annular signal transfer region |
| US6320215B1 (en) * | 1999-07-22 | 2001-11-20 | International Business Machines Corporation | Crystal-axis-aligned vertical side wall device |
| US6228706B1 (en) * | 1999-08-26 | 2001-05-08 | International Business Machines Corporation | Vertical DRAM cell with TFT over trench capacitor |
| DE10011889A1 (de) * | 2000-03-07 | 2001-09-20 | Infineon Technologies Ag | Speicherzelle mit Graben und Verfahren zu ihrer Herstellung |
| US6281539B1 (en) * | 2000-03-31 | 2001-08-28 | International Business Machines Corporation | Structure and process for 6F2 DT cell having vertical MOSFET and large storage capacitance |
| US6326275B1 (en) * | 2000-04-24 | 2001-12-04 | International Business Machines Corporation | DRAM cell with vertical CMOS transistor |
| US6339241B1 (en) * | 2000-06-23 | 2002-01-15 | International Business Machines Corporation | Structure and process for 6F2 trench capacitor DRAM cell with vertical MOSFET and 3F bitline pitch |
| US6339239B1 (en) * | 2000-06-23 | 2002-01-15 | International Business Machines Corporation | DRAM cell layout for node capacitance enhancement |
| US6576944B2 (en) * | 2000-12-14 | 2003-06-10 | Infineon Technologies Ag | Self-aligned nitride pattern for improved process window |
-
2001
- 2001-04-18 US US09/837,799 patent/US6518616B2/en not_active Expired - Lifetime
-
2002
- 2002-04-08 DE DE10296608T patent/DE10296608B4/de not_active Expired - Fee Related
- 2002-04-08 WO PCT/US2002/010892 patent/WO2002086904A2/en active Application Filing
- 2002-04-08 JP JP2002584332A patent/JP4030877B2/ja not_active Expired - Fee Related
- 2002-04-08 KR KR1020037013597A patent/KR100563775B1/ko not_active IP Right Cessation
- 2002-04-17 TW TW091107850A patent/TW543103B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW543103B (en) | 2003-07-21 |
| KR20040000434A (ko) | 2004-01-03 |
| US6518616B2 (en) | 2003-02-11 |
| US20020155654A1 (en) | 2002-10-24 |
| WO2002086904A2 (en) | 2002-10-31 |
| KR100563775B1 (ko) | 2006-03-24 |
| WO2002086904A3 (en) | 2003-11-06 |
| JP2004526325A (ja) | 2004-08-26 |
| DE10296608T5 (de) | 2004-04-22 |
| DE10296608B4 (de) | 2010-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4030877B2 (ja) | 窓枠状のｇｃおよびｃｂを改良するために加工した縦型ゲート上部の処理 | |
| KR100400071B1 (ko) | 도전 접속을 형성하기 위한 방법 | |
| US10505039B2 (en) | Semiconductor device and method for forming the same | |
| KR100643426B1 (ko) | 스택 캐패시터용 테이퍼형 전극 | |
| US9263452B2 (en) | Reservoir capacitor of semiconductor device | |
| JP3994073B2 (ja) | Ｄｒａｍセル、ｄｒａｍセルの製造方法並びにｄｒａｍセル及びサポート・トランジスタのアレイを有する集積回路の製造方法 | |
| CN108269804B (zh) | 半导体存储装置的制作方法 | |
| US6573136B1 (en) | Isolating a vertical gate contact structure | |
| KR100507862B1 (ko) | 반도체소자 제조 방법 | |
| KR101096188B1 (ko) | 매립게이트 및 매립비트라인 형성 방법 | |
| CN114068544A (zh) | 半导体结构的制备方法 | |
| US6927126B2 (en) | Method of manufacturing semiconductor device with interconnections and interconnection contacts and a device formed thereby | |
| KR100383760B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| KR20020053538A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR20120127026A (ko) | 반도체 장치 제조 방법 | |
| KR20060104033A (ko) | 리세스된 활성영역을 갖는 반도체소자 및 그의 제조 방법 | |
| US5324970A (en) | Interconnection structure in semiconductor device | |
| KR100843940B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR20050003297A (ko) | 랜딩 플러그 제조 방법 | |
| KR20040079171A (ko) | 반도체소자의 제조방법 | |
| KR100257752B1 (ko) | 반도체 장치 제조 방법 | |
| KR100625388B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| KR20030002872A (ko) | 반도체 메모리장치의 콘택 형성방법 | |
| KR20050094118A (ko) | 반도체 소자의 제조 방법 | |
| KR20030057598A (ko) | 반도체 메모리소자의 커패시터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070717 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070717 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070718 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070918 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071017 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |