JP4020100B2 - ディスク駆動装置及びモータドライバ回路 - Google Patents

Description

本発明は、ダイレクトＰＷＭ（Pulse Width Modulation）方式にてモータを回転駆動させる技術に関するものであり、例えば、装着されたディスクを駆動するディスク駆動装置において、ディスクを回転させるモータをダイレクトＰＷＭ方式にて駆動させた際の騒音を低減させる技術に関する。

ポータブルＭＤ（Mini Disc：登録商標）装置といったディスクの回転駆動系を有する装置では、回転駆動系が備えるスピンドルモータの回転時における騒音が問題となっている。特に、スピンドルモータに、パルス幅変調信号を直接供給して回転駆動させるダイレクトＰＷＭ（Pulse Width Modulation）方式では、相切り替え時に生ずる急激な電流変動に起因するノイズが大きな問題となっている。

そこで、このようなダイレクトＰＷＭ方式によるスピンドルモータの回転駆動制御において、相切り替え前後にスピンドルモータに流れる電流を小さくするソフトスイッチング駆動（制御）方式を採用することで、ノイズを低減するといった手法が本出願人により開示されている（特許文献１参照。）。

本出願人による特許文献１では、モータ駆動時に誘起される電圧に応じて位相切り替えのタイミングを示すエッジ信号を生成し、このエッジ信号に応じて、モータを駆動する駆動電圧の最大値を制御することで、従来まではアナログ回路によって実現していたソフトスイッチング制御をデジタル回路にて実現可能とした。

また、本出願人は、同じくダイレクトＰＷＭ方式にてスピンドルモータを回転駆動する際に、モータを駆動する複数のドライブ信号の位相差に応じて算出された第１のタイミング信号、又はいずれか一つのドライブ信号の周期に応じて算出された第２のタイミング信号を、スピンドルモータの回転速度に応じて選択的に駆動系に供給することで、スピンドルモータの回転を適切に制御する手法を開示した（特許文献２参照。）。

しかしながら、特許文献１で開示したようにダイレクトＰＷＭ方式にてスピンドルモータを回転駆動させる際に、ソフトスイッチング制御を行うと、例えば、消費電力を抑えるために、モータコントロール回路のマスタクロック周波数を低くした場合に、スピンドルモータを高速回転させると、ソフトスイッチング制御が不完全となり、モータの騒音低減を実現できないといった問題や、スピンドルモータの高速回転時に、ＰＷＭ制御が不完全となり、スピンドルモータを駆動させるのに十分な電流を供給することができないといった問題などがある。

また、特許文献２では、スピンドルモータの回転速度に応じてモードを切り替る（第１のタイミング信号を用いたモード又は第２のタイミング信号を用いたモード）ことで、適切な回転駆動制御を実行できるものの、スピンドルモータの騒音を低減させるソフトスイッチング制御を伴わせて実行することができないといった問題がある。

特開２００２−３６９５７５号公報 特開２００３−９５８０号公報

そこで本発明は、上述したような問題を解決するために案出されたものであり、モータの高速回転などによるソフトスイッチング制御の効果低減、モータの高速回転によって生ずる電流供給不足による不完全なダイレクトＰＷＭ制御を回避すると共に、モータの回転速度に応じたモード切り替えによりダイレクトＰＷＭ制御を実行した場合でもソフトスイッチング制御を実現するモータドライバ回路、そしてこのモータドライバ回路を搭載したディスク駆動装置を提供することを目的とする。

上述の目的を達成するために、本発明は、装着されたディスクを回転駆動するモータと、上記モータの駆動時に誘起される複数の電圧値に応じて、相切り替えタイミングを示すエッジ信号を生成するエッジ信号生成手段と、上記エッジ信号生成手段によって生成された上記エッジ信号に応じて、上記モータを駆動する駆動電圧の最大値を制御する駆動電圧制御手段とを備え、上記駆動電圧制御手段は、上記エッジ信号によって示される上記相切り替えタイミング以前の第１の駆動電圧の最大値を制御する第１の駆動電圧制御手段と、上記相切り替えタイミング以後の第２の駆動電圧の最大値を制御する第２の駆動電圧制御手段とをそれぞれ独立して有するディスク駆動装置であって、上記第１の駆動電圧制御手段は、所定のクロック周波数に応じてダウンカウントし、ダウンカウントされたカウント数に基づいて、上記第１の駆動電圧の最大値を制御するダウンカウント手段を有し、上記第２の駆動電圧制御手段は、所定のクロック周波数に応じてアップカウントし、アップカウントされたカウント数に基づいて、上記第２の駆動電圧の最大値を制御するアップカウント手段を有し、上記ダウンカウント手段は、ダウンカウントする際の上記カウント数を、上記所定のクロック周波数の１クロックにつき複数カウントとすることで、上記第１の駆動電圧の最大値を制御し、上記アップカウント手段は、アップカウントする際の上記カウント数を、上記所定のクロック周波数の１クロックにつき複数カウントとすることで、上記第２の駆動電圧の最大値を制御することを特徴とする。

また、上述の目的を達成するために、本発明は、モータの駆動時に誘起される複数の電圧値に応じて、相切り替えタイミングを示すエッジ信号を生成するエッジ信号生成手段と、上記エッジ信号生成手段によって生成された上記エッジ信号に応じて、上記モータを駆動する駆動電圧の最大値を制御する駆動電圧制御手段とを備え、上記駆動電圧制御手段は、上記エッジ信号によって示される上記相切り替えタイミング以前の第１の駆動電圧の最大値を制御する第１の駆動電圧制御手段と、上記相切り替えタイミング以後の第２の駆動電圧の最大値を制御する第２の駆動電圧制御手段とをそれぞれ独立して有し、ソフトスイッチング制御のオン時には、相切り替え時にドライブ電圧の最大値を減少させるソフトスイッチング制御を行い、ソフトスイッチング制御のオフ時には、一定のドライブ電圧を出力する制御を行うモータドライバ回路であって、上記駆動電圧制御手段は、ディレイモードに応じたソフトスイッチング時間を演算し、ドライブ電圧の遷移時間を示す信号を生成する演算手段と、上記演算手段により生成される上記ドライブ電圧の遷移時間を示す信号に応じて、ドライブ電圧（パルス幅変調信号）におけるデューティ比の変化開始タイミングを示す信号及び変化終了タイミングを示す信号と、上記ドライブ電圧の論理レベルが変化中であることを示す信号と、上記ドライブ電圧の最大値を制御するための信号を生成するタイミング信号生成手段と、上記タイミング信号生成手段から供給される上記変化開始タイミングを示す信号から、ドライブ電圧の最大値の変化タイミングを示すカウント信号を生成するカウント信号生成手段を備え、上記第１の駆動電圧制御手段は、上記カウント信号生成手段により生成される所定のクロック周波数のカウント信号をダウンカウントし、ダウンカウントされたカウント数に基づいて、上記第１の駆動電圧の最大値を制御するダウンカウント手段を有し、上記ダウンカウント手段は、ダウンカウントする際の上記カウント数を、上記所定のクロック周波数のカウント信号の１クロックにつき複数カウントとすることで、上記第１の駆動電圧の最大値を制御し、上記第２の駆動電圧制御手段は、上記カウント信号生成手段により生成される所定のクロック周波数のカウント信号をアップカウントし、アップカウントされたカウント数に基づいて、上記第２の駆動電圧の最大値を制御するアップカウント手段を有し、上記アップカウント手段は、アップカウントする際の上記カウント数を、上記所定のクロック周波数のカウント信号の１クロックにつき複数カウントとすることで、上記第２の駆動電圧の最大値を制御し、
上記相切り替えタイミングに応じてパルス幅変調を制御し、相切り替え前後においては、パルス幅変調におけるデューティ比を０とすることによって、相切り替えタイミングにおける上記モータへの電流量を抑制するようにしたことを特徴とする。

本発明では、第１の駆動電圧制御手段は、カウント信号生成手段により生成される所定のクロック周波数のカウント信号をダウンカウントし、ダウンカウントされたカウント数に基づいて、第１の駆動電圧の最大値を制御するダウンカウント手段を有し、上記ダウンカウント手段は、ダウンカウントする際の上記カウント数を、上記所定のクロック周波数のカウント信号の１クロックにつき複数カウントとすることで、上記第１の駆動電圧の最大値を制御し、第２の駆動電圧制御手段は、カウント信号生成手段により生成される所定のクロック周波数のカウント信号をアップカウントし、アップカウントされたカウント数に基づいて、第２の駆動電圧の最大値を制御するアップカウント手段を有し、上記アップカウント手段は、アップカウントする際の上記カウント数を、上記所定のクロック周波数のカウント信号の１クロックにつき複数カウントとすることで、上記第２の駆動電圧の最大値を制御し、上記相切り替えタイミングに応じてパルス幅変調を制御し、相切り替え前後においては、パルス幅変調におけるデューティ比を０とすることによって、相切り替えタイミングにおけるモータへの電流量を抑制することができ、モータの高速回転時においても、ソフトスイッチング制御を確実に実行することができるため、モータの回転駆動による騒音を確実に低減することを可能とする。

また、本発明は、第１の駆動電圧制御手段が有するダウンカウント手段が、ダウンカウントする際のカウント数を、所定のクロック周波数の１クロックにつき複数カウントとし、第１の駆動電圧の最大値を制御し、第２の駆動電圧制御手段が有するアップカウント手段が、アップカウントする際のカウント数を、所定のクロック周波数の１クロックにつき複数カウントとし、第２の駆動電圧の最大値を制御する。したがって、モータの高速回転時においても回路のクロック周波数を低くすることができるため、回路の低消費電力化を可能とすると共に、高速で回転駆動されたモータのソフトスイッチング制御による騒音の低減を可能とする。

以下、本発明を実施するための最良の形態について、図面を参照して詳細に説明をする。なお、本発明は、以下の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で、任意に変更可能であることはいうまでもない。以下の説明に用いる図において、同一符号を付した箇所は、同一部分又は相当部分を示すものとし、重複する箇所については、断りなしに説明を省略する。

｛ディスク駆動装置｝
まず、図１を用いて、本発明を実施するための最良の形態として示すディスク駆動装置の概略構成について説明をする。このディスク駆動装置は、例えば、ＭＤ（Mini Disc：登録商標）といった情報記録媒体であるディスク１を装着し、装着したディスク１に記録されている情報を再生する。

図１に示すように、ディスク駆動装置は、ディスク１を回転させるスピンドルモータ３と、ディスク１に記録された信号を読み取る読み取り部５と、モータドライバ１０と、ＲＦアンプ１１と、システムＬＳＩ（Large Scale Integration）２０と、ヘッドホンアンプ２１とを備えている。

読み取り部５は、ピックアップ７と、レーザダイオード（ＬＤ）及びフォトディテクトＩＣ（ＰＤ）からなる素子部９とを備えている。

スピンドルモータ３は、モータの回転位置を検出するホール素子を持たないブラシレスの三相モータである。スピンドルモータ３は、システムＬＳＩ２０によって供給される信号に基づいてモータドライバ１０によって、駆動されることになる。なお、このスピンドルモータ３については、後で詳細に説明をする。

システムＬＳＩ２０は、ディスク駆動装置を統括的に制御する制御部である。具体的には、システムＬＳＩ２０は、ディスク１から読み出された信号に対する信号処理を行う図示しない信号処理系と、図１に示すＣＬＶ（Constant Linear Velocity）サーボ回路１３、モータコントローラ１５、ＭＣＵ（Micro Computer Unit）１７とによりスピンドルモータ３や、読み取り部５に対する駆動制御を行う駆動処理系の制御を統括的に実行する。

システムＬＳＩ２０が備えるＣＬＶサーボ回路１３は、ＭＣＵ１７から供給される信号SWDT,SCLK,XLATに応じてパルス幅変調（ＰＷＭ）を実行することにより、信号ＳＰＦを生成してモータコントローラ１５へ供給する。また、ＣＬＶサーボ回路１３は、信号ＸＷＬを生成してモータコントローラ１５へ供給する。

モータコントローラ１５は、ＭＣＵ１７から供給される信号SWDT,SCLK,XLATにより制御され、ＣＬＶサーボ回路１３から供給される信号ＳＰＦに基づいてスピンドルモータ３を駆動するためのドライブ電圧ＶＳを生成して、モータドライバ１０へ供給する。さらに、モータコントローラ１５は、スピンドルモータ３を制御するための論理ドライブ信号ＤＵ，ＤＶ，ＤＷを生成してモータドライバ１０へ供給する。モータコントローラ１５の構成については、後で詳細に説明をする。

モータドライバ１０は、モータコントローラ１５から供給される信号に基づいて、スピンドルモータ３、読み取り部５の動作を制御する電流を生成する。具体的には、モータドライバ１０は、システムＬＳＩ２０が備えるモータコントローラ１５から供給された論理ドライブ信号ＤＵ，ＤＶ，ＤＷ及びドライブ電圧ＶＳに応じて、スピンドルモータ３を駆動させるための電流を生成してスピンドルモータ３に供給すると共に、モータの回転位置を示す信号ＣＵ，ＣＶ，ＣＷを生成しモータコントローラ１５へ供給する。モータドライバ１０において、スピンドルモータ３を駆動させる機能部の構成については後で詳細に説明をする。

このような構成のディスク駆動装置は、読み取り部５の素子部９が備えるフォトディテクトＩＣによって検知された信号を、ＲＦアンプ１１で増幅し、システムＬＳＩ２０にて所定の信号処理を施す。さらに、ディスク駆動装置は、システムＬＳＩ２０による信号処理後の上記信号を、ヘッドホンアンプ２１にて増幅し、オーディオ信号として出力する。

［モータドライバ１０］
続いて、図２を用いて、モータドライバ１０が備えるスピンドルモータ３を駆動させるドライブ部１０ａについて説明をする。図２に示すように、ドライブ部１０ａは、三相制御部２３と、プリドライバ２５と、コンパレータ２７と、ＮチャネルＭＯＳトランジスタＮＴ１〜ＮＴ６とを備えている。

三相制御部２３は、モータコントローラ１５から供給された論理ドライブ信号ＤＵ，ＤＶ，ＤＷ及びドライブ電圧ＶＳに基づいて、モータＴＰＭを駆動する電流の向きを決定し、電流の向きを指示する信号をプリドライバ２５へ供給する。なお、図２において、ドライブ部１０ａ外に図示されているモータＴＰＭは、図１で示したスピンドルモータ３に内蔵されているモータ電機子巻線（ステータ）である。

プリドライバ２５は、三相制御部２３から供給された信号をデコードし、ＮチャネルＭＯＳトランジスタＮＴ１〜ＮＴ６のゲートへ閾値電圧以上の電圧を選択的に供給する。

ＮチャネルＭＯＳトランジスタＮＴ１，ＮＴ２と、ＮチャネルＭＯＳトランジスタＮＴ３，ＮＴ４と、ＮチャネルＭＯＳトランジスタＮＴ５，ＮＴ６とは、それぞれ電源電圧ノードＶｃｃと接地ノードとの間に直列接続され、各々のＮチャネルＭＯＳトランジスタＮＴ１〜ＮＴ６のゲートは、プリドライバ２５に接続される。

ＮチャネルＭＯＳトランジスタＮＴ１〜ＮＴ６は、プリドライバ２５から、それぞれのゲートに対して電圧が選択的に供給されたことに応じて、選択的にオン状態となる。これによりＮチャネルＭＯＳトランジスタＮＴ１，ＮＴ２の間に設けられた中間ノードＮ１、ＮチャネルＭＯＳトランジスタＮＴ３，ＮＴ４の間に設けられた中間ノードＮ２、ＮチャネルＭＯＳトランジスタＮＴ５，ＮＴ６の間に設けられた中間ノードＮ３の電位が調整され、モータＴＰＭへ所定の向きに電流が供給されることになる。このように、モータＴＰＭへ所定の向きに電流が供給されることでスピンドルモータ３は回転駆動することになる。

コンパレータ２７は、各相の電圧（中間ノードＮ１〜Ｎ３の電位）と、モータＴＰＭの中点ＣＰの電位とを比較して、モータの回転位置を示す信号ＣＵ，ＣＶ，ＣＷを生成する。コンパレータ２７によって生成された信号ＣＵ，ＣＶ，ＣＷは、モータコントローラ１５へ供給される。

このような構成のドライブ部１０ａは、図３に示すタイミングチャートに基づいて、スピンドルモータ３が備えるモータＴＰＭを動作させる。

図３（ａ），（ｂ），（ｃ）は、それぞれ中間ノードＮ１，Ｎ２，Ｎ３の電位ＶＮ１，ＶＮ２，ＶＮ３を示し、図３（ｄ），（ｅ），（ｆ）は、それぞれ中間ノードＮ１，Ｎ２，Ｎ３を介して中点ＣＰに流れる電流の大きさＩＵ，ＩＶ，ＩＷを示す。図３（ｇ）は、モータコントローラ１５が備える後述する相切り替え部３３によって生成されるマスクセット信号ＸＭＳ示し、図３（ｈ）は、モータコントローラ１５内で生成されるドライブ電圧ＶＳの大きさが変化している期間を示す信号BUSYを示している。この図３（ｇ）に示したマスクセット信号ＸＭＳと、図３（ｈ）に示した信号BUSYについては、後で説明をする。

図３（ａ），（ｂ），（ｃ）に示すように、ＰＴとして示した相の切り替えがなされる箇所では、スパイク電圧が発生している。

図４は、図３の領域Ａとして示した時刻Ｔ１〜Ｔ３近傍における、電流ＩＵ，ＩＶ，ＩＷを拡大し、更にドライブ電圧ＶＳを伴わせて示した図である。図４に示すように、モータコントローラ１５は、モータＴＰＭにおいて相切り替えを行うまでの間、ハイインピーダンス（Hi-Z）の相を保持する。これより例えば、時刻Ｔ１〜Ｔ２の間においては電流ＩＷが０とされ、時刻Ｔ２〜Ｔ３の間においては電流ＩＵが０とされる。

図４（ａ）に示すように、中間ノードＮ１から中点ＣＰへ流入する電流ＩＵは、ソフトスイッチングの開始タイミングである時刻Ｔ１から減少させ、相切り替え時である時刻Ｔ２において０あるいは０に近い値とされる。そして、時刻Ｔ２において相切り替えが行われると、図４（ｃ）に示すように、中点ＣＰから中間ノードＮ３へ向かう電流ＩＷは、ソフトスイッチングの終了とされる時刻Ｔ３まで徐々に増加される。

図４（ｄ）は、モータコントローラ１５で生成されるドライブ電圧ＶＳをパルス幅変調形式で示したものであるが、時刻Ｔ１から時刻Ｔ２まで徐々に低減され、時刻Ｔ２から時刻Ｔ３まで徐々に増加される。

［モータコントローラ１５］
続いて、図５を用いて、モータコントローラ１５について説明をする。図５に示すように、モータコントローラ１５は、エッジ検出部３１と、相切り替え部３３と、ドライブ論理・ブレーキ論理回路３５と、内挿エッジ回路３７と、ディレイ部３９と、コマンドデコードクロック発生部４０と、マスク・リミッタ回路４１と、ウィンドウ部４３と、起動回路４５と、ＰＷＭ回路４７と、ＶＳ制御部４９とを備える。

エッジ検出部３１は、図２に示したモータドライバ１０が備えるドライブ部１０ａのコンパレータ２７からから供給される信号ＣＵ，ＣＶ，ＣＷの論理レベルが遷移するタイミング（エッジ）を検出して、エッジ検出信号ＸＥＧを生成する。例えば、エッジ検出部３１に供給される信号ＣＵ，ＣＶ，ＣＷは、図６（ｃ），（ｄ），（ｅ）に示すような信号である。

ディレイ部３９は、エッジ検出部３１により生成されたエッジ検出信号ＸＥＧに応じて、相切り替えタイミングを計算する際に必要とされる遅延量を計算し、スピンドルモータ３の回転速度を表すエッジ間隔信号ＦＥＩを生成する。ディレイ部３９については、後で詳細に説明をする。

内挿エッジ回路３７は、エッジ検出部３１によるエッジ検出が正確でない場合に発生するモータの脱調を回避し、スピンドルモータ３を正常に回転させるために、エッジ検出部３１から供給されたエッジ検出信号ＸＥＧ及びディレイ部３９から供給されたエッジ間隔信号ＦＥＩに応じて、エッジを内挿すべく、相切り替え部３３及びディレイ部３９へエッジ検出信号を供給する。

相切り替え部３３は、エッジ検出部３１及び内挿エッジ回路３７から供給される信号と、ディレイ部３９で決定される遅延量とに応じて、モータＴＰＭの相切り替えタイミングを示すマスクセット信号ＸＭＳを生成し、マスク・リミッタ回路４１及びＶＳ制御部４９へ供給すると共に、スピンドルモータ３の回転を制御する制御信号をドライブ論理・ブレーキ論理回路３５へ供給する。例えば、相切り替え部３３は、図３（ｇ）及び図６（ｆ）に示すようなマスクセット信号ＸＭＳを生成する。

起動回路４５は、スピンドルモータ３を起動させる際に供給される起動パラメータに応じて、スタート信号ＳＴ及び相切り替え信号を生成し、スタート信号ＳＴを相切り替え部３３へ供給する。さらに、起動回路４５は、相切り替え信号を相切り替え部３３及びＰＷＭ回路４７へ供給する。

ＰＷＭ回路４７は、起動回路４５から供給された信号をパルス幅変調してパルス幅変調（ＰＷＭ）信号を生成する。

ドライブ論理・ブレーキ論理回路３５は、スピンドルモータ３の回転を加速又は減速する回路であって、相切り替え部３３から供給された制御信号に応じて、論理ドライブ信号ＤＵ，ＤＶ，ＤＷを生成する。

マスク・リミッタ回路４１は、ディレイ部３９から供給されたエッジ間隔信号ＦＥＩ及び相切り替え部３３から供給されたマスクセット信号ＸＭＳに応じてマスク時間を決定すると共に、スピンドルモータ３の回転速度を所定の範囲内に制限する。なお、マスク・リミッタ回路４１は、マスク信号ＭＳＫを生成してウィンドウ部４３へ供給する。

ウィンドウ部４３は、供給されたエッジ検出信号及びマスク信号ＭＳＫに応じてウィンドウ信号を生成し、エッジ検出部３１へ供給する。なお、このウィンドウ信号は、エッジ検出の許可又は不許可状態を示すパルス信号で、例えばハイレベルの間のみエッジ検出部３１からエッジ検出信号が出力される。

コマンドデコードクロック発生部４０は、ディレイ部３９から供給されるエッジ間隔信号ＦＥＩとＶＳ制御部４９から供給される後述する信号BUSYとに応じてシリアル信号SRDTを生成し、ＭＣＵ１７へ供給する。このとき、ＭＣＵ１７はシリアル信号SRDTをソフトウェアの実行により監視しながら、コマンドSWDT,SCLK,XLATをコマンドデコードクロック発生部４０へ供給する。そして、コマンドデコードクロック発生部４０は、ＭＣＵ１７から供給されたコマンドSWDT,SCLK,XLATをデコードし、最大制御信号SPLTと選択信号SEL、コマンド信号SCD、及び制御切り替え信号SSWを生成する。

ＶＳ制御部４９は、ＰＷＭ回路４７から供給されたパルス幅変調信号と、ディレイ部３９から供給されたエッジ間隔信号ＦＥＩ、ＣＬＶサーボ回路１３から供給された信号ＳＰＦ，ＸＷＬ、相切り替え部３３から供給されたマスクセット信号ＸＭＳ、エッジ検出部３１から供給されたエッジ検出信号ＸＥＧ、コマンドデコードクロック発生部４０から供給された最大制御信号SPLTと選択信号ＳＥＬ及びコマンド信号ＳＣＤに応じて、図６（ａ）又は図６（ｂ）に示すようなドライブ電圧ＶＳを生成し、モータドライバ１０へ供給する。

また、ＶＳ制御部４９は、コマンドデコードクロック発生部４０から供給された制御切り替え信号SSWに応じて、相切り替え時にドライブ電圧ＶＳの最大値を減少させる、いわゆるソフトスイッチング制御をオン・オフする。具体的には、ＶＳ制御部４５は、モータコントローラ１５のＭＣＵ１７からソフトスイッチング制御をＯＮするコマンドが供給された場合には、図６（ａ）に示すようなドライブ電圧ＶＳを出力し、オフするコマンドが供給された場合には、図６（ｂ）に示すような、一定のドライブ電圧ＶＳを出力する。
なお、図６（ａ）及び図６（ｂ）に示されたドライブ電圧ＶＳは、アナログ形式で示されたものである。

このように、ＶＳ制御部４９は、ソフトスイッチング制御をデジタル回路により実現する際の要となる機能部である。ＶＳ機能部４９については、後で詳細に説明をする。

＜ディレイ部３９＞
続いて、モータコントローラ１５が備えるディレイ部３９について詳細に説明をする。ディレイ部３９は、図７に示すようなディレイ回路３９ａを備えている。ディレイ回路３９ａは、セレクタ１０３と、第１遅延回路１０５と、第２遅延回路１０７と、スイッチング回路ＳＷとを備えている。

第１遅延回路１０５は、エッジ検出部３１から供給されたエッジ検出信号ＸＥＧに応じて、エッジ間隔信号ＦＥＩを生成してディレイ部３９外へ出力すると共に、相切り替え信号ＳＤ１を生成してスイッチング回路ＳＷへ供給する。

ディレイ部３９から出力されたエッジ間隔信号ＦＥＩは、内挿エッジ回路３７、コマンドデコードクロック発生回路４０、マスク・リミッタ回路４１、ＶＳ制御部４９に供給される。相切り替え信号ＳＤ１は、第１ディレイモードによる制御を実現するための信号である。

第１ディレイモードとは、モータの回転により得られる複数の逆起エッジ信号の位相差よりモータの回転速度を演算し、相切り替えタイミングを決定することでモータの制御を行うモードである。

セレクタ１０３は、エッジ検出３１から信号RISEU，RISEV，RISEWが供給されると共に、内挿エッジ回路３７から内挿信号ＩＲＵ，ＩＲＶ，ＩＲＷが供給され、内装エッジ回路３７から供給される選択信号ＩＳに応じて、信号RISEU，RISEV，RISEW又は内挿信号ＩＲＵ，ＩＲＶ，ＩＲＷのいずれか一組を信号ＲＵ，ＲＶ，ＲＷとして選択的に、第２遅延回路１０７に出力する。

第２遅延回路１０７は、コマンドデコードクロック発生部４０より供給されたコマンド信号に応じてセレクタ１０３から供給された信号より、相切り替え信号ＳＤ２を生成してスイッチング回路ＳＷへ供給すると共に、相切り替えのタイミングとなる逆起エッジ信号が検出されてからの遅延時間（ディレイ時間）を表す信号ＤＴを生成してコマンドデコードクロック発生部４０、ＶＳ制御部４９へ供給する。

相切り替え信号ＳＤ２は、第２ディレイモードによる制御を実現するための信号である。また信号ＤＴは、ＭＣＵ１７にも供給され、モータ回転数の監視用に用いられる。

第２ディレイモードとは、単一の逆起エッジ信号において、１周期、つまり１／４回転に相当する逆起エッジ間の時間間隔から回転速度を演算することにより、モータの制御を行うモードである。

スイッチング回路ＳＷは、ＭＣＵ１７から発行されたコマンドに応じて、モータコントローラ１５が備えるコマンドデコードクロック発生部４０から供給されるコマンド選択信号CSEL１に応じて、第１遅延回路１０５により生成された相切り替え信号ＳＤ１又は第２遅延回路９７により生成された相切り替え信号ＳＤ２を選択的に相切り替え部３３へ信号ＤＯとして供給する。相切り替え部３３は、この信号ＤＯに応じて、ドライブ論理・ブレーキ論理回路３５を制御して、論理ドライブ信号ＤＵ，ＤＶ，ＤＷを生成させる。

従って、本発明を適用したディスク駆動装置は、モータコントローラ１５に、このような構成のディレイ部３９を備えることで、ＭＣＵ１７がスピンドルモータ３の回転速度に応じたコマンドをモータコントローラ１５へ発行することにより、スピンドルモータ３の回転速度に応じて最適に回転駆動制御することができる。

また、ＭＣＵ１７から発行されるコマンドによって、スピンドルモータ３を制御するモードを切り替えることができるため、ソフトウェアを利用することによって、例えば、上述した第１ディレイモード又は第２ディレイモードのように、容易にディレイモードを変更することができる。

したがって、量産時に発生するモータドライバ１０のプロセスばらつきに起因したスピンドルモータの回転制御不良に、ＭＣＵ１７の制御に応じて、第１ディレイモード又は第２ディレイモードで切り替えることで対応することができる。

なお、ディレイ部３９においては、第１ディレイモード又は第２ディレイモードの２つのディレイモードに切り替えるようにしているが、本発明は、切り替え可能なディレイモードの数に限定されるものではなく、複数のディレイモードを切り替えるようにすることもできる。

＜ＶＳ制御部４９＞
続いて、モータコントローラ１５が備えるＶＳ制御部４９について詳細に説明をする。ＶＳ制御部４９は、図８に示す最大リミッタ値決定回路５０と、図２０に示す最大値制限回路７０とを備えている。

最大リミッタ値決定回路５０は、スピンドルモータ３の相切り替えタイミングに応じてパルス幅変調を制御する。すなわち、相切り替え前後においては、パルス幅変調におけるデューティ比を０とする（以下、「ＰＷＭ台形制御」ともいう。）ことによって、相切り替えタイミングにおけるスピンドルモータ３への電流量を抑制し、相切り替えにより生じる電流の変動量を低減する。これにより、スピンドルモータ３のロータ及びステータ間に生じる吸引・反発力を抑え、ノイズを低減することができる。

具体的には、最大リミッタ値決定回路５０は、最大値制限回路７０を制御するための制御信号ＬＭＴ（リミッタ値）を生成する。

一方、図２０に示す最大値制限回路７０は、最大リミッタ値決定回路５０によって生成された制御信号ＬＭＴに基づいて、ＣＬＶサーボ回路１３からＰＷＭ形式で供給される信号ＳＰＦの最大値を制限し、ドライブ電圧ＶＳとしてモータドライバ１０に出力をする。

（（最大リミッタ値決定回路５０））
まず、図８を用いて、最大値制限回路７０を制御するための制御信号ＬＭＴを生成する最大リミッタ値決定回路５０について説明をする。図８に示すように、最大リミッタ値決定回路５０は、セレクタ５１，５２と、演算部５３と、タイミング信号生成部５７と、デコーダ５９と、アップダウンカウンタ６１とを備えている。

セレクタ５１は、図５に示したコマンドデコードクロック発生部４０によって生成された信号SPLTと、図２０に示す後述する最大値制限回路７０が備える第２検知回路６５によって生成された信号ＳＶＳとが供給され、コマンドデコードクロック発生部４０により生成された選択信号ＳＥＬに応じて、信号SPLTか信号ＳＶＳのいずれか一方を、演算部５３が備えるコンパレータ５６のプラス端子及びアップダウンカウンタ６１へ選択的に出力する。

セレクタ５２は、ＶＳ制御部４９で生成するドライブ電圧ＶＳのデューティ比に基づいて、コマンドデコードクロック発生部４０により生成された選択信号ＳＥＬに応じて、０又は１／３２の数値情報を選択的に演算部５３が備えるコンパレータ５６のマイナス端子へ供給する。

演算部５３は、演算回路５４と、除算器５５と、コンパレータ５６とを備えており、ＰＷＭ台形制御に必要なパラメータの計算を行う。

演算部５３が備える演算回路５４は、遅延時間、つまりディレイモードに応じたソフトスイッチング時間を演算する。演算回路５４は、ディレイ部３９から供給されるエッジ間隔信号ＦＥＩ及び信号ＤＴ、コマンドデコードクロック発生部４０から供給されるコマンド信号ＳＣＤに基づいて、図６（ａ）において、ドライブ電圧ＶＳの遷移時間Ｔvrvsを示す信号ＶＳＧと、エッジ間隔信号ＦＥＩの１／２と信号ＶＳＧとの差を示す信号ＶＳＧＬとを生成し、除算器５５及びタイミング信号生成部５７へ供給する。なお、演算回路５４の構成については、後で詳細に説明をする。

演算部５３が備えるコンパレータ５６は、セレクタ５１から出力された現在のドライブ電圧のデューティ比ＣＶＳと、目標とするドライブ電圧ＶＳのデューティ比とを比較して、比較結果に応じた信号を除算器５５へ供給する。

演算部５３が備える除算器５５は、演算回路５４から供給された信号ＶＳＧをコンパレータ５６から供給された信号により除算し、その結果得られた商及び剰余をデコーダ５９へ供給する。

タイミング信号生成部５７は、供給された信号ＶＳＧと信号ＶＳＧＬに応じて、ドライブ電圧（パルス幅変調信号）におけるデューティ比の変化開始タイミングを示す信号ＸＳ及び変化終了タイミングを示す信号ＸＦを生成してデコーダ５９へ供給する。タイミング信号生成部５７は、これらの信号ＸＳ，ＸＦを、エッジ検出タイミングからドライブ電圧ＶＳの減少開始までの時間と、ドライブ電圧ＶＳの増加時間をカウンタで計測することによって生成する。

また、タイミング信号生成部５７は、ドライブ電圧ＶＳの論理レベルが変化中であることを示す信号BUSYを生成してコマンドデコードクロック発生部４０へ供給すると共に、ドライブ電圧ＶＳの最大値を制御するための信号Ｕ／Ｄをアップダウンカウンタ６１へ供給する。なお、タイミング信号生成部５７の構成については、後で詳細に説明をする。

デコーダ５９は、タイミング信号生成部５７から供給された信号ＸＳと、除算器５５から供給された商を示す信号とをデコードしてドライブ電圧ＶＳの最大値の変化タイミングを示すカウント信号を生成し、アップダウンカウンタ６１へ供給する。

アップダウンカウンタ６１は、供給された上記カウント信号とデューティ比ＣＶＳ及び信号Ｕ／Ｄに応じて、最大値制限回路７０を制御する制御信号ＬＭＴを生成し出力する。なお、この制御信号ＬＭＴにより、ドライブ電圧ＶＳの最大リミッタ値が決定される。なお、アップダウンカウンタ６１の構成については、後で詳細に説明をする。

（演算回路５４）
図９を用いて演算回路５４の構成について詳細に説明をする。上述したように、演算回路５４は、ディレイモードに応じてソフトスイッチング制御をするために、モードに応じたソフトスイッチング時間を算出する。図９に示すように、演算回路５４は、乗算回路９０と、定数出力回路９１，９２と、セレクタ９３〜９６とを備えており、ディレイ部３９からエッジ間隔信号ＦＥＩ、信号ＤＴが供給され、コマンドデコードクロック発生部４０からコマンド信号ＳＣＤが供給される。

乗算回路９０は、図５に示すモータコントローラ１５が備えるディレイ部３９から供給されたエッジ間隔信号ＦＥＩに、１／２を乗じた信号を端子ＴＡから出力し、１／４を乗じた信号を端子ＴＢから出力し、１／８を乗じた信号を端子ＴＣから出力し、３／８を乗じた信号を端子ＴＤから出力する。また、乗算回路９０は、同じくディレイ部３９から供給された、相切り替えのタイミングとなる逆起エッジ信号が検出されてからの遅延時間（ディレイ時間）を表す信号ＤＴに、１を乗じた信号を端子ＴＡから出力し、１／２を乗じた信号を端子ＴＢから出力し、１／４を乗じた信号を端子ＴＣから出力し、３／４を乗じた信号を端子ＴＣから出力する。

定数出力回路９１，９２は、所定の電圧を有する信号をそれぞれセレクタ９４，９６へ供給する。

セレクタ９３〜９６は、セレクタ９３の出力がセレクタ９４に入力され、セレクタ９５の出力がセレクタ９６に入力されるように接続されている。このセレクタ９３〜９６は、図５に示すモータコントローラ１５が備えるコマンドデコードクロック発生部４０から供給されるコマンド信号ＳＣＤに応じて、入力された信号を選択的に出力することにより、最終的に、セレクタ９４から信号ＶＳＧを、セレクタ９６から信号ＶＳＧＬをそれぞれ出力する。信号ＶＳＧ、信号ＶＳＧＬは、図８に示す除算器５５、タイミング信号生成部５７にそれぞれ供給される。

セレクタ９３〜９６は、信号ＶＳＧ及び信号ＶＳＧＬの大きさを変えることによって、図６に示された遷移時間Ｔvrvsを調整する。なお、遷移時間Ｔvrvsは、例えばディスク１の回転速度に応じて調整される一方、セレクタ９４，９６がそれぞれ定数出力回路９１，９２から供給された信号を選択的に出力する場合には、上記遷移時間Ｔvrvsは一定時間とされる。

このように構成される演算回路５４は、従来においては、ディレイ部３９で生成された遅延時間（ディレイ時間）を表す信号ＤＴが供給されておらず、ディレイ部３９を上述したような構成とすることで、スピンドルモータ３の回転速度に応じてディレイモードを切り替えるようにした場合に、ソフトスイッチング制御を伴わせて実行することができないといった問題があった。

従来のように、信号ＤＴを演算回路５４に供給せず、上述したような演算を実行しない構成とした場合に、モータドライバ１０からモータコントローラ１５に供給される信号ＣＵ，ＣＶ，ＣＷを図１０（ｃ），（ｄ），（ｅ）とし、ＭＣＵ１７から第２ディレイモードでスピンドルモータ３を回転制御するようなコマンドが発行されると、相切り替え部３３によって生成されるマスクセット信号ＸＭＳが、図１０（ｇ）に示すようになる。しかし、従来においては、第２ディレイモードに対応してソフトスイッチング時間が算出されず、ドライブ電圧ＶＳの遷移時間Ｔvrvsが第１ディレイモードに対応してしまっているので、ソフトスイッチング制御をオンとしている図１０（ａ）に示すドライブ電圧ＶＳのリミッタ値が“０”になるタイミングは、相切り替えのタイミングを示した図１０（ｇ）のマスクセット信号ＸＭＳと一致せず、適切なソフトスイッチング制御を実行することができなかった。

本発明を適用したディスク駆動装置では、演算回路５４にディレイモードに応じた遅延信号である信号ＤＴが供給され、この信号ＤＴを用いてソフトスイッチング時間として、ドライブ電圧ＶＳの遷移時間Ｔvrvsが算出されるため、モードが、例えば、第１ディレイモードから第２ディレイモードに変更されて、モータドライバ１０からモータコントローラ１５に図１１（ｃ），（ｄ），（ｅ）に示すような信号ＣＵ，ＣＶ，ＣＷが供給された場合でも、図１１に示すように、図１１（ａ）のドライブ電圧ＶＳのリミッタ値“０”が、図１１（ｆ）に示すマスクセット信号ＭＳＸと一致し、ソフトスイッチング制御を確実に実行することができる。

したがって、上述したような量産時に発生するモータドライバ１０のプロセスばらつきに起因したスピンドルモータの回転制御不良に対応すべく、ＭＣＵ１７の制御に応じて、第１ディレイモード又は第２ディレイモードに切り替えた場合でも、ソフトスイッチング制御を実行できるため、スピンドルモータ３の騒音を低減させることができる。

（タイミング信号生成部５７）
続いて、図１２を用いて、図８で示したタイミング信号生成部５７の構成として、タイミング信号生成部５７が備える信号生成回路８０について詳細に説明をする。図１２に示すように、信号生成回路８０は、セレクタ７３とＲＳ回路７５、ＡＮＤ回路７６、ダウンカウンタ７７、判定回路７９とを備えている。

ＲＳ回路７５は、ドライブ電圧ＶＳの増減を示す信号ＤＩＲを生成し、セレクタ７３に供給する。

セレクタ７３は、ＲＳ回路７５から供給された信号ＤＩＲに応じて、図８に示す最大リミッタ値決定回路５０が備える演算回路５４から供給された信号ＶＳＧ又は信号ＶＳＧＬを選択的にダウンカウンタ７７へ供給する。

ダウンカウンタ７７は、エッジ検出タイミングからドライブ電圧が減少し始めるまでの時間及びドライブ電圧の増加時間をカウントする。

デコーダからなる判定回路７９は、ダウンカウンタ７７のカウント値が予め設定された値に到達したか否かを判定する。判定回路７９は、ドライブ電圧におけるデューティ比の変化開始タイミングを示す信号ＸＳ及び変化終了タイミングを示す信号ＸＦを生成すると共に、ドライブ電圧の大きさが変化している期間において、図３（ｈ）及び図６（ｇ）に示した信号BUSYを出力する。判定回路７９によって生成された信号ＸＦ，ＸＦは、上述したように図８に示す最大リミッタ値決定回路５０が備えるデコーダ５９に供給され、BUSY信号は、図５に示したモータコントローラ１５が備えるコマンドデコードクロック発生部４０に供給される。

（アップダウンカウンタ６１）
続いて、図１３を用いて、図８で示したアップダウンカウンタ６１について詳細に説明をする。アップダウンカウンタ６１は、ドライブ電圧ＶＳの最大リミッタ値を決定するための制御信号ＬＭＴを生成する回路であり、アップカウンタ１１１と、カウントダウン数制御回路１１２と、ダウンカウンタ１１３と、リミッタ値監視回路１１４と、選択回路１１５とを備えている。

ところで、従来のアップダウンカウンタは、アップダウンカウンタを一つのみを備えた構成であったため、デコーダ５９から供給される制御信号であるカウント信号、デューティ比ＣＶＳ、信号Ｕ／Ｄに応じて生成した制御信号ＬＭＴは、図１４に示すケース１，２，３のような変化の軌跡を示すことになる。

ケース１：これは、例えば、消費電力を抑えるためにモータコントローラ１５のマスタクロック周波数を低くした際に、スピンドルモータ３を高速回転させると現れることが多いケースであり、図１５に示すように遷移時間Ｔvrlm（＝遷移時間Ｔvrvs）の期間に、ΔＬｉｍ分の処理が間に合わず、リミッタ値“０”に到達する前に、相切り替えが行われてしまっている。したがって、ケース１のような状態の際には、ソフトスイッチング制御を適切に行うことができない。

ケース２：これは、相切り替えタイミングと、リミッタ値が“０”に到達するタイミングとが一致するケースであり、適切なソフトスイッチング制御となっている。

ケース３：これは、スピンドルモータ３の速度が変化した場合に現れることが多いケースであり、図１６に示すように遷移時間Ｔvrlmの期間内に、ΔＬｉｍ分の処理が終了してしまい、相切り替えタイミングと、リミッタ値の“０”のタイミングとが一致しない。したがって、ケース３のような状態の際には、ソフトスイッチング制御を適切に行うことができない。

以上の説明からも分かるように、従来の構成のアップダウンカウンタでは、ケース１，ケース３のような制御信号ＬＭＴを生成してしまう可能性があり、ソフトスイッチング制御を適切に実行できないといった問題を有している。

また、従来のアップダウンカウンタのように、アップダウンカウンタを一つのみを備えている場合、スピンドルモータ３を高速回転させると、図１７（ａ）の点線で囲んだ領域Ｘに示すようにアップ時のリミッタ値と、ダウン時のリミッタ値とがオーバーラップしてしまい、台形波ではなく三角形波となって、スピンドルモータ３を駆動するのに十分な電流を供給することができないといった問題がある。これは、アップダウンカウンタが一つであることから、ダウン側の開始タイミングがきた際には、アップ側が途中であっても、ダウン側を開始しなくてはならないために生ずる問題である。図１７（ｂ），（ｃ），（ｄ）（ｅ），（ｆ），（ｇ）は、それぞれ図１７（ａ）に対応するソフトスイッチング動作オフ時のドライブ電圧ＶＳ、信号ＣＵ，ＣＶ，ＣＷ、マスクセット信号ＸＭＳ、信号BUSYである。

そこで、本発明を適用したディスク駆動装置が備えるアップダウンカウンタ６１では、アップ時のリミッタ値と、ダウン時のリミッタ値とを独立に制御するために、アップカウンタ１１１と、ダウンカウンタ１１３と２つのカウンタを備え、ケース１、ケース３を回避するために、カウントダウン数制御回路１１２と、リミッタ値監視回路１１４とを備えた構成となっている。

アップダウンカウンタ６１をこのような構成にする場合、アップダウンカウンタ６１の前段に設けられた図８に示すデコーダ５９は、変化前のリミッタ値と、スピンドルモータ３の回転速度とから、ケース１のように、遷移時間Ｔvrlmの期間に処理が間に合わないことを検出し、ＭＣＵ１７に通知をすることになる。一般に、アップダウンカウンタの変化量、つまりリミッタ値の変化量は、どんなに速くても１クロックに対してリミッタ値の変化量が１となっているが、デコーダ５９によって、ケース１の状態が検出された場合には、ＭＣＵ１７は、ダウンカウンタ１１３、アップカウンタ１１１にコマンドを発行し、１クロックに対するリミッタ値の変化量を、例えば、２、４…などと変化させるように制御する。これにより、カウントダウンする際のリミッタ値は、急峻な傾きを持ってカウントダウンされるため、ケース１の状態を回避して、相切り替えタイミングと、リミッタ値が“０”となるタイミングとを一致させることができる。

アップカウンタ１１１は、上述したようにアップ時におけるデコーダ５９から供給されるカウント信号、Load，Carry inといった制御信号に応じて、リミッタ値“０”をロードして、相切り替えタイミングと同時にカウントアップをしていく。その際に、リミッタ値の変化量は、上述したようにＭＣＵ１７からの制御にしたがい、デコーダ５９でケース１の状態が検出された際には、カウントアップさせる変化量を２以上とする。アップ側のリミッタ値は、選択回路１１５に供給される。

ダウンカウンタ１１３は、上述したようにダウン時におけるデコーダ５９から供給されるカウント信号といった制御信号に応じて、リミッタ値をカウントダウンしていく。その際に、リミッタ値の変化量は、上述したようにＭＣＵ１７からの制御にしたがい、デコーダ５９でケース１の状態が検出された際には、カウントダウンさせる変化量を２以上とする。ダウン側のリミッタ値は、リミッタ値監視回路１１４及び選択回路１１５に供給される。

リミッタ値監視回路１１４は、ダウンカウンタ１１３から供給されるダウン側のリミッタ値と、所定のしきい値とを比較し、しきい値以上であるかどうかを判定し、判定結果をカウントダウン数制御回路１１２に通知する。これは、ケース３のような状態となった場合や、一旦、ケース１のような状態となり、ケース１を回避するためダウンカウンタ１１３におけるカウントダウン数を、１クロックにつき２以上とする際に、リミッタ値の傾きが急峻になりすぎて、ケース３のように遷移時間Ｔvrlm時間内にリミッタ値が“０”となってしまうことを自動的に回避するための機構である。

カウントダウン数制御回路１１２は、リミッタ値監視回路１１４からのしきい値判定結果に応じて、後段のダウンカウンタ１１３におけるカウントダウンを制限する。具体的には、リミッタ値監視回路１１４からのしきい値判定結果が、しきい値を超えたことを示している場合には、ダウンカウンタ１１３を制御して、カウントダウン動作を停止させる。また、しきい値と同じであることを示している場合には、ダウンカウンタ１１３を制御して、−１だけカウントダウンさせるようにする。

選択回路１１５は、タイミング信号生成部５７から供給されるドライブ電圧ＶＳの最大値を制御するための信号Ｕ／Ｄに応じて、アップカウンタ１１１からのリミッタ値又はダウンカウンタ１１３からのリミッタ値を選択的に出力させる。

このように構成されるアップダウンカウンタ６１によって、ダウン時には、デコーダ５９によって図１８に示すようなケース１の状態が検出されると、ＭＣＵ１７によってダウンカウンタ１１３の１クロックに対するリミッタ値の変化量は、傾きを急峻にするように増加される。この時、図１８に示すような、ケース３のような状態とならないよう、或いはケース３のような状態となった場合には、リミッタ値監視回路１１４のしきい値判定によって、カウントダウン数制限回路１１２が制御され、リミッタ値の変化の軌跡がある一定の傾きＣａ１に自動的になるように、ダウンカウンタ１１３によるカウントダウン動作を停止或いは制限する。

一方、アップダウンカウンタ６１は、ダウンカウンタ１１３から独立したアップカウンタ１１１を備えており、ケース１、ケース３の状態であっても、アップ時には、相切り替えタイミングにおいて、リミッタ値が“０”とされ、カウントアップが開始されることで、リミッタ値の変化の軌跡は、一定の傾きのＣａ２とすることができる。

また、アップダウンカウンタ６１は、アップカウンタ１１１と、ダウンカウンタ１１３とをそれぞれ独立して備えているため、スピンドルモータ３の高速回転時に生ずる問題点として、図１７の領域Ｘに示したリミッタ値のアップ側と、ダウン側とのオーバーラップにより、ドライブ電圧ＶＳが三角形波となり、スピンドルモータ３への十分な電流供給が妨げられてしまうことを回避することができる。

具体的には、図１９（ａ）の領域Ｘ２に示すように、オーバーラップが生ずる場合には、アップカウンタ１１１のアップカウントを停止することなく動作させ、それと同時に、ダウンカウンタ１１３は、ダウンカウント開始タイミングにてダウンカウントを開始する。このとき、選択回路１１５は、アップカウンタ１１１から供給されるアップ側のリミッタ値と、ダウンカウンタ１１３から供給されるダウン側のリミッタ値とがオーバーラップする領域では、アップ側のリミッタ値を選択的に出力することで、スピンドルモータ３に十分な電流を供給することができるようなドライブ電圧ＶＳを制限する制御信号ＬＭＴを出力する。図１９（ｂ），（ｃ），（ｄ）（ｅ），（ｆ），（ｇ）は、それぞれ図１９（ａ）に対応するソフトスイッチング動作オフ時のドライブ電圧ＶＳ、信号ＣＵ，ＣＶ，ＣＷ、マスクセット信号ＸＭＳ、信号BUSYである。

（（最大値制限回路７０））
続いて、図２０を用いて、ＶＳ制御部４９が備える最大値制限回路７０について説明をする。図２０に示すように、最大値制限回路７０は、上述した最大リミッタ値決定回路５０で生成された制御信号ＬＭＴに基づいて、ＣＬＶサーボ回路１３からＰＷＭ形式で供給される信号ＳＰＦの最大値を制限する。

最大値制限回路７０は、定数出力回路６２と、第１検知回路６３と、セレクタ６４と、第２検知回路６５と、リミッタ回路６７と、ＡＮＤ回路６９と、フリップフロップ７１とを備えている。

第１検知回路６３は、供給されるパルス幅変調形式の信号ＳＰＦがローレベルからハイレベルに遷移する（立ち上がり）エッジを検出して、ローレベルの信号ＸＰＦＳをリミッタ回路６７へ供給する。

また、第２検知回路６５は、供給される上記信号ＳＰＦのデューティ比を検出すると共に、ＣＬＶサーボ回路１３から供給される信号ＸＷＬをカウンタのロード信号として、信号ＳＰＦがハイレベルとなっている期間を該カウンタで計測する。そして、第２検知回路６５は、該計測結果を信号ＳＶＳとして出力する。

セレクタ６４は、供給される制御切り替え信号SSWに応じて、ソフトスイッチング制御をオンする場合には最大リミッタ値決定回路５０により生成された制御信号ＬＭＴを、オフする場合には定数出力回路６２により生成された一定の大きさを有する定数信号をそれぞれ制御信号ＳＬＭＴとしてリミッタ回路６７へ供給する。

リミッタ回路６７は、ＰＷＭ信号におけるデューティ比に対してリミッタをかける回路であり、ＶＳリミッタカウンタを内蔵してドライブ電圧の最大値を制限する。そして、このＶＳリミッタカウンタは、供給された制御信号ＳＬＭＴをロード値として入力し、該カウント値が設定値に到達するまではハイレベルの信号ＳＧＴを出力すると共に、到達した時点において、信号ＳＧＴをローレベルへ遷移させる。

ＡＮＤ回路６９は、供給される信号ＳＧＴがローレベルとされる期間において不活性化されるため、第１検知回路６３に供給される信号ＳＰＦが設定されたドライブ電圧の最大値以下である場合に限って、該信号ＳＰＦをフリップフロップ７１へ供給する。

以上のような動作により、最大値制限回路７０は、フリップフロップ７１より上記最大値以下の大きさを有するドライブ電圧ＶＳを出力する。

（リミッタ回路）
図２１は、図２０に示されたリミッタ回路６７の構成を示すブロック図である。図２１に示されるように、リミッタ回路６７はセレクタ６４及び第１検知回路６３に接続されたダウンカウンタ８１と、ダウンカウンタ８１に接続された判定回路８３とを含む。ここで、判定回路８３はダウンカウンタ８１によるカウント値が予め設定された値に到達したか否かを判定し、到達した時点においてローレベルの信号ＳＧＴを出力する。

このようにして、本発明の実施の形態として示すディスク駆動装置は、特にスピンドルモータ３の高速回転時における騒音を低減させ、相切り替え時に発生するスパイクノイズを低減させることができる。

また、このディスク駆動装置によれば、量産時に発生するモータドライバ１０のプロセスばらつきがあった場合でもソフトスイッチング制御が実行できるため、モータの騒音を低減することができる。

また、このディスク駆動装置によれば、図１に示されたＣＬＶサーボ回路１３によって生成されたＰＷＭ形式の信号ＳＰＦの大きさを制御するため、最大リミッタ値決定回路５０及び最大値制限回路７０を含むモータコントローラ１５を備え、デジタル回路によりいわゆるソフトスイッチングを実現するため、回路の集積度を容易に高めることができる。さらに、この高集積化に伴い、ディスク駆動装置の製造コストを低減することもできる。

また、上記のようなデジタル回路により構成されたディスク駆動装置によれば、ＭＣＵ１７等において実行されるソフトウェアによりスピンドルモータ３の制御を容易に調整することができるため、ディスク駆動装置の汎用性を高めることができる。

また、モータコントローラ１５に含まれたＶＳ制御部４９は、ＭＣＵ１７から供給されたコマンドに応じてソフトウェアスイッチング制御をオン／オフすることができるため、スピンドルモータ３の制御における自由度を容易に高めることができる。

さらにまた、アップダウンカウンタ６１が備えるアップカウンタ１１１、ダウンカウンタ１１３の１クロックに対応したアップカウント値、ダウンカウント値、つまり１クロックに対応したリミッタ値の変化量をそれぞれ任意に増加させることができるため、消費電力を抑えるためにモータコントローラ１５のマスタクロック周波数を低くした際に、スピンドルモータ３を高速回転させると現れるケース１のような状態でもソフトスイッチング制御が可能となり、低消費電力としながらスピンドルモータ３の騒音も低減させることができる。

なお、本発明の実施の形態では、ディスク駆動装置を用いて説明したが、本発明は、ディスク駆動装置に限定されるものではなく、ダイレクトＰＷＭ方式にてモータを回転駆動させるあらゆる装置に適用でき、ソフトスイッチング制御を行うことでモータの騒音を低減させることができる。

本発明を実施するための最良の形態として示すディスク駆動装置の概略構成について説明するための図である。 同ディスク駆動装置が備えるモータドライバの構成について説明するための図である。 同モータドライバの動作について説明するためのタイミングチャートである。 図３に示すタイミングチャートの領域Ａを拡大して示した図である。 同ディスク駆動装置が備えるモータコントローラの構成について説明するための図である。 同モータコントローラの動作について説明するためのタイミングチャートである。 同モータコントローラが備えるディレイ部の構成について説明するための図である。 同モータコントローラが備えるＶＳ制御部の最大リミッタ値決定回路の構成について説明するための図である。 最大リミッタ値決定回路が備える演算回路の構成について説明するための図である。 従来のディスク駆動装置において、ディレイモードを変更した際にソフトスイッチング制御した際の問題点を示したタイミングチャートである。 本発明を実施するための最良の形態として示すディスク駆動装置において、ディレイモードを変更し、ソフトスイッチング制御をした様子を示したタイミングチャートである。 最大リミッタ値決定回路が備えるタイミング信号生成部の信号生成回路の構成について説明するための図である。 最大リミッタ値決定回路が備えるアップダウンカウンタの構成について説明するための図である。 従来のディスク駆動装置において、ソフトスイッチング制御を実行した際に発生する問題点を示した図である。 同従来のディスク駆動装置において、ソフトスイッチング制御を実行した際の問題点の一つであるケース１について説明するための図である。 同従来のディスク駆動装置において、ソフトスイッチング制御を実行した際の問題点の一つであるケース３について説明するための図である。 同従来のディスク駆動装置において、モータの高速回転時にソフトスイッチング制御を実行した際の問題点について説明するためのタイミングチャートである。 本発明の最良の実施の形態として示すディスク駆動装置によるソフトスイッチング制御を実行した際の様子について説明するための図である。 同ディスク駆動装置において、モータの高速回転時にソフトスイッチング制御を実行した場合の結果を示したタイミングチャートである。 同モータコントローラが備えるＶＳ制御部の最大値制限回路の構成について説明するための図である。 同最大値制限回路が備えるリミッタ回路の構成について説明するための図である。

符号の説明

１０ モータドライバ、１５ モータコントローラ、３９ ディレイ部、４９ ＶＳ制御部、５０ 最大リミッタ値決定回路、５４ 演算回路、５７ タイミング信号生成部、６１ アップダウンカウンタ、７０ 最大値制限回路、１１１ アップカウンタ、１１２ カウントダウン数制御回路、１１３ ダウンカウンタ、１１４ リミッタ値監視回路、１１５ 選択回路

Claims (4)

1. 装着されたディスクを回転駆動するモータと、上記モータの駆動時に誘起される複数の電圧値に応じて、相切り替えタイミングを示すエッジ信号を生成するエッジ信号生成手段と、上記エッジ信号生成手段によって生成された上記エッジ信号に応じて、上記モータを駆動する駆動電圧の最大値を制御する駆動電圧制御手段とを備え、上記駆動電圧制御手段は、上記エッジ信号によって示される上記相切り替えタイミング以前の第１の駆動電圧の最大値を制御する第１の駆動電圧制御手段と、上記相切り替えタイミング以後の第２の駆動電圧の最大値を制御する第２の駆動電圧制御手段とをそれぞれ独立して有するディスク駆動装置であって、
   上記第１の駆動電圧制御手段は、所定のクロック周波数に応じてダウンカウントし、ダウンカウントされたカウント数に基づいて、上記第１の駆動電圧の最大値を制御するダウンカウント手段を有し、
   上記第２の駆動電圧制御手段は、所定のクロック周波数に応じてアップカウントし、アップカウントされたカウント数に基づいて、上記第２の駆動電圧の最大値を制御するアップカウント手段を有し、
   上記ダウンカウント手段は、ダウンカウントする際の上記カウント数を、上記所定のクロック周波数の１クロックにつき複数カウントとすることで、上記第１の駆動電圧の最大値を制御し、
   上記アップカウント手段は、アップカウントする際の上記カウント数を、上記所定のクロック周波数の１クロックにつき複数カウントとすることで、上記第２の駆動電圧の最大値を制御すること
   を特徴とするディスク駆動装置。
2. 上記第１の駆動電圧制御手段で制御された上記第１の駆動電圧の最大値を監視する監視手段と、
   上記監視手段による監視結果と、所定のしきい値とを比較する比較手段と、
   上記比較手段による比較結果に応じて、上記第１の駆動電圧制御手段の動作を制御する制御手段とを備えること
   を特徴とする請求項１記載のディスク駆動装置。
3. モータの駆動時に誘起される複数の電圧値に応じて、相切り替えタイミングを示すエッジ信号を生成するエッジ信号生成手段と、上記エッジ信号生成手段によって生成された上記エッジ信号に応じて、上記モータを駆動する駆動電圧の最大値を制御する駆動電圧制御手段とを備え、上記駆動電圧制御手段は、上記エッジ信号によって示される上記相切り替えタイミング以前の第１の駆動電圧の最大値を制御する第１の駆動電圧制御手段と、上記相切り替えタイミング以後の第２の駆動電圧の最大値を制御する第２の駆動電圧制御手段とをそれぞれ独立して有し、ソフトスイッチング制御のオン時には、相切り替え時にドライブ電圧の最大値を減少させるソフトスイッチング制御を行い、ソフトスイッチング制御のオフ時には、一定のドライブ電圧を出力する制御を行うモータドライバ回路であって、
   上記駆動電圧制御手段は、
   ディレイモードに応じたソフトスイッチング時間を演算し、ドライブ電圧の遷移時間を示す信号を生成する演算手段と、
   上記演算手段により生成される上記ドライブ電圧の遷移時間を示す信号に応じて、ドライブ電圧（パルス幅変調信号）におけるデューティ比の変化開始タイミングを示す信号及び変化終了タイミングを示す信号と、上記ドライブ電圧の論理レベルが変化中であることを示す信号と、上記ドライブ電圧の最大値を制御するための信号を生成するタイミング信号生成手段と、
   上記タイミング信号生成手段から供給される上記変化開始タイミングを示す信号から、ドライブ電圧の最大値の変化タイミングを示すカウント信号を生成するカウント信号生成手段を備え、
   上記第１の駆動電圧制御手段は、上記カウント信号生成手段により生成される所定のクロック周波数のカウント信号をダウンカウントし、ダウンカウントされたカウント数に基づいて、上記第１の駆動電圧の最大値を制御するダウンカウント手段を有し、上記ダウンカウント手段は、ダウンカウントする際の上記カウント数を、上記所定のクロック周波数のカウント信号の１クロックにつき複数カウントとすることで、上記第１の駆動電圧の最大値を制御し、
   上記第２の駆動電圧制御手段は、上記カウント信号生成手段により生成される所定のクロック周波数のカウント信号をアップカウントし、アップカウントされたカウント数に基づいて、上記第２の駆動電圧の最大値を制御するアップカウント手段を有し、上記アップカウント手段は、アップカウントする際の上記カウント数を、上記所定のクロック周波数のカウント信号の１クロックにつき複数カウントとすることで、上記第２の駆動電圧の最大値を制御し、
   上記相切り替えタイミングに応じてパルス幅変調を制御し、相切り替え前後においては、パルス幅変調におけるデューティ比を０とすることによって、相切り替えタイミングにおける上記モータへの電流量を抑制するようにしたことを特徴とするモータドライバ回路。
4. 上記第１の駆動電圧制御手段で制御された上記第１の駆動電圧の最大値を監視する監視手段と、
   上記監視手段による監視結果と、所定のしきい値とを比較する比較手段と、
   上記比較手段による比較結果に応じて、上記第１の駆動電圧制御手段の動作を制御する制御手段とを備えること
   を特徴とする請求項３記載のモータドライバ回路。

Images