JP4019301B2 - ２次元画像読取装置及びその駆動制御方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、２次元画像読取装置及びその駆動制御方法に関し、特に、複数のフォトセンサをマトリクス状に配列したフォトセンサアレイ上に、被検出体を接触させて、その画像パターンを読み取る２次元画像読取装置及びその駆動制御方法に関する。
【０００２】
【従来の技術】
従来、印刷物や写真、あるいは、指紋等の微細な凹凸の形状等を読み取る２次元画像の読取装置として、光電変換素子（フォトセンサ）をマトリクス状に配列して構成されるフォトセンサアレイを有する構造のものがある。このようなフォトセンサアレイとして、一般に、ＣＣＤ（Charge Coupled Device）等の固体撮像デバイスが用いられている。
【０００３】
ＣＣＤは、周知の通り、フォトダイオードや薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）等のフォトセンサをマトリクス状に配列した構成を有し、各フォトセンサの受光部に照射された光量に対応して発生する電子−正孔対の量（電荷量）を、水平走査回路および垂直走査回路により検出し、照射光の輝度を検知している。
このようなＣＣＤを用いたフォトセンサシステムにおいては、走査された各フォトセンサを選択状態にするための選択トランジスタを個別に設ける必要があるため、読取画素数が増大するにしたがってシステム自体が大型化するという問題を有している。
【０００４】
そこで、近年、このような問題を解決するための構成として、フォトセンサ自体にフォトセンス機能と選択トランジスタ機能とを持たせた、いわゆる、ダブルゲート構造を有する薄膜トランジスタ（以下、「ダブルゲート型フォトセンサ」という）を画像読取装置に適用して、システムの小型化、および、画素の高密度化を図る試みがなされている。
【０００５】
このようなフォトセンサを用いた画像読取装置は、概略、ガラス基板の一面側に、共通の半導体層に対して上方（上層）および下方（下層）に各々トップゲート電極およびボトムゲート電極を備えたダブルゲート型フォトセンサをマトリクス状に形成して、フォトセンサアレイを構成し、例えば、ガラス基板の背面側に設けられた光源から照射光を照射して、フォトセンサアレイ上方の検知面に載置された被検出体（指）から指紋等の２次元画像の画像パターンに応じた反射光を、ダブルゲート型フォトセンサにより明暗情報として検出し、２次元画像を読み取るものである。
【０００６】
ここで、フォトセンサアレイによる画像の読み取り動作は、リセットパルスの印加による初期化終了時から読み出しパルスが印加されるまでの光蓄積時間において、各ダブルゲート型フォトセンサ毎に蓄積されるキャリヤ（正孔）の蓄積量に基づいて、明暗情報が検出される。なお、ダブルゲート型フォトセンサ、および、フォトセンサアレイの具体的な構成および動作については、後述する。
【０００７】
【発明が解決しようとする課題】
ところで、上述したようなダブルゲート型フォトセンサに限らず、一般的なフォトセンサにおいては、製造上のバラツキや製品使用による経時的な変化等に起因して、フォトセンサの素子特性が許容範囲から外れて、所望の機能を実現できなくなる場合がある。例えば、フォトセンサに蓄積されたキャリヤを掃き出して（電荷を放電して）、初期化を行うリセット動作（初期化動作）においては、予め設定されたリセットパルスの印加時間（パルス幅）内に、キャリヤが十分かつ完全に掃き出されずに残留することにより、光蓄積動作におけるキャリヤの蓄積量が、被検出体の画像パターンに対応しなくなり、読み出し動作において検出される明暗情報に基づく上記画像パターンの読み取りが不正確になるという問題を有していた。
【０００８】
このようなリセット動作特性の不良に対しては、通常、リセット時間（リセットパルス幅）を長くする方法や、リセットパルスの印加電圧を増大する方法等により、フォトセンサに蓄積されたキャリヤの掃き出しを十分かつ完全に行うことが考えられる。
しかしながら、リセット時間（リセットパルス幅）を長くする方法においては、画像の読み取りに係る全体の動作処理時間が長くなるうえ、リセット時間に基づいて光蓄積時間（読取感度）を調整設定する手法を採用している２次元画像読取装置の場合には、読取感度の調整間隔が粗くなって調整精度が低下するという問題を有していた。なお、リセット時間に基づいて、光蓄積時間を調整設定する手法については、後述する。
【０００９】
また、リセットパルスの印加電圧を増大する方法においては、高電圧のリセットパルスを生成、印加するための高電圧電源や、高耐圧の駆動回路等を必要とするため、２次元画像読取装置の製品コストが上昇するという問題を有していた。
したがって、従来においては、リセット動作特性の不良が生じたフォトセンサについては、不良品として取り扱っていたため、生産歩留まりの低下や製品寿命の短命化を招くという問題を有していた。
【００１０】
そこで、本発明は、上述した問題点に鑑み、全体の動作処理時間の増大や製品コストの上昇を抑制しつつ、リセット動作特性の不良が生じたフォトセンサを救済して、２次元画像を良好に読み取ることができる２次元画像読取装置及びその駆動制御方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
請求項１記載の２次元画像読取装置は、複数のフォトセンサをマトリクス状に配列して構成されるフォトセンサアレイ上に載置された被検出体に係る２次元画像に対応して、前記フォトセンサの各々に蓄積された電荷による電圧に基づいて、前記２次元画像を読み取る２次元画像読取装置において、前記フォトセンサアレイの所定の行にリセットパルスを印加して、当該行のフォトセンサに蓄積された電荷を掃き出す初期化を実行する初期化手段と、前記初期化されたフォトセンサにプリチャージパルスを印加するプリチャージ手段と、前記初期化終了後、照射された光により発生する電荷を蓄積する電荷蓄積期間が経過し、かつ、前記プリチャージパルスを印加するプリチャージ動作が終了した前記フォトセンサに対して読み出しパルスを印加する読み出し手段と、前記リセットパルス、前記プリチャージパルス、及び前記読み出しパルスの印加タイミングを設定するタイミング制御手段と、前記読み出し手段に基づいて、前記電荷蓄積期間に蓄積された電荷による電圧を出力電圧として出力する出力手段と、を備え、前記初期化手段は、前記フォトセンサに対する前記初期化動作において、同一波形を有するリセットパルスを所定の時間間隔で複数回印加し、前記タイミング制御手段は、前記リセットパルスと前記プリチャージパルスと前記読み出しパルスの各パルス幅の合計時間を単位時間とし、前記初期化手段における複数の前記リセットパルスの時間間隔を前記単位時間の時間とし、前記電荷蓄積期間を前記単位時間の整数倍の時間と前記プリチャージパルスのパルス幅との合計時間に設定することを特徴としている。
【００１２】
すなわち、所定の行のフォトセンサを初期化する単一の初期化動作において、同一のパルス波形を有する複数のリセットパルスを所定の周期で連続的に印加することにより、電荷蓄積期間にフォトセンサに蓄積された電荷を掃き出す能力を増大させる。これにより、１回のリセットパルスによっては電荷の掃き出しが十分でないリセット動作特性の不良や劣化が生じた場合であっても、複数回のリセットパルスによりリセット動作特性を向上させることができるので、残留した電荷による読み取り画像への影響を低減して、生産歩留まりの向上や製品寿命の長期化を図ることができる。また、リセットパルスを複数回印加することにより、電荷を掃き出す能力を増大させる構成を有しているので、各リセットパルスを高電圧化するための電源や、高耐圧の周辺回路を備える必要がなく、製品コストの上昇を抑制することができる。また、上記初期化動作において、所定の行のフォトセンサに印加される複数のリセットパルスは、リセットパルスとプリチャージパルスと読み出しパルスの合計時間を単位時間として、該単位時間の時間間隔で印加される。これにより、リセットパルス相互の印加タイミングを固定することができるので、初期化動作の処理サイクルの一部を、各行毎に時間的にオーバーラップさせることができるので、リセット動作特性を向上させつつ、画像読取に係る動作処理時間を短縮することができ、また、画像の読取感度（電荷蓄積期間）を単位時間の整数倍の時間とプリチャージパルスのパルス幅との合計時間に設定することができる。これにより、フォトセンサの画像読取動作特性に応じて、上記単位時間に基づいて読取感度を適宜調整することができ、生産歩留まりの向上や製品寿命の長期化を図ることができる。ここで、フォトセンサに蓄積された電荷を十分かつ完全に掃き出すことを目的にして、リセットパルスのパルス幅を長くすることなく、リセットパルスを複数回印加する構成を有しているので、上記単位時間、すなわち、読取感度の調整精度を劣化させることなく、初期化動作を良好に行うことができる。
【００１３】
また、請求項２記載の２次元画像読取装置は、請求項１記載の２次元画像読取装置の構成において、前記タイミング制御手段は、前記初期化手段により複数回印加される前記リセットパルスのうち、少なくとも１回は、前記初期化を実行している当該行の次の行に印加される前記リセットパルスと同期するように印加タイミングを設定することを特徴としている。
【００１４】
すなわち、上記初期化動作において、所定の行のフォトセンサに印加される複数のリセットパルスのうち、少なくとも１つは、前の行、又は、次の行の初期化動作において印加される複数のリセットパルスのいずれかの印加タイミングと同期するように設定されている。
これにより、初期化動作の処理サイクルの一部を、各行毎に時間的にオーバーラップさせることができるので、フォトセンサの素子特性の劣化や不良等によりリセット動作特性が十分でない場合であっても、動作タイミング等を大きく変えることなく、かつ、全体の動作処理時間を増大させることなく、電荷蓄積期間にフォトセンサに蓄積された電荷を十分かつ完全に掃き出すことができる。
【００１９】
また、請求項３記載の２次元画像読取装置は、請求項１記載の２次元画像読取装置の構成において、前記タイミング制御手段は、少なくとも、前記プリチャージ手段によるプリチャージパルスの印加タイミングと、前記読み出し手段による各行毎の前記読み出しパルスの印加タイミングを、相互に時間的に重ならないように設定するとともに、各行毎の前記電荷蓄積期間を、少なくとも２つの異なる行間において、時間的に重なる期間を有するように設定していることを特徴としている。
【００２０】
すなわち、上記初期化動作において、所定の行のフォトセンサに印加される複数のリセットパルス相互の時間間隔を規定するプリチャージパルスと読み出しパルスがオーバーラップしないように設定され、一方、電荷蓄積時間相互がオーバーラップするように設定されている。
これにより、画像読取動作を良好に行いつつ、リセットパルス相互の印加タイミングを固定することができるとともに、画像読取動作の処理サイクルの一部を、各行毎に時間的にオーバーラップさせることができるので、リセット動作特性を向上させつつ、画像読取に係る動作処理時間を短縮することができる。
【００２１】
また、請求項４記載の２次元画像読取装置は、請求項１乃至３のいずれかに記載の２次元画像読取装置の構成において、前記初期化手段により複数回印加される前記リセットパルスの各々により掃き出される前記電荷の量は、該複数のリセットパルスの印加タイミング相互間に前記フォトセンサに蓄積される電荷の量以上に設定されていることを特徴としている。
【００２２】
すなわち、初期化動作のために印加されるリセットパルスは、各々のリセットパルスにより、リセットパルス相互間に蓄積される電荷を掃き出すことができるとともに、複数のリセットパルスにより、本来の初期化動作の目的である電荷蓄積期間に蓄積された電荷を掃き出すことができるように設定されている。
これにより、リセットパルス相互間に蓄積される電荷の掃き出しを考慮しつつ、本来の初期化動作が行われるので、電荷蓄積期間に蓄積された電荷を十分かつ完全に掃き出すことができ、リセット動作特性が良好な２次元画像読取装置を提供することができる。
【００２３】
また、請求項５記載の２次元画像読取装置は、請求項１乃至４のいずれかに記載の２次元画像読取装置の構成において、前記タイミング制御手段は、前記初期化手段により印加される前記リセットパルスの数を調整設定可能であることを特徴としている。また、請求項６記載の２次元画像読取装置は、請求項１乃至５のいずれかに記載の２次元画像読取装置の構成において、前記タイミング制御手段は、前記フォトセンサに対する前記初期化動作における前記蓄積された電荷の掃き出し状態に応じて、前記リセットパルスの数を設定することを特徴としている。
【００２４】
すなわち、フォトセンサの製造時の素子特性のバラツキや、経時変化による素子特性の劣化によって、初期化動作による電荷の掃き出しが十分でなくなった場合には、単一の初期化動作で印加されるリセットパルスの回数が適切な初期化動作が行われるように変更設定される。ここで、電荷の掃き出し状態の把握は、例えば、基準画像パターンに対する読み取り結果の良否に応じて、人為的あるいは自動的に行うことができる。
これにより、従来、製品検査時に不良品として取り扱われていた製品を救済して生産歩留まりを向上させることができるとともに、すでに製品として出荷された後に、経時変化による初期化機能の劣化が生じた場合であっても、リセット動作特性を向上させて、製品寿命を長期化して信頼性の向上を図ることができる。
【００２５】
さらに、請求項７記載の２次元画像読取装置は、請求項１乃至６のいずれかに記載の２次元画像読取装置の構成において、前記フォトセンサは、半導体層からなるチャネル領域を挟んで形成されたソース電極及びドレイン電極と、少なくとも前記チャネル領域の上方及び下方に各々絶縁膜を介して形成された第１のゲート電極及び第２のゲート電極と、を有し、前記第１のゲート電極に前記リセットパルスを印加して前記フォトセンサを初期化し、前記ドレイン電極に前記プリチャージパルスを印加した後、前記第２のゲート電極に前記読み出しパルスを印加することにより、前記初期化終了から前記読み出しパルスの印加までの電荷蓄積期間に、前記チャネル領域に蓄積された電荷に対応する電圧を前記出力電圧として出力することを特徴としている。
【００２６】
すなわち、上記フォトセンサは、所定のタイミングで第１のゲート電極にリセットパルスを印加するとともに、第２のゲート電極に読み出しパルス印加することにより、電荷蓄積期間にチャネル領域に蓄積された電荷に対応した電圧を出力する、いわゆる、ダブルゲート型フォトセンサにより構成されている。
これにより、フォトセンサアレイを構成するフォトセンサデバイスを薄型、小型化することができるとともに、読取画素を高密度化して被検出体画像を高精細で読み取ることができる。
【００２７】
そして、請求項８に係る２次元画像読取装置の駆動制御方法は、複数のフォトセンサをマトリクス状に配列して構成されるフォトセンサアレイ上に載置された被検出体に係る２次元画像に対応して、前記フォトセンサの各々に蓄積された電荷による電圧に基づいて、前記２次元画像を読み取る２次元画像読取装置の駆動制御方法において、前記フォトセンサアレイの所定の行にリセットパルスを印加して、当該行のフォトセンサに蓄積された電荷を掃き出す初期化を実行する初期化ステップと、前記初期化されたフォトセンサにプリチャージパルスを印加するプリチャージステップと、前記初期化終了後、照射された光により発生する電荷を蓄積する電荷蓄積期間が経過し、かつ、前記プリチャージパルスを印加するプリチャージ動作が終了した前記フォトセンサに対して読み出しパルスを印加する読み出しステップと、を有し、前記初期化ステップは、前記フォトセンサに対する前記初期化動作において、同一波形を有するリセットパルスを前記リセットパルスと前記プリチャージパルスと前記読み出しパルスの各パルス幅の合計時間の時間間隔で複数回印加するとともに、前記複数回印加される前記リセットパルスのうち、少なくとも１回は、前記初期化を実行している当該行の次の行に印加される前記リセットパルスと同期するように印加タイミングが設定され、前記読み出しステップは、前記電荷蓄積期間を前記リセットパルスと前記プリチャージパルスと前記読み出しパルスの各パルス幅の合計時間の整数倍の時間と前記プリチャージパルスのパルス幅との合計時間に設定することを特徴としている。
【００２８】
すなわち、所定の行のフォトセンサを初期化する単一の初期化動作において、同一のパルス波形を有する複数のリセットパルスを所定の周期で連続的に印加することにより、電荷蓄積期間にフォトセンサに蓄積された電荷を掃き出す能力を増大させる。ここで、所定の行のフォトセンサに印加される複数のリセットパルスのうち、少なくとも１つは、前の行、又は、次の行の初期化動作において印加される複数のリセットパルスのいずれかの印加タイミングと同期するように設定されている。
【００２９】
これにより、１回のリセットパルスによっては電荷の掃き出しが十分でないリセット動作特性の不良や劣化が生じた場合であっても、複数回のリセットパルスによりリセット動作特性を向上させることができるので、残留した電荷による読み取り画像への影響の低減して、生産歩留まりの向上や製品寿命の長期化を図ることができる。
【００３０】
また、リセットパルスを複数回印加することにより、電荷を掃き出す能力を増大させる構成を有しているので、各リセットパルスを高電圧化するための電源や、高耐圧の周辺回路を備える必要がなく、製品コストの上昇を抑制することができる。
さらに、初期化動作の処理サイクルの一部を、各行毎に時間的にオーバーラップさせることができるので、フォトセンサの素子特性の劣化や不良等によりリセット動作特性が十分でない場合であっても、動作タイミング等を大きく変えることなく、かつ、全体の動作処理時間を増大させることなく、電荷蓄積期間にフォトセンサに蓄積された電荷を十分かつ完全に掃き出すことができる。
【００３１】
【発明の実施の形態】
以下に、本発明に係る２次元画像読取装置の実施形態について、詳しく説明する。
まず、本発明に係る２次元画像読取装置に適用して良好なダブルゲート型フォトセンサの構成について説明する。
【００３２】
図１は、ダブルゲート型フォトセンサの概略構成を示す断面構造図である。
図１（ａ）に示すように、ダブルゲート型フォトセンサ１０は、励起光（例えば、可視光）が入射されると電子−正孔対が生成されるアモルファスシリコン等の半導体層（チャネル層）１１と、半導体層１１の両端にそれぞれ設けられたｎ^＋シリコンからなる不純物層１７、１８と、不純物層１７、１８上に形成されたクロム、クロム合金、アルミ、アルミ合金等から選択された可視光に対して不透明のドレイン電極１２およびソース電極１３と、半導体層１１の上方（図面上方）にブロック絶縁膜１４および上部（トップ）ゲート絶縁膜１５を介して形成されたＩＴＯ等の透明導電膜からなり、可視光に対して透過性を示すトップゲート電極（第１のゲート電極）２１と、半導体層１１の下方（図面下方）に下部（ボトム）ゲート絶縁膜１６を介して形成されたクロム、クロム合金、アルミ、アルミ合金等の可視光に対して不透明なボトムゲート電極（第２のゲート電極）２２と、を有して構成されている。そして、このような構成を有するダブルゲート型フォトセンサ１０は、ガラス基板等の透明な絶縁性基板１９上に形成されている。
【００３３】
ここで、図１（ａ）において、トップゲート絶縁膜１５、ブロック絶縁膜１４、ボトムゲート絶縁膜１６、トップゲート電極２１上に設けられる保護絶縁膜２０は、いずれも半導体層１１を励起する可視光に対して透過率の高い材質、例えば、窒化シリコン等により構成されることにより、図面上方から入射する光のみを検知する構造を有している。
なお、このようなダブルゲート型フォトセンサ１０は、一般に、図１（ｂ）に示すような等価回路により表される。ここで、ＴＧはトップゲート端子、ＢＧはボトムゲート端子、Ｓはソース端子、Ｄはドレイン端子である。
【００３４】
次いで、上述したダブルゲート型フォトセンサの駆動制御方法について、図面を参照して説明する。
図２は、ダブルゲート型フォトセンサの基本的な駆動制御方法の一例を示すタイミングチャートであり、図３は、ダブルゲート型フォトセンサの動作概念図であり、図４は、ダブルゲート型フォトセンサの出力電圧の光応答特性を示す図である。ここでは、上述したダブルゲート型フォトセンサの構成（図１）を適宜参照しながら説明する。
【００３５】
まず、リセット動作（初期化動作、初期化ステップ）においては、図２、図３（ａ）に示すように、ダブルゲート型フォトセンサ１０のトップゲート端子ＴＧにパルス電圧（以下、「リセットパルス」と記す；例えば、Ｖtg＝＋１５Ｖのハイレベル）φＴを印加して、半導体層１１、および、ブロック絶縁膜１４における半導体層１１との界面近傍に蓄積されているキャリヤ（ここでは、正孔）を放出する（リセット期間Ｔrst）。
【００３６】
次いで、光蓄積動作においては、図２、図３（ｂ）に示すように、トップゲート端子ＴＧにローレベル（例えば、Ｖtg＝−１５Ｖ）のバイアス電圧φＴを印加することにより、リセット動作を終了し、キャリヤ蓄積動作による光蓄積期間（電荷蓄積動作）Ｔａがスタートする。光蓄積期間Ｔａにおいては、トップゲート電極２１側から入射した光量に応じて半導体層１１の入射有効領域、すなわち、キャリヤ発生領域で電子−正孔対が生成され、半導体層１１、および、ブロック絶縁膜１４における半導体層１１との界面近傍、すなわち、チャネル領域周辺に正孔が蓄積される。
【００３７】
そして、プリチャージ動作においては、図２、図３（ｃ）に示すように、光蓄積期間Ｔａに並行して、プリチャージ信号φpgに基づいてドレイン端子Ｄに所定の電圧（プリチャージ電圧）Ｖpgを印加し、ドレイン電極１２に電荷を保持させる（プリチャージ期間Ｔprch）。
次いで、読み出し動作においては、図２、図３（ｄ）に示すように、プリチャージ期間Ｔprchを経過した後、ボトムゲート端子ＢＧにハイレベル（例えば、Ｖbg＝＋１０Ｖ）のバイアス電圧（読み出し選択信号；以下、「読み出しパルス」と記す）φＢを印加することにより、ダブルゲート型フォトセンサ１０をＯＮ状態にする（読み出し期間Ｔread）。
【００３８】
ここで、読み出し期間Ｔreadにおいては、チャネル領域に蓄積されたキャリヤ（正孔）が逆極性のトップゲート端子ＴＧに印加されたＶtg（−１５Ｖ）を緩和する方向に働くため、ボトムゲート端子ＢＧのＶbg（＋１５Ｖ）によりｎチャネルが形成され、ドレイン電流に応じてドレイン端子Ｄの電圧（ドレイン電圧）ＶＤは、図４（ａ）に示すように、プリチャージ電圧Ｖpgから時間の経過とともに徐々に低下する傾向を示す。
【００３９】
すなわち、光蓄積期間Ｔａにおける光蓄積状態が暗状態で、チャネル領域にキャリヤ（正孔）が蓄積されていない場合には、図３（ｅ）に示すように、トップゲート端子ＴＧに負バイアスをかけることによって、ボトムゲート端子ＢＧの正バイアスが打ち消され、ダブルゲート型フォトセンサ１０はＯＦＦ状態となり、図４（ａ）に示すように、ドレイン電圧ＶＤが、ほぼそのまま保持されることになる。
【００４０】
一方、光蓄積状態が明状態の場合には、図３（ｄ）に示すように、チャネル領域に入射光量に応じたキャリヤ（正孔）が捕獲されているため、トップゲート端子ＴＧの負バイアスを打ち消すように作用し、この打ち消された分だけボトムゲート端子ＢＧの正バイアスによって、ダブルゲート型フォトセンサ１０はＯＮ状態となる。そして、この入射光量に応じたＯＮ抵抗に従って、図４（ａ）に示すように、ドレイン電圧ＶＤは、低下することになる。
【００４１】
したがって、図４（ａ）に示したように、ドレイン電圧ＶＤの変化傾向は、トップゲート端子ＴＧへのリセットパルスφＴの印加によるリセット動作の終了時点から、ボトムゲート端子ＢＧに読み出しパルスφＢが印加されるまでの時間（光蓄積期間Ｔａ）に受光した光量に深く関連し、蓄積されたキャリヤが少ない場合には緩やかに低下する傾向を示し、また、蓄積されたキャリヤが多い場合には急峻に低下する傾向を示す。そのため、読み出し期間Ｔreadがスタートして、所定の時間経過後のドレイン電圧ＶＤを検出することにより、あるいは、所定のしきい値電圧を基準にして、その電圧に至るまでの時間を検出することにより、照射光の光量が換算される。
【００４２】
なお、図２に示したタイミングチャートにおいて、プリチャージ期間Ｔprchの経過後、図３（ｆ）、（ｇ）に示すように、ボトムゲート端子ＢＧにローレベル（例えば、Ｖbg＝０Ｖ）を印加した状態を継続すると、ダブルゲート型フォトセンサ１０はＯＦＦ状態を持続し、図４（ｂ）に示すように、ドレイン電圧ＶＤは、プリチャージ電圧Ｖpgを保持する。このように、ボトムゲート端子ＢＧへの電圧の印加状態により、ダブルゲート型フォトセンサ１０の読み出し状態を選択する選択機能が実現される。
【００４３】
次いで、上述したダブルゲート型フォトセンサを２次元配列して構成されるフォトセンサアレイを備えたフォトセンサシステムについて、図面を参照して説明する。
図５は、ダブルゲート型フォトセンサを２次元配列して構成されるフォトセンサアレイを備えたフォトセンサシステムの概略構成図である。
【００４４】
図５に示すように、フォトセンサシステムは、大別して、多数のダブルゲート型フォトセンサ１０を、例えば、ｎ行×ｍ列のマトリクス状に配列したフォトセンサアレイ１００と、各ダブルゲート型フォトセンサ１０のトップゲート端子ＴＧ（トップゲート電極２１）およびボトムゲート端子ＢＧ（ボトムゲート電極２２）を各々行方向に接続して伸延するトップゲートライン１０１およびボトムゲートライン１０２と、各ダブルゲート型フォトセンサ１０のドレイン端子Ｄ（ドレイン電極１２）を列方向に接続したドレインライン（データライン）１０３と、ソース端子Ｓ（ソース電極１３）を列方向に接続するとともに、接地電位に接続されたソースライン（コモンライン）１０４と、トップゲートライン１０１に接続されたトップゲートドライバ（初期化手段）１１０と、ボトムゲートライン１０２に接続されたボトムゲートドライバ（読み出し手段）１２０と、ドレインライン１０３に接続されたコラムスイッチ１３１、プリチャージスイッチ１３２、アンプ１３３からなるドレインドライバ（プリチャージ手段、出力手段）１３０と、を有して構成されている。
【００４５】
なお、図５において、φtgおよびφbgは、それぞれリセットパルスφＴ１、φＴ２、…φＴｉ、…φＴｎ、および、読み出しパルスφＢ１、φＢ２、…φＢｉ、…φＢｎを生成するための制御信号、φpgは、プリチャージ電圧Ｖpgを印加するタイミングを制御するプリチャージ信号である。
【００４６】
このような構成において、トップゲートドライバ１１０からトップゲートライン１０１を介して、トップゲート端子ＴＧに所定の電圧を印加することにより、フォトセンス機能が実現され、ボトムゲートドライバ１２０からボトムゲートライン１０２を介して、ボトムゲート端子ＢＧに所定の電圧を印加し、ドレインライン１０３を介して、ダブルゲート型フォトセンサ１０のドレイン電圧をコラムスイッチ１３１に取り込んで出力電圧Ｖoutとして出力することにより読み出し機能が実現される。
【００４７】
ところで、上述したフォトセンサシステムの駆動制御方法は、基本的には、上述したダブルゲート型フォトセンサの駆動制御方法（図２参照）を１処理サイクルとして、フォトセンサアレイを構成するマトリクスの行数分シリアル（時系列的）に繰り返すことにより実現されるが、例えば、読取精度を高精細化するためにフォトセンサアレイを高密度化した場合には、読取動作のための所要時間が増大して、フォトセンサシステムの実用化の面で好ましくない。そこで、ダブルゲート型フォトセンサを用いたフォトセンサシステムにおいては、以下に示すような駆動制御方法を良好に適用することができる。
【００４８】
図６は、上述したフォトセンサシステムの駆動制御方法の一例を示すタイミングチャートである。ここでは、図５に示したフォトセンサシステムの構成を適宜参照しながら、駆動制御方法を説明する。
図６に示すように、まず、トップゲートドライバ１１０からトップゲートライン１０１を介して、リセットパルスφＴ１、φＴ２、…φＴｎを順次印加して、リセット期間Ｔrstをスタートし、各行毎のダブルゲート型フォトセンサ１０を初期化する。
【００４９】
次いで、リセットパルスφＴ１、φＴ２、…φＴｎが順次立ち下がり、リセット期間Ｔrstが終了することにより、光蓄積期間Ｔａがスタートして、各行毎のダブルゲート型フォトセンサ１０に入射される光量に応じてチャネル領域に電荷（正孔）が発生し、蓄積される。ここで、図６に示すように、光蓄積期間Ｔａ内に並行して、ドレインドライバ１３０にプリチャージ信号φpgを印加することにより、プリチャージ期間Ｔprchをスタートし、ドレインライン１０３にプリチャージ電圧Ｖpgを印加して各行毎のダブルゲート型フォトセンサ１０のドレイン電極に所定の電圧を保持させるプリチャージ動作が行われる。
【００５０】
次いで、光蓄積期間Ｔａ及びプリチャージ期間Ｔprchが終了したダブルゲート型フォトセンサ１０に対して、他の行におけるリセット動作、プリチャージ動作及び読み出し動作のための各信号の印加タイミングと時間的に重ならないタイミングで、各行毎にボトムゲートドライバ１２０からボトムゲートライン１０２を介して、読み出しパルスφＢ１、φＢ２、…φＢｎを順次印加して、読み出し期間Ｔreadをスタートし、各行毎のダブルゲート型フォトセンサ１０に蓄積された電荷に対応するドレイン電圧ＶＤ１、ＶＤ２、ＶＤ３、…ＶＤｍの変化を、ドレインドライバ１３０により、各ドレインライン１０３を介して同時に検出し、シリアルデータ又はパラレルデータからなる出力電圧Ｖoutとして読み出す。
【００５１】
すなわち、本駆動制御方法においては、行毎のリセットパルスφＴ１、φＴ２、φＴ３、…φＴｎ、読み出しパルスφＢ１、φＢ２、φＢ３、…φＢｎ、及び、プリチャージ信号φpgの印加タイミングの間隔（Ｔdly）を、次式に示すように、リセットパルスによるリセット期間Ｔresetと、読み出しパルスによる読み出し期間Ｔreadと、プリチャージ信号によるプリチャージ期間Ｔprchとの合計時間に設定する。
Ｔdly＝Ｔrst＋Ｔprch＋Ｔread ・・・（１）
これにより、リセット動作、プリチャージ動作、読み出し動作が時間的に重なって（同時進行的に）実行されることがなく、さらに、各行毎の処理サイクルの一部を時間的にオーバーラップさせることができるので、全ての行におけるリセット動作が終了する前に読み出し動作を行うことができ、２次元画像の読み出し動作を良好に実行しつつ、読み出し動作に係る処理時間を大幅に短縮することができる。
【００５２】
また、このことは、換言すれば、上記間隔（Ｔdly）を基準単位として、その整数倍の時間を光蓄積期間Ｔａに付加した場合であっても、２次元画像の読み出し動作に係る処理時間を大幅に増大させることなく、読み出し動作を良好に実行することができることを意味している。したがって、各行毎の処理サイクルの一部を時間的にオーバーラップさせつつ、光蓄積時間Ｔａを段階的に変更設定することにより、２次元画像の読取感度を上記間隔（Ｔdly）を最小単位として任意に調整制御することができ、被検出体に係る画像が暗い場合等においても、読取感度を高くして良好に読み取り動作を行うことができる。
【００５３】
次に、本発明に係る２次元画像読取装置の一実施形態について、図面を参照して説明する。なお、以下に示す実施形態においては、フォトセンサとして上述したダブルゲート型フォトセンサを適用した場合について示すが、本発明の構成は、このダブルゲート型フォトセンサに限定されるものではなく、フォトダイオードやＴＦＴ等、他の構成のフォトセンサを用いたフォトセンサシステムに対しても同様に適用されるものであることはいうまでもない。
図７は、本発明に係る２次元画像読取装置の全体構成を示すブロック図である。なお、ここでは、図１、図５に示した構成を適宜参照しながら説明する。また、図５に示したフォトセンサシステムと同等の構成については、同一の符号を付して説明する。
【００５４】
図７に示すように、本発明に係る２次元画像読取装置は、図５に示したフォトセンサシステムと同様に、ダブルゲート型フォトセンサ１０を２次元配列して構成されるフォトセンサアレイ１００と、ダブルゲート型フォトセンサ１０のトップゲート端子ＴＧにリセットパルスを印加するトップゲートドライバ１１０と、ダブルゲート型フォトセンサ１０のボトムゲート端子ＢＧに読み出しパルスを印加するボトムゲートドライバ１２０と、ダブルゲート型フォトセンサ１０へのプリチャージ電圧の印加及びドレインライン電圧の読み出しを行うコラムスイッチ１３１、プリチャージスイッチ１３２、アンプ１３３からなるドレインドライバ１３０と、読み出されたドレインライン電圧（アナログ信号）をデジタル信号からなる画像データに変換するアナログ−デジタル変換器（以下、Ａ／Ｄコンバータと記す）１４０と、フォトセンサアレイ１００による被検出体画像の読取動作制御や外部機能部２００とのデータのやり取り等を行うとともに、上述した一連のリセット動作、光蓄積動作、プリチャージ動作、読み出し動作に関連する各パルス信号の印加タイミングを制御するタイミング制御機能を備えたコントローラ（タイミング制御手段）１５０と、読取画像データ等を記憶するＲＡＭ１３０と、を有して構成されている。
【００５５】
ここで、フォトセンサアレイ１００、トップゲートドライバ１１０、ボトムゲートドライバ１２０、ドレインドライバ１３０は、図５に示したフォトセンサシステムと略同等の構成及び機能を有しているので、その詳細な説明を省略する。本実施形態に係るコントローラ１５０は、トップゲートドライバ１１０及びボトムゲートドライバ１２０に制御信号φtg、φbgを出力することにより、トップゲートドライバ１１０及びボトムゲートドライバ１２０の各々から、フォトセンサアレイ１００を構成する各ダブルゲート型フォトセンサ１０のトップゲート端子ＴＧ及びボトムゲート端子ＢＧに所定の信号電圧（リセットパルスφＴｉ、読み出しパルスφＢｉ）を印加する動作を制御する。また、プリチャージ回路１３１にプリチャージ信号φpgを出力することにより、各ダブルゲート型フォトセンサ１０のドレイン端子Ｄにプリチャージ電圧Ｖpgを印加して、被検出体の画像パターンに対応して各ダブルゲート型フォトセンサ１０に蓄積された電荷量に応じたドレイン電圧ＶＤを検出する動作を制御する。
【００５６】
また、コントローラ１５０には、ドレインドライバ１３０により読み出された出力電圧Ｖoutが、Ａ／Ｄコンバータ１４０を介してデジタル信号に変換され、画像データとして入力される。コントローラ１５０は、この画像データに対して、所定の画像処理を施したり、ＲＡＭ１６０への書き込み、読み出しを行うとともに、画像データの照合や加工等の所定の処理を実行する外部機能部２００に対するインタフェースとしての機能をも備えている。
【００５７】
特に、コントローラ１５０は、トップゲートドライバ１１１、ボトムゲートドライバ１１２及び出力回路１１６に出力する制御信号を設定変更することにより、後述する駆動制御処理におけるリセットパルス、読み出しパルス、プリチャージパルス等の印加タイミングを所定の条件を満たすように設定して、リセット動作における電荷の十分かつ完全な掃き出し、被写体画像の読み取り時間の短縮、画像読取のための最適な感度（光蓄積期間Ｔａ）設定を実現する機能を有している。
【００５８】
次に、本実施形態に係る２次元画像読取装置の駆動制御方法の一例について、図面を参照して説明する。なお、以下に示す各動作におけるパルス信号の印加タイミングは、上述したコントローラにより設定制御される。
図８は、本実施形態に係る２次元画像読取装置の駆動制御方法の一例を示すタイミングチャートである。ここでは、図５に示したフォトセンサシステム及び図６に示したタイミングチャートを適宜参照しながら、駆動制御方法を説明する。
図８に示すように、本実施形態に係る駆動制御方法は、まず、ダブルゲート型フォトセンサ１０のトップゲート端子ＴＧを行方向に接続するトップゲートライン１０１の各々に、それぞれ同一のパルス波形を有する複数（ここでは、３回）のパルス信号からなるリセットパルスφＴ１、φＴ２、…φＴｎを順次印加してリセット期間Ｔrstをスタートし、各行毎のダブルゲート型フォトセンサ１０を初期化する。
【００５９】
すなわち、単一（１回）のリセット動作において、所定の周期Ｔdlyで連続的に印加される複数のパルス信号により、フォトセンサ１０に蓄積された電荷を複数回掃き出す処理が実行される。ここで、周期Ｔdlyは、上記（１）式に示したように、行毎のリセットパルスφＴ１、φＴ２、φＴ３、…φＴｎ、読み出しパルスφＢ１、φＢ２、φＢ３、…φＢｎ、及び、プリチャージ信号φpgの印加タイミングの間隔に等しい。
【００６０】
次いで、リセットパルスφＴ１、φＴ２、…φＴｎを構成する複数のパルス信号のうち、最後のパルス信号が立ち下がり、リセット期間Ｔrstが終了することにより、光蓄積期間Ｔａがスタートして、各行毎にダブルゲート型フォトセンサ１０のトップゲート電極側から入射される光量に応じてチャネル領域に電荷（正孔）が発生し、蓄積される。ここで、図８に示すように、光蓄積期間Ｔａ内に並行して、各行毎にプリチャージ信号φpgを順次印加することにより、プリチャージ期間Ｔprchをスタートし、ドレインライン１０３にプリチャージ電圧を印加してダブルゲート型フォトセンサ１０のドレイン電極に所定の電圧を保持させるプリチャージ動作が行われる。
【００６１】
次いで、図６に示したタイミングチャートと同様に、光蓄積期間Ｔａ及びプリチャージ期間Ｔprchが終了したダブルゲート型フォトセンサ１０に対して、他の行におけるリセット動作、プリチャージ動作及び読み出し動作に係る各パルス信号と時間的に重ならないタイミングで、各行毎にボトムゲートライン１０２に順次読み出しパルスφＢ１、φＢ２、…φＢｎを印加して、読み出し期間Ｔreadをスタートし、ダブルゲート型フォトセンサ１０に蓄積された電荷に対応する電圧変化ＶＤ１、ＶＤ２、ＶＤ３、…ＶＤｍを、コラムスイッチ１３１によりドレインライン１０３を介して読み出す。
ここで、照射光量の検出方法は、上述した従来技術と同様に、各ドレインライン１０３の電圧ＶＤ１、ＶＤ２、ＶＤ３、…ＶＤｍの低下傾向を、読み出し期間Ｔreadがスタートして、所定の時間経過後の電圧値を検出することにより、あるいは、所定のしきい値電圧を基準にして、その電圧値に至るまでの時間を検出することにより、照射光量を換算する。
【００６２】
上述したように、本実施形態においては、リセット動作時に各行毎に印加されるリセットパルスとして、上述した図６に示したリセットパルスφＴ１、φＴ２、φＴ３、…φＴｎと同一のパルス波形を有するパルス信号を複数回連続的に印加する。すなわち、リセットパルスとして複数のパルス信号を印加することにより、光蓄積期間Ｔａにフォトセンサ１０に蓄積された電荷を掃き出す能力が増大される。
ここで、各パルス信号の印加タイミングは、上述した図６に示した行毎のリセットパルスφＴ１、φＴ２、φＴ３、…φＴｎの印加周期Ｔdly（リセットパルスとプリチャージチャージパルスと読み出しパルスの合計時間）に等しくなるように設定されている。これにより、リセット動作時に各行毎に印加される複数のパルス信号のうち、少なくとも１つ以上が、他の行におけるリセット動作のパルス信号の印加タイミングと同期するように設定される。
【００６３】
したがって、フォトセンサ１０のリセット動作特性の不良や劣化によって、リセット動作における１回のリセットパルス（パルス信号）では電荷の掃き出しが十分でない場合であっても、複数のパルス信号を連続的に印加することにより、電荷の掃き出しを十分かつ完全に行うことができる。このように、複数のパルス信号を印加することにより、電荷を掃き出す能力を増大させる構成を有しているので、リセットパルスの印加電圧を高電圧化して掃き出す能力を増大する手法に比較して、高電圧電源や、高耐圧の周辺回路を備える必要がなく、製品コストの上昇を抑制することができる。
【００６４】
また、複数のパルス信号の印加を、他の行におけるパルス信号の印加と同期させることにより、処理サイクルの一部又は全部を時間的にオーバーラップさせることができるので、動作タイミング等を大きく変更することなく、また、全体の画像読取動作に係る処理時間を増大することなく、電荷を十分かつ完全に掃き出すことができる。このように、複数のパルス信号を印加することにより、電荷を掃き出す能力を増大させる構成を有しているので、リセットパルスのパルス幅を長くして掃き出す能力を増大する手法に比較して、画像読取動作に係る処理時間の増大を抑制することができる。
【００６５】
なお、本実施形態における画像読取動作に係る処理時間の増加分は、図６に示したリセットパルスφＴ１、φＴ２、φＴ３、…φＴｎに比較して、リセット動作において付加された複数のパルス信号の印加に係る時間に相当し、具体的には、増加されたパルス信号の数にパルス信号の印加周期を乗じた時間（本実施形態では、２×Ｔdly）となり、僅かな時間の増加で、電荷の掃き出し能力の向上を図ることができる。
【００６６】
さらに、フォトセンサに蓄積された電荷を十分かつ完全に掃き出すために、リセットパルスのパルス幅を長くすることなく、リセットパルスを複数回印加する構成を有しているので、上記（１）式に係る時間間隔Ｔdlyを最小単位として、画像の読取感度（光蓄積時間Ｔａ）を調整制御可能な駆動制御方法を適用した場合にあっては、時間間隔Ｔdly、すなわち、読取感度の調整精度を劣化させることなく、上記リセット動作を良好に行うことができる。
【００６７】
ところで、本実施形態に係る駆動制御方法においては、図８に示すように、特定の行におけるプリチャージ動作及び読み出し動作（例えば、１行目のプリチャージパルス及び読み出しパルスφＢ１）と、他の行のリセット動作（例えば、ｎ行目のリセットパルスを構成する複数のパルス信号）の処理サイクルが時間的にオーバーラップすることにより、（ｎ行目の）リセットパルスの印加直後に（１行目の）プリチャージパルスが印加されることになり、リセット動作における複数のパルス信号相互間、すなわち、プリチャージ期間Ｔprch及び読み出し期間Ｔreadの間（Ｔrp）に、光蓄積動作が行われて、電荷が蓄積される現象が生じる。
【００６８】
したがって、リセット動作において各行毎に印加される複数のパルス信号の各々は、少なくとも、直前のパルス信号との間の時間Ｔrpに蓄積された電荷を十分かつ完全に掃き出す能力を有するとともに、リセット動作において印加される複数のパルス信号全体で、各行毎の光蓄積期間Ｔａに蓄積された電荷を十分かつ完全に掃き出す能力を有するように、パルス幅や印加電圧等が設定される必要がある。
【００６９】
次に、本発明に係る２次元画像読取装置の他の実施形態について説明する。なお、本実施形態に係る２次元画像読取装置は、上述した２次元画像読取装置（図７）と同等の構成を有しているので、本実施形態特有の構成のみを詳しく説明し、他の構成についてはその記載を省略する。
本実施形態に係る２次元画像読取装置は、図７に示した構成において、コントローラ１５０が、フォトセンサアレイ１００、トップゲートドライバ１１０、ボトムゲートドライバ１２０、ドレインドライバ１３０からなるフォトセンサシステムにおけるリセット動作特性の劣化又は不良に応じて、リセット動作時に印加されるリセットパルス（パルス信号）の回数を調整制御する機能を備えている。
【００７０】
このような構成を有する２次元画像読取装置において、メーカーにおける検査段階でフォトセンサの素子特性の製造上のバラツキ等に起因して、あるいは、出荷済みの製品の経時的な素子特性の劣化に起因して、リセット動作特性の不良が検出された場合には、例えば、人為的にコントローラ１５０を操作することにより、リセット動作に係るパルス信号の回数を任意に設定し、上述した実施形態と同様に、電荷の掃き出し能力を増大させる。このとき、新たに追加したパルス信号の印加タイミングは、上記（１）式の時間間隔Ｔdlyを周期として設定される。
これにより、従来、リセット動作不良により検査段階で不良品として取り扱われてきた製品を救済して、生産歩留まりの向上を図ることができるとともに、すでに出荷された製品の寿命を長期化して信頼性の向上を図ることができる。
【００７１】
なお、上記コントローラ１５０は、フォトセンサシステムにおけるリセット動作特性の劣化又は不良を検出して、リセットパルスの回数を自動的に変更設定する機能を有するものであってもよい。具体的には、コントローラ１５０の内部に基準画像パターンに関する情報を格納したＲＯＭ（図示を省略）を備え、定期的なメンテナンス等により読み取った基準画像パターンの実測値と、ＲＯＭに格納された基準値とを比較して、リセット動作不良による異常の程度が所定の許容範囲を外れていると判断した場合には、例えば、リセット動作に係るパルス信号の数（回数）を１つ増加する処理を実行する。
このような駆動制御方法により、すでに製品として出荷された後に、経時変化によるリセット動作特性の劣化が生じた場合であっても、リセット動作に係るパルス信号の数を適切に変更設定してリセット動作特性を向上させることができるので、製品寿命を長期化して一層の信頼性の向上を図ることができる。
【００７２】
【発明の効果】
本発明に係る２次元画像読取装置及びその駆動制御方法によれば、所定の行のフォトセンサを初期化する単一の初期化動作において、同一のパルス波形を有する複数のリセットパルスを所定の周期で連続的に印加することにより、電荷蓄積期間にフォトセンサに蓄積された電荷を掃き出す能力を増大させるように構成されている。そして、所定の行のフォトセンサに印加される複数のリセットパルスのうち、少なくとも１つは、前の行、又は、次の行の初期化動作において印加される複数のリセットパルスのいずれかの印加タイミングと同期するように設定されている。
【００７３】
したがって、１回のリセットパルスによっては電荷の掃き出しが十分でないリセット動作特性の不良や劣化が生じた場合であっても、複数回のリセットパルスによりリセット動作特性を向上させることができるので、残留した電荷による読み取り画像への影響の低減して、生産歩留まりの向上や製品寿命の長期化を図ることができる。
また、リセットパルスを複数回印加することにより、電荷を掃き出す能力を増大させる構成を有しているので、各リセットパルスを高電圧化するための電源や、高耐圧の周辺回路を備える必要がなく、製品コストの上昇を抑制することができる。
さらに、初期化動作の処理サイクルの一部を、各行毎に時間的にオーバーラップさせることができるので、フォトセンサの素子特性の劣化や不良等によりリセット動作特性が十分でない場合であっても、動作タイミング等を大きく変えることなく、かつ、全体の動作処理時間を増大させることなく、電荷蓄積期間にフォトセンサに蓄積された電荷を十分かつ完全に掃き出すことができる。
【図面の簡単な説明】
【図１】ダブルゲート型フォトセンサの概略構成を示す断面構造図である。
【図２】ダブルゲート型フォトセンサの基本的な駆動制御方法の一例を示すタイミングチャートである。
【図３】ダブルゲート型フォトセンサの動作概念図である。
【図４】フォトセンサシステムの出力電圧（ドレイン電圧）の光応答特性を示す図である。
【図５】ダブルゲート型フォトセンサを２次元配列して構成されるフォトセンサアレイを備えたフォトセンサシステムの概略構成図である。
【図６】フォトセンサシステムの駆動制御方法の一例を示すタイミングチャートである。
【図７】本発明に係る２次元画像読取装置の全体構成を示すブロック図である。
【図８】本実施形態に係る２次元画像読取装置の駆動制御方法の一例を示すタイミングチャートである。
【符号の説明】
１００ フォトセンサアレイ
１１０ トップゲートドライバ
１２０ ボトムゲートドライバ
１３０ ドレインドライバ
１３１ コラムスイッチ
１３２ プリチャージスイッチ
１５０ コントローラ
１６０ ＲＡＭ

Claims (8)

1. 複数のフォトセンサをマトリクス状に配列して構成されるフォトセンサアレイ上に載置された被検出体に係る２次元画像に対応して、前記フォトセンサの各々に蓄積された電荷による電圧に基づいて、前記２次元画像を読み取る２次元画像読取装置において、
   前記フォトセンサアレイの所定の行にリセットパルスを印加して、当該行のフォトセンサに蓄積された電荷を掃き出す初期化を実行する初期化手段と、
   前記初期化されたフォトセンサにプリチャージパルスを印加するプリチャージ手段と、
   前記初期化終了後、照射された光により発生する電荷を蓄積する電荷蓄積期間が経過し、かつ、前記プリチャージパルスを印加するプリチャージ動作が終了した前記フォトセンサに対して読み出しパルスを印加する読み出し手段と、
   前記リセットパルス、前記プリチャージパルス、及び前記読み出しパルスの印加タイミングを設定するタイミング制御手段と、
   前記読み出し手段に基づいて、前記電荷蓄積期間に蓄積された電荷による電圧を出力電圧として出力する出力手段と、
   を備え、
   前記初期化手段は、前記フォトセンサに対する前記初期化動作において、同一波形を有するリセットパルスを所定の時間間隔で複数回印加し、
   前記タイミング制御手段は、前記リセットパルスと前記プリチャージパルスと前記読み出しパルスの各パルス幅の合計時間を単位時間とし、前記初期化手段における複数の前記リセットパルスの時間間隔を前記単位時間の時間とし、前記電荷蓄積期間を前記単位時間の整数倍の時間と前記プリチャージパルスのパルス幅との合計時間に設定することを特徴とした２次元画像読取装置。
2. 前記タイミング制御手段は、前記初期化手段により複数回印加される前記リセットパルスのうち、少なくとも１回は、前記初期化を実行している当該行の次の行に印加される前記リセットパルスと同期するように印加タイミングを設定することを特徴とする請求項１記載の２次元画像読取装置。
3. 前記タイミング制御手段は、少なくとも、前記プリチャージ手段によるプリチャージパルスの印加タイミングと、前記読み出し手段による各行毎の前記読み出しパルスの印加タイミングを、相互に時間的に重ならないように設定するとともに、各行毎の前記電荷蓄積期間を、少なくとも２つの異なる行間において、時間的に重なる期間を有するように設定していることを特徴とする請求項１記載の２次元画像読取装置。
4. 前記初期化手段により複数回印加される前記リセットパルスの各々により掃き出される前記電荷の量は、該複数のリセットパルスの印加タイミング相互間に前記フォトセンサに蓄積される電荷の量以上に設定されていることを特徴とする請求項１乃至３のいずれかに記載の２次元画像読取装置。
5. 前記タイミング制御手段は、前記初期化手段により印加される前記リセットパルスの数を調整設定可能であることを特徴とする請求項１乃至４のいずれかに記載の２次元画像読取装置。
6. 前記タイミング制御手段は、前記フォトセンサに対する前記初期化動作における前記蓄積された電荷の掃き出し状態に応じて、前記リセットパルスの数を設定することを特徴とする請求項１乃至５のいずれかに記載の２次元画像読取装置。
7. 前記フォトセンサは、半導体層からなるチャネル領域を挟んで形成されたソース電極及びドレイン電極と、少なくとも前記チャネル領域の上方及び下方に各々絶縁膜を介して形成された第１のゲート電極及び第２のゲート電極と、を有し、
   前記第１のゲート電極に前記リセットパルスを印加して前記フォトセンサを初期化し、前記ドレイン電極に前記プリチャージパルスを印加した後、前記第２のゲート電極に前記読み出しパルスを印加することにより、前記初期化終了から前記読み出しパルスの印加までの電荷蓄積期間に、前記チャネル領域に蓄積された電荷に対応する電圧を前記出力電圧として出力することを特徴とする請求項１乃至６のいずれかに記載の２次元画像読取装置。
8. 複数のフォトセンサをマトリクス状に配列して構成されるフォトセンサアレイ上に載置された被検出体に係る２次元画像に対応して、前記フォトセンサの各々に蓄積された電荷による電圧に基づいて、前記２次元画像を読み取る２次元画像読取装置の駆動制御方法において、
   前記フォトセンサアレイの所定の行にリセットパルスを印加して、当該行のフォトセンサに蓄積された電荷を掃き出す初期化を実行する初期化ステップと、
   前記初期化されたフォトセンサにプリチャージパルスを印加するプリチャージステップと、
   前記初期化終了後、照射された光により発生する電荷を蓄積する電荷蓄積期間が経過し、かつ、前記プリチャージパルスを印加するプリチャージ動作が終了した前記フォトセンサに対して読み出しパルスを印加する読み出しステップと、
   を有し、
   前記初期化ステップは、前記フォトセンサに対する前記初期化動作において、同一波形を有するリセットパルスを前記リセットパルスと前記プリチャージパルスと前記読み出しパルスの各パルス幅の合計時間の時間間隔で複数回印加するとともに、前記複数回印加される前記リセットパルスのうち、少なくとも１回は、前記初期化を実行している当該行の次の行に印加される前記リセットパルスと同期するように印加タイミングが設定され、
   前記読み出しステップは、前記電荷蓄積期間を前記リセットパルスと前記プリチャージパルスと前記読み出しパルスの各パルス幅の合計時間の整数倍の時間と前記プリチャージパルスのパルス幅との合計時間に設定することを特徴とする２次元画像読取装置の駆動制御方法。

Images