JP2001102558A

JP2001102558A - フォトセンサシステム

Info

Publication number: JP2001102558A
Application number: JP28102799A
Authority: JP
Inventors: Shingo Yamauchi; 愼吾山内
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1999-10-01
Filing date: 1999-10-01
Publication date: 2001-04-13

Abstract

(57)【要約】【課題】ダブルゲート型フォトセンサを用いたフォト
センサシステムにおいて、検出結果がフォトセンサのド
レイン電極に分布結合している容量に影響されないよう
にして、安定した検出結果が得られるフォトセンサシス
テムを抵抗する。【解決手段】フォトセンサアレイ１において、フォト
センサ１０のドレイン端子Ｄはドレインライン３と電源
ライン２を介して電源（Ｖdrive）に接続され、ソース
端子Ｓはソースライン４を介して電流検出抵抗Ｒ６に接
続される。そして、リセット動作を行った後、光蓄積期
間に入射される光量に応じてチャネル領域にキャリアが
蓄積される。次いで、ボトムゲートライン１０２に読み
出しパルスφＢｎを印加して、電流検出抵抗Ｒ６にフォ
トセンサから電流を流し、電流検出抵抗Ｒ６に生じる電
圧ＶＳを検出する読み出し動作を行う。この読み出し動
作において、フォトセンサ１０のドレイン端子Ｄとソー
ス端子Ｓ間に入射光量に応じたオン抵抗が形成されてい
るため、電流検出抵抗Ｒ６に流れる電流は入射光量に対
応しており、電圧ＶＳの値は入射光量に対応している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フォトセンサシス
テムに関し、特に、いわゆる、ダブルゲート構造を有す
る薄膜トランジスタによるフォトセンサシステムに関す
る。

【０００２】

【従来の技術】従来、印刷物や写真、あるいは、指紋等
の微細な凹凸の形状等を読み取る２次元画像の読取装置
として、光電変換素子（フォトセンサ）をマトリクス状
に配列して構成されるフォトセンサアレイを有する構造
のものがある。

【０００３】このようなフォトセンサシステムにおいて
は、走査された各フォトセンサを選択状態にするための
選択トランジスタを個別に設ける必要があるため、画素
数が増大するにしたがってシステム自体が大型化すると
いう問題を有している。

【０００４】そこで、近年、このような問題を解決する
ための構成として、フォトセンサ自体にフォトセンス機
能と選択トランジスタ機能とを持たせた、いわゆる、ダ
ブルゲート構造を有する薄膜トランジスタ（以下、ダブ
ルゲート型フォトセンサという）が開発され、システム
の小型化、及び、画素の高密度化を図る試みがなされて
いる。

【０００５】以下、ダブルゲート型フォトセンサの構造
及び機能について説明する。図５は、ダブルゲート型フ
ォトセンサの構造を示す断面図である。図５（ａ）に示
すように、ダブルゲート型フォトセンサ１０は、アモル
ファスシリコン等の半導体層１１と、半導体層１１の両
端にそれぞれ設けられたｎ⁺シリコン層１７、１８と、
ｎ⁺シリコン層１７、１８上に形成されたソース電極１
２及びドレイン電極１３と、半導体層１１の上方にブロ
ッキング層絶縁膜１４及び上部ゲート絶縁膜１５を介し
て形成されたトップゲート電極２１と、半導体層１１の
下方に下部ゲート絶縁膜１６を介して形成されたボトム
ゲート電極２２とを有して構成されている。

【０００６】なお、図５（ａ）において、トップゲート
電極２１、トップゲート絶縁膜１５、ボトムゲート絶縁
膜１６、及び、トップゲート電極２１上に設けられる保
護絶縁膜２０は、いずれも半導体層１１を励起する可視
光に対して透過率の高い材質により構成され、一方、ボ
トムゲート電極２２は、可視光の透過を遮断する材質に
より構成されることにより、図面上方から入射する照射
光のみを検知する構造を有している。

【０００７】すなわち、ダブルゲート型フォトセンサ１
０は、半導体層１１を共通のチャネル領域とする２つの
ＭＯＳトランジスタを組み合わせた構造が、ガラス基板
等の透明な絶縁性基板１９上に形成される構成となって
おり、図５（ｂ）に示すような等価回路により表され
る。ここで、ＴＧはトップゲート端子、ＢＧはボトムゲ
ート端子、Ｓはソース端子、Ｄはドレイン端子である。

【０００８】次に、上述したダブルゲート型フォトセン
サを２次元配列して構成されるフォトセンサシステムに
ついて、図面を参照して簡単に説明する。図６は、ダブ
ルゲート型フォトセンサを２次元配列して構成されるフ
ォトセンサシステムの概略構成図である。図６に示すよ
うに、フォトセンサシステムは、大別して、多数のダブ
ルゲート型フォトセンサ１０をマトリクス状に配列した
フォトセンサアレイ１００と、各ダブルゲート型フォト
センサ１０のトップゲート端子ＴＧ及びボトムゲート端
子ＢＧを各々行方向に接続したトップゲートライン１０
１及びボトムゲートライン１０２と、トップゲートライ
ン１０１及びボトムゲートライン１０２に各々接続され
たトップゲートドライバ１１１及びボトムゲートドライ
バ１１２と、各ダブルゲート型フォトセンサのドレイン
端子Ｄを列方向に接続したデータライン１０３と、デー
タライン１０３に接続されたコラムスイッチ１１３と、
コラムスイッチ１１３に接続されて検出結果を出力する
増幅器１１４とを有して構成される。ここで、φtg及び
φbgは、それぞれリセットパルスφＴｎ、及び、読み出
しパルスφＢｎを生成するための基準電圧、φpgは、プ
リチャージ電圧Ｖpgを印加するタイミングを制御するプ
リチャージ信号である。

【０００９】このような構成において、トップゲートド
ライバ１１１からトップゲート端子ＴＧに電圧を印加す
ることによりフォトセンス機能が実現され、ボトムゲー
トドライバ１１２からボトムゲート端子ＢＧに電圧を印
加し、データライン１０３を介して検出信号をコラムス
イッチ１１３に取り込んで増幅器１１４を介してシリア
ルデータとして出力（Ｖout）することにより選択読み
出し機能が実現される。

【００１０】次に、上述したフォトセンサシステムの駆
動制御方法について、図面を参照して説明する。図７
（ａ）は、フォトセンサシステムの駆動制御方法の一例
を示すタイミングチャートであり、図８はダブルゲート
フォトセンサの動作概念図である。まず、図７（ａ）、
図８（ａ）に示すように、まず、ｎ番目の行のトップゲ
ートライン１０１にパルス電圧（リセットパルス；Ｈレ
ベル、例えばＶtg＝＋１５Ｖ）φＴnを印加して、各Ｗ
ゲート型フォトセンサ１０に蓄積されているキャリア
（正孔）を放出するリセット動作を行う（リセット期
間；Ｔreset）。次いで、図７（ａ）、図８（ｂ）に示
すように、トップゲートライン１０１のパルス電圧φＴ
nをＬレベル（例えばＶtg＝−１５Ｖ）にすることによ
り、リセット動作を終了し、キャリヤ蓄積期間Ｔaがス
タートする。キャリヤ蓄積期間Ｔaにおいては、トップ
ゲート電極側から入射した光の量に応じてチャネル領域
にキャリヤ（正孔）が蓄積される。

【００１１】そして、キャリヤ蓄積期間Ｔaに並行し
て、図７（ａ）、図８（ｃ）に示すように、φpgパルス
を印加してデータライン１３に所定の電圧（プリチャー
ジ電圧；Ｖpg）を印加して、ドレイン電極１３に電荷を
保持させる（プリチャージ期間Ｔprch）。

【００１２】次いで、図７（ａ）、図８（ｄ）に示すよ
うに、ボトムゲートライン１０２にパルス電圧（読み出
し選択信号；以下、読み出しパルス）φＢn（例えばＶb
g＝＋１０Ｖ）を印加することにより、Ｗゲート型フォ
トセンサ１０がＯＮ状態とする読み出し期間Ｔreadがス
タートする。読み出し期間Ｔreadにおいては、チャネル
領域に蓄積されたキャリアが逆極性のトップゲート端子
ＴＧに印加されたＶtg（−１５Ｖ）を緩和する方向に働
くため、ボトムゲート端子ＢＧに印加されたＶbgにより
ｎチャンネルが形成され、ドレイン電流に応じてデータ
ライン１０３の電圧ＶＤが、プリチャージ電圧Ｖpgから
時間の経過とともに徐々に低下する傾向を示す。この、
データライン１０３の電圧ＶＤの変化傾向は、図７
（ｂ）に示すように、トップゲート電極２１へのリセッ
トパルスφＴnの印加によるリセット動作の終了時点か
ら、ボトムゲート電極２２に読み出しパルスが印加され
るまでの時間（キャリヤ蓄積期間Ｔa）と、受光した光
量に対応し、例えば、蓄積された電荷が少ない場合
（暗）には緩やかに低下する傾向を示し、蓄積された電
荷が多い場合（明）には急峻に低下する傾向を示す。し
たがって、読み出し期間Ｔreadがスタートして、所定の
時間経過後のデータライン１０３の電圧ＶＤを検出する
ことにより、あるいは、所定のしきい値電圧を基準にし
て、その電圧に至るまでの時間を検出することにより、
照射光の光量が換算される。

【００１３】上述した一連の駆動制御を１サイクルとし
て、ｎ＋１番目の行のＷゲート型フォトセンサ１０にも
同等の処理手順を繰り返すことにより、Ｗゲート型フォ
トセンサ１０を２次元のセンサシステムとして動作させ
ることができる。

【００１４】

【発明が解決しようとする課題】上述したように、従来
技術に係わるフォトセンサシステムにおいては、チャネ
ル領域にキャリヤを蓄積した後、データラインにプリチ
ャージ電圧を印加してドレイン電極側に電荷を保持さ
せ、読み出し期間において、この電荷がソース電極を介
して放電されて減少することにより、データラインの電
圧が低下することを検出する方式を用いている。このプ
リチャージ電圧による電荷の保持は、図８（ｃ）に示す
ようにダブルゲート型フォトセンサのドレイン電極及び
その近傍に分布している容量Ｃｄに電荷を充電すること
によってなされている。そして、この容量Ｃｄはダブル
ゲート型フォトセンサのドレイン電極と各ゲート電極間
の層間容量のみならず、フォトセンサが２次元配列され
ている場合には、フォトセンサ間の浮遊容量やドレイン
ラインに接続されたコラムスイッチ、増幅器等の電圧検
出回路の容量等も含まれるようになる。この検出回路に
は、図８（ｄ）に示すように，正確な電圧検出を行うた
めに検出回路側に電流が流れないようにする必要がある
ため、演算増幅器等の入力抵抗が十分に高い素子が用い
られ、その入力容量が検出結果に影響する。

【００１５】すなわち、ダブルゲート型フォトセンサの
加工バラツキによるドレイン電極と各ゲート電極間等の
層間容量のバラツキや、フォトセンサ間の浮遊容量のバ
ラツキ、検出回路の入力容量のバラツキ、などに検出結
果が影響され、それによって検出結果に誤差が生じ易い
という問題があった。また、これらの容量を減少させた
場合、外部環境からこの容量への電磁妨害の影響が増大
する、という問題があった。

【００１６】更に、上記の検出方法においては、まずデ
ータラインに対してプリチャージ電圧を印加した後、同
じデータラインの電圧を検出する方式を用いているた
め、原理的にデーターラインに対する読み出し期間の間
隔をプリチャージ電圧印加期間より短くすることができ
ない、という問題があった。

【００１７】そこで、本発明は、ダブルゲート型フォト
センサを用いたフォトセンサシステムにおいて、上述し
た問題を解決し、精度の良い検出結果を安定して得るこ
とができるとともに、検出時間を短縮することができる
フォトセンサシステムを提供することを目的とする。

【００１８】

【課題を解決するための手段】請求項１記載のフォトセ
ンサシステムは、半導体層を挟んで相対向して配された
ソース電極及びドレイン電極と、これら半導体層、ソー
ス電極及びドレイン電極を挟んでその両側にそれぞれ絶
縁膜を介して該半導体層と相対向して第１ゲート電極及
び第２ゲート電極が配され、該第１ゲート電極または第
２ゲート電極のいずれか一方を光照射側としたフォトセ
ンサと、該フォトセンサの前記ドレイン電極に接続され
た所定の電源と、該フォトセンサの前記ソース電極と接
地電位間に設けられた電流検出抵抗とを備えたことを特
徴としている。

【００１９】請求項２記載のフォトセンサシステムは、
半導体層を挟んで相対向して配されたソース電極及びド
レイン電極と、これら半導体層、ソース電極及びドレイ
ン電極を挟んでその両側にそれぞれ絶縁膜を介して該半
導体層と相対向して第１ゲート電極及び第２ゲート電極
が配され、該第１ゲート電極または第２ゲート電極のい
ずれか一方を光照射側とし、該光照射側から照射された
光が、該光照射側の絶縁膜を透過して前記半導体層に照
射されるフォトセンサと、該フォトセンサの前記ソース
電極と接地電位間に設けられた電流検出抵抗とを備えた
フォトセンサシステムにおいて、前記光照射側のゲート
電極にリセットパルスを印加して、前記フォトセンサを
初期化する初期化手段と、前記初期化終了後、前記フォ
トセンサに対して前記光照射側のゲート電極に相対向す
るゲート電極を介して読み出しパルスを印加して、前記
初期化終了から前記読み出しパルスの印加までの電荷蓄
積期間に蓄積された電荷量を前記電流検出抵抗によって
検出する電荷読み出し手段とを備えたことを特徴として
いる。

【００２０】請求項３のフォトセンサシステムは、請求
項２記載のフォトセンサシステムにおいて、前記電荷読
み出し手段は、前記フォトセンサのドレイン電極を所定
の電源に接続し、前記フォトセンサのソース電極に接続
された前記電流検出抵抗に前記電荷蓄積期間に蓄積され
た電荷に基づく電流を流して、該電流検出抵抗に生じる
電圧を検出する電圧検出手段を備えたことを特徴として
いる。

【００２１】請求項４のフォトセンサシステムは、請求
項３記載のフォトセンサシステムにおいて、前記電圧検
出手段によって検出された電圧は、前記光照射側のゲー
ト電極から照射された光に基づく電圧であって、該電圧
に基づいて前記照射された光量を検出することを特徴と
している。

【００２２】請求項５記載のフォトセンサシステムは、
マトリクス状に配列された複数個のフォトセンサと、該
フォトセンサの第１のゲート電極を行方向に接続した第
１のゲートライン群と、前記フォトセンサの第２のゲー
ト電極を行方向に接続した第２のゲートライン群と、前
記フォトセンサのドレイン電極を列方向に接続したドレ
インライン群と、前記フォトセンサのソース電極を列方
向に接続したソースライン群と、前記ドレインライン群
に接続された所定の電源と、前記ソースライン群の各々
と接地電位間に接続した電流検出抵抗とを備えたことを
特徴としている。

【００２３】請求項６のフォトセンサシステムは、マト
リクス状に配列された複数個のフォトセンサと、該フォ
トセンサの第１のゲート電極を行方向に接続した第１の
ゲートライン群と、前記フォトセンサの第２のゲート電
極を行方向に接続した第２のゲートライン群と、前記フ
ォトセンサのドレイン電極を列方向に接続したドレイン
ライン群と、前記フォトセンサのソース電極を列方向に
接続したソースライン群と、前記ソースライン群の各々
と接地電位間に接続した電流検出抵抗とを備えたフォト
センサシステムにおいて、前記第１のゲートライン群の
各々にリセットパルスを印加して、前記フォトセンサを
前記行毎に初期化する初期化手段と、前記初期化終了
後、前記フォトセンサに照射された光により発生する電
荷を蓄積する電荷蓄積時間が終了した前記各行のフォト
センサに対して、前記第２のゲートラインを介して順次
読み出しパルスを印加して、前記電荷蓄積時間に蓄積さ
れた電荷量を前記電流検出抵抗により検出する電荷読み
出し手段とを備えたことを特徴としている。

【００２４】請求項７のフォトセンサシステムは、請求
項６記載のフォトセンサシステムにおいて、前記電荷読
み出し手段は、前記ドレインラインを所定の電源に接続
し、前記ソースラインの各々に接続された前記電流検出
抵抗に前記電荷蓄積期間に蓄積された電荷に基づく電流
を流して、該電流検出抵抗に生じる電圧を検出する電圧
検出手段を備えたことを特徴としている。

【００２５】請求項８のフォトセンサシステムは、請求
項７記載のフォトセンサシステムにおいて、前記電圧検
出手段によって検出された電圧は、前記照射された光に
基づく電圧であって、該電圧に基づいて前記照射された
光量を検出することを特徴としている。

【００２６】請求項９のフォトセンサシステムは、請求
項６記載のフォトセンサシステムにおいて、前記初期化
手段における前記リセットパルスの各行毎の印加タイミ
ングは、前記初期化手段におけるリセットパルスのパル
ス幅と前記電荷読み出し手段における前記電荷蓄積時間
と前記読み出しパルスのパルス幅との合計時間より短く
設定されていることを特徴としている。

【００２７】請求項１０のフォトセンサシステムは、請
求項９記載のフォトセンサシステムにおいて、前記初期
化手段における前記リセットパルスの各行毎の印加タイ
ミングは、前記電荷読み出し手段における前記読み出し
パルスのパルス幅以上に設定されていることを特徴とし
ている。

【００２８】請求項１１のフォトセンサシステムは、請
求項５乃至１０のいずれかに記載のフォトセンサシステ
ムにおいて、前記フォトセンサは、半導体層からなるチ
ャネル領域を挟んで形成されたソース電極及びドレイン
電極と、少なくとも前記チャネル領域の上方及び下方に
各々絶縁膜を介して形成されたトップゲート電極及びボ
トムゲート電極とを有し、前記トップゲート電極を前記
第１のゲート電極とするとともに、前記ボトムゲート電
極を前記第２のゲート電極とし、該第１ゲート電極また
は第２ゲート電極のいずれか一方を光照射側として、該
光照射側から照射された光の量に対応する電荷が前記チ
ャネル領域に発生、蓄積されることを特徴としている。

【００２９】

【発明の実施の形態】以下に、本発明に係るフォトセン
サシステムの実施の形態について、図面を参照しながら
説明する。なお、以下に示す実施形態においては、フォ
トセンサとして、上述したダブルゲート型フォトセンサ
を適用するものとして説明する。また、図６に対応する
部分には同一の符号をつけて、詳細な説明を省略する。

【００３０】＜第１の実施形態＞図１は、本発明に係る
ダブルゲート型フォトセンサを、ｍ本の走査線（行）を
有する２次元マトリクスとして構成したフォトセンサシ
ステムの概略構成図である。また、図２（ａ）は、この
フォトセンサシステムにおける駆動制御方法の第１の実
施形態を示すタイミングチャートであり、図２（ｂ）
は、このフォトセンサシステムにおける出力電圧の照射
光に対する特性を示す図である。そして、図３は、この
駆動制御方法におけるダブルゲート型フォトセンサの動
作概念図である。

【００３１】図１に示すように、フォトセンサシステム
は、大別して、多数のダブルゲート型フォトセンサ１０
をマトリクス状に配列したフォトセンサアレイ１と、各
ダブルゲート型フォトセンサ１０のトップゲート端子Ｔ
Ｇ及びボトムゲート端子ＢＧを各々行方向に接続したト
ップゲートライン１０１及びボトムゲートライン１０２
と、トップゲートライン１０１及びボトムゲートライン
１０２に各々接続されたトップゲートドライバ１１１及
びボトムゲートドライバ１１２と、各ダブルゲート型フ
ォトセンサのドレイン端子Ｄを列方向に接続したドレイ
ンライン３と、ドレインライン３に接続され、所定の電
源（Ｖdrive）に接続された電源ライン２と、各ダブル
ゲート型フォトセンサのソース端子Ｓを列方向に接続し
たソースライン４と、ソースライン４と接地ライン５と
の間に設けられた電流検出抵抗Ｒ６（Ｒbgon）と、電流
検出抵抗Ｒ６に接続されたコラムスイッチ１１３と、コ
ラムスイッチ１１３に接続されて検出結果を出力する増
幅器１１４とを有して構成される。

【００３２】本実施形態に係る駆動制御方法は、ダブル
ゲート型フォトセンサ１０のドレイン端子Ｄを電源（Ｖ
drive）に接続し、ソース端子Ｓを電流検出抵抗Ｒ６に
接続した状態において、まず、図２（ａ）、図３（ａ）
に示すように、トップゲート端子ＴＧを行方向に接続す
るトップゲートライン１０１に、リセットパルスφＴｎ
を印加してリセット期間Ｔresetをスタートし、ダブル
ゲート型フォトセンサ１０を初期化する。

【００３３】次いで、図２（ａ）、図３（ｂ）に示すよ
うに、リセットパルスφＴｎが立ち下がり、リセット期
間Ｔresetが終了することにより、光蓄積期間Ｔａがス
タートして、ダブルゲート型フォトセンサ１０のトップ
ゲート電極側から入射される光量に応じてチャネル領域
にキャリア（正孔）が発生し、蓄積される。

【００３４】次いで、図２（ａ）、図３（ｃ）に示すよ
うに、光蓄積期間Ｔａが終了したダブルゲート型フォト
センサ１０に対して、ボトムゲートライン１０２に読み
出しパルスφＢｎを印加して、読み出し期間Ｔreadをス
タートする。この読み出し期間Ｔreadにおいて、チャネ
ル領域に蓄積されたキャリアがトップゲート端子ＴＧに
印加された逆極性の電圧Ｖtgを緩和する方向に働き、ボ
トムゲート端子ＢＧに印加されたＶbgによりｎチャンネ
ルが形成され、ドレイン端子Ｄとソース端子Ｓとの間に
前記入射光量に応じたオン抵抗（Ｒbgon）が形成され
る。このオン抵抗（Ｒbgon）は、入射光量が多い場合
（明）に低くなり、入射光量が少ない場合（暗）に高く
なる。そして、ドレイン端子Ｄは電源（Ｖdrive）に接
続されているため、この電源（Ｖdrive）からダブルゲ
ート型フォトセンサ１０の前記オン抵抗（Ｒbgon）を介
して電流検出抵抗Ｒ６（Ｒbgon）に電流が流れ、この電
流によって電流検出抵抗Ｒ６（Ｒbgon）に電圧ＶＳが生
じる。この電圧ＶＳは（１）式で表される。

【００３５】ＶＳ＝Ｖdrive×（Ｒout／（Ｒbgon＋Ｒout））・・・・・・・・・・（１）そして、ソースライン４の各ライン毎の電圧ＶＳをコラ
ムスイッチ１１３により取り込み、増幅器１１４を介し
てシリアルデータとして出力（Ｖout）する。この電圧
ＶＳは、図２（ｂ）に示すように、トップゲート電極２
１へのリセットパルスφＴnの印加によるリセット動作
の終了時点から、ボトムゲート電極２２に読み出しパル
スが印加されるまでの時間（キャリヤ蓄積期間Ｔa）
と、受光した光量に対応し、例えば、蓄積された電荷が
少ない場合（暗）には低い電圧となり、蓄積された電荷
が多い場合（明）には高い電圧となる特性を有してい
る。したがって、読み出し期間Ｔread中に電圧ＶＳを検
出することにより、照射光の光量が換算される。また、
電流検出抵抗Ｒ６（Ｒbgon）に流れる電流は電源（Ｖdr
ive）からの電流であるため、読み出し期間Ｔread中、
ほぼ一定値となる。そのため、読み出し期間Ｔreadの時
間幅は検出回路が電圧を取り込む時間程度の時間幅であ
ればよく、従来の構成における読み出し期間Ｔreadに対
して比較的短時間とすることができる。

【００３６】上述した一連の駆動制御を１サイクルとし
て、ｎ＋１番目の行のＷゲート型フォトセンサ１０にも
同等の処理手順を繰り返すことにより、ダブルゲート型
フォトセンサ１０を２次元配列したフォトセンサシステ
ムを動作させることができる。

【００３７】すなわち、従来の構成においては、読み出
し期間Ｔreadの前に、データラインにプリチャージ電圧
を印加してドレイン電極側に電荷を保持させるプリチャ
ージ動作を必要としていたのに対し、本実施形態におい
ては、プリチャージ動作を不要とし、フォトセンサに流
れる電流を検出するように構成しているため、ドレイン
電極及びその近傍に分布している容量値に影響されるこ
とがなくなる。したがって、フォトセンサの加工バラツ
キによるドレイン電極と各ゲート電極間等の層間容量の
バラツキや、フォトセンサ間の浮遊容量のバラツキ、検
出回路の入力容量のバラツキ、などに検出結果が影響さ
れ、それによって検出結果に誤差が生じ易いという従来
構成における問題点が解消され、精度の良い検出結果を
安定して得ることができる。

【００３８】＜第２の実施形態＞次に、本発明に係わる
フォトセンサシステムにおける第２の実施形態につい
て、図面を参照して説明する。本実施形態は、上述した
第１の実施形態におけるフォトセンサシステムにおい
て、駆動信号の印加タイミングを変更したものであり、
図４は、このフォトセンサシステムにおける駆動制御方
法の第２の実施形態を示すタイミングチャートである。

【００３９】本実施形態に係る駆動制御方法は、図４に
示すように、まず、トップゲート端子ＴＧを行方向に接
続するトップゲートライン１０１の各々に順次リセット
パルスφＴ１、φＴ２、φＴ３、…φＴｍを印加してリ
セット期間Ｔresetをスタートし、各行毎にダブルゲー
ト型フォトセンサ１０を初期化する。このとき、トップ
ゲートライン１０１の各行に印加されるリセットパルス
φＴ１、φＴ２、φＴ３、…φＴｍのそれぞれの間隔Ｔ
intが後述する読み出し期間Ｔreadに等しくなるように
設定されている。

【００４０】次いで、リセットパルスφＴ１、φＴ２、
φＴ３、…φＴｍが立ち下がり、リセット期間Ｔreset
が終了することにより、光蓄積期間Ｔａがスタートし
て、各行毎にダブルゲート型フォトセンサ１０のトップ
ゲート電極側から入射される光量に応じてチャネル領域
にキャリア（正孔）が発生し、蓄積される。

【００４１】次いで、光蓄積期間Ｔａが終了したダブル
ゲート型フォトセンサ１０に対して、各行毎にボトムゲ
ートライン１０２に読み出しパルスφＢ１、φＢ２、φ
Ｂ３、…φＢｍを印加して、読み出し期間Ｔreadをスタ
ートする。この読み出し期間Ｔreadにおいて、チャネル
領域に蓄積されたキャリアがトップゲート端子ＴＧに印
加された逆極性の電圧Ｖtgを緩和する方向に働き、ボト
ムゲート端子ＢＧに印加されたＶbgによりｎチャンネル
が形成され、ドレイン端子Ｄとソース端子Ｓとの間に前
記入射光量に応じたオン抵抗（Ｒbgon）が形成される。
このオン抵抗（Ｒbgon）は、入射光量が多い場合（明）
に低くなり、入射光量が少ない場合（暗）に高くなる。
そして、ドレイン端子Ｄは電源（Ｖdrive）に接続され
ているため、この電源（Ｖdrive）からダブルゲート型
フォトセンサ１０の前記オン抵抗（Ｒbgon）を介して電
流検出抵抗Ｒ６（Ｒbgon）に電流が流れ、この電流によ
って電流検出抵抗Ｒ６（Ｒbgon）に、式（１）による、
電圧ＶＳが生じる。そして、ソースライン４の各ライン
毎の電圧ＶＳをコラムスイッチ１１３により取り込み、
増幅器１１４を介してシリアルデータとして出力（Ｖou
t）する。この電圧ＶＳは、第１実施例と同じく、トッ
プゲート電極２１へのリセットパルスφＴnの印加によ
るリセット動作の終了時点から、ボトムゲート電極２２
に読み出しパルスが印加されるまでの時間（キャリヤ蓄
積期間Ｔa）と、受光した光量に対応し、例えば、蓄積
された電荷が少ない場合（暗）には低い電圧となり、蓄
積された電荷が多い場合（明）には高い電圧となる特性
を有しており、読み出し期間Tread中に電圧ＶＳを検出
することにより、照射光の光量が換算される。

【００４２】各行毎の駆動信号印加タイミングを上述の
ようにすることにより、各行毎毎の処理サイクルを時間
的にオーバーラップさせることができ、且つ、隣接する
行に接続されたダブルゲート型フォトセンサ相互の読み
出し期間が重複しないようにすることができる。したが
って、第１実施例における駆動制御方法を用いた場合に
対し、第２実施例における駆動制御方法を用いた場合に
は、２次元マトリクスのフォトセンサシステム全体のス
キャン時間を大幅に短縮することができる。

【００４３】なお、本実施形態においては、トップゲー
トラインの各行に印加されるリセットパルスの間隔を読
み出し期間に等しくする場合について説明したが、この
間隔は読み出し期間以上の時間であればよく、読み出し
期間とリセット期間の合計時間に等しくすれば、読み出
し期間とリセット期間が重複することがなくなるため、
トップゲートライン各行のリセット動作とボトムゲート
ラインに読み出しパルスを印加する読み出し期間をオー
バーラップさせることができ、更にフォトセンサシステ
ム全体のスキャン時間を短縮することができる。

【００４４】

【発明の効果】請求項１記載の発明によれば、半導体層
を挟んで相対向して配されたソース電極及びドレイン電
極と、半導体層と相対向して配された第１ゲート電極及
び第２ゲート電極のいずれか一方を光照射側としたフォ
トセンサと、フォトセンサのドレイン電極に接続された
所定の電源と、ソース電極と接地電位間に設けられた電
流検出抵抗とによりフォトセンサシステムを構成するこ
とにより、照射光量の検出においてプリチャージ動作を
無くすことができるとともに、ドレイン電極側の容量に
検出結果が影響されないようにすることができる。

【００４５】請求項２記載の発明によれば、光照射側ゲ
ート電極から照射された光が半導体層に照射されるフォ
トセンサと、該フォトセンサのソース電極と接地電位間
に設けた電流検出抵抗を備えたフォトセンサシステムに
おいて、フォトセンサの初期化終了後、読み出しパルス
を印加して、前記初期化終了から前記読み出しパルスの
印加までの電荷蓄積期間に蓄積された電荷量を電流検出
抵抗によって検出することにより、プリチャージ動作を
無くすことができるとともに、フォトセンサの加工バラ
ツキによるドレイン電極と各ゲート電極間等の層間容量
のバラツキや、検出回路の入力容量のバラツキ、などに
検出結果が影響されず、精度の良い検出結果を安定して
得ることができる。

【００４６】請求項３記載の発明によれば、電荷蓄積期
間に蓄積された電荷量の検出を、フォトセンサのソース
電極に接続された電流検出抵抗に電荷蓄積期間に蓄積さ
れた電荷に基づく電流を流し、電流検出抵抗に生じる電
圧を検出することによって行うようにしたため、検出に
要する読み出し期間を短くすることができる。

【００４７】請求項４記載の発明によれば、電流検出抵
抗によって検出された電圧に基づいて照射光量の換算を
行うことができる。

【００４８】請求項５記載の発明によれば、マトリクス
状に配列したフォトセンサと、フォトセンサの第１、第
２ゲート電極を行方向に接続した第１、第２ゲートライ
ン群と、ドレイン電極を列方向に接続したドレインライ
ン群と、ソース電極を列方向に接続したソースライン群
と、ドレインライン群に接続された所定の電源と、ソー
スライン群の各々と接地電位間に接続した電流検出抵抗
とによりフォトセンサシステムを構成することにより、
照射光量の検出においてプリチャージ動作を無くすこと
ができるとともに、データ出力ラインの容量に検出結果
が影響されないようにすることができる。

【００４９】請求項６記載の発明によれば、フォトセン
サを２次元配列したセンサアレイと、ソースライン群の
各々と接地電位間に接続した電流検出抵抗とを備えたフ
ォトセンサシステムにおいて、リセットパルスを印加に
よるフォトセンサの初期化終了後、読み出しパルスを印
加して、電荷蓄積時間に蓄積された電荷量を前記電流検
出抵抗により検出することにより、プリチャージ動作を
無くすことができるとともに、フォトセンサ等の加工バ
ラツキによるデータ出力ラインの容量のバラツキや、フ
ォトセンサ間の浮遊容量のバラツキ、検出回路の入力容
量のバラツキ、などに検出結果が影響されず、精度の良
い検出結果を安定して得ることができる。

【００５０】請求項７記載の発明によれば、フォトセン
サを２次元配列したセンサアレイと、ソースライン群の
各々に接続した電流検出抵抗とを備えたフォトセンサシ
ステムにおいて、電荷蓄積期間に蓄積された電荷量の検
出を、ソースラインに接続された電流検出抵抗に電荷蓄
積期間に蓄積された電荷に基づく電流を流し、電流検出
抵抗に生じる電圧を検出することによって行うようにし
たため、検出に要する読み出し期間を短くすることがで
きる。

【００５１】請求項８記載の発明によれば、フォトセン
サを２次元配列したセンサアレイと、ソースライン群の
各々に接続した電流検出抵抗とを備えたフォトセンサシ
ステムにおいて、電流検出抵抗によって検出された電圧
に基づいて照射光量の換算を行うことができる。

【００５２】請求項９記載の発明によれば、フォトセン
サを２次元配列したセンサアレイと、ソースライン群の
各々と接地電位間に接続した電流検出抵抗とを備えたフ
ォトセンサシステムにおいて、リセットパルスを各行に
順次印加して全てのフォトセンサのリセット動作を先行
して行うとともに、電荷蓄積期間が終了した行から順次
読み出しパルスを印加して電流検出抵抗による電圧検出
を行うことにより各行毎の処理サイクルをオーバーラッ
プさせることができるので、センサアレイ全体のスキャ
ン時間を短縮することができる。

【００５３】さらに、請求項１０記載の発明によれば、
リセットパルスの各行毎の印加タイミングを読み出しパ
ルスのパルス幅以上に設定することにより各行のリセッ
ト動作と読み出し動作を並行して行うことができるた
め、センサアレイ全体のスキャン時間を更に短縮するこ
とができる。

【００５４】そして、請求項１１記載の発明によれば、
ダブルゲート型フォトセンサを２次元配列したセンサア
レイを備えたフォトセンサシステムにおいて、センサア
レイ全体のスキャン時間を短縮することができるため、
種々の応用分野への適用を実現することができる。

【図面の簡単な説明】

【図１】本発明に係るフォトセンサシステムの概略構成
図である。

【図２】本発明に係るフォトセンサシステムにおける駆
動制御方法の第１の実施形態を示すタイミングチャート
である。

【図３】本発明に係るフォトセンサシステムにおける駆
動制御方法の第１の実施形態における動作を説明するた
めの動作概念図である。

【図４】本発明に係わるフォトセンサシステムにおける
駆動制御方法の第２の実施形態を示すタイミングチャー
トである。

【図５】ダブルゲート型フォトセンサの構造を示す断面
図である。

【図６】従来技術におけるダブルゲート型フォトセンサ
を２次元配列して構成されるフォトセンサシステムの概
略構成図である。

【図７】図６に示す従来技術におけるフォトセンサシス
テムの従来の駆動制御方法を示すタイミングチャートで
ある。

【図８】図７に示す従来の駆動制御方法における動作を
説明するための動作概念図である。

【符号の説明】

１，１００センサアレイ３ドレインライン４ソースラインＲ６電流検出抵抗１０ダブルゲート型フォトセンサ１１半導体層１２ソース電極１３ドレイン電極２１トップゲート電極２２ボトムゲート電極１０１トップゲートライン１０２ボトムゲートライン１０３データライン１１１トップゲートドライバ１１２ボトムゲートドライバ１１３コラムスイッチ

フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 31/10 ＧＦターム(参考） 4M118 AA05 AA10 AB10 BA14 CA11 CB06 DB09 DD02 DD12 FB09 FB13 5C051 AA01 BA03 DA06 DB01 DB07 DB13 DE02 5F049 MA15 MB05 NA03 NB03 RA02 UA20 5F110 AA02 BB10 CC07 EE01 EE30 GG02 GG15 NN12

Claims

【特許請求の範囲】

【請求項１】半導体層を挟んで相対向して配されたソ
ース電極及びドレイン電極と、これら半導体層、ソース電極及びドレイン電極を挟んで
その両側にそれぞれ絶縁膜を介して該半導体層と相対向
して第１ゲート電極及び第２ゲート電極が配され、該第
１ゲート電極または第２ゲート電極のいずれか一方を光
照射側としたフォトセンサと、該フォトセンサの前記ド
レイン電極に接続された所定の電源と、該フォトセンサ
の前記ソース電極と接地電位間に設けられた電流検出抵
抗と、を備えたことを特徴とするフォトセンサシステ
ム。
【請求項２】半導体層を挟んで相対向して配されたソ
ース電極及びドレイン電極と、これら半導体層、ソース
電極及びドレイン電極を挟んでその両側にそれぞれ絶縁
膜を介して該半導体層と相対向して第１ゲート電極及び
第２ゲート電極が配され、該第１ゲート電極または第２
ゲート電極のいずれか一方を光照射側とし、該光照射側
から照射された光が、該光照射側の絶縁膜を透過して前
記半導体層に照射されるフォトセンサと、該フォトセン
サの前記ソース電極と接地電位間に設けられた電流検出
抵抗とを備えたフォトセンサシステムにおいて、前記光照射側のゲート電極にリセットパルスを印加し
て、前記フォトセンサを初期化する初期化手段と、前記
初期化終了後、前記フォトセンサに対して前記光照射側
のゲート電極に相対向するゲート電極を介して読み出し
パルスを印加して、前記初期化終了から前記読み出しパ
ルスの印加までの電荷蓄積期間に蓄積された電荷量を前
記電流検出抵抗によって検出する電荷読み出し手段と、
を備えたことを特徴とするフォトセンサシステム。
【請求項３】前記電荷読み出し手段は、前記フォトセ
ンサのドレイン電極を所定の電源に接続し、前記フォト
センサのソース電極に接続された前記電流検出抵抗に前
記電荷蓄積期間に蓄積された電荷に基づく電流を流し
て、該電流検出抵抗に生じる電圧を検出する電圧検出手
段を備えたことを特徴とする請求項２記載のフォトセン
サシステム。
【請求項４】前記電圧検出手段によって検出された電
圧は、前記光照射側のゲート電極から照射された光に基
づく電圧であって、該電圧に基づいて前記照射された光
量を検出することを特徴とする請求項３記載のフォトセ
ンサシステム。
【請求項５】マトリクス状に配列された複数個のフォ
トセンサと、該フォトセンサの第１のゲート電極を行方
向に接続した第１のゲートライン群と、前記フォトセン
サの第２のゲート電極を行方向に接続した第２のゲート
ライン群と、前記フォトセンサのドレイン電極を列方向
に接続したドレインライン群と、前記フォトセンサのソ
ース電極を列方向に接続したソースライン群と、前記ド
レインライン群に接続された所定の電源と、前記ソース
ライン群の各々と接地電位間に接続した電流検出抵抗
と、を備えたことを特徴とするフォトセンサシステム。
【請求項６】マトリクス状に配列された複数個のフォ
トセンサと、該フォトセンサの第１のゲート電極を行方
向に接続した第１のゲートライン群と、前記フォトセン
サの第２のゲート電極を行方向に接続した第２のゲート
ライン群と、前記フォトセンサのドレイン電極を列方向
に接続したドレインライン群と、前記フォトセンサのソ
ース電極を列方向に接続したソースライン群と、前記ソ
ースライン群の各々と接地電位間に接続した電流検出抵
抗とを備えたフォトセンサシステムにおいて、前記第１のゲートライン群の各々にリセットパルスを印
加して、前記フォトセンサを前記行毎に初期化する初期
化手段と、前記初期化終了後、前記フォトセンサに照射
された光により発生する電荷を蓄積する電荷蓄積時間が
終了した前記各行のフォトセンサに対して、前記第２の
ゲートラインを介して順次読み出しパルスを印加して、
前記電荷蓄積時間に蓄積された電荷量を前記電流検出抵
抗により検出する電荷読み出し手段と、を備えたことを
特徴とするフォトセンサシステム。
【請求項７】前記電荷読み出し手段は、前記ドレイン
ラインを所定の電源に接続し、前記ソースラインの各々
に接続された前記電流検出抵抗に前記電荷蓄積期間に蓄
積された電荷に基づく電流を流して、該電流検出抵抗に
生じる電圧を検出する電圧検出手段を備えたことを特徴
とする請求項６記載のフォトセンサシステム。
【請求項８】前記電圧検出手段によって検出された電
圧は、前記照射された光に基づく電圧であって、該電圧
に基づいて前記照射された光量を検出することを特徴と
する請求項７記載のフォトセンサシステム。
【請求項９】前記初期化手段における前記リセットパ
ルスの各行毎の印加タイミングは、前記初期化手段にお
けるリセットパルスのパルス幅と前記電荷読み出し手段
における前記電荷蓄積時間と前記読み出しパルスのパル
ス幅との合計時間より短く設定されていることを特徴と
する請求項６記載のフォトセンサシステム。
【請求項１０】前記初期化手段における前記リセット
パルスの各行毎の印加タイミングは、前記電荷読み出し
手段における前記読み出しパルスのパルス幅以上に設定
されていることを特徴とする請求項９記載のフォトセン
サシステム。
【請求項１１】前記フォトセンサは、半導体層からな
るチャネル領域を挟んで形成されたソース電極及びドレ
イン電極と、少なくとも前記チャネル領域の上方及び下
方に各々絶縁膜を介して形成されたトップゲート電極及
びボトムゲート電極とを有し、前記トップゲート電極を前記第１のゲート電極とすると
ともに、前記ボトムゲート電極を前記第２のゲート電極
とし、該第１ゲート電極または第２ゲート電極のいずれ
か一方を光照射側として、該光照射側から照射された光
の量に対応する電荷が前記チャネル領域に発生、蓄積さ
れることを特徴とする請求項５乃至１０のいずれかに記
載のフォトセンサシステム。