JP4019410B2 - フォトセンサシステム及びフォトセンサシステムにおけるフォトセンサの駆動制御方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、フォトセンサを２次元配列して構成されるフォトセンサアレイを備えたフォトセンサシステム及びフォトセンサシステムにおけるフォトセンサの駆動制御方法に関する。
【０００２】
【従来の技術】
従来、印刷物や写真、あるいは、指紋等の微細な凹凸の形状等を読み取る画像読取装置として、光電変換素子（フォトセンサ）をライン状あるいはマトリクス状に配列して構成されるフォトセンサアレイを有する構造のものがある。このようなフォトセンサアレイとして、一般に、ＣＣＤ（Charge Coupled Device）等の固体撮像デバイスが用いられている。
【０００３】
ＣＣＤは、周知の通り、フォトダイオードや薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）等のフォトセンサを複数配列した構成を有し、各フォトセンサの受光部に照射された光量に対応して発生する電子−正孔対の電荷量を、水平走査回路及び垂直走査回路により検出し、照射光の輝度を検知している。
このようなＣＣＤを用いたフォトセンサシステムにおいては、走査された各フォトセンサを選択状態にするための選択トランジスタを個別に設ける必要があるため、フォトセンサアレイを構成する画素数を増加させると、それにしたがってシステム自体が大型化してしまうという問題を有している。
【０００４】
そこで、近年、このような問題を解決するための構成として、フォトセンサ自体にフォトセンス機能と選択トランジスタ機能とを持たせた、いわゆる、ダブルゲート構造を有する薄膜トランジスタ（以下、「ダブルゲート型フォトセンサ」という）をフォトセンサシステムに適用して、システムの小型化、及び、画素の高密度化を図る試みがなされている。
このようなフォトセンサシステムは、概略、ガラス基板等の一面側にトップゲート電極及びボトムゲート電極を備えたダブルゲート型フォトセンサをマトリクス状に形成して、フォトセンサアレイを構成し、例えば、ガラス基板の他面（背面）側に設けられた光源から照射光を照射して、ガラス基板の一面側（フォトセンサアレイの上方）に載置された被写体の２次元画像の画像パターン（例えば、指の指紋パターン等）に応じた反射光を、ダブルゲート型フォトセンサにより明暗情報として検出し、上記２次元画像を読み取るものである。
【０００５】
ここで、フォトセンサアレイによる画像の読取動作は、各行ごとのダブルゲート型フォトセンサへのリセットパルスの印加による初期化終了時から読み出しパルスが印加されるまでの電荷蓄積期間において、各ダブルゲート型フォトセンサ毎に蓄積されるキャリヤ（正孔）の蓄積量に対応する出力電圧（ドレイン電圧）を読み出すことにより、明暗情報を検出する一連の動作ステップ（リセット動作→電荷蓄積動作→プリチャージ動作→読み出し動作）により被写体画像（２次元画像）の読み取りが行われる。なお、このような一連の動作ステップは、上述したダブルゲート型フォトセンサを用いた場合に限らず、周知のフォトダイオードやフォトトランジスタ等をフォトセンサとして用いたフォトセンサシステムにおいても、同様の動作ステップが実行される。また、上述したダブルゲート型フォトセンサ、及び、フォトセンサアレイの具体的な構成及び動作については、後述する発明の実施の形態において詳しく説明する。
【０００６】
【発明が解決しようとする課題】
上述したように、従来技術のフォトセンサシステムにおいては、被写体画像の読取動作として、リセット動作→電荷蓄積動作→プリチャージ動作→読み出し動作の一連の動作ステップが実行制御されるが、このような一連の動作ステップを、複数の行からなる２次元マトリクスを有するフォトセンサアレイに適用する場合、１画面のスキャンを行うために１行目から最終行まで、各行ごとに上記一連のステップを１処理サイクルとして、行数分シリアル（時系列的）に繰り返し実行する必要があるため、フォトセンサアレイの行数が多くなるほど１画面全体の読取所要時間（スキャン時間）が増大するという問題を有していた。
【０００７】
そこで、このような問題を解決する手法として、例えば、特開２００１−１４８８０７号公報等に記載されているように、各行ごとの動作ステップ相互が影響を及ぼさない所定の遅延時間間隔（具体的には、後述するように、各動作パルス相互が時間的に重ならない時間間隔）で、動作ステップの一部が相互に時間的な重なりを有するように実行タイミングを制御することにより、被写体画像全体の読取時間を短縮する駆動制御方法が知られている。
【０００８】
しかしながら、特開２００１−１４８８０７号公報等に記載された駆動制御方法においては、被写体画像の読取動作中のリセット動作時点のフォトセンサのドレイン電圧が、被写体画像の画像パターンに応じて異なるとともに、各行相互でダブルゲート型フォトセンサの読み出し動作とリセット動作が同時並行的に実行されるタイミングにおいて、読み出し動作の対象となったドレイン電圧がリセット動作の対象となっているフォトセンサのドレイン電圧に影響を与えるため、リセット動作時のフォトセンサのドレイン電圧が一定電圧に安定せず、バラツキを生じる。また、２次元マトリクスの１行目のフォトセンサにおいて、最初の読み出し動作を実行する場合にあっては、当該行のフォトセンサにおいてプリチャージ動作が最初の動作となるため、当該プリチャージ動作以前においてはドレイン電圧が不確定状態にある。
【０００９】
これにより、リセット動作後の各フォトセンサの状態が安定化（均一化）しなくなり、特に、当該フォトセンサの素子特性の製造上のバラツキや使用環境等の内部的外部的要因に起因して、読み出し動作時に読み出される上記ドレイン電圧のバラツキが一層顕著になることが、本願発明者の各種検討の結果、判明した。そのため、被写体画像の良好な読取動作を実現することができなくなるという問題を有している。なお、従来技術における問題点等については、説明の都合上、後述する発明の実施の形態において詳しく説明する。
【００１０】
そこで、本発明は、上述した問題に鑑み、フォトセンサを複数配列して構成されるフォトセンサアレイを備えたフォトセンサシステムにおいて、リセット動作後の各フォトセンサの状態のバラツキを抑制して、被写体画像全体の読取時間を短縮しつつ、良好に被写体画像を読み取ることができるフォトセンサシステム及びフォトセンサシステムにおけるフォトセンサの駆動制御方法を提供することを目的としている。
【００１１】
【課題を解決するための手段】
請求項１記載のフォトセンサシステムは、複数のフォトセンサよりなるフォトセンサアレイを備えたフォトセンサシステムにおいて、前記フォトセンサは、半導体層からなるチャネル領域を挟んで形成されたソース電極及びドレイン電極と、少なくとも前記チャネル領域の上方及び下方に各々絶縁膜を介して形成された第１のゲート電極及び第２のゲート電極と、を有し、前記フォトセンサアレイの前記複数のフォトセンサの前記第１のゲート電極にリセットパルスを印加して、当該複数のフォトセンサを初期化するリセット手段と、前記初期化終了後、前記フォトセンサアレイに第１のプリチャージパルスを印加して、該第１のプリチャージパルスに基づいて、前記複数のフォトセンサの前記ドレイン電極に第１のプリチャージ電圧を印加する第１のプリチャージ手段と、前記初期化終了後、照射された光により発生する電荷を蓄積する電荷蓄積期間が経過し、かつ、前記第１のプリチャージ電圧を印加するプリチャージ動作が終了した前記複数のフォトセンサの前記第２のゲート電極に対して、読み出しパルスを印加する読み出し手段と、前記読み出しパルスを印加する読み出し期間に、前記第１のプリチャージ電圧に対して、前記電荷蓄積期間に蓄積された電荷に応じて変化した前記ドレイン電極の電圧を読み出して出力電圧として出力する出力手段と、前記フォトセンサアレイに第２のプリチャージパルスを印加して、該第２のプリチャージパルスに基づいて前記複数のフォトセンサの前記ドレイン電極に前記第２のプリチャージ電圧を印加する第２のプリチャージ手段と、前記第２のプリチャージパルスを印加するタイミングを、前記リセットパルスが印加されるリセット動作の開始直前、又は、該リセット動作の開始と同時のいずれかのタイミングに設定するタイミング制御手段と、を備えていることを特徴としている。
【００１２】
請求項２記載のフォトセンサシステムは、請求項１記載のフォトセンサシステムにおいて、前記タイミング制御手段は、前記第２のプリチャージパルスを印加するタイミングを、少なくとも、前記リセット動作の開始時点を含む所定の期間中、前記第２のプリチャージパルスを継続して印加するタイミングに設定することを特徴としている。請求項３記載のフォトセンサシステムは、請求項２記載のフォトセンサシステムにおいて、前記タイミング制御手段は、前記第２のプリチャージパルスを印加するタイミングを、少なくとも、前記リセット動作の期間中、前記第２のプリチャージパルスを継続して印加するタイミングに設定することを特徴としている。
【００１３】
請求項４記載のフォトセンサシステムは、請求項２又は３記載のフォトセンサシステムにおいて、前記タイミング制御手段は、前記第２のプリチャージパルスを印加するタイミングを、少なくとも、前記読み出し動作の開始時点を含む所定の期間、前記第２のプリチャージパルスを印加するタイミングに設定することを特徴としている。
【００１４】
請求項５記載のフォトセンサシステムは、請求項１乃至４のいずれかに記載のフォトセンサシステムにおいて、前記第２のプリチャージ電圧は、前記第１のプリチャージ電圧と同じ電圧値に設定されていることを特徴としている。請求項６記載のフォトセンサシステムは、請求項１乃至４のいずれかに記載のフォトセンサシステムにおいて、前記第２のプリチャージ電圧は、前記第１のプリチャージ電圧よりも低い電圧値に設定されていることを特徴としている。
【００１５】
請求項７記載のフォトセンサシステムは、請求項１乃至６のいずれかに記載のフォトセンサシステムにおいて、前記フォトセンサは、前記第１のゲート電極又は前記第２のゲート電極のいずれか一方を光照射側として、該光照射側から照射された光の量に対応する電荷が前記チャネル領域に発生、蓄積されることを特徴としている。
【００１７】
請求項８記載のフォトセンサシステムにおけるフォトセンサの駆動制御方法は、半導体層からなるチャネル領域を挟んで形成されたソース電極及びドレイン電極と、少なくとも前記チャネル領域の上方及び下方に各々絶縁膜を介して形成された第１のゲート電極及び第２のゲート電極と、を有する複数のフォトセンサを備えるフォトセンサアレイを有し、前記フォトセンサアレイの前記複数のフォトセンサの前記第１のゲート電極にリセットパルスを印加して、前記複数のフォトセンサを初期化する第１のステップと、前記初期化終了後、前記フォトセンサアレイに第１のプリチャージパルスを印加し、該第１のプリチャージパルスに基づいて、前記複数のフォトセンサの前記ドレイン電極に第１のプリチャージ電圧を印加し、照射された光により発生する電荷を蓄積する電荷蓄積期間が経過した後、前記複数のフォトセンサの前記第２のゲート電極に読み出しパルスを印加して、前記電荷蓄積期間に蓄積された電荷による前記ドレイン電極の電圧を出力電圧として出力する第２のステップと、を含むフォトセンサシステムにおけるフォトセンサの駆動制御方法において、前記フォトセンサアレイに第２のプリチャージパルスを印加し、該第２のプリチャージパルスに基づいて、前記複数のフォトセンサの前記ドレイン電極に第２のプリチャージ電圧を印加し、前記第２のプリチャージパルスを印加するタイミングを、前記第１のステップの動作開始直前、又は、前記第１のステップの動作開始と同時のいずれかのタイミングに設定する第３のステップを有していることを特徴としている。
【００１８】
請求項９記載のフォトセンサシステムにおけるフォトセンサの駆動制御方法は、請求項８記載のフォトセンサシステムにおけるフォトセンサの駆動制御方法において、前記第３のステップにおいて、前記第２のプリチャージパルスを印加するタイミングを、少なくとも、前記第１のステップの動作開始時点を含む所定の期間中、前記第２のプリチャージパルスを継続して印加するタイミングに設定することを特徴としている。請求項１０記載のフォトセンサシステムにおけるフォトセンサの駆動制御方法は、請求項９記載のフォトセンサシステムにおけるフォトセンサの駆動制御方法において、前記第３のステップにおいて、前記第２のプリチャージパルスを印加するタイミングを、少なくとも、前記第２のステップの動作期間中、前記第２のプリチャージパルスを印加するタイミングに設定することを特徴としている。
【００１９】
請求項１１記載のフォトセンサシステムにおけるフォトセンサの駆動制御方法は、請求項８乃至１０のいずれかに記載のフォトセンサシステムにおけるフォトセンサの駆動制御方法において、前記第３のステップにおいて、前記第２のプリチャージ電圧は、前記第１のプリチャージ電圧と同じ電圧値に設定されていることを特徴としている。
【００２０】
請求項１２記載のフォトセンサシステムにおけるフォトセンサの駆動制御方法は、請求項８乃至１０のいずれかに記載のフォトセンサシステムにおけるフォトセンサの駆動制御方法において、前記第３のステップにおいて、前記第２のプリチャージ電圧は、前記第１のプリチャージ電圧よりも低い電圧値に設定されていることを特徴としている。
【００２１】
請求項１３記載のフォトセンサシステムにおけるフォトセンサの駆動制御方法は、請求項８記載のフォトセンサシステムにおけるフォトセンサの駆動制御方法において、前記フォトセンサアレイは、マトリクス状に配列された複数のフォトセンサよりなり、前記第１のステップにおける前記リセットパルス、及び、前記第２のステップにおける前記読み出しパルスは、前記フォトセンサアレイの所定の行に印加され、前記第１のステップにおける各行ごとの前記リセットパルスの印加間隔、前記第２のステップにおける各行毎の前記読み出しパルスの印加間隔、及び、前記第３のステップにおける前記第２のプリチャージ電圧の印加間隔は、前記リセットパルスのパルス幅と前記第２のプリチャージ電圧の印加時間と前記読み出しパルスのパルス幅との合計時間以上に設定されていることを特徴としている。
【００２２】
請求項１４記載のフォトセンサシステムにおけるフォトセンサの駆動制御方法は、請求項８記載のフォトセンサシステムにおけるフォトセンサの駆動制御方法において、前記フォトセンサアレイは、マトリクス状に配列された複数のフォトセンサよりなり、前記第１のステップにおける前記リセットパルス、及び、前記第２のステップにおける前記読み出しパルスは、前記フォトセンサアレイの所定の行に印加され、前記第１のステップにおける各行ごとの前記リセットパルスの印加間隔、前記第２のステップにおける各行毎の前記読み出しパルスの印加間隔、及び、前記第３のステップにおける前記第２のプリチャージ電圧の印加間隔は、前記第２のプリチャージ電圧の印加時間と前記読み出しパルスのパルス幅との合計時間以上に設定されていることを特徴としている。
【００２３】
すなわち、本発明に係るフォトセンサシステム及びそのフォトセンサの駆動制御方法は、ダブルゲート型フォトセンサを複数配列して構成されるフォトセンサアレイを備えたフォトセンサシステムにおいて、フォトセンサに対するリセット動作→電荷蓄積動作→第１のプリチャージ動作→読み出し動作からなる一連の動作ステップを実行する際に、リセット動作の開始直前、又は、該リセット動作の開始と同時のいずれかのタイミングで第２のプリチャージ電圧を印加する第２のプリチャージ動作を行って、リセット動作の開始時点において、各フォトセンサのドレイン電極が第２のプリチャージ電圧に応じた一定の電圧となるように構成又は制御することにより、各フォトセンサが均一な電圧が印加された状態で初期化される。特に、リセット動作の期間中、フォトセンサにプリチャージ電圧よりも低い電圧を印加することにより、リセット動作が十分かつ均一に実行され、フォトセンサがより良好に初期化される。
【００２４】
これによれば、例えば、フォトセンサアレイとして複数のフォトセンサがマトリクス状に配列された構成を用いる場合、マトリクスの１行目に配列され、最初に初期化されるフォトセンサであっても、また、被写体の画像パターンやフォトセンサの素子特性の製造上のバラツキ、フォトセンサシステムの使用環境等に起因して、各フォトセンサからの読み出し動作時の出力電圧（ドレイン電圧）にバラツキが生じた場合であっても、リセット動作後の各フォトセンサ間の状態を均一化して安定させることができるので、明度ムラ等を抑制して、均一な明度を有する良好な被写体画像を得ることができる。
【００２５】
ここで、各フォトセンサに上記第２のプリチャージ電圧を印加する動作は、少なくとも、リセット動作の開始時点において、各フォトセンサのドレイン電極に上記第２のプリチャージ電圧が印加され、かつ、読み出し動作の開始前において、各フォトセンサに第１のプリチャージ電圧が印加されているものであればよく、また、リセット動作の開始時点において、各フォトセンサに印加される第２のプリチャージ電圧は、上記第１のプリチャージ電圧と同じ電圧値であってもよいし、第１のプリチャージ電圧よりも低い電圧値（特定電圧）に設定されていてもよい。したがって、各フォトセンサには、例えば、リセット動作の期間（リセット期間）を含む所定の期間、上記第２のプリチャージ電圧を印加するものであってもよいし、リセット動作と同期して、リセット期間だけ上記第２のプリチャージ電圧を印加するものであってもよいし、また、リセット動作の直前の所定の期間だけ上記第２のプリチャージ電圧を印加するものであってもよい。
【００２６】
これによれば、プリチャージパルス及びリセットパルス、読み出しパルスの印加タイミングを任意に設定することにより、第２のプリチャージ動作→リセット動作→電荷蓄積動作→第１のプリチャージ動作→読み出し動作からなる一連の動作ステップを、マトリクスの各行ごとに時間的にオーバーラップさせて、画面全体を読み取る際の読取所要時間を大幅に短縮することができる。また、本発明に係るフォトセンサシステムにおいて、フォトセンサとして、ダブルゲート型フォトセンサを適用することにより、フォトセンサアレイを薄型化して、フォトセンサシステムが適用される２次元画像読取装置を小型化することができるとともに、読取画素を高密度化して被写体画像を高精細で読み取ることもできる。
【００２７】
【発明の実施の形態】
以下に、本発明に係るフォトセンサシステム及びフォトセンサシステムにおけるフォトセンサの駆動制御方法の実施の形態について詳しく説明する。
まず、本発明に係るフォトセンサシステムに適用可能なフォトセンサの一例として、ダブルゲート型フォトセンサについて図面を参照して説明する。
【００２８】
＜ダブルゲート型フォトセンサ＞
図１は、ダブルゲート型フォトセンサの概略構成を示す断面構造図である。
図１（ａ）に示すように、ダブルゲート型フォトセンサ１０は、励起光（ここでは、可視光）が入射されると電子−正孔対が生成されるアモルファスシリコン等の半導体層（チャネル層）１１と、半導体層１１の両端にそれぞれ設けられたｎ^＋シリコンからなる不純物層１７、１８と、不純物層１７、１８上に形成されたクロム、クロム合金、アルミ、アルミ合金等から選択され、可視光に対して不透明のソース電極１２及びドレイン電極１３と、半導体層１１の上方（図面上方）にブロック絶縁膜１４及び上部（トップ）ゲート絶縁膜１５を介して形成されたＩＴＯ等の透明導電層からなり、可視光に対して透過性を示すトップゲート電極（第１のゲート電極）２１と、半導体層１１の下方（図面下方）に下部（ボトム）ゲート絶縁膜１６を介して形成されたクロム、クロム合金、アルミ、アルミ合金等から選択され、可視光に対して不透明なボトムゲート電極（第２のゲート電極）２２と、を有して構成されている。そして、このような構成を有するダブルゲート型フォトセンサ１０は、ガラス基板等の透明な絶縁性基板１９上に形成されている。
【００２９】
ここで、図１（ａ）において、トップゲート絶縁膜１５、ブロック絶縁膜１４、ボトムゲート絶縁膜１６、及び、トップゲート電極２１上に設けられる保護絶縁膜２０は、いずれも半導体層１１を励起する可視光に対して、高い透過率を有する材質、例えば、窒化シリコンや酸化シリコン等により構成されることにより、図面上方から入射する光のみを検知する構造を有している。
すなわち、ダブルゲート型フォトセンサ１０は、半導体層１１を共通のチャネル領域として、半導体層１１、ソース電極１２、ドレイン電極１３及びトップゲート電極２１により形成される上部ＭＯＳトランジスタと、半導体層１１、ソース電極１２、ドレイン電極１３及びボトムゲート電極２２により形成される下部ＭＯＳトランジスタとからなる２つのＭＯＳトランジスタの組み合わせた構造が、ガラス基板等の透明な絶縁性基板１９上に形成されている。
【００３０】
なお、このようなダブルゲート型フォトセンサ１０は、一般に、図１（ｂ）に示すような等価回路により表される。ここで、ＴＧはトップゲート電極２１と電気的に接続されたトップゲート端子、ＢＧはボトムゲート電極２２と電気的に接続されたボトムゲート端子、Ｓはソース電極１２と電気的に接続されたソース端子、Ｄはドレイン電極１３と電気的に接続されたドレイン端子である。
【００３１】
次いで、上述したダブルゲート型フォトセンサの駆動制御方法について、図面を参照して説明する。
図２は、ダブルゲート型フォトセンサの基本的な駆動制御方法の一例を示すタイミングチャートであり、図３は、ダブルゲート型フォトセンサの動作概念図であり、図４は、ダブルゲート型フォトセンサの出力電圧の光応答特性を示す図である。ここでは、上述したダブルゲート型フォトセンサの構成（図１）を適宜参照しながら説明する。
【００３２】
まず、リセット動作においては、図２、図３（ａ）に示すように、ダブルゲート型フォトセンサ１０のトップゲート端子ＴＧにパルス電圧（以下、「リセットパルス」と記す；例えば、Ｖtg＝＋１５Ｖのハイレベル）φＴを印加して、半導体層１１、及び、ブロック絶縁膜１４における半導体層１１との界面近傍に蓄積されているキャリヤ（ここでは、正孔）を放出する（リセット期間Ｔrst）。ここで、スイッチＳＷpgはプリチャージパルスφpgの印加に対応するものであり、プリチャージパルスφpgが印加されるときにＯＮとなって導通する。後述するように、本発明の各実施形態においては、リセットパルスの印加直前または印加中にプリチャージパルスφpgが印加され、それによりスイッチＳＷpgがＯＮとなり、ドレイン端子Ｄに所定の電圧（プリチャージ電圧Ｖpg又は特定電圧ＶL）が印加される。
【００３３】
次いで、電荷蓄積動作においては、図２、図３（ｂ）に示すように、トップゲート端子ＴＧにローレベル（例えば、Ｖtg＝−１５Ｖ）のバイアス電圧φＴを印加することにより、リセット動作を終了し、キャリヤ蓄積動作（電荷蓄積動作）による電荷蓄積期間Ｔａがスタートする。電荷蓄積期間Ｔａにおいては、トップゲート電極２１側から入射した光量に応じて半導体層１１の入射有効領域、すなわち、キャリヤ発生領域で電子−正孔対が生成され、半導体層１１、及び、ブロック絶縁膜１４における半導体層１１との界面近傍、すなわち、チャネル領域周辺に正孔が蓄積される。
【００３４】
そして、プリチャージ動作においては、図２、図３（ｃ）に示すように、電荷蓄積期間Ｔａに並行して、プリチャージパルスφpgが印加され、それに基づいてスイッチＳＷpgがＯＮとなってドレイン端子Ｄに所定の電圧（プリチャージ電圧Ｖpg）を印加し、ドレイン電極１３に電荷を保持させる（プリチャージ期間Ｔprch）。
次いで、読み出し動作においては、図２、図３（ｄ）に示すように、プリチャージ期間Ｔprchを経過した後、ボトムゲート端子ＢＧにハイレベル（例えば、Ｖbg＝＋１０Ｖ）のバイアス電圧（読み出し選択信号；以下、「読み出しパルス」と記す）φＢを印加すること（選択状態）により、ダブルゲート型フォトセンサ１０をＯＮ状態にする（読み出し期間Ｔread）。
【００３５】
ここで、読み出し期間Ｔreadにおいては、チャネル領域に蓄積されたキャリヤ（正孔）が逆極性のトップゲート端子ＴＧに印加されたＶtg（−１５Ｖ）を緩和する方向に働くため、ボトムゲート端子ＢＧのＶbg（＋１５Ｖ）によりｎチャネルが形成され、ドレイン電流に応じてドレイン端子Ｄの電圧（ドレイン電圧）ＶＤは、図４（ａ）に示すように、プリチャージ電圧Ｖpgから時間の経過とともに徐々に低下する傾向を示す。
【００３６】
すなわち、電荷蓄積期間Ｔａにおける電荷蓄積状態が明状態の場合には、図３（ｄ）に示すように、チャネル領域に入射光量に応じたキャリヤ（正孔）が捕獲されているため、トップゲート端子ＴＧの負バイアスを打ち消すように作用し、この打ち消された分だけボトムゲート端子ＢＧの正バイアスによって、ダブルゲート型フォトセンサ１０はＯＮ状態となる。そして、この入射光量に応じたＯＮ抵抗に従って、図４（ａ）に示すように、ドレイン電圧ＶＤは、低下することになる。
一方、電荷蓄積状態が暗状態で、チャネル領域にキャリヤ（正孔）が蓄積されていない場合には、図３（ｅ）に示すように、トップゲート端子ＴＧに負バイアスをかけることによって、ボトムゲート端子ＢＧの正バイアスが打ち消され、ダブルゲート型フォトセンサ１０はＯＦＦ状態となり、図４（ａ）に示すように、ドレイン電圧ＶＤが、ほぼそのまま保持されることになる。
【００３７】
したがって、図４（ａ）に示したように、ドレイン電圧ＶＤの変化傾向は、トップゲート端子ＴＧへのリセットパルスφＴの印加によるリセット動作の終了時点から、ボトムゲート端子ＢＧに読み出しパルスφＢが印加されるまでの時間（電荷蓄積期間Ｔａ）に受光した光量に深く関連し、蓄積されたキャリヤが多い場合（明状態）には急峻に低下する傾向を示し、また、蓄積されたキャリヤが少ない場合（暗状態）には緩やかに低下する傾向を示す。そのため、読み出し期間Ｔreadがスタートして、所定の時間経過後のドレイン電圧ＶＤ（＝Ｖrd）を検出することにより、あるいは、所定のしきい値電圧を基準にして、その電圧に至るまでの時間を検出することにより、ダブルゲート型フォトセンサ１０に入射した光（照射光）の光量が換算される。
【００３８】
なお、図２に示したタイミングチャートにおいて、プリチャージ期間Ｔprchの経過後、図３（ｆ）、（ｇ）に示すように、ボトムゲート端子ＢＧにローレベル（例えば、Ｖbg＝０Ｖ）を印加した状態（非選択状態）を継続すると、ダブルゲート型フォトセンサ１０はＯＦＦ状態を持続し、図４（ｂ）に示すように、ドレイン電圧ＶＤは、プリチャージ電圧Ｖpgに近似する電圧を保持する。このように、ボトムゲート端子ＢＧへの電圧の印加状態により、ダブルゲート型フォトセンサ１０の読み出し状態を選択、非選択状態に切り替える選択機能が実現される。
【００３９】
＜フォトセンサシステム＞
次いで、上述したダブルゲート型フォトセンサを２次元配列して構成されるフォトセンサアレイを備えたフォトセンサシステムについて、図面を参照して説明する。
図５は、ダブルゲート型フォトセンサを２次元配列して構成されるフォトセンサアレイを備えたフォトセンサシステムの概略構成図である。
【００４０】
図５に示すように、フォトセンサシステムは、大別して、多数のダブルゲート型フォトセンサ１０を、例えば、ｎ行×ｍ列（ｎ、ｍは任意の自然数）のマトリクス状に配列したフォトセンサアレイ１００と、各ダブルゲート型フォトセンサ１０のトップゲート端子ＴＧ（トップゲート電極２１）及びボトムゲート端子ＢＧ（ボトムゲート電極２２）を各々行方向に接続して伸延するトップゲートライン１０１及びボトムゲートライン１０２と、各ダブルゲート型フォトセンサ１０のドレイン端子Ｄ（ドレイン電極１３）を列方向に接続したドレインライン（データライン）１０３と、ソース端子Ｓ（ソース電極１２）を列方向に接続するとともに、接地電位に接続されたソースライン（コモンライン）１０４と、トップゲートライン１０１に接続されたトップゲートドライバ１１０と、ボトムゲートライン１０２に接続されたボトムゲートドライバ１２０と、ドレインライン１０３に接続されたコラムスイッチ１３１、プリチャージスイッチ１３２、アンプ１３３からなるドレインドライバ１３０と、を有して構成されている。
【００４１】
ここで、トップゲートライン１０１は、図１に示したトップゲート電極２１とともに、ＩＴＯ等の透明導電層で一体的に形成され、ボトムゲートライン１０２、ドレインライン１０３並びにソースライン１０４は、それぞれボトムゲート電極２２、ソース電極１２、ドレイン電極１３と同一の励起光に不透明な材料で一体的に形成されている。また、ソースライン１０４には、後述するプリチャージ電圧Ｖpgに応じて設定される定電圧Ｖssが印加されるが、接地電位（ＧＮＤ）であってもよい。
【００４２】
なお、図５において、φtgは、リセット電圧及び光キャリア蓄積電圧のいずれかとして選択的に出力されるパルス信号φＴ１、φＴ２、…φＴｉ、…φＴｎを生成するための制御信号であり、φbgは、読み出し電圧及び非読み出し電圧のいずれかとして選択的に出力されるパルス信号φＢ１、φＢ２、…φＢｉ、…φＢｎを生成するための制御信号、φpgは、プリチャージ電圧Ｖpgを印加するタイミングを制御するプリチャージパルスである。
【００４３】
このような構成において、トップゲートドライバ１１０からトップゲートライン１０１を介して、トップゲート端子ＴＧに信号φＴｉ（ｉは任意の自然数；ｉ＝１、２、・・・ｎ）を印加することにより、フォトセンス機能が実現され、ボトムゲートドライバ１２０からボトムゲートライン１０２を介して、ボトムゲート端子ＢＧに信号φＢｉを印加し、ドレインライン１０３を介して検出信号をドレインドライバ１３０に取り込んで、シリアルデータ又はパラレルデータの出力電圧Ｖoutとして出力することにより、選択読み出し機能が実現される。
【００４４】
上述したフォトセンサシステムの駆動制御方法は、基本的には、上述したダブルゲート型フォトセンサの駆動制御方法（図２参照）を１処理サイクルとして、フォトセンサアレイを構成するマトリクスの行数分シリアル（時系列的）に繰り返すことにより実現されるが、例えば、読取精度を高精細化するためにフォトセンサアレイを高密度化した場合には、被写体画像の読取所要時間が増大して、フォトセンサシステムの実用化の面で好ましくない。そこで、ダブルゲート型フォトセンサを用いたフォトセンサシステムにおいては、上述した特開２００１−１４８８０７号公報等に記載されているように、以下に示すような駆動制御方法を適用することにより読取所要時間を大幅に短縮することができる。
【００４５】
図６は、上述したフォトセンサシステムの駆動制御方法の一例を示すタイミングチャートである。ここでは、図５に示したフォトセンサシステムの構成を適宜参照しながら、駆動制御方法を説明する。
図６に示すように、まず、トップゲートドライバ１１０からトップゲートライン１０１を介して、リセットパルスφＴ１、φＴ２、…φＴｋ、φＴk+1、…φＴｎ（ｋは任意の自然数；ｋ＝１、２、・・・ｎ−１）を順次印加して、リセット期間Ｔrstをスタートし、各行ごとのダブルゲート型フォトセンサ１０を初期化する。
【００４６】
次いで、リセットパルスφＴ１、φＴ２、…φＴｋ、φＴk+1、…φＴｎが順次立ち下がり、リセット期間Ｔrstが終了することにより、電荷蓄積期間Ｔａがスタートして、各行ごとのダブルゲート型フォトセンサ１０に入射される光量に応じてチャネル領域に電荷（正孔）が発生し、蓄積される。ここで、図６に示すように、電荷蓄積期間Ｔａ内に並行して、ドレインドライバ１３０にプリチャージパルスφpgを印加することにより、プリチャージ期間Ｔprchをスタートし、ドレインライン１０３にプリチャージ電圧Ｖpgを印加して各行ごとのダブルゲート型フォトセンサ１０のドレイン電極に所定の電圧を保持させるプリチャージ動作が行われる。
【００４７】
次いで、電荷蓄積期間Ｔａ及びプリチャージ期間Ｔprchが終了したダブルゲート型フォトセンサ１０に対して、他の行におけるリセット動作、プリチャージ動作及び読み出し動作のための各信号の印加タイミングと時間的に重ならないタイミングで、各行ごとにボトムゲートドライバ１２０からボトムゲートライン１０２を介して、読み出しパルスφＢ１、φＢ２、…φＢｋ、φＢk+1、…φＢｎを順次印加して、読み出し期間Ｔreadをスタートし、各行ごとのダブルゲート型フォトセンサ１０に蓄積された電荷に対応するドレイン電圧ＶＤ１、ＶＤ２、ＶＤ３、…ＶＤｍの変化を、ドレインドライバ１３０により、各ドレインライン１０３を介して同時に検出し、シリアルデータ又はパラレルデータからなる出力電圧Ｖoutとして読み出す。
【００４８】
ここで、本駆動制御方法においては、行ごとのリセットパルスφＴ１、φＴ２、φＴ３、…φＴｎ、読み出しパルスφＢ１、φＢ２、φＢ３、…φＢｎ、及び、プリチャージパルスφpgの印加タイミングの間隔（Ｔdly）を、次の（１）式に示すように、リセットパルスによるリセット期間Ｔrstと、読み出しパルスによる読み出し期間Ｔreadと、プリチャージパルスによるプリチャージ期間Ｔprchとの合計時間、又は、それ以上に設定する。
Ｔdly＝Ｔrst＋Ｔprch＋Ｔread ・・・（１）
これにより、リセット動作、プリチャージ動作、読み出し動作が時間的に重なって実行されることがなく、さらに、各行ごとの処理サイクルの一部を時間的にオーバーラップさせることができるので、全ての行におけるリセット動作が終了する前に読み出し動作を行うことができ、２次元画像の読み出し動作を良好に実行しつつ、当該読出所要時間を大幅に短縮することができる。
【００４９】
＜２次元画像読取装置＞
次に、本発明に係るフォトセンサシステムを適用した２次元画像読取装置の一実施形態について、図面を参照して説明する。なお、以下に示す実施形態においては、フォトセンサとして、上述したダブルゲート型フォトセンサを適用し、トップゲート電極を第１のゲート電極として電圧（リセットパルス）を印加することにより、フォトセンス機能を実現するとともに、ボトムゲート電極を第２のゲート電極として電圧（読み出しパルス）を印加することにより、チャネル領域に蓄積された電荷量を読み出す機能を実現するものとして説明する。
図７は、本発明に係るフォトセンサシステムを適用した２次元画像読取装置の全体構成を示すブロック図である。なお、ここでは、図１、図５に示したダブルゲート型フォトセンサ及びフォトセンサシステムの構成を適宜参照しながら説明する。また、図５に示したフォトセンサシステムと同等の構成については、同一の符号を付して、その説明を簡略化又は省略する。
【００５０】
図７に示すように、本実施形態に係る２次元画像読取装置は、大別して、図５に示したフォトセンサシステムと同様に、ダブルゲート型フォトセンサ１０を２次元配列して構成されるフォトセンサアレイ１００と、ダブルゲート型フォトセンサ１０のトップゲート端子ＴＧに所定のタイミングで、所定のトップゲート電圧（リセットパルス）を印加するトップゲートドライバ（リセット手段）１１０と、ダブルゲート型フォトセンサ１０のボトムゲート端子ＢＧに所定のタイミングで、所定のボトムゲート電圧（読み出しパルス）を印加するボトムゲートドライバ（読み出し手段）１２０と、ダブルゲート型フォトセンサ１０へのプリチャージ電圧の印加及びドレイン電圧の読み出しを行うコラムスイッチ１３１、プリチャージスイッチ１３２、アンプ１３３からなるドレインドライバ（プリチャージ手段、出力手段）１３０と、読み出されたドレイン電圧（アナログ信号）をデジタル信号からなる画像出力信号（画像データ）に変換するアナログ−デジタル変換器（以下、「Ａ／Ｄコンバータ」と記す）１４０と、フォトセンサアレイ１００による被写体画像の読取動作制御や画像データの照合、加工等の所定の処理を実行する外部機能部２００とのデータのやり取り等を行うとともに、後述する画像読取動作（すなわち、本発明に係るフォトセンサの駆動制御方法）を実行制御する機能を備えたコントローラ（タイミング制御手段）１５０と、読取画像データや読取感度の設定等に関連するデータ等を記憶するＲＡＭ１６０と、を有して構成されている。
ここで、フォトセンサアレイ１００、トップゲートドライバ１１０、ボトムゲートドライバ１２０、ドレインドライバ１３０は、図５に示したフォトセンサシステムと同等の構成及び機能を有しているので、その詳細な説明を省略する。
【００５１】
コントローラ１５０は、トップゲートドライバ１１０及びボトムゲートドライバ１２０に制御信号φtg、φbgを出力することにより、図２及び図６に示したように、トップゲートドライバ１１０及びボトムゲートドライバ１２０の各々から、フォトセンサアレイ１００を構成する各ダブルゲート型フォトセンサ１０のトップゲート端子ＴＧ及びボトムゲート端子ＢＧに所定の信号電圧（リセットパルスφＴｉ、読み出しパルスφＢｉ）を印加する動作を制御する。特に、本実施形態においては、フォトセンサアレイ１００を構成する少なくとも２つの異なる行間において、リセットパルスφＴｉ及び読み出しパルスφＢｉのいずれの印加タイミングも相互に時間的に重ならないように設定するとともに、各行ごとの処理サイクルの一部（電荷蓄積期間相互）を時間的にオーバーラップさせた期間を有するように設定する。
【００５２】
また、コントローラ１５０は、被検出体画像の読み取り動作において、プリチャージスイッチ１３２にプリチャージパルスφpgを出力することにより、各ダブルゲート型フォトセンサ１０のドレイン端子Ｄにプリチャージ電圧Ｖpgを印加して、読み取られた被検出体の画像パターンに対応して各ダブルゲート型フォトセンサ１０に蓄積された電荷量に応じたドレイン電圧ＶＤを検出する動作を制御する。特に、本実施形態においては、コントローラ１５０は、少なくとも、フォトセンサアレイ１００を構成する各行ごとのリセット動作の開始時点で、プリチャージ動作により所定の電圧（プリチャージ電圧Ｖpg）をドレインライン１０３に印加、もしくは、特定電圧印加動作により所定の電圧（プリチャージ電圧よりも低い特定電圧ＶL）をドレインライン１０３に印加して、ドレイン電圧が一定の電圧値になるように設定する。
【００５３】
さらに、コントローラ１５０には、ドレインドライバ１３０から出力される出力電圧Ｖoutが、Ａ／Ｄコンバータ１４０を介してデジタル信号に変換され、画像出力信号として入力される。コントローラ１５０は、この画像出力信号に対して、所定の画像処理を施したり、ＲＡＭ１６０への書き込み、読み出しを行うとともに、画像データの照合や加工等の所定の処理を実行する外部機能部２００に対するインタフェースとしての機能をも備えている。
【００５４】
次に、本発明に係るフォトセンサシステムにおけるフォトセンサの駆動制御方法について詳しく説明する。なお、以下に示す各実施形態においては、フォトセンサとして上述したダブルゲート型フォトセンサを適用した場合について示すが、本発明の構成は、このダブルゲート型フォトセンサに限定されるものではなく、他の構成のフォトセンサを用いたフォトセンサシステムに対しても同様に適用することができる。
【００５５】
＜第１の実施形態＞
図８は、本発明に係るフォトセンサの駆動制御方法の第１の実施形態を示すタイミングチャートである。なお、ここでは、図５及び図７に示したフォトセンサシステムの構成を適宜参照しながら説明する。
図８に示すように、まず、各行ごとのダブルゲート型フォトセンサ１０のトップゲート端子ＴＧに接続されたトップゲートライン１０１の各々に対して、リセットパルスφＴ１、φＴ２、φＴ３、…φＴｎを印加するリセット動作に先立って、当該リセットパルスφＴ１、φＴ２、φＴ３、…φＴｎの印加直前のタイミングで、プリチャージパルス（便宜的に「リセット前プリチャージパルス」と記す）φpgを印加することにより、リセット前プリチャージ期間Ｔpraをスタートし、各ダブルゲート型フォトセンサ１０のドレイン電極（ドレインライン１０３）にリセット前プリチャージパルスφpgに基づく所定のプリチャージ電圧Ｖpg（ここでは、ハイレベルのプリチャージ電圧を指す）が印加、保持された状態に設定するリセット前プリチャージ動作を実行する。
【００５６】
次いで、リセット前プリチャージパルスφpgが立ち下がり、リセット前プリチャージ期間Ｔpraが終了した後、各行ごとのトップゲートライン１０１にリセットパルスφＴ１、φＴ２、φＴ３、…φＴｎを順次印加して、リセット期間Ｔrstをスタートし、各行ごとのダブルゲート型フォトセンサ１０を初期化するリセット動作を実行する。これにより、各行ごとのダブルゲート型フォトセンサ１０を初期化するリセット動作に先立って、各ダブルゲート型フォトセンサ１０に接続されたドレインライン１０３に、リセット前プリチャージパルスφpgに基づくプリチャージ電圧Ｖpgが印加されることになるので、被写体画像の画像パターン等に関わらず、リセット動作時のダブルゲート型フォトセンサ１０のドレイン電圧が一定化される。
【００５７】
次いで、リセットパルスφＴ１、φＴ２、φＴ３、…φＴｎが立ち下がり、リセット期間Ｔrstが終了することにより、電荷蓄積期間Ｔａが順次スタートして、各行ごとにダブルゲート型フォトセンサ１０のトップゲート電極側から入射される光量に応じてチャネル領域に電荷（正孔）が発生し、蓄積される電荷蓄積動作が実行される。
次いで、各行ごとの電荷蓄積期間Ｔａに並行して、読み出しパルスφＢ１、φＢ２、φＢ３、…φＢｎの印加直前のタイミングで、全ドレインライン１０３にプリチャージパルス（便宜的に「読み出し前プリチャージパルス」と記す）φpgを印加することにより、読み出し前プリチャージ期間Ｔprbを順次スタートし、各ダブルゲート型フォトセンサ１０のドレイン電極に読み出し前プリチャージパルスφpgに基づく所定のプリチャージ電圧Ｖpgが印加、保持された状態に設定する読み出し前プリチャージ動作を実行する。
【００５８】
次いで、電荷蓄積期間Ｔａ及び読み出し前プリチャージ期間Ｔprbが終了したダブルゲート型フォトセンサ１０に対して、各行ごとにボトムゲートライン１０２に読み出しパルスφＢ１、φＢ２、φＢ３、…φＢｎを順次印加して読み出し期間Ｔreadをスタートし、各ダブルゲート型フォトセンサ１０に蓄積された電荷に対応する電圧変化（ドレイン電圧）ＶＤ１、ＶＤ２、・・・ＶＤｍを、各ドレインライン１０３を介してコラムスイッチ１３１に取り込んで読み出す読み出し動作を実行する。
なお、照射光量の検出方法は、上述したフォトセンサシステムの場合と同様に、ドレインライン１０３の電圧の低下傾向を、読み出し期間Ｔreadがスタートして、所定の時間経過後の電圧値を検出することにより、あるいは、所定のしきい値電圧を基準にして、その電圧値に至るまでの時間を検出することにより、照射光量に換算される。
【００５９】
ここで、本実施形態に係る駆動制御方法においては、行ごとのリセットパルスφＴ１、φＴ２、φＴ３、…φＴｎ、読み出しパルスφＢ１、φＢ２、φＢ３、…φＢｎ、及び、リセット前及び読み出し前の各プリチャージパルスφpgの印加タイミングの間隔（Ｔdly）を、次の（２）式に示すように、リセットパルスによるリセット期間Ｔrstと、読み出しパルスによる読み出し期間Ｔreadと、リセット前及び読み出し前の各プリチャージパルスによるプリチャージ期間Ｔpra、Ｔprbとの合計時間、又は、それ以上に設定する。
Ｔdly＝Ｔpra＋Ｔrst＋Ｔprb＋Ｔread ・・・（２）
これにより、リセット動作、プリチャージ動作、読み出し動作が時間的に重なって実行されることがなく、かつ、各行ごとの処理サイクルの一部（電荷蓄積期間）を時間的にオーバーラップさせて、被写体画像の読出所要時間を短縮することができるとともに、各行ごとのリセット動作開始時点におけるダブルゲート型フォトセンサのドレイン電圧を所定の電圧に一定化することができる。
【００６０】
ここで、本実施形態と従来技術（図６参照）におけるフォトセンサシステムの駆動制御方法の差異、及び、本実施形態に係るフォトセンサシステムの駆動制御方法の有効性について、図面を参照して具体的に説明する。ここでは、図８に示した本実施形態に係る駆動制御方法と図６に示した周知の駆動制御方法について、その差異を具体的に説明する。
図９は、従来技術におけるフォトセンサシステムの駆動制御方法の要部を示すタイミングチャートであり、図１０は、本実施形態に係るフォトセンサの駆動制御方法の要部を示すタイミングチャートである。また、図１１は、本実施形態と従来技術におけるフォトセンサの駆動制御方法を適用した場合の同一の被写体の読取画像の例を示す図である。
【００６１】
従来技術におけるフォトセンサシステムの駆動制御方法においては、図２、図６及び図９に示すように、フォトセンサアレイ１００の１行ごとの読取所要時間（すなわち、１処理サイクルの期間）内で、リセット動作→電荷蓄積動作→プリチャージ動作→読み出し動作の一連の動作ステップを実行するとともに、トップゲートライン１０１を介して、フォトセンサアレイ１００を構成するマトリクスの最初の行のダブルゲート型フォトセンサ１０から順に、リセットパルスφＴ１、φＴ２、φＴ３、…φＴｎを連続的に印加するリセット動作を先行して実行して電荷蓄積動作に移行させつつ、該ダブルゲート型フォトセンサ１０のうち、電荷蓄積期間Ｔａが経過し、かつ、プリチャージ動作が終了した最初の行のダブルゲート型フォトセンサ１０から順に、ボトムゲートライン１０２を介して読み出しパルスφＢ１、φＢ２、φＢ３、…φＢｎを印加し、ドレイン電極の電圧変化（ドレイン電圧）ＶＤ１、ＶＤ２、・・・ＶＤｍを読み出す処理手順を実行する手法が適用されている。
【００６２】
特に、この駆動制御方法においては、行ごとの各パルスの印加タイミングを、上記（１）式に示したような時間間隔（Ｔdly）を有するように設定することにより、各行ごとのリセットパルスφＴ１、φＴ２、φＴ３、…φＴｎ及び読み出しパルスφＢ１、φＢ２、φＢ３、…φＢｎ、プリチャージパルスφpgの印加タイミングが相互に時間的に重ならないように設定するとともに、各行の読み取り処理期間における電荷蓄積時間Ｔａの一部が時間的に重なるように設定することによって、各行ごとの処理サイクルを部分的にオーバーラップさせて全体の読取所要時間が短縮される。
【００６３】
しかしながら、このような駆動制御方法においては、上述したように、以下に示すような問題を有していることが、本願発明者による各種検討の結果、判明した。すなわち、読取所要時間を短縮するために、フォトセンサアレイの各行ごとの処理サイクルを部分的にオーバーラップさせた駆動制御方法を適用した場合、図９に示すように、特定の２行間（例えば、１行目と（ｋ＋１）行目）で読み出し動作の直後にリセット動作が実行されるように各パルスの印加タイミングが設定されている。ここで、各ダブルゲート型フォトセンサのドレイン電極に接続されたドレインライン１０３の電圧（ドレイン電圧）ＶＤ１、ＶＤ２、・・・ＶＤｍに着目した場合、被写体の画像パターン等に応じて各ダブルゲート型フォトセンサ１０のＯＮ状態（蓄積される電荷量）に違いが生じることによって、ドレインドライバ１３０により読み出されるドレイン電圧に差が生じるため、読み出し動作終了後にリセット動作が実行される行のダブルゲート型フォトセンサ１０ごとにドレイン電圧が当然に異なることになる。具体的には、図９に示した例では、ｋ＋１行目及びｋ＋２行目において、リセット動作直前のドレイン電圧ＶＤｍは、被写体の画像パターン等に応じて各々異なる電圧値ＶＥ１及びＶＥ２となる（ＶＥ１≠ＶＥ２）。
【００６４】
この場合、読み出し動作の終了後、連続的に各ダブルゲート型フォトセンサ１０にリセットパルスφＴ１、φＴ２、φＴ３、…φＴｎを印加してリセット動作を実行した場合、該リセット動作直前（すなわち、リセット動作開始時点）のドレイン電圧ＶＤ１、ＶＤ２、・・・ＶＤｍにバラツキが生じているため、リセット動作された後の各ダブルゲート型フォトセンサ１０の状態がばらついて読取感度が安定化しなくなることが判明した。また、上述したようなドレイン電圧ＶＤ１、ＶＤ２、・・・ＶＤｍのバラツキは、ダブルゲート型フォトセンサの素子特性の製造上のバラツキや、フォトセンサシステムの使用環境等により一層顕著になることも判明した。さらに、従来技術におけるフォトセンサシステムの駆動制御方法においては、図６及び図９に示したように、各行ごとのダブルゲート型フォトセンサ１０に対して最初の読み出し動作が実行されるまでは、ドレインライン１０３にプリチャージ電圧が一度も印加されていない状態にあって、ドレイン電圧ＶＤ１、ＶＤ２、・・・ＶＤｍが不確定状態（図９では、便宜的に「ＶＥ０」で表記）にあるため、この場合のドレイン電圧（ＶＤｍ＝ＶＥ０）と、読み出し動作が実行された後にリセット動作が実行された行のドレイン電圧（ＶＤｍ＝Ｖpg）との間でバラツキが生じることも判明した。
【００６５】
したがって、このような従来技術に係るフォトセンサの駆動制御方法を適用して、所定の被写体（ここでは、指紋）を読み取った画像を検討すると、例えば、図１１（ａ）に示すように、明度の段差等が生じて、均一な明度の被写体画像を得ることができないことが判明した。図１１（ａ）において、図中の下半分の明度が低くなった暗部は、読み出し動作が実行された後にリセット動作が実行された行であって、リセット時に読み出し動作によるドレイン電圧の影響を受けたものである。
【００６６】
これに対して、本実施形態に係るフォトセンサの駆動制御方法においては、図８及び図１０に示すように、フォトセンサアレイ１００の１行ごとの読取所要時間（すなわち、１処理サイクルの期間）内で、リセット前プリチャージ動作→リセット動作→電荷蓄積動作→読み出し前プリチャージ動作→読み出し動作の一連の動作ステップを実行するとともに、トップゲートライン１０１を介して、フォトセンサアレイ１００を構成するマトリクスの最初の行のダブルゲート型フォトセンサ１０から順に、リセットパルスφＴ１、φＴ２、φＴ３、…φＴｎを連続的に印加するリセット動作を先行して実行して電荷蓄積動作に移行させつつ、該ダブルゲート型フォトセンサ１０のうち、電荷蓄積期間Ｔａが経過し、かつ、読み出し前プリチャージ動作が終了した最初の行のダブルゲート型フォトセンサ１０から順に、ボトムゲートライン１０２を介して読み出しパルスφＢ１、φＢ２、φＢ３、…φＢｎを印加し、ドレイン電極の電圧変化（ドレイン電圧）ＶＤ１、ＶＤ２、・・・ＶＤｍを読み出す処理手順を実行する。
【００６７】
特に、本実施形態に係る駆動制御方法においては、行ごとの各パルスの印加タイミングを、上記（２）式に示したような時間間隔（Ｔdly）を有するように設定することにより、各行ごとのリセットパルスφＴ１、φＴ２、φＴ３、…φＴｎ及び読み出しパルスφＢ１、φＢ２、φＢ３、…φＢｎ、リセット前及び読み出し前の各プリチャージパルスφpgの印加タイミングが相互に時間的に重ならないように設定するとともに、各行の読み取り処理期間における電荷蓄積時間Ｔａの一部が時間的に重なるように設定することによって、各行ごとの処理サイクルを部分的にオーバーラップさせて全体の読取所要時間が短縮される。さらに、各行ごとのダブルゲート型フォトセンサ１０に対するリセット動作に先立って、各ダブルゲート型フォトセンサ１０に接続されたドレインライン１０３に、リセット前プリチャージパルスφpgに基づくプリチャージ電圧Ｖpgを印加することにより、リセット動作開始時点のフォトセンサのドレイン電圧ＶＤ１、ＶＤ２、・・・ＶＤｍが一定電圧（Ｖpg）に規格化される。
【００６８】
したがって、本実施形態に係る駆動制御方法によれば、従来技術における駆動制御方法に対して、１処理サイクルの動作ステップ当たり、概ねリセット前プリチャージ動作分（プリチャージ期間Ｔpra）だけ、読取所要時間が長くなるものの、各ダブルゲート型フォトセンサ１０のリセット動作の開始時点において、ドレイン電圧ＶＤ１、ＶＤ２、・・・ＶＤｍが所定のプリチャージ電圧Ｖpgになるように制御されるので、被写体の画像パターンや、ダブルゲート型フォトセンサの素子特性の製造上のバラツキ、フォトセンサシステムの使用環境等に影響されることなく、最初のリセット動作時からドレイン電圧を一定（ＶＤｍ＝Ｖpg）に保持することができ、リセット動作後の各ダブルゲート型フォトセンサ間の安定性を向上して、例えば、図１１（ｂ）に示すように、均一な明度を有する良好な被写体画像を得ることができることが判明した。また、このことは、換言すれば、常にリセット動作の安定性を確保することができるので、フォトセンサシステムとして適用可能なダブルゲート型フォトセンサの素子特性の製造上のバラツキの許容範囲や使用環境の範囲を従来よりも拡大することができることを意味する。
【００６９】
＜第２の実施形態＞
次に、本発明に係るフォトセンサの駆動制御方法の第２の実施形態について、図面を参照して説明する。
図１２は、本発明に係るフォトセンサの駆動制御方法の第２の実施形態を示すタイミングチャートである。ここでも、図５及び図７に示したフォトセンサシステムの構成を適宜参照しながら説明する。また、上述した第１の実施形態と同等の制御方法については、その説明を簡略化する。
【００７０】
本実施形態は、上述した第１の実施形態において、全ドレインライン１０３に別個のタイミングで印加されるリセット前及び読み出し前プリチャージパルスφpgを、所定のリセット期間（又は、特定の行のリセット動作）を含む単一のプリチャージパルスφpgによるプリチャージ動作により印加するように設定したことを特徴としている。
具体的には、図１２に示すように、まず、各行ごとのダブルゲート型フォトセンサ１０に対して、リセットパルスφＴ１、φＴ２、φＴ３、…φＴｎを印加するリセット動作に先立って、プリチャージパルスφpgを順次印加することにより、プリチャージ期間Ｔprcをスタートし、各ダブルゲート型フォトセンサ１０のドレイン電極（ドレインライン１０３）にプリチャージパルスφpgに基づく所定のプリチャージ電圧Ｖpgが印加、保持された状態に設定するプリチャージ動作を開始する。
【００７１】
次いで、上記プリチャージパルスφpgの印加を継続して、全ドレインライン１０３にプリチャージ電圧Ｖpgが印加された状態を保持しつつ、各行ごとのトップゲートライン１０１にリセットパルスφＴ１、φＴ２、φＴ３、…φＴｎを順次印加して、リセット期間Ｔrstをスタートし、各行ごとのダブルゲート型フォトセンサ１０を初期化するリセット動作を開始する。これにより、各行ごとのダブルゲート型フォトセンサ１０を初期化するリセット期間Ｔrst中、各ダブルゲート型フォトセンサ１０に接続されたドレインラインに、プリチャージパルスφpgに基づく所定のプリチャージ電圧Ｖpgが印加されることになるので、被写体画像の画像パターンに関わらず、リセット動作時のフォトセンサのドレイン電圧が一定化される。
【００７２】
次いで、リセットパルスφＴ１、φＴ２、φＴ３、…φＴｎが立ち下がり、リセット期間Ｔrstが終了することにより、電荷蓄積動作（電荷蓄積期間Ｔａ）が順次開始され、その後、該電荷蓄積期間Ｔａの終了時点において、特定の他の行（１行目に着目した場合、ｋ行目）のリセット動作に並行して、全ドレインライン１０３に印加されていたプリチャージパルスφpgを、読み出しパルスφＢ１、φＢ２、φＢ３、…φＢｎ（この場合、１行目の読み出しパルスφＢ１）の印加直前のタイミングで立ち下げることにより、プリチャージ動作（プリチャージ期間Ｔprc）を終了する。
次いで、電荷蓄積期間Ｔａ及びプリチャージ期間Ｔprcが終了した行のダブルゲート型フォトセンサ１０に対して、各行ごとにボトムゲートライン１０２に読み出しパルスφＢ１、φＢ２、φＢ３、…φＢｎを順次印加して、各ダブルゲート型フォトセンサ１０のドレイン電圧を読み出す読み出し動作（読み出し期間Ｔread）を実行する。
【００７３】
ここで、本実施形態に係る駆動制御方法においては、リセット期間Ｔrstを含む所定の時間（プリチャージ期間Ｔprc）、継続してプリチャージパルスφpgを全ドレインラインに印加することにより、行ごとのリセットパルスφＴ１、φＴ２、φＴ３、…φＴｎ、読み出しパルスφＢ１、φＢ２、φＢ３、…φＢｎ、及び、プリチャージパルスφpgの印加タイミングの間隔（Ｔdly）を、次の（３）式に示すように、読み出しパルスによる読み出し期間Ｔreadとプリチャージパルスによるプリチャージ期間Ｔprcとの合計時間、又は、それ以上に設定する。
Ｔdly＝Ｔprc＋Ｔread ・・・（３）
なお、本実施形態に係るプリチャージ期間Ｔprcは、上述した第１の実施形態に示したリセット前プリチャージ期間Ｔpra及び読み出し前プリチャージ期間Ｔprbの概念を適用すると、次の（４）式のように表すこともできる。
Ｔprc＝Ｔpra＋Ｔrst＋Ｔprb ・・・（４）
【００７４】
これにより、各行ごとの処理サイクルを構成するリセット動作及び読み出し動作が時間的に重なって実行されることがなく、かつ、各行ごとの処理サイクルの一部（電荷蓄積期間）を時間的にオーバーラップさせて、被写体画像の読出所要時間を短縮することができるとともに、各行ごとのリセット動作の期間（リセット期間Ｔrstを含む所定のプリチャージ期間Ｔprc）中、ダブルゲート型フォトセンサのドレイン電圧を所定の電圧（プリチャージ電圧Ｖpg）に保持することができる。
【００７５】
したがって、本実施形態に係る駆動制御方法によれば、従来技術における駆動制御方法に対して、１処理サイクルの動作ステップ当たり、リセット動作の直前に印加されるプリチャージ動作分（プリチャージ期間Ｔprcの一部）だけ、読取所要時間が長くなるものの、各ダブルゲート型フォトセンサ１０のリセット動作中、継続してドレイン電圧が所定のプリチャージ電圧になるように制御されるので、ダブルゲート型フォトセンサ１０の素子特性の製造上のバラツキや使用環境等に起因して、当該リセット動作中に漏れ電流が生じた場合であっても、ドレイン電圧（プリチャージ電圧Ｖpg）の低下を抑制して一定に保持することができ、各ダブルゲート型フォトセンサ間でのリセット動作の安定性を向上して、良好な被写体画像を得ることができる。換言すれば、リセット動作期間中、ドレイン電圧の安定性を確保することができるので、フォトセンサシステムとして適用可能なダブルゲート型フォトセンサの素子特性の製造上のバラツキの許容範囲や使用環境の範囲をさらに拡大することができる。
【００７６】
＜第３の実施形態＞
次に、本発明に係るフォトセンサの駆動制御方法の第３の実施形態について、図面を参照して説明する。
図１３は、本発明に係るフォトセンサの駆動制御方法の第３の実施形態を示すタイミングチャートである。ここでも、図５及び図７に示したフォトセンサシステムの構成を適宜参照しながら説明する。また、上述した第１又は第２の実施形態と同等の制御方法については、その説明を簡略化する。
【００７７】
本実施形態は、読み出し動作に先立って全ドレインラインに印加されるプリチャージパルスφpgの立ち上がり又は立ち下がりタイミングのいずれかを、特定の行のリセット動作と同期し、かつ、所定のリセット期間（又は、当該行のリセット動作）を含む単一のプリチャージパルスによるプリチャージ動作により印加するように設定したことを特徴としている。
具体的には、図１３に示すように、まず、各行ごとのトップゲートライン１０１にリセットパルスφＴ１、φＴ２、φＴ３、…φＴｎを順次印加して、各行ごとのダブルゲート型フォトセンサ１０を初期化するリセット動作（リセット期間Ｔrst）を開始するタイミングに同期して、プリチャージパルスφpgを印加することにより、各ダブルゲート型フォトセンサ１０のドレイン電極（ドレインライン１０３）にプリチャージパルスφpgに基づく所定のプリチャージ電圧Ｖpgを印加し、上記リセット期間Ｔrst中、該プリチャージ電圧Ｖpgが印加された状態を継続的に保持するプリチャージ動作を開始する。
【００７８】
次いで、リセットパルスφＴ１、φＴ２、φＴ３、…φＴｎが立ち下がり、リセット期間Ｔrstが終了することにより、電荷蓄積動作（電荷蓄積期間Ｔａ）が順次開始され、その後、該電荷蓄積期間Ｔａの終了時点において、特定の他の行（１行目に着目した場合、ｋ行目）のリセット動作に並行して、全ドレインライン１０３に印加されていたプリチャージパルスφpgを、読み出しパルスφＢ１、φＢ２、φＢ３、…φＢｎ（この場合、１行目の読み出しパルスφＢ１）の印加直前のタイミングで立ち下げることにより、プリチャージ動作（プリチャージ期間Ｔprd）を終了する。
【００７９】
次いで、電荷蓄積期間Ｔａ及びプリチャージ期間Ｔprdが終了したダブルゲート型フォトセンサ１０に対して、各行ごとにボトムゲートライン１０２に読み出しパルスφＢ１、φＢ２、φＢ３、…φＢｎを順次印加して、各ダブルゲート型フォトセンサ１０のドレイン電圧を読み出す読み出し動作（読み出し期間Ｔread）を実行する。
ここで、本実施形態に係る駆動制御方法においては、リセット動作の開始時点から該リセット期間Ｔrstを含む所定の時間（プリチャージ期間Ｔprd）、継続してプリチャージパルスφpgを全ドレインラインに印加することにより、行ごとのリセットパルスφＴ１、φＴ２、φＴ３、…φＴｎ、読み出しパルスφＢ１、φＢ２、φＢ３、…φＢｎ、及び、プリチャージパルスφpgの印加タイミングの間隔（Ｔdly）を、次の（５）式に示すように、読み出しパルスによる読み出し期間Ｔreadとプリチャージパルスによるプリチャージ期間Ｔprdとの合計時間、又は、それ以上に設定する。
Ｔdly＝Ｔprd＋Ｔread ・・・（５）
なお、本実施形態に係るプリチャージ期間Ｔprdは、上述した第１の実施形態に示した読み出し前プリチャージ期間Ｔprbの概念を適用すると、次の（６）式のように表すこともできる。
【００８０】
Ｔprd＝Ｔrst＋Ｔprb ・・・（６）
これにより、上述した各実施形態と同様に、被写体画像の読出所要時間を短縮することができるとともに、各行ごとのリセット動作の期間（リセット期間Ｔrstを含む所定のプリチャージ期間Ｔprd）中、ダブルゲート型フォトセンサのドレイン電圧を所定の電圧に保持することができる。
したがって、本実施形態に係る駆動制御方法によれば、１処理サイクルの動作ステップに基づく読取所要時間を、従来技術における駆動制御方法と同等に設定して短縮することができるとともに、ダブルゲート型フォトセンサ１０のリセット動作中に漏れ電流が生じた場合であっても、ドレイン電圧が常時、所定のプリチャージ電圧になるように制御されるので、各ダブルゲート型フォトセンサ間でのリセット動作の安定性を向上して、良好な被写体画像を得ることができる。
【００８１】
なお、本実施形態に係るフォトセンサの駆動制御方法と同等の作用効果を得ることができる他の例として、以下に示すような駆動制御方法を適用することもできる。
図１４は、本発明に係るフォトセンサの駆動制御方法の第３の実施形態の他の例を示すタイミングチャートである。ここでも、図５及び図７に示したフォトセンサシステムの構成を適宜参照しながら説明する。また、上述した第１又は第２の実施形態と同等の制御方法については、その説明を簡略化する。
【００８２】
図１４に示すように、まず、各行ごとのダブルゲート型フォトセンサ１０に対して、リセットパルスφＴ１、φＴ２、φＴ３、…φＴｎを印加するリセット動作に先立って、全ドレインライン１０３にプリチャージパルスφpgに基づくプリチャージ電圧Ｖpgを印加することにより、プリチャージ動作を開始する。
次いで、上記プリチャージパルスφpgの印加を継続して、全ドレインライン１０３にプリチャージ電圧Ｖpgが印加された状態を保持しつつ、各行ごとのトップゲートライン１０１にリセットパルスφＴ１、φＴ２、φＴ３、…φＴｎを順次印加して、リセット動作（リセット期間Ｔrst）を開始する。
【００８３】
次いで、リセットパルスφＴ１、φＴ２、φＴ３、…φＴｎが立ち下がり、リセット期間Ｔrstが終了することにより、電荷蓄積動作（電荷蓄積期間Ｔａ）が順次開始され、その後、該電荷蓄積期間Ｔａの終了時点において、特定の他の行（１行目に着目した場合、ｋ行目）のリセット動作に並行して、全ドレインライン１０３に印加されていたプリチャージパルスφpgを、当該リセット動作と同期して、読み出しパルスφＢ１、φＢ２、φＢ３、…φＢｎ（この場合、１行目の読み出しパルスφＢ１）の印加直前のタイミングで立ち下げることにより、特定の他の行（ｋ行目）のリセット動作を終了するとともに、プリチャージ動作（プリチャージ期間Ｔpre）を終了する。
【００８４】
次いで、電荷蓄積期間Ｔａ及びプリチャージ期間Ｔpreが終了した行（１行目）のダブルゲート型フォトセンサ１０に対して、各行ごとにボトムゲートライン１０２に読み出しパルスφＢ１、φＢ２、φＢ３、…φＢｎを順次印加して、各ダブルゲート型フォトセンサ１０のドレイン電圧を読み出す読み出し動作（読み出し期間Ｔread）を実行する。
ここで、本実施形態に係る駆動制御方法においては、リセット動作の開始前の時点から該リセット期間Ｔrstを含む所定の時間（プリチャージ期間Ｔpre）、継続してプリチャージパルスφpgを全ドレインラインに印加することにより、行ごとのリセットパルスφＴ１、φＴ２、φＴ３、…φＴｎ、読み出しパルスφＢ１、φＢ２、φＢ３、…φＢｎ、及び、プリチャージパルスφpgの印加タイミングの間隔（Ｔdly）を、次の（７）式に示すように、読み出しパルスによる読み出し期間Ｔreadとプリチャージパルスによるプリチャージ期間Ｔpreとの合計時間に設定する。
Ｔdly＝Ｔpre＋Ｔread ・・・（７）
【００８５】
なお、本実施形態に係るプリチャージ期間Ｔpreは、上述した第１の実施形態に示したリセット前プリチャージ期間Ｔpraの概念を適用すると、次の（８）式のように示すこともできる。
Ｔpre＝Ｔpra＋Ｔrst ・・・（８）
これにより、上述した各実施形態と同様に、被写体画像の読出所要時間を短縮することができるとともに、各行ごとのリセット動作の期間（リセット期間Ｔrstを含む所定のプリチャージ期間Ｔpre）中、ダブルゲート型フォトセンサのドレイン電圧を所定の電圧に保持することができる。
【００８６】
＜第４の実施形態＞
次に、本発明に係るフォトセンサの駆動制御方法の第４の実施形態について、図面を参照して説明する。
図１５は、本発明に係るフォトセンサの駆動制御方法の第４の実施形態を示すタイミングチャートである。ここでも、図５及び図７に示したフォトセンサシステムの構成を適宜参照しながら説明する。また、上述した第１の実施形態と同等の制御方法については、その説明を簡略化する。
【００８７】
本実施形態は、読み出し動作に先立って全ドレインラインに印加されるプリチャージパルスφpgを、特定の行のリセット動作と同期し、かつ、当該リセット期間と同一のプリチャージ期間を有するように設定したことを特徴としている。
具体的には、図１５に示すように、まず、各行ごとのトップゲートライン１０１にリセットパルスφＴ１、φＴ２、φＴ３、…φＴｎを順次印加して、各行ごとのダブルゲート型フォトセンサ１０を初期化するリセット動作（リセット期間Ｔrst）を開始するタイミングに同期して、全ドレインライン１０３にプリチャージパルスφpgに基づく所定のプリチャージ電圧Ｖpgを印加することにより、プリチャージ動作を開始する。
【００８８】
次いで、リセットパルスφＴ１、φＴ２、φＴ３、…φＴｎが立ち下がり、リセット期間Ｔrstが終了することにより、電荷蓄積動作（電荷蓄積期間Ｔａ）が順次開始され、その後、該電荷蓄積期間Ｔａの終了時点において、特定の他の行（１行目に着目した場合、ｋ行目）のリセット動作に並行して、全ドレインライン１０３に印加されていたプリチャージパルスφpgを、当該リセット動作と同期して、読み出しパルスφＢ１、φＢ２、φＢ３、…φＢｎ（この場合、１行目の読み出しパルスφＢ１）の印加直前のタイミングで立ち下げることにより、特定の他の行（ｋ行目）のリセット動作を終了するとともに、プリチャージ動作（プリチャージ期間Ｔprf）を終了する。
【００８９】
次いで、電荷蓄積期間Ｔａ及びプリチャージ期間Ｔprfが終了した行（１行目）のダブルゲート型フォトセンサ１０に対して、各行ごとにボトムゲートライン１０２に読み出しパルスφＢ１、φＢ２、φＢ３、…φＢｎを順次印加して、各ダブルゲート型フォトセンサ１０のドレイン電圧を読み出す読み出し動作（読み出し期間Ｔread）を実行する。
ここで、本実施形態に係る駆動制御方法においては、リセット動作の開始時点から終了時点までの該リセット期間Ｔrstと同等の時間（プリチャージ期間Ｔpre）、継続してプリチャージパルスφpgを全ドレインラインに印加することにより、行ごとのリセットパルスφＴ１、φＴ２、φＴ３、…φＴｎ、読み出しパルスφＢ１、φＢ２、φＢ３、…φＢｎ、及び、プリチャージパルスφpgの印加タイミングの間隔（Ｔdly）を、次の（９）式に示すように、読み出しパルスによる読み出し期間Ｔreadとプリチャージパルスによるプリチャージ期間Ｔprfとの合計時間、又は、それ以上に設定する。
Ｔdly＝Ｔprf＋Ｔread＝Ｔrst＋Ｔread ・・・（９）
【００９０】
これにより、リセット動作とプリチャージ動作が同一のタイミングで印加されることになるので、処理サイクル相互の時間間隔Ｔdlyを、実質的にリセット期間Ｔrstと読み出し期間Ｔreadのみに基づいて設定することができ、上述した従来技術に比較して、被写体画像の読出所要時間をさらに短縮することができるとともに、各行ごとのリセット動作の期間中、ダブルゲート型フォトセンサのドレイン電圧を所定の電圧に保持することができる。
【００９１】
＜第５の実施形態＞
次に、本発明に係るフォトセンサの駆動制御方法の第５の実施形態について、図面を参照して説明する。
図１６は、本発明に係るフォトセンサの駆動制御方法の第５の実施形態を示すタイミングチャートである。ここでも、図５及び図７に示したフォトセンサシステムの構成を適宜参照しながら説明する。また、上述した第１の実施形態と同等の制御方法については、その説明を簡略化する。
本実施形態は、全ドレインラインに印加されるプリチャージパルスφpgを、各行ごとのダブルゲート型フォトセンサ１０に対するリセット動作に先立つタイミングで唯一回のみ印加するように設定したことを特徴としている。
【００９２】
具体的には、図１６に示すように、まず、各行ごとのダブルゲート型フォトセンサ１０に対して、リセットパルスφＴ１、φＴ２、φＴ３、…φＴｎを印加するリセット動作に先立って、全ドレインライン１０３にプリチャージパルスφpgに基づく所定のプリチャージ電圧Ｖpgを印加することにより、プリチャージ動作を開始する。
次いで、プリチャージパルスφpgが立ち下がり、プリチャージ期間Ｔprgが終了した後、各行ごとのトップゲートライン１０１にリセットパルスφＴ１、φＴ２、φＴ３、…φＴｎを順次印加して、リセット動作を開始する。これにより、各行ごとのダブルゲート型フォトセンサ１０を初期化するリセット動作の開始時点において、各ダブルゲート型フォトセンサ１０に接続されたドレインライン１０３に、プリチャージパルスφpgに基づくプリチャージ電圧Ｖpgが印加されることになるので、リセット動作時のダブルゲート型フォトセンサ１０のドレイン電圧が略一定化される。
【００９３】
次いで、リセットパルスφＴ１、φＴ２、φＴ３、…φＴｎが立ち下がり、リセット期間Ｔrstが終了することにより、電荷蓄積期間Ｔａが順次スタートして、各行ごとにダブルゲート型フォトセンサ１０のトップゲート電極側から入射される光量に応じてチャネル領域に電荷（正孔）が発生し、蓄積される電荷蓄積動作が実行される。
次いで、リセットパルスφＴ１、φＴ２、φＴ３、…φＴｎが立ち下がり、リセット期間Ｔrstが終了することにより、電荷蓄積動作（電荷蓄積期間Ｔａ）が順次開始され、その後、該電荷蓄積期間Ｔａが終了した行のダブルゲート型フォトセンサ１０に対して、各行ごとにボトムゲートライン１０２に読み出しパルスφＢ１、φＢ２、φＢ３、…φＢｎを順次印加して、各ダブルゲート型フォトセンサ１０のドレイン電圧を読み出す読み出し動作（読み出し期間Ｔread）を実行する。
【００９４】
ここで、本実施形態に係る駆動制御方法においては、各行ごとのリセット動作に先立つ所定の期間においてのみ、プリチャージパルスφpgを全ドレインラインに印加することにより、行ごとのリセットパルスφＴ１、φＴ２、φＴ３、…φＴｎ、読み出しパルスφＢ１、φＢ２、φＢ３、…φＢｎ、及び、プリチャージパルスφpgの印加タイミングの間隔（Ｔdly）を、次の（１０）式に示すように、リセットパルスによるリセット期間Ｔrstと、読み出しパルスによる読み出し期間Ｔreadと、プリチャージパルスによるプリチャージ期間Ｔprgとの合計時間、又は、それ以上に設定する。
Ｔdly＝Ｔprg＋Ｔrst＋Ｔread ・・・（１０）
これにより、上述した各実施形態と同様に、被写体画像の読出所要時間を短縮することができるとともに、各行ごとのリセット動作開始時点におけるダブルゲート型フォトセンサのドレイン電圧を所定の電圧に保持することができる。
【００９５】
したがって、本実施形態に係る駆動制御方法によれば、１処理サイクルの動作ステップに基づく読取所要時間を、従来技術における駆動制御方法と同等に設定して短縮することができるとともに、各ダブルゲート型フォトセンサのリセット動作の開始時点において、ドレイン電圧が所定のプリチャージ電圧になるように制御されるので、被写体の画像パターンや、ダブルゲート型フォトセンサの素子特性の製造上のバラツキ、フォトセンサシステムの使用環境等に影響されることなく、最初のリセット動作時からドレイン電圧を一定に保持することができ、各ダブルゲート型フォトセンサ間でのリセット動作の安定性を向上して、良好な被写体画像を得ることができる。
【００９６】
次に、上述した各実施形態において、リセット動作の安定性をさらに向上させることができるフォトセンサの駆動制御方法について、以下に実施の形態を示して説明する。
上述した各実施形態においては、少なくとも、各行ごとのダブルゲート型フォトセンサのリセット動作開始時点におけるドレイン電圧をプリチャージ動作に基づく所定の電圧（ハイレベルのプリチャージ電圧Ｖpg）に均一化して保持することにより、被写体の画像パターンや、ダブルゲート型フォトセンサの素子特性の製造上のバラツキ、フォトセンサシステムの使用環境等に影響されることなく、各ダブルゲート型フォトセンサ間でのリセット動作の安定性を向上させることができることを説明した。
【００９７】
しかしながら、このようなフォトセンサの駆動制御方法によっても、依然としてリセット動作が十分に実行されないダブルゲート型フォトセンサが存在する場合があることが判明している。このような問題は、上述したように、リセット動作開始時点におけるドレイン電圧がハイレベルのプリチャージ電圧Ｖpg（例えば、５Ｖ）に保持されることにより、このプリチャージ電圧Ｖpgがリセット動作の期間中、継続してドレインラインに印加されることになるため、被写体の画像パターンや、ダブルゲート型フォトセンサの素子特性の製造上のバラツキ、フォトセンサシステムの使用環境等に基づいて、各ダブルゲート型フォトセンサに蓄積された電荷量によっては、ドレイン電圧（プリチャージ電圧Ｖpg）との電位差の関係で電荷の掃き出しが不十分又は不均一になること等に起因するものと考えられている。
そこで、以下に示す各実施形態においては、少なくともリセット動作の期間中、各ダブルゲート型フォトセンサのドレイン電圧をプリチャージ電圧Ｖpg（ハイレベルのプリチャージ電圧Ｖpg）よりも十分低い電圧（例えば、０Ｖ）に保持するように設定したことを特徴としている。
【００９８】
＜第６の実施形態＞
図１７は、本発明に係るフォトセンサの駆動制御方法の第６の実施形態を示すタイミングチャートである。ここでも、図５及び図７に示したフォトセンサシステムの構成を適宜参照しながら説明する。また、上述した各実施形態と同等の制御方法については、その説明を簡略化する。
本実施形態は、上述した第２の実施形態（図１２参照）において、読み出し動作に先立って全ドレインラインに印加されるプリチャージパルスφpgに基づく電圧を、リセット動作の開始時点及びリセット動作の期間中においては、プリチャージ電圧Ｖpgよりも低い所定の電圧（特定電圧ＶL）に設定し、リセット動作後であって読み出し動作前の期間においては、通常のプリチャージ電圧Ｖpgに設定したことを特徴としている。
【００９９】
具体的には、図１７に示すように、まず、各行ごとのダブルゲート型フォトセンサ１０に対して、リセットパルスφＴ１、φＴ２、φＴ３、…φＴｎを印加するリセット動作に先立って、プリチャージパルスφpgを印加することにより、後述するプリチャージ動作において印加されるプリチャージ電圧Ｖpg（例えば、５Ｖ）よりも低い特定電圧ＶLを全ドレインライン１０３に印加する動作期間（以下、便宜的に「特定電圧印加期間」という）Ｔvchをスタートし、各ダブルゲート型フォトセンサ１０のドレイン電極に、ローレベルの特定電圧ＶL（例えば、０Ｖ）が印加、保持された状態に設定する特定電圧印加動作を開始する。
【０１００】
次いで、上記プリチャージパルスφpgの印加を継続して、全ドレインライン１０３にローレベルの特定電圧ＶLが印加された状態を保持しつつ、各行ごとのトップゲートライン１０１にリセットパルスφＴ１、φＴ２、φＴ３、…φＴｎを順次印加して、リセット期間Ｔrstをスタートし、各行ごとのダブルゲート型フォトセンサ１０を初期化するリセット動作（リセット期間Ｔrst）を開始する。これにより、各行ごとのダブルゲート型フォトセンサ１０を初期化するリセット期間Ｔrst中、各ダブルゲート型フォトセンサ１０に接続されたドレインラインに、プリチャージ電圧Ｖpgよりも低い電圧が印加されることになるので、ダブルゲート型フォトセンサに蓄積された電荷が低電圧に印加されたドレインラインを介して十分に掃き出されて、被写体画像の画像パターン等に関わらず、リセット動作時のダブルゲート型フォトセンサのドレイン電圧が一定化（均一化）される。
【０１０１】
次いで、リセットパルスφＴ１、φＴ２、φＴ３、…φＴｎが立ち下がり、リセット期間Ｔrstが終了するタイミングに同期して、プリチャージパルスφpgにより全ドレインライン１０３に印加されていたプリチャージ電圧Ｖpgをローレベルからハイレベルに切り替えることにより、全ドレインライン１０３に通常のプリチャージ電圧Ｖpg（例えば、５Ｖ）を印加するプリチャージ動作（プリチャージ期間Ｔprx）を開始する。
【０１０２】
また、このとき、リセット期間Ｔrstが終了することにより、電荷蓄積動作（電荷蓄積期間Ｔａ）が順次開始され、その後、電荷蓄積期間Ｔａが経過して該電荷蓄積動作が終了する時点において、特定の他の行（１行目に着目した場合、ｋ行目）のリセット動作に並行して、全ドレインライン１０３に印加されていたプリチャージパルスφpgを、読み出しパルスφＢ１、φＢ２、φＢ３、…φＢｎ（この場合、１行目の読み出しパルスφＢ１）の印加直前のタイミング又は印加と同期するタイミングで立ち下げることにより、プリチャージ動作を終了する。これにより、読み出し動作の開始時点において、全ドレインライン１０３にはプリチャージパルスφpgに基づくハイレベルのプリチャージ電圧Ｖpgが保持された状態に設定される。なお、図１７においては、特定電圧印加動作による特定電圧印加期間Ｔvch及びプリチャージ動作によるプリチャージ期間Ｔprxを規定するプリチャージパルスφpgの印加期間を、便宜的に「プリチャージパルス印加期間Ｔpri」と表記する。
【０１０３】
次いで、電荷蓄積動作及びプリチャージ動作が終了し、電荷蓄積期間Ｔａ及びプリチャージ期間Ｔprxが経過した行のダブルゲート型フォトセンサ１０に対して、各行ごとにボトムゲートライン１０２に読み出しパルスφＢ１、φＢ２、φＢ３、…φＢｎを順次印加して、各ダブルゲート型フォトセンサ１０のドレイン電圧を読み出す読み出し動作（読み出し期間Ｔread）を実行する。なお、本実施形態においては、読み出し期間Ｔread中、プリチャージ電圧Ｖpgをハイレベルに保持し、読み出し期間Ｔreadが終了するタイミングに同期して、プリチャージ電圧Ｖpgをローレベル（特定電圧ＶL）に切り替える。
【０１０４】
ここで、本実施形態に係る駆動制御方法においては、リセット期間Ｔrstを含む所定の時間（プリチャージパルス印加期間Ｔpri；特定電圧印加期間Ｔvch及びプリチャージ期間Ｔprxの合計時間）、継続してプリチャージパルスφpgを全ドレインラインに印加することにより、行ごとのリセットパルスφＴ１、φＴ２、φＴ３、…φＴｎ、読み出しパルスφＢ１、φＢ２、φＢ３、…φＢｎ、及び、プリチャージパルスφpgの印加タイミングの間隔（Ｔdly）を、次の（１１）式に示すように、読み出しパルスによる読み出し期間Ｔreadとプリチャージパルス印加期間Ｔpriの合計時間、又は、それ以上に設定する。
Ｔdly＝Ｔpri＋Ｔread＝Ｔvch＋Ｔprx＋Ｔread ・・・（１１）
【０１０５】
これにより、各行ごとの処理サイクルを構成するリセット動作及び読み出し動作が時間的に重なって実行されることがなく、かつ、各行ごとの処理サイクルの一部（電荷蓄積期間）を時間的にオーバーラップさせて、被写体画像の読出所要時間を短縮することができるとともに、少なくとも、各行ごとのリセット動作の期間（リセット期間Ｔrstを含む特定電圧印加期間Ｔvch）中、ダブルゲート型フォトセンサのドレイン電圧を、ハイレベルのプリチャージ電圧Ｖpgよりも低い電圧に保持することができる。
【０１０６】
したがって、本実施形態に係る駆動制御方法によれば、リセット期間中、ドレイン電圧がハイレベルのプリチャージ電圧に保持されている上述した第２の実施形態に比較して、ダブルゲート型フォトセンサに蓄積された電荷を低い電圧に印加されたドレインラインを介して十分に掃き出すことができるので、被写体画像の画像パターンや、ダブルゲート型フォトセンサの素子特性の製造上のバラツキ等に関わらず、リセット動作の安定性を向上して、良好な被写体画像を得ることができる。すなわち、このことは、リセット動作期間中、ドレイン電圧の安定性を確保することができ、フォトセンサシステムとして適用可能なダブルゲート型フォトセンサの素子特性の製造上のバラツキの許容範囲や使用環境の条件範囲をさらに拡大することができることを意味する。
【０１０７】
ここで、本実施形態（第６の実施形態）と上述した第２の実施形態（図１２参照）におけるフォトセンサシステムの駆動制御方法の差異、及び、本実施形態に係るフォトセンサシステムの駆動制御方法におけるさらなる効果について、図面を参照して具体的に説明する。ここでは、図１７に示した本実施形態に係る駆動制御方法と図１２に示した第２の実施形態に係る駆動制御方法について、その差異を具体的に説明する。
【０１０８】
図１８は、第２の実施形態に係るフォトセンサシステムの駆動制御方法の要部を示すタイミングチャートであり、図１９は、第２の実施形態に係るフォトセンサの駆動制御方法を適用した場合の被写体の読取画像の例を示す図である。また、図２０は、本実施形態に係るフォトセンサの駆動制御方法の要部を示すタイミングチャートであり、図２１は、本実施形態に係るフォトセンサの駆動制御方法を適用した場合の被写体の読取画像の例を示す図である。
【０１０９】
第２の実施形態に係るフォトセンサシステムの駆動制御方法においては、図１２及び図１８に示すように、各行ごとのダブルゲート型フォトセンサ１０に対するリセット動作に先立って、各ダブルゲート型フォトセンサ１０に接続されたドレインライン１０３に、プリチャージパルスφpgに基づくプリチャージ電圧Ｖpgを印加することにより、リセット動作開始時点のフォトセンサのドレイン電圧ＶＤ１、ＶＤ２、・・・ＶＤｍが一定電圧（Ｖpg）に規格化される。ここで、各行ごとの読み出し動作前であって、リセット期間Ｔrstに相当する時間を含むプリチャージ期間Ｔprc中、全ドレインライン１０３に印加されるプリチャージ電圧Ｖpgは、通常のプリチャージ動作に適用される電圧（例えば、５Ｖ）がそのまま印加されることになるため、リセット動作の際にダブルゲート型フォトセンサ１０のドレインライン１０３には、この電圧（５Ｖ）が印加された状態が保持される。
【０１１０】
しかしながら、このような駆動制御方法においては、上述したように、被写体の画像パターンや、ダブルゲート型フォトセンサの素子特性の製造上のバラツキ、フォトセンサシステムの使用環境等によっては、リセット動作が不十分かつ不均一となり、リセット動作された後の各ダブルゲート型フォトセンサ１０の状態がばらついて読取感度が安定化しない場合があり、読取画像の画質が劣化する場合があることが、本願発明者による各種検討の結果、確認されている。
【０１１１】
具体的には、例えば、図１９（ａ）、（ｂ）に示すように、所定の被写体を読み取った場合に、明度の段差やコントラストの低下等の画質の劣化が生じて、均一な明度の被写体画像を得ることができない場合があることが判明した。図１９（ａ）、（ｂ）において、図中の上半分の明度のムラが生じた箇所は、リセット動作時にダブルゲート型フォトセンサに蓄積された電荷が十分かつ均一に掃き出されていないと推定され、残留した電荷による影響を受けたと考えられる画素領域である。なお、ここでは、単色の均一画像（いわゆる、べた画像）を被写体とした場合の読取画像を図１９（ａ）に示し、指紋の凹凸パターンを被写体とした場合の読取画像を図１９（ｂ）に示した。
【０１１２】
これに対して、本実施形態（第６の実施形態）に係るフォトセンサの駆動制御方法においては、図１７及び図２０に示すように、各行ごとのダブルゲート型フォトセンサ１０に対するリセット動作に先立って、各ダブルゲート型フォトセンサ１０に接続されたドレインライン１０３に、プリチャージ電圧Ｖpgより低い特定電圧ＶL（例えば、２Ｖや０Ｖ等）を印加することにより、リセット動作開始時点のフォトセンサのドレイン電圧ＶＤ１、ＶＤ２、・・・ＶＤｍがハイレベルのプリチャージ電圧Ｖpg（例えば、５Ｖ）よりも低い一定電圧に規格化される。また、リセット動作終了後であって読み出し動作の開始前に、プリチャージ電圧Ｖpgを通常のハイレベルに切り替えて印加することにより、プリチャージ動作開始時点のフォトセンサのドレイン電圧ＶＤ１、ＶＤ２、・・・ＶＤｍがハイレベルのプリチャージ電圧Ｖpg（例えば、５Ｖ）に規格化される。
【０１１３】
したがって、本実施形態に係る駆動制御方法によれば、少なくともリセット動作の期間中、各ダブルゲート型フォトセンサ１０のドレイン電圧ＶＤ１、ＶＤ２、・・・ＶＤｍを、第２の実施形態に示した通常のプリチャージ電圧Ｖpgよりも低い電圧に保持するように制御されるので、被写体の画像パターンや、ダブルゲート型フォトセンサの素子特性の製造上のバラツキ、フォトセンサシステムの使用環境等に影響されることなく、リセット動作後の各ダブルゲート型フォトセンサ間の安定性をさらに向上させることができ、読取画像の画質を改善できることが確認された。
【０１１４】
具体的には、所定の被写体を読み取った場合、第２の実施形態に示したようにリセット期間Ｔrstのドレイン電圧ＶＤ１、ＶＤ２、・・・ＶＤｍを通常のプリチャージ電圧Ｖpg（５Ｖ）に設定した場合（図１９（ａ）、（ｂ）参照）に比較して、例えば、図２１（ａ）、（ｂ）に示すように、ドレイン電圧ＶＤ１、ＶＤ２、・・・ＶＤｍを通常のプリチャージ電圧Ｖpgよりも低い特定電圧（２Ｖ）に設定した場合、さらには、図２１（ｃ）、（ｄ）に示すように、ドレイン電圧ＶＤ１、ＶＤ２、・・・ＶＤｍを通常のプリチャージ電圧Ｖpgよりも十分低い特定電圧（０Ｖ）に設定した場合の方が、明度の段差やコントラストの低下等の画質の劣化が抑制されて、より均一な明度の良好な被写体画像が得られることが判明した。図２１（ａ）、（ｂ）においては、図中の上半分に僅かに明度のムラがある画素領域が生じているが、図１９（ａ）、（ｂ）に示した場合に比較して、画質は大幅に改善している。なお、ここでは、図１９（ａ）、（ｂ）に示した場合と同様に、単色の均一画像（べた画像）を被写体とした場合の読取画像を図２１（ａ）、（ｃ）に示し、指紋の凹凸パターンを被写体とした場合の読取画像を図２１（ｂ）、（ｄ）に示した。
【０１１５】
なお、本実施形態に係るフォトセンサの駆動制御方法と同等の作用効果を得ることができる他の例として、以下に示すような駆動制御方法を適用することもできる。
図２２は、本発明に係るフォトセンサの駆動制御方法の第６の実施形態の他の例を示すタイミングチャートである。ここでも、図５及び図７に示したフォトセンサシステムの構成を適宜参照しながら説明する。また、上述した第６の実施形態と同等の制御方法については、その説明を簡略化又は省略する。
【０１１６】
図２２に示すように、本実施形態に係るフォトセンサの駆動制御方法においては、図１７に示した駆動制御方法と同様に、各行ごとのダブルゲート型フォトセンサ１０に対して、リセットパルスφＴ１、φＴ２、φＴ３、…φＴｎを印加するリセット動作に先立って、プリチャージパルスφpgを印加することにより、後述するプリチャージ動作において印加されるプリチャージ電圧Ｖpg（例えば、５Ｖ）より低い特定電圧ＶL（例えば、０Ｖ）を全ドレインライン１０３に印加する特定電圧印加動作（特定電圧印加期間Ｔvch）を開始する。
【０１１７】
次いで、上記特定電圧印加期間Ｔvchに並行して、各行ごとのトップゲートライン１０１にリセットパルスφＴ１、φＴ２、φＴ３、…φＴｎを印加して、ダブルゲート型フォトセンサ１０を初期化するリセット動作（リセット期間Ｔrst）を開始する。これにより、各行ごとのリセット期間Ｔrst中、各ダブルゲート型フォトセンサ１０に接続されたドレインラインに、プリチャージ電圧Ｖpgよりも低い上記特定電圧ＶLが印加されることになるので、ダブルゲート型フォトセンサが十分に初期化されて、被写体画像の画像パターン等に関わらず、リセット動作後のダブルゲート型フォトセンサの状態が均一化される。
【０１１８】
次いで、リセットパルスφＴ１、φＴ２、φＴ３、…φＴｎが立ち下がり、リセット期間Ｔrstが終了するタイミングに同期して、プリチャージパルスφpgにより全ドレインライン１０３に印加されていた電圧を特定電圧ＶLから通常のハイレベルのプリチャージ電圧Ｖpg（例えば、５Ｖ）に切り替えることにより、全ドレインライン１０３に通常のプリチャージ電圧Ｖpgを印加するプリチャージ動作（プリチャージ期間Ｔprx）を開始する。
【０１１９】
また、このとき、リセット期間Ｔrstが終了することにより、電荷蓄積動作（電荷蓄積期間Ｔａ）が順次開始され、その後、電荷蓄積期間Ｔａが経過して該電荷蓄積動作が終了する時点において、特定の他の行（１行目に着目した場合、ｋ行目）のリセット動作に並行して、全ドレインライン１０３に印加されていたプリチャージパルスφpgを、読み出しパルスφＢ１、φＢ２、φＢ３、…φＢｎ（この場合、１行目の読み出しパルスφＢ１）の印加直前のタイミング又は印加と同期するタイミングで立ち下げることにより、プリチャージ動作を終了する。ここで、本実施形態においては、プリチャージパルスφpgを立ち下げるタイミングに同期して、プリチャージパルスφpgにより全ドレインライン１０３に印加されていた電圧を通常のハイレベルのプリチャージ電圧Ｖpgから特定電圧ＶLに切り替える。これにより、読み出し動作の開始時点において、全ドレインライン１０３にはプリチャージパルスφpgに基づくハイレベルのプリチャージ電圧Ｖpgが保持された状態に設定される。
【０１２０】
次いで、電荷蓄積動作及びプリチャージ動作が終了（電荷蓄積期間Ｔａ及びプリチャージ期間Ｔprxが経過）した行のダブルゲート型フォトセンサ１０に対して、各行ごとにボトムゲートライン１０２に読み出しパルスφＢ１、φＢ２、φＢ３、…φＢｎを順次印加して、各ダブルゲート型フォトセンサ１０のドレイン電圧を読み出す読み出し動作（読み出し期間Ｔread）を実行する。
したがって、上述した第６の実施形態と同様に、被写体画像の読出所要時間を短縮することができるとともに、少なくとも、各行ごとのリセット動作の期間（リセット期間Ｔrstを含む特定電圧印加期間Ｔvch）中、ダブルゲート型フォトセンサのドレイン電圧を、ハイレベルのプリチャージ電圧Ｖpgよりも低い特定電圧ＶLに保持して、ダブルゲート型フォトセンサを十分に初期化することができるので、ダブルゲート型フォトセンサのリセット動作の安定性を向上して、良好な被写体画像を得ることができる。
【０１２１】
＜第７の実施形態＞
次に、本発明に係るフォトセンサの駆動制御方法の第７の実施形態について、図面を参照して説明する。
図２３は、本発明に係るフォトセンサの駆動制御方法の第７の実施形態の他の例を示すタイミングチャートである。ここでも、図５及び図７に示したフォトセンサシステムの構成を適宜参照しながら説明する。また、上述した各実施形態と同等の制御方法については、その説明を簡略化又は省略する。
【０１２２】
本実施形態は、上述した第１の実施形態（図８参照）において、リセット動作に先立って全ドレインラインに印加されるリセット前プリチャージパルスφpg（リセット前プリチャージ期間Ｔpra）に基づく電圧を、リセット動作の開始時点及びリセット動作の期間中においては、プリチャージ電圧Ｖpgよりも低い特定電圧ＶLに設定し、読み出し前プリチャージパルスφpg（読み出し前プリチャージ期間Ｔprb）に基づく電圧を、通常のプリチャージ電圧Ｖpgに設定したことを特徴としている。
【０１２３】
図２３に示すように、本実施形態に係るフォトセンサの駆動制御方法においては、各行ごとのダブルゲート型フォトセンサ１０に対して、リセットパルスφＴ１、φＴ２、φＴ３、…φＴｎを印加するリセット動作に先立って、プリチャージパルスφpgを印加することにより、後述するプリチャージ動作において印加されるプリチャージ電圧Ｖpg（例えば、５Ｖ）よりも低い特定電圧ＶL（例えば、０Ｖ）を全ドレインライン１０３に印加する特定電圧印加動作（特定電圧印加期間Ｔvch）を開始する。
【０１２４】
次いで、上記特定電圧印加期間Ｔvchの終了に同期して、各行ごとのトップゲートライン１０１にリセットパルスφＴ１、φＴ２、φＴ３、…φＴｎを印加して、ダブルゲート型フォトセンサ１０を初期化するリセット動作（リセット期間Ｔrst）を開始する。これにより、各行ごとのリセット期間Ｔrst中、各ダブルゲート型フォトセンサ１０に接続されたドレインライン１０３に、特定電圧印加動作により印加され、保持された上記特定電圧ＶLが印加されることになるので、ダブルゲート型フォトセンサが十分に初期化されて、リセット動作後のダブルゲート型フォトセンサの状態が均一化される。
【０１２５】
次いで、リセットパルスφＴ１、φＴ２、φＴ３、…φＴｎが立ち下がり、リセット期間Ｔrstが終了するタイミングに同期して、プリチャージパルスφpgを印加するとともに、プリチャージ電圧Ｖpgを上記特定電圧ＶLから通常のハイレベルのプリチャージ電圧Ｖpg（例えば、５Ｖ）に切り替えることにより、全ドレインライン１０３に通常のプリチャージ電圧Ｖpgを印加するプリチャージ動作（プリチャージ期間Ｔpry）を開始する。
【０１２６】
また、このとき、リセット期間Ｔrstが終了することにより、電荷蓄積動作（電荷蓄積期間Ｔａ）が順次開始され、その後、電荷蓄積期間Ｔａが経過して該電荷蓄積動作が終了する時点において、特定の他の行（１行目に着目した場合、ｋ行目）のリセット動作に並行して、全ドレインライン１０３に印加されていたプリチャージパルスφpgを、読み出しパルスφＢ１、φＢ２、φＢ３、…φＢｎ（この場合、１行目の読み出しパルスφＢ１）の印加直前のタイミング又は印加と同期するタイミングで立ち下げることにより、プリチャージ動作を終了する。ここで、本実施形態においては、プリチャージパルスφpgを立ち下げるタイミングに同期して、プリチャージパルスφpgにより全ドレインライン１０３に印加されていた電圧を通常のハイレベルのプリチャージ電圧Ｖpgから特定電圧ＶLに切り替える。これにより、読み出し動作の開始時点において、全ドレインライン１０３にはプリチャージパルスφpgに基づくハイレベルのプリチャージ電圧Ｖpgが保持された状態に設定される。
【０１２７】
次いで、電荷蓄積動作及びプリチャージ動作が終了（電荷蓄積期間Ｔａ及びプリチャージ期間Ｔpryが経過）した行のダブルゲート型フォトセンサ１０に対して、各行ごとにボトムゲートライン１０２に読み出しパルスφＢ１、φＢ２、φＢ３、…φＢｎを順次印加して、各ダブルゲート型フォトセンサ１０のドレイン電圧を読み出す読み出し動作（読み出し期間Ｔread）を実行する。
ここで、本実施形態に係る駆動制御方法においては、行ごとのリセットパルスφＴ１、φＴ２、φＴ３、…φＴｎ、読み出しパルスφＢ１、φＢ２、φＢ３、…φＢｎ、及び、プリチャージパルスφpgの各々の印加タイミングの間隔（Ｔdly）を、次の（１２）式に示すように、特定電圧印加期間Ｔvchと、プリチャージパルスによるプリチャージ期間Ｔpryと、読み出しパルスによる読み出し期間Ｔreadとの合計時間、又は、それ以上に設定する。
Ｔdly＝Ｔvch＋Ｔpry＋Ｔread ・・・（１２）
【０１２８】
したがって、上述した第６の実施形態と同様に、少なくとも、各行ごとのリセット動作の期間（リセット期間Ｔrstを含む特定電圧印加期間Ｔvch）中、ダブルゲート型フォトセンサのドレイン電圧を、通常のハイレベルのプリチャージ電圧Ｖpgよりも低い特定電圧ＶLに保持して、ダブルゲート型フォトセンサを十分に初期化することができるので、ダブルゲート型フォトセンサのリセット動作の安定性を向上して、良好な被写体画像を得ることができる。
【０１２９】
＜第８の実施形態＞
次に、本発明に係るフォトセンサの駆動制御方法の第８の実施形態について、図面を参照して説明する。
図２４は、本発明に係るフォトセンサの駆動制御方法の第８の実施形態の他の例を示すタイミングチャートである。ここでも、図５及び図７に示したフォトセンサシステムの構成を適宜参照しながら説明する。また、上述した各実施形態と同等の制御方法については、その説明を簡略化又は省略する。
【０１３０】
本実施形態は、上述した第３の実施形態（図１３参照）において、リセット動作の開始時点において全ドレインラインに印加されるプリチャージパルスφpgに基づく電圧を、リセット動作の開始時点及びリセット動作の期間中においては、プリチャージ電圧Ｖpgよりも低い特定電圧ＶLに設定し、リセット動作後であって読み出し動作前の期間においては、通常のプリチャージ電圧Ｖpgに設定したことを特徴としている。
【０１３１】
図２４に示すように、本実施形態に係るフォトセンサの駆動制御方法においては、各行ごとのダブルゲート型フォトセンサ１０に対して、リセットパルスφＴ１、φＴ２、φＴ３、…φＴｎを印加して、各行ごとのダブルゲート型フォトセンサ１０を初期化するリセット動作（リセット期間Ｔrst）の開始タイミングに同期して、プリチャージパルスφpgを印加することにより、後述するプリチャージ動作において印加されるプリチャージ電圧Ｖpg（例えば、５Ｖ）よりも低い特定電圧ＶL（例えば、０Ｖ）を全ドレインライン１０３に印加する特定電圧印加動作（特定電圧印加期間Ｔvch）を開始する。これにより、各行ごとのリセット期間Ｔrst中、各ダブルゲート型フォトセンサ１０に接続されたドレインライン１０３に、特定電圧印加動作により印加され、保持された上記特定電圧ＶLが印加されることになるので、ダブルゲート型フォトセンサが十分に初期化されて、リセット動作後のダブルゲート型フォトセンサの状態が均一化される。
【０１３２】
次いで、リセットパルスφＴ１、φＴ２、φＴ３、…φＴｎが立ち下がり、リセット期間Ｔrstが終了するタイミングに同期して、上記特定電圧印加期間Ｔvchを終了し、プリチャージ電圧Ｖpgを上記特定電圧ＶLから通常のハイレベルのプリチャージ電圧Ｖpg（例えば、５Ｖ）に切り替えることにより、全ドレインライン１０３に通常のプリチャージ電圧Ｖpgを印加するプリチャージ動作（プリチャージ期間Ｔprz）を開始する。
【０１３３】
また、このとき、リセット期間Ｔrstが終了することにより、電荷蓄積動作（電荷蓄積期間Ｔａ）が順次開始され、その後、電荷蓄積期間Ｔａが経過して該電荷蓄積動作が終了する時点において、特定の他の行（１行目に着目した場合、ｋ行目）のリセット動作に並行して、全ドレインライン１０３に印加されていたプリチャージパルスφpgを、読み出しパルスφＢ１、φＢ２、φＢ３、…φＢｎ（この場合、１行目の読み出しパルスφＢ１）の印加直前のタイミング又は印加と同期するタイミングで立ち下げることにより、プリチャージ動作を終了する。これにより、読み出し動作の開始時点において、全ドレインライン１０３にはプリチャージパルスφpgに基づくハイレベルのプリチャージ電圧Ｖpgが保持された状態に設定される。なお、図２４においては、特定電圧印加動作による特定電圧印加期間Ｔvch及びプリチャージ動作によるプリチャージ期間Ｔprzを規定するプリチャージパルスφpgの印加期間を、便宜的に「プリチャージパルス印加期間Ｔprj」と表記する。
【０１３４】
次いで、電荷蓄積動作及びプリチャージ動作が終了（電荷蓄積期間Ｔａ及びプリチャージ期間Ｔprzが経過）した行のダブルゲート型フォトセンサ１０に対して、各行ごとにボトムゲートライン１０２に読み出しパルスφＢ１、φＢ２、φＢ３、…φＢｎを順次印加して、各ダブルゲート型フォトセンサ１０のドレイン電圧を読み出す読み出し動作（読み出し期間Ｔread）を実行する。なお、本実施形態においては、読み出し期間Ｔread中、プリチャージ電圧Ｖpgをハイレベルに保持し、読み出し期間Ｔreadが終了するタイミングに同期して、プリチャージ電圧Ｖpgをローレベル（特定電圧ＶL）に切り替える。
【０１３５】
ここで、本実施形態に係る駆動制御方法においては、行ごとのリセットパルスφＴ１、φＴ２、φＴ３、…φＴｎ、読み出しパルスφＢ１、φＢ２、φＢ３、…φＢｎ、及び、プリチャージパルスφpgの各々の印加タイミングの間隔（Ｔdly）を、次の（１３）式に示すように、読み出しパルスによる読み出し期間Ｔreadとプリチャージパルスによるプリチャージパルス印加期間Ｔprjとの合計時間、もしくは、特定電圧印加期間Ｔvchとプリチャージパルスによるプリチャージ期間Ｔpryと読み出しパルスによる読み出し期間Ｔreadとの合計時間、又は、それ以上に設定する。

【０１３６】
したがって、上述した第６又は第７の実施形態と同様に、少なくとも、各行ごとのリセット動作の期間（リセット期間Ｔrstを含む特定電圧印加期間Ｔvch）中、ダブルゲート型フォトセンサのドレイン電圧を、通常のハイレベルのプリチャージ電圧Ｖpgよりも低い特定電圧ＶLに保持して、ダブルゲート型フォトセンサを十分に初期化することができるので、ダブルゲート型フォトセンサのリセット動作の安定性を向上して、良好な被写体画像を得ることができる。
【０１３７】
なお、上述した各実施形態においては、フォトセンサアレイとして複数のフォトセンサがマトリクス状に配列された構成を用いるものとしたが、本発明はこれに限るものではなく、例えば、フォトセンサアレイとしてフォトセンサがライン状に配列された構成を用いるようにしてもよい。
また、上述した各実施形態においては、本発明に係るフォトセンサシステム及びフォトセンサの駆動制御方法を指紋読取装置に適用した場合についてのみ示したが、本発明はこれに限定されるものではなく、明暗パターンからなる２次元画像を有する被写体であれば、印刷物等であってもよいことはいうまでもない。
【０１３８】
【発明の効果】
以上説明したように、本発明に係るフォトセンサシステム及びフォトセンサシステムにおけるフォトセンサの駆動制御方法によれば、ダブルゲート型フォトセンサ等のフォトセンサを複数配列して構成されるフォトセンサアレイを備えたフォトセンサシステムにおいて、フォトセンサに対するリセット動作→電荷蓄積動作→第１のプリチャージ動作→読み出し動作からなる一連の動作ステップを実行する際に、リセット動作の開始直前、又は、該リセット動作の開始と同時のいずれかのタイミングで第２のプリチャージ電圧を印加する第２のプリチャージ動作を行って、リセット動作の開始時点において、各フォトセンサのドレイン電極が第２のプリチャージ電圧に応じた一定の電圧となるように構成又は制御することにより、各フォトセンサが均一な電圧が印加された状態で初期化されるので、リセット動作後の各フォトセンサ間の状態を均一化して安定させることができ、均一な明度を有する良好な被写体画像を得ることができる。特に、リセット動作の期間中、フォトセンサにプリチャージ電圧よりも低い電圧を印加することにより、リセット動作が十分かつ均一に実行されるので、フォトセンサをより良好に初期化することができる。
【０１３９】
また、各フォトセンサに上記第２のプリチャージ電圧を印加する動作は、少なくとも、リセット動作の開始時点において、各フォトセンサのドレイン電極に上記第２のプリチャージ電圧が印加され、かつ、読み出し動作の開始前において、各フォトセンサに第１のプリチャージ電圧が印加されているものであればよく、また、リセット動作の開始時点において、各フォトセンサに印加される第２のプリチャージ電圧は、上記第１のプリチャージ電圧と同じ電圧値であってもよいし、第１のプリチャージ電圧よりも低い電圧値（特定電圧）に設定されていてもよいので、上記第２のプリチャージ電圧及びその印加タイミングを比較的高い自由度で任意に設定することができるので、複数のフォトセンサがマトリクス状に配列されたフォトセンサアレイを用いる場合においても、プリチャージパルス及びリセットパルス、読み出しパルスの印加タイミングを、所定の関係を有するように適宜設定することにより、第２のプリチャージ動作→リセット動作→電荷蓄積動作→第１のプリチャージ動作→読み出し動作からなる一連の動作ステップを、マトリクスの各行ごとに時間的にオーバーラップさせて、画面全体を読み取る際の読取所要時間を大幅に短縮することができる。
【図面の簡単な説明】
【図１】本発明に係るフォトセンサシステムに適用されるダブルゲート型フォトセンサの概略構成を示す断面構造図である。
【図２】ダブルゲート型フォトセンサの基本的な駆動制御方法の一例を示すタイミングチャートである。
【図３】ダブルゲート型フォトセンサの動作概念図である。
【図４】ダブルゲート型フォトセンサの出力電圧の光応答特性を示す図である。
【図５】ダブルゲート型フォトセンサを２次元配列して構成されるフォトセンサアレイを備えたフォトセンサシステムの概略構成図である。
【図６】フォトセンサシステムの駆動制御方法の一例を示すタイミングチャートである。
【図７】本発明に係るフォトセンサシステムを適用した２次元画像読取装置の全体構成を示すブロック図である。
【図８】本発明に係るフォトセンサの駆動制御方法の第１の実施形態を示すタイミングチャートである。
【図９】従来技術におけるフォトセンサシステムの駆動制御方法の要部を示すタイミングチャートである。
【図１０】第１の実施形態に係るフォトセンサの駆動制御方法の要部を示すタイミングチャートである。
【図１１】第１の実施形態と従来技術におけるフォトセンサの駆動制御方法を適用した場合の同一の被写体の読取画像の例を示す図である。
【図１２】本発明に係るフォトセンサの駆動制御方法の第２の実施形態を示すタイミングチャートである。
【図１３】本発明に係るフォトセンサの駆動制御方法の第３の実施形態を示すタイミングチャートである。
【図１４】本発明に係るフォトセンサの駆動制御方法の第３の実施形態の他の例を示すタイミングチャートである。
【図１５】本発明に係るフォトセンサの駆動制御方法の第４の実施形態を示すタイミングチャートである。
【図１６】本発明に係るフォトセンサの駆動制御方法の第５の実施形態を示すタイミングチャートである。
【図１７】本発明に係るフォトセンサの駆動制御方法の第６の実施形態を示すタイミングチャートである。
【図１８】第２の実施形態に係るフォトセンサシステムの駆動制御方法の要部を示すタイミングチャートである。
【図１９】第２の実施形態に係るフォトセンサの駆動制御方法を適用した場合の被写体の読取画像の例を示す図である。
【図２０】第６の実施形態に係るフォトセンサの駆動制御方法の要部を示すタイミングチャートである。
【図２１】第６の実施形態に係るフォトセンサの駆動制御方法を適用した場合の被写体の読取画像の例を示す図である。
【図２２】本発明に係るフォトセンサの駆動制御方法の第６の実施形態の他の例を示すタイミングチャートである。
【図２３】本発明に係るフォトセンサの駆動制御方法の第７の実施形態の他の例を示すタイミングチャートである。
【図２４】本発明に係るフォトセンサの駆動制御方法の第８の実施形態の他の例を示すタイミングチャートである。
【符号の説明】
１０ ダブルゲート型フォトセンサ
１００ フォトセンサアレイ
１１０ トップゲートドライバ
１２０ ボトムゲートドライバ
１３０ ドレインドライバ
１４０ Ａ／Ｄコンバータ
１５０ コントローラ

Claims (14)

1. 複数のフォトセンサよりなるフォトセンサアレイを備えたフォトセンサシステムにおいて、
   前記フォトセンサは、半導体層からなるチャネル領域を挟んで形成されたソース電極及びドレイン電極と、少なくとも前記チャネル領域の上方及び下方に各々絶縁膜を介して形成された第１のゲート電極及び第２のゲート電極と、を有し、
   前記フォトセンサアレイの前記複数のフォトセンサの前記第１のゲート電極にリセットパルスを印加して、当該複数のフォトセンサを初期化するリセット手段と、
   前記初期化終了後、前記フォトセンサアレイに第１のプリチャージパルスを印加して、該第１のプリチャージパルスに基づいて、前記複数のフォトセンサの前記ドレイン電極に第１のプリチャージ電圧を印加する第１のプリチャージ手段と、
   前記初期化終了後、照射された光により発生する電荷を蓄積する電荷蓄積期間が経過し、かつ、前記第１のプリチャージ電圧を印加するプリチャージ動作が終了した前記複数のフォトセンサの前記第２のゲート電極に対して、読み出しパルスを印加する読み出し手段と、
   前記読み出しパルスを印加する読み出し期間に、前記第１のプリチャージ電圧に対して、前記電荷蓄積期間に蓄積された電荷に応じて変化した前記ドレイン電極の電圧を読み出して出力電圧として出力する出力手段と、
   前記フォトセンサアレイに第２のプリチャージパルスを印加して、該第２のプリチャージパルスに基づいて前記複数のフォトセンサの前記ドレイン電極に前記第２のプリチャージ電圧を印加する第２のプリチャージ手段と、
   前記第２のプリチャージパルスを印加するタイミングを、前記リセットパルスが印加されるリセット動作の開始直前、又は、該リセット動作の開始と同時のいずれかのタイミングに設定するタイミング制御手段と、
   を備えていることを特徴とするフォトセンサシステム。
2. 前記タイミング制御手段は、前記第２のプリチャージパルスを印加するタイミングを、少なくとも、前記リセット動作の開始時点を含む所定の期間中、前記第２のプリチャージパルスを継続して印加するタイミングに設定することを特徴とする請求項１記載のフォトセンサシステム。
3. 前記タイミング制御手段は、前記第２のプリチャージパルスを印加するタイミングを、少なくとも、前記リセット動作の期間中、前記第２のプリチャージパルスを継続して印加するタイミングに設定することを特徴とする請求項２記載のフォトセンサシステム。
4. 前記タイミング制御手段は、前記第２のプリチャージパルスを印加するタイミングを、少なくとも、前記読み出し動作の開始時点を含む所定の期間、前記第２のプリチャージパルスを印加するタイミングに設定することを特徴とする請求項２又は３記載のフォトセンサシステム。
5. 前記第２のプリチャージ電圧は、前記第１のプリチャージ電圧と同じ電圧値に設定されていることを特徴とする請求項１乃至４のいずれかに記載のフォトセンサシステム。
6. 前記第２のプリチャージ電圧は、前記第１のプリチャージ電圧よりも低い電圧値に設定されていることを特徴とする請求項１乃至４のいずれかに記載のフォトセンサシステム。
7. 前記フォトセンサは、前記第１のゲート電極又は前記第２のゲート電極のいずれか一方を光照射側として、該光照射側から照射された光の量に対応する電荷が前記チャネル領域に発生、蓄積されることを特徴とする請求項１乃至６のいずれかに記載のフォトセンサシステム。
8. 半導体層からなるチャネル領域を挟んで形成されたソース電極及びドレイン電極と、少なくとも前記チャネル領域の上方及び下方に各々絶縁膜を介して形成された第１のゲート電極及び第２のゲート電極と、を有する複数のフォトセンサを備えるフォト センサアレイを有し、前記フォトセンサアレイの前記複数のフォトセンサの前記第１のゲート電極にリセットパルスを印加して、前記複数のフォトセンサを初期化する第１のステップと、前記初期化終了後、前記フォトセンサアレイに第１のプリチャージパルスを印加し、該第１のプリチャージパルスに基づいて、前記複数のフォトセンサの前記ドレイン電極に第１のプリチャージ電圧を印加し、照射された光により発生する電荷を蓄積する電荷蓄積期間が経過した後、前記複数のフォトセンサの前記第２のゲート電極に読み出しパルスを印加して、前記電荷蓄積期間に蓄積された電荷による前記ドレイン電極の電圧を出力電圧として出力する第２のステップと、を含むフォトセンサシステムにおけるフォトセンサの駆動制御方法において、
   前記フォトセンサアレイに第２のプリチャージパルスを印加し、該第２のプリチャージパルスに基づいて、前記複数のフォトセンサの前記ドレイン電極に第２のプリチャージ電圧を印加し、前記第２のプリチャージパルスを印加するタイミングを、前記第１のステップの動作開始直前、又は、前記第１のステップの動作開始と同時のいずれかのタイミングに設定する第３のステップを有していることを特徴とするフォトセンサシステムにおけるフォトセンサの駆動制御方法。
9. 前記第３のステップにおいて、前記第２のプリチャージパルスを印加するタイミングを、少なくとも、前記第１のステップの動作開始時点を含む所定の期間中、前記第２のプリチャージパルスを継続して印加するタイミングに設定することを特徴とする請求項８記載のフォトセンサシステムにおけるフォトセンサの駆動制御方法。
10. 前記第３のステップにおいて、前記第２のプリチャージパルスを印加するタイミングを、少なくとも、前記第２のステップの動作期間中、前記第２のプリチャージパルスを印加するタイミングに設定することを特徴とする請求項９記載のフォトセンサシステムにおけるフォトセンサの駆動制御方法。
11. 前記第３のステップにおいて、前記第２のプリチャージ電圧は、前記第１のプリチャージ電圧と同じ電圧値に設定されていることを特徴とする請求項８乃至１０のいずれかに記載のフォトセンサシステムにおけるフォトセンサの駆動制御方法。
12. 前記第３のステップにおいて、前記第２のプリチャージ電圧は、前記第１のプリチャージ電圧よりも低い電圧値に設定されていることを特徴とする請求項８乃至１０のいずれかに記載のフォトセンサシステムにおけるフォトセンサの駆動制御方法。
13. 前記フォトセンサアレイは、マトリクス状に配列された複数のフォトセンサよりなり、前記第１のステップにおける前記リセットパルス、及び、前記第２のステップにおける前記読み出しパルスは、前記フォトセンサアレイの所定の行に印加され、前記第１のステップにおける各行ごとの前記リセットパルスの印加間隔、前記第２のステップにおける各行毎の前記読み出しパルスの印加間隔、及び、前記第３のステップにおける前記第２のプリチャージ電圧の印加間隔は、前記リセットパルスのパルス幅と前記第２のプリチャージ電圧の印加時間と前記読み出しパルスのパルス幅との合計時間以上に設定されていることを特徴とする請求項８記載のフォトセンサシステムにおけるフォトセンサの駆動制御方法。
14. 前記フォトセンサアレイは、マトリクス状に配列された複数のフォトセンサよりなり、前記第１のステップにおける前記リセットパルス、及び、前記第２のステップにおける前記読み出しパルスは、前記フォトセンサアレイの所定の行に印加され、前記第１のステップにおける各行ごとの前記リセットパルスの印加間隔、前記第２のステップにおける各行毎の前記読み出しパルスの印加間隔、及び、前記第３のステップにおける前記第２のプリチャージ電圧の印加間隔は、前記第２のプリチャージ電圧の印加時間と前記読み出しパルスのパルス幅との合計時間以上に設定されていることを特徴とする請求項８記載のフォトセンサシステムにおけるフォトセンサの駆動制御方法。

Images