JP4008647B2 - 車両用電子制御ユニットの電源装置 - Google Patents
車両用電子制御ユニットの電源装置 Download PDFInfo
- Publication number
- JP4008647B2 JP4008647B2 JP2000281693A JP2000281693A JP4008647B2 JP 4008647 B2 JP4008647 B2 JP 4008647B2 JP 2000281693 A JP2000281693 A JP 2000281693A JP 2000281693 A JP2000281693 A JP 2000281693A JP 4008647 B2 JP4008647 B2 JP 4008647B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- main cpu
- sub cpu
- control unit
- electronic control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
この発明はメインＣＰＵとサブＣＰＵからなる２つのＣＰＵを備えた車両用電子制御ユニットの電源装置に関し、より詳しくは車両用電子制御ユニットに供給される電圧が低下した時、２つのＣＰＵを同時に再起動することができる車両用電子制御ユニットの電源装置に関する。
【０００２】
【従来の技術】
従来技術に係るメインＣＰＵとサブＣＰＵからなる２つのＣＰＵを備えた車両用電子制御ユニットの電源装置について、図３および図４を参照して説明する。
【０００３】
図３は、従来技術に係る車両用電子制御ユニットの電源装置の構成を説明するための説明ブロック図である。
【０００４】
従来技術に係る車両用電子制御ユニットの電源装置は、メインＣＰＵ１００およびサブＣＰＵ１０２を備え、相互に通信可能に接続され、その動作を互いに監視している。尚、各ＣＰＵ１００，１０２には、バッテリ電圧Ｖｂ（例えば１２〔Ｖ〕程度）の電源（図示しない車両搭載バッテリ）から動作電圧Ｖｃｃ（例えば５〔Ｖ〕程度）が供給される。
【０００５】
メインＣＰＵ１００は、その動作を再起動するためのメインＣＰＵリセットスイッチ（図に「ＭＲＥＳ／ＳＷ」と示す）１００ａを備える。
【０００６】
サブＣＰＵ１０２は、その動作を再起動するためのサブＣＰＵリセットスイッチ（図に「ＳＲＥＳ／ＳＷ」と示す）１０２ａを備える。
【０００７】
メインＣＰＵ１００およびサブＣＰＵ１０２は、相互に通信することにより、互いの異常状態（以下「誤動作」と言う）を監視することができ、いずれかのＣＰＵあるいは両方のＣＰＵの異常が検知されたとき、ワーニング・ランプ（図示せず）を点灯させ、制御を禁止するための出力手段（図示せず）を備え、車両用電子制御ユニットの信頼性を保障している。
【０００８】
２つのＣＰＵを備える車両用電子制御ユニットは、どちらか一方のＣＰＵが誤動作しても、両ＣＰＵが同時に再起動されないように構成され、また互いの誤動作が見逃されないようにされる。これは、前述したＣＰＵが誤動作したとき、両ＣＰＵを同時に再起動する手法においては、両ＣＰＵを再起動した後で、何事もなかったように正常動作に移行してＣＰＵの故障を見逃す恐れがあり、そのような場合には、車両用電子制御ユニットの信頼性が欠けるからである。
【０００９】
従来技術に係る車両用電子制御ユニットの電源装置は、さらに、メインＣＰＵ１００およびサブＣＰＵ１０２に、それぞれメインＣＰＵリセット回路１０４およびサブＣＰＵリセット回路１０６を備える。
【００１０】
メインＣＰＵリセット回路１０４は、メインＣＰＵ１００に電源が投入されるとパワー・オン・リセット信号の出力を行うと共に、動作電圧Ｖｃｃが閾値Ｔｈｍ（後述）を下回った場合、メインＣＰＵ１００を再起動するリセット信号を出力する。尚、メインＣＰＵリセット回路１０４は、メインＣＰＵリセットスイッチ１００ａに接続される。
【００１１】
サブＣＰＵリセット回路１０６は、サブＣＰＵ１０２に電源が投入されるとパワー・オン・リセット信号の出力を行うと共に、動作電圧Ｖｃｃが閾値Ｔｈｓ（後述）を下回った場合、サブＣＰＵ１０２を再起動するリセット信号を出力する。尚、サブＣＰＵリセット回路１０６は、サブＣＰＵリセットスイッチ１０２ａに接続される。
【００１２】
尚、２つのＣＰＵに対し、リセット回路が１つしか用意されない場合、そのリセット回路に例えば「Ｈｉレベル固定」などの故障が生じたとき、電源投入時に必要な発振安定を保つための一定時間のＬｏレベル（パワー・オン・リセット）が確保されず、全てのＣＰＵが暴走する場合がある。
【００１３】
従って、従来技術に係る車両用電子制御ユニットの電源装置にあっては、メインＣＰＵ１００にはメインＣＰＵリセット回路１０４が設けられると共に、サブＣＰＵ１０２にはサブＣＰＵリセット回路１０６が設けられる。
【００１４】
次いで、図４を参照して、従来技術に係る車両用電子制御ユニットの電源装置の動作を説明する。
【００１５】
図４は、従来技術に係る車両用電子制御ユニットの電源装置の主要構成要素における入出力信号などを示すタイム・チャートである。車両のイグニッション・スイッチ（図示せず）がオンされると、図示しないアクセサリ（エアコンなど）にバッテリ電圧Ｖｂが供給されると共に、車両用電子制御ユニットに動作電圧Ｖｃｃが供給され、メインＣＰＵ１００、サブＣＰＵ１０２の動作が開始される。
【００１６】
イグニッション・スイッチにより、さらにセルモータの駆動が指示されると、その駆動電圧の負荷に起因してバッテリ電圧Ｖｂが図示の如く低下し、それに伴って動作電圧Ｖｃｃが一時的に低下する（低下する期間を図に「クランキング」と示す）。
【００１７】
図４における「ＭＲＥＳ」「ＳＲＥＳ」は、それぞれメインＣＰＵ１００およびサブＣＰＵ１０２における動作状態を示すものであり、Ｈｉが動作中を示し、Ｌｏが再起動されて非動作になった状態を示す。
【００１８】
メインＣＰＵ１００およびサブＣＰＵ１０２に供給される動作電圧Ｖｃｃが低下すると、各ＣＰＵが誤動作を生じる恐れがあるため、動作電圧Ｖｃｃが閾値以下に低下したときは、各ＣＰＵを再起動する必要がある。そのため、メインＣＰＵ１００およびサブＣＰＵ１０２を再起動するための閾値Ｔｈｍ（メインＣＰＵ１００）、Ｔｈｓ（サブＣＰＵ１０２）が設定される。
【００１９】
【発明が解決しようとする課題】
従来技術に係る車両用電子制御ユニットの電源装置にあっては、メインおよびサブＣＰＵ１００，１０２を再起動するための閾値Ｔｈｍ，Ｔｈｓは同じ値に設定される。
【００２０】
しかしながら、メインＣＰＵリセット回路１０４およびサブＣＰＵリセット回路１０６の製造時の誤差等に起因して閾値にバラツキが生じてしまい、図４に示すように各閾値Ｔｈｍ，Ｔｈｓが相違することがある。
【００２１】
このため、従来技術に係る車両用電子制御ユニットの電源装置にあっては、前述のクランキング時等のような電源電圧が不安定な時に、一方のＣＰＵ（例えばメインＣＰＵ１００）のみ再起動され、他方のＣＰＵ（例えばサブＣＰＵ１０２）が再起動されずに動作し続けることがある。この場合、再起動されなかったＣＰＵ（例えばサブＣＰＵ１０２）が、再起動されたＣＰＵ（例えばメインＣＰＵ１００）の動作を誤動作であると検知し、ワーニング・ランプを点灯させたり、制御の停止を指示する恐れがある。
【００２２】
このような不都合を解消するために、特開平４−２９１６１０号公報に記載されているように、あるＣＰＵが誤動作（暴走）するか、電子制御ユニットの電源装置に供給される電圧が低下した場合は、全てのＣＰＵを再起動する技術が提案されている。
【００２３】
しかしながら、特開平４−２９１６１０号公報記載の装置においては、前述したような車両用電子制御ユニットの信頼性は保障されない。
【００２４】
従って、この発明は、メインＣＰＵおよびサブＣＰＵからなる２つのＣＰＵを備え、各ＣＰＵが相互に監視可能に構成された車両用電子制御ユニットにおいて、車両用電子制御ユニットの信頼性を保障しつつ、再起動されなかったＣＰＵが再起動されたＣＰＵの動作を誤動作であると検知することがないようにした車両用電子制御ユニットの電源装置を提供することを目的とする。
【００２５】
【課題を解決するための手段】
上記課題を解決するため、請求項１項においては、相互に通信可能なメインＣＰＵとサブＣＰＵを有し、前記メインＣＰＵに供給される動作電圧を第１の閾値と比較し、前記動作電圧が前記第１の閾値より低下したとき、前記メインＣＰＵを再起動させるメインＣＰＵリセット手段、前記サブＣＰＵに供給される動作電圧を第２の閾値と比較し、前記動作電圧が前記第２の閾値より低下したとき、前記サブＣＰＵを再起動させるサブＣＰＵリセット手段を備えた車両用電子制御ユニットの電源装置において、前記メインＣＰＵとサブＣＰＵに供給される前記動作電圧が前記第１、第２の閾値よりも高く設定された第３の閾値より低下したとき、前記メインＣＰＵリセット手段とサブＣＰＵリセット手段を動作させて前記メインＣＰＵとサブＣＰＵを共に再起動するための電圧低下リセット手段を備える如く構成した。
【００２６】
メインＣＰＵまたはサブＣＰＵを再起動するための第１、第２の閾値に関わらず、各ＣＰＵに供給される動作電圧が、それらの閾値よりも高く設定された第３の閾値以下の場合、メインＣＰＵリセット手段とサブＣＰＵリセット手段を動作させてメインＣＰＵおよびサブＣＰＵが共に再起動されるように構成したので、車両用電子制御ユニットの信頼性を保障しつつ、再起動されなかったＣＰＵが再起動されたＣＰＵの動作を誤動作であると検知することがない。
【００２７】
【発明の実施の形態】
以下、添付図面を参照してこの発明の一つの実施の形態に係る車両用電子制御ユニットの電源装置を説明する。
【００２８】
図１は、この発明の一つの実施の形態に係る車両用電子制御ユニットの電源装置の構成を説明するための説明ブロック図である。
【００２９】
本実施の形態に係る車両用電子制御ユニットの電源装置は、その制御対象（図示せず）を制御するためのプログラムが記憶されて演算を行うメインＣＰＵ１０、およびメインＣＰＵ１０と相互に通信可能に接続され、同じ演算を行うサブＣＰＵ１２を備えると共に、各ＣＰＵ１０，１２は、その動作を相互に監視している。尚、各ＣＰＵには、バッテリ電圧Ｖｂ（例えば１２〔Ｖ〕程度）の電源（図示しない車両搭載バッテリ）から動作電圧Ｖｃｃ（例えば５〔Ｖ〕程度）が供給される。
【００３０】
メインＣＰＵ１０は、その動作を再起動するためのメインＣＰＵリセットスイッチ（図に「ＭＲＥＳ／ＳＷ」と示す）１０ａを備える。
【００３１】
サブＣＰＵ１２は、その動作を再起動するためのサブＣＰＵリセットスイッチ（図に「ＳＲＥＳ／ＳＷ」と示す）１２ａを備える。
【００３２】
メインＣＰＵ１０は、本実施の形態に係る車両用電子制御ユニットの制御対象（図示せず）を主として制御すべく演算を行うと共に、サブＣＰＵ１２を監視するように構成される。
【００３３】
サブＣＰＵ１２は、本実施の形態に係る車両用電子制御ユニットの制御対象（図示せず）を主として制御すべくメインＣＰＵ１０と同様の演算を行うと共に、メインＣＰＵ１０を監視するように構成される。
【００３４】
尚、両ＣＰＵ１０，１２の演算結果に相違が出た場合に、制御対象の駆動を禁止し、ワーニング・ランプ（図示せず）を点灯するための出力手段（図示せず）が、両ＣＰＵに備えられる。
【００３５】
また、本実施の形態においては、両ＣＰＵ１０，１２の演算の相違によって誤動作を監視しているが、それに加えて、メインＣＰＵ１０にウォッチ・ドッグ・タイマ（図示せず）を備え、ウォッチ・ドッグ・タイマ出力値をメインリセット回路（後述）に出力することによって、メインＣＰＵ１０を監視し、メインＣＰＵ１０が誤動作したときはメインリセット回路によって制御対象の駆動を禁止し、ワーニング・ランプを点灯させても良い。こうすることにより、さらに車両用電子制御ユニットの信頼性が向上することは言うまでもない。
【００３６】
本実施の形態に係る車両用電子制御ユニットの電源装置は、動作電圧が低下したときメインＣＰＵ１０およびサブＣＰＵ１２を共に再起動する信号およびメインＣＰＵ１０のみを再起動する信号を出力するメインリセット回路（リセット手段、電圧低下リセット手段）１４を備える。
【００３７】
メインリセット回路１４は、メインＣＰＵ１０のみを再起動する信号を出力するメインＣＰＵリセット信号出力部（図に「ＭＲＥＳ」と示す）１４ａ、車両用電子制御ユニットに供給される動作電圧Ｖｃｃと閾値Ｔｈｕ（後述）を比較し、動作電圧Ｖｃｃが閾値Ｔｈｕ以下のときにメインＣＰＵ１０およびサブＣＰＵ１２を共に再起動する信号を出力する電圧低下リセット信号出力部（図に「ＮＭＩ」と示す）１４ｂを備える。
【００３８】
本実施の形態に係る車両用電子制御ユニットの電源装置は、さらにサブＣＰＵ１２を再起動するためにサブＣＰＵリセット回路１６を備えると共に、サブＣＰＵリセット回路１６には、サブＣＰＵリセット信号出力部（図に「ＳＲＥＳ」と示す）１６ａが設けられ、そこからサブＣＰＵ１２を再起動する信号が出力される。
【００３９】
メインＣＰＵリセット信号出力部１４ａおよび電圧低下リセット信号出力部１４ｂは、第１のＯＲ回路１８を介し、メインＣＰＵリセットスイッチ１０ａに接続される。
【００４０】
また、サブＣＰＵリセット信号出力部１６ａおよび電圧低下リセット信号出力部１４ｂは、第２のＯＲ回路２０を介し、サブＣＰＵリセットスイッチ１２ａに接続される。
【００４１】
尚、車両用電子制御ユニットに供給される動作電圧Ｖｃｃの低下時に両ＣＰＵ１０，１２を同時に再起動するための電源装置は、上述のメインＣＰＵリセットスイッチ１０ａ、サブＣＰＵリセットスイッチ１２ａ、動作電圧Ｖｃｃが閾値Ｔｈｕを下回ったとき、リセット信号を出力（電圧低下リセット信号出力部１４ｂ）するメインリセット回路１４、第１および第２のＯＲ回路１８，２０から構成される。
【００４２】
次いで、図２を参照して、本実施の形態に係る車両用電子制御ユニットの電源装置の動作を説明する。
【００４３】
図２は、本実施の形態に係る車両用電子制御ユニットの電源装置の主要構成要素における入出力信号を示すタイム・チャートである。図２で車両のイグニッション・スイッチ（図示せず）がオンされると、先ず図示しないアクセサリ（エアコンなど）にバッテリ電圧Ｖｂが供給されると共に、車両用電子制御ユニットには動作電圧Ｖｃｃが供給され、メインＣＰＵ１０、サブＣＰＵ１２の動作が開始される。
【００４４】
イグニッション・スイッチにより、さらにセルモータの駆動が指示されると、その駆動電圧の負荷に起因してバッテリ電圧Ｖｂが一時的に低下し、それに伴って動作電圧Ｖｃｃが一時的に低下する（図に「クランキング」と示す）。
【００４５】
図２における「ＭＲＥＳ」「ＳＲＥＳ」は、それぞれメインＣＰＵ１０およびサブＣＰＵ１２の動作状態を示すものであり、Ｈｉが動作中を示し、Ｌｏが再起動されて非動作となった状態を示す。「ＭＲＥＳ」「ＳＲＥＳ」に良く示すように、パワー・オン・リセットの後、メインＣＰＵ１０およびサブＣＰＵ１２の動作が開始されると共に、それらの相互通信も開始される。
【００４６】
尚、メインおよびサブＣＰＵ１０，１２間で行われる通信は、メインＣＰＵ１０で進行する演算と同じ演算をサブＣＰＵ１２で進行させると共に、これらの演算を常時比較することにより行われる。
【００４７】
図２に「クランキング」と示す領域において、メインＣＰＵ１０およびサブＣＰＵ１２に供給される動作電圧Ｖｃｃが低下すると、各ＣＰＵが誤動作を生じる恐れがあるため、動作電圧Ｖｃｃが閾値以下に低下したとき、各ＣＰＵを再起動する必要がある。
【００４８】
本実施の形態に係る車両用電子制御ユニットの電源装置にあっては、従来技術と同様、メインＣＰＵ１０のみ再起動するメインＣＰＵリセット回路１４、サブＣＰＵ１２のみ再起動するサブＣＰＵリセット回路１６の閾値が、それぞれＴｈｍ（メインＣＰＵ）、Ｔｈｓ（サブＣＰＵ）となる。
【００４９】
尚、メインおよびサブＣＰＵ１０，１２を、動作電圧Ｖｃｃの低下に伴って同時に再起動するために、それぞれの閾値ＴｈｍとＴｈｓは同一の値に設定される。しかしながら、これらの値はメインＣＰＵリセット回路１４およびサブＣＰＵリセット回路１６の製造時の誤差等に起因して相違する場合がある。
【００５０】
本実施の形態にあっては、上記の誤差を考慮して閾値Ｔｈｕが設定される。即ち、閾値Ｔｈｕは、メインＣＰＵ１０とサブＣＰＵ１２を同時に再起動する必要があるため、メインＣＰＵリセット回路１４の閾値ＴｈｍおよびサブＣＰＵリセット回路１６の閾値Ｔｈｓの誤差範囲を考慮し、それらより高く設定された値である。
【００５１】
閾値Ｔｈｕは、車両用電子制御ユニットに供給される動作電圧Ｖｃｃと常に比較され、図２に「クランキング」と示すようなとき、即ち、動作電圧Ｖｃｃが閾値Ｔｈｕ以下と判断された場合、電圧低下リセット信号出力部１４ｂからメインＣＰＵ１０およびサブＣＰＵ１２を共に再起動するリセット信号（Ｌｏ信号）が出力される。
【００５２】
このようにして出力されたリセット信号が、メインＣＰＵリセットスイッチ１０ａおよびサブＣＰＵリセットスイッチ１２ａに入力されることにより、図２に示すように、メインＣＰＵ１０（図２に示す「ＭＲＥＳ」）およびサブＣＰＵ１２（図２に示す「ＳＲＥＳ」）が同時に再起動される。
【００５３】
従って、電圧低下時に片方のＣＰＵのみが再起動されることによって、再起動されなかったＣＰＵが、再起動されたＣＰＵの動作を誤動作であると検知することがなくなる。尚、ＣＰＵ再起動時には制御対象の駆動が禁止されると共に、ワーニング・ランプが点灯される。
【００５４】
この発明の実施の形態にあっては、各ＣＰＵを再起動するための閾値よりも高く設定された閾値を設け、動作電圧Ｖｃｃがそれを下回ったとき、両ＣＰＵを同時に再起動するように構成したので、車両用電子制御ユニットの信頼性を保障しつつ、再起動されなかったＣＰＵが再起動されたＣＰＵの動作を誤動作であると検知することがない。
【００５５】
上記した如く、この発明の実施の形態においては、相互に通信可能なメインＣＰＵ１０とサブＣＰＵ１２を有し、前記メインＣＰＵに供給される動作電圧を第１の閾値と比較し、前記動作電圧が前記第１の閾値より低下したとき、前記メインＣＰＵを再起動させるメインＣＰＵリセット手段（メインＣＰＵリセットスイッチ１０ａ、メインリセット回路１４、メインＣＰＵリセット信号出力部１４ａ）、前記サブＣＰＵに供給される動作電圧を第２の閾値と比較し、前記動作電圧が前記第２の閾値より低下したとき、前記サブＣＰＵを再起動させるサブＣＰＵリセット手段（サブＣＰＵリセットスイッチ１２ａ、サブＣＰＵリセット回路１６、サブＣＰＵリセット信号出力部１６ａ）を備えた車両用電子制御ユニットの電源装置において、前記メインＣＰＵとサブＣＰＵに供給される前記動作電圧Ｖｃｃが前記第１，第２の閾値（Ｔｈｍ，Ｔｈｓ）よりも高く設定された第３の閾値Ｔｈｕより低下したとき、前記メインＣＰＵリセット手段とサブＣＰＵリセット手段を動作させて前記メインＣＰＵとサブＣＰＵを共に再起動するための電圧低下リセット手段（メインＣＰＵリセットスイッチ１０ａ、サブＣＰＵリセットスイッチ１２ａ、メインリセット回路１４、メインＣＰＵリセット信号出力部１４ａ、電圧低下リセット信号出力部１４ｂ、サブＣＰＵリセット回路１６、サブＣＰＵリセット信号出力部１６ａ、第１のＯＲ回路１８、第２のＯＲ回路２０）を備える如く構成した。
【００５６】
【発明の効果】
請求項１項に記載の発明においては、メインＣＰＵのみ、またはサブＣＰＵのみを再起動するための第１、第２の閾値に関わらず、各ＣＰＵに供給される動作電圧が、それらの閾値よりも高く設定された第３の閾値以下の場合、メインＣＰＵリセット手段とサブＣＰＵリセット手段を動作させてメインおよびサブＣＰＵが共に再起動される。従って、車両用電子制御ユニットの信頼性を保障しつつ、再起動されなかったＣＰＵが再起動されたＣＰＵの動作を誤動作であると検知することがない。
【図面の簡単な説明】
【図１】この発明の一つの実施の形態に係る車両用電子制御ユニットの電源装置の構成を説明するための説明ブロック図である。
【図２】図１に示す装置の主要構成要素における入出力信号を示すタイム・チャートである。
【図３】従来技術に係る車両用電子制御ユニットの電源装置の構成を説明するための説明ブロック図である。
【図４】図３に示す装置の主要構成要素における入出力信号を示すタイム・チャートである。
【符号の説明】
１０ メインＣＰＵ
１０ａ メインＣＰＵリセットスイッチ
１２ サブＣＰＵ
１２ａ サブＣＰＵリセットスイッチ
１４ メインリセット回路
１４ａ メインＣＰＵリセット信号出力部
１４ｂ 電圧低下リセット信号出力部
１６ サブＣＰＵリセット回路
１６ａ サブＣＰＵリセット信号出力部
１８ 第１のＯＲ回路
２０ 第２のＯＲ回路
【発明の属する技術分野】
この発明はメインＣＰＵとサブＣＰＵからなる２つのＣＰＵを備えた車両用電子制御ユニットの電源装置に関し、より詳しくは車両用電子制御ユニットに供給される電圧が低下した時、２つのＣＰＵを同時に再起動することができる車両用電子制御ユニットの電源装置に関する。
【０００２】
【従来の技術】
従来技術に係るメインＣＰＵとサブＣＰＵからなる２つのＣＰＵを備えた車両用電子制御ユニットの電源装置について、図３および図４を参照して説明する。
【０００３】
図３は、従来技術に係る車両用電子制御ユニットの電源装置の構成を説明するための説明ブロック図である。
【０００４】
従来技術に係る車両用電子制御ユニットの電源装置は、メインＣＰＵ１００およびサブＣＰＵ１０２を備え、相互に通信可能に接続され、その動作を互いに監視している。尚、各ＣＰＵ１００，１０２には、バッテリ電圧Ｖｂ（例えば１２〔Ｖ〕程度）の電源（図示しない車両搭載バッテリ）から動作電圧Ｖｃｃ（例えば５〔Ｖ〕程度）が供給される。
【０００５】
メインＣＰＵ１００は、その動作を再起動するためのメインＣＰＵリセットスイッチ（図に「ＭＲＥＳ／ＳＷ」と示す）１００ａを備える。
【０００６】
サブＣＰＵ１０２は、その動作を再起動するためのサブＣＰＵリセットスイッチ（図に「ＳＲＥＳ／ＳＷ」と示す）１０２ａを備える。
【０００７】
メインＣＰＵ１００およびサブＣＰＵ１０２は、相互に通信することにより、互いの異常状態（以下「誤動作」と言う）を監視することができ、いずれかのＣＰＵあるいは両方のＣＰＵの異常が検知されたとき、ワーニング・ランプ（図示せず）を点灯させ、制御を禁止するための出力手段（図示せず）を備え、車両用電子制御ユニットの信頼性を保障している。
【０００８】
２つのＣＰＵを備える車両用電子制御ユニットは、どちらか一方のＣＰＵが誤動作しても、両ＣＰＵが同時に再起動されないように構成され、また互いの誤動作が見逃されないようにされる。これは、前述したＣＰＵが誤動作したとき、両ＣＰＵを同時に再起動する手法においては、両ＣＰＵを再起動した後で、何事もなかったように正常動作に移行してＣＰＵの故障を見逃す恐れがあり、そのような場合には、車両用電子制御ユニットの信頼性が欠けるからである。
【０００９】
従来技術に係る車両用電子制御ユニットの電源装置は、さらに、メインＣＰＵ１００およびサブＣＰＵ１０２に、それぞれメインＣＰＵリセット回路１０４およびサブＣＰＵリセット回路１０６を備える。
【００１０】
メインＣＰＵリセット回路１０４は、メインＣＰＵ１００に電源が投入されるとパワー・オン・リセット信号の出力を行うと共に、動作電圧Ｖｃｃが閾値Ｔｈｍ（後述）を下回った場合、メインＣＰＵ１００を再起動するリセット信号を出力する。尚、メインＣＰＵリセット回路１０４は、メインＣＰＵリセットスイッチ１００ａに接続される。
【００１１】
サブＣＰＵリセット回路１０６は、サブＣＰＵ１０２に電源が投入されるとパワー・オン・リセット信号の出力を行うと共に、動作電圧Ｖｃｃが閾値Ｔｈｓ（後述）を下回った場合、サブＣＰＵ１０２を再起動するリセット信号を出力する。尚、サブＣＰＵリセット回路１０６は、サブＣＰＵリセットスイッチ１０２ａに接続される。
【００１２】
尚、２つのＣＰＵに対し、リセット回路が１つしか用意されない場合、そのリセット回路に例えば「Ｈｉレベル固定」などの故障が生じたとき、電源投入時に必要な発振安定を保つための一定時間のＬｏレベル（パワー・オン・リセット）が確保されず、全てのＣＰＵが暴走する場合がある。
【００１３】
従って、従来技術に係る車両用電子制御ユニットの電源装置にあっては、メインＣＰＵ１００にはメインＣＰＵリセット回路１０４が設けられると共に、サブＣＰＵ１０２にはサブＣＰＵリセット回路１０６が設けられる。
【００１４】
次いで、図４を参照して、従来技術に係る車両用電子制御ユニットの電源装置の動作を説明する。
【００１５】
図４は、従来技術に係る車両用電子制御ユニットの電源装置の主要構成要素における入出力信号などを示すタイム・チャートである。車両のイグニッション・スイッチ（図示せず）がオンされると、図示しないアクセサリ（エアコンなど）にバッテリ電圧Ｖｂが供給されると共に、車両用電子制御ユニットに動作電圧Ｖｃｃが供給され、メインＣＰＵ１００、サブＣＰＵ１０２の動作が開始される。
【００１６】
イグニッション・スイッチにより、さらにセルモータの駆動が指示されると、その駆動電圧の負荷に起因してバッテリ電圧Ｖｂが図示の如く低下し、それに伴って動作電圧Ｖｃｃが一時的に低下する（低下する期間を図に「クランキング」と示す）。
【００１７】
図４における「ＭＲＥＳ」「ＳＲＥＳ」は、それぞれメインＣＰＵ１００およびサブＣＰＵ１０２における動作状態を示すものであり、Ｈｉが動作中を示し、Ｌｏが再起動されて非動作になった状態を示す。
【００１８】
メインＣＰＵ１００およびサブＣＰＵ１０２に供給される動作電圧Ｖｃｃが低下すると、各ＣＰＵが誤動作を生じる恐れがあるため、動作電圧Ｖｃｃが閾値以下に低下したときは、各ＣＰＵを再起動する必要がある。そのため、メインＣＰＵ１００およびサブＣＰＵ１０２を再起動するための閾値Ｔｈｍ（メインＣＰＵ１００）、Ｔｈｓ（サブＣＰＵ１０２）が設定される。
【００１９】
【発明が解決しようとする課題】
従来技術に係る車両用電子制御ユニットの電源装置にあっては、メインおよびサブＣＰＵ１００，１０２を再起動するための閾値Ｔｈｍ，Ｔｈｓは同じ値に設定される。
【００２０】
しかしながら、メインＣＰＵリセット回路１０４およびサブＣＰＵリセット回路１０６の製造時の誤差等に起因して閾値にバラツキが生じてしまい、図４に示すように各閾値Ｔｈｍ，Ｔｈｓが相違することがある。
【００２１】
このため、従来技術に係る車両用電子制御ユニットの電源装置にあっては、前述のクランキング時等のような電源電圧が不安定な時に、一方のＣＰＵ（例えばメインＣＰＵ１００）のみ再起動され、他方のＣＰＵ（例えばサブＣＰＵ１０２）が再起動されずに動作し続けることがある。この場合、再起動されなかったＣＰＵ（例えばサブＣＰＵ１０２）が、再起動されたＣＰＵ（例えばメインＣＰＵ１００）の動作を誤動作であると検知し、ワーニング・ランプを点灯させたり、制御の停止を指示する恐れがある。
【００２２】
このような不都合を解消するために、特開平４−２９１６１０号公報に記載されているように、あるＣＰＵが誤動作（暴走）するか、電子制御ユニットの電源装置に供給される電圧が低下した場合は、全てのＣＰＵを再起動する技術が提案されている。
【００２３】
しかしながら、特開平４−２９１６１０号公報記載の装置においては、前述したような車両用電子制御ユニットの信頼性は保障されない。
【００２４】
従って、この発明は、メインＣＰＵおよびサブＣＰＵからなる２つのＣＰＵを備え、各ＣＰＵが相互に監視可能に構成された車両用電子制御ユニットにおいて、車両用電子制御ユニットの信頼性を保障しつつ、再起動されなかったＣＰＵが再起動されたＣＰＵの動作を誤動作であると検知することがないようにした車両用電子制御ユニットの電源装置を提供することを目的とする。
【００２５】
【課題を解決するための手段】
上記課題を解決するため、請求項１項においては、相互に通信可能なメインＣＰＵとサブＣＰＵを有し、前記メインＣＰＵに供給される動作電圧を第１の閾値と比較し、前記動作電圧が前記第１の閾値より低下したとき、前記メインＣＰＵを再起動させるメインＣＰＵリセット手段、前記サブＣＰＵに供給される動作電圧を第２の閾値と比較し、前記動作電圧が前記第２の閾値より低下したとき、前記サブＣＰＵを再起動させるサブＣＰＵリセット手段を備えた車両用電子制御ユニットの電源装置において、前記メインＣＰＵとサブＣＰＵに供給される前記動作電圧が前記第１、第２の閾値よりも高く設定された第３の閾値より低下したとき、前記メインＣＰＵリセット手段とサブＣＰＵリセット手段を動作させて前記メインＣＰＵとサブＣＰＵを共に再起動するための電圧低下リセット手段を備える如く構成した。
【００２６】
メインＣＰＵまたはサブＣＰＵを再起動するための第１、第２の閾値に関わらず、各ＣＰＵに供給される動作電圧が、それらの閾値よりも高く設定された第３の閾値以下の場合、メインＣＰＵリセット手段とサブＣＰＵリセット手段を動作させてメインＣＰＵおよびサブＣＰＵが共に再起動されるように構成したので、車両用電子制御ユニットの信頼性を保障しつつ、再起動されなかったＣＰＵが再起動されたＣＰＵの動作を誤動作であると検知することがない。
【００２７】
【発明の実施の形態】
以下、添付図面を参照してこの発明の一つの実施の形態に係る車両用電子制御ユニットの電源装置を説明する。
【００２８】
図１は、この発明の一つの実施の形態に係る車両用電子制御ユニットの電源装置の構成を説明するための説明ブロック図である。
【００２９】
本実施の形態に係る車両用電子制御ユニットの電源装置は、その制御対象（図示せず）を制御するためのプログラムが記憶されて演算を行うメインＣＰＵ１０、およびメインＣＰＵ１０と相互に通信可能に接続され、同じ演算を行うサブＣＰＵ１２を備えると共に、各ＣＰＵ１０，１２は、その動作を相互に監視している。尚、各ＣＰＵには、バッテリ電圧Ｖｂ（例えば１２〔Ｖ〕程度）の電源（図示しない車両搭載バッテリ）から動作電圧Ｖｃｃ（例えば５〔Ｖ〕程度）が供給される。
【００３０】
メインＣＰＵ１０は、その動作を再起動するためのメインＣＰＵリセットスイッチ（図に「ＭＲＥＳ／ＳＷ」と示す）１０ａを備える。
【００３１】
サブＣＰＵ１２は、その動作を再起動するためのサブＣＰＵリセットスイッチ（図に「ＳＲＥＳ／ＳＷ」と示す）１２ａを備える。
【００３２】
メインＣＰＵ１０は、本実施の形態に係る車両用電子制御ユニットの制御対象（図示せず）を主として制御すべく演算を行うと共に、サブＣＰＵ１２を監視するように構成される。
【００３３】
サブＣＰＵ１２は、本実施の形態に係る車両用電子制御ユニットの制御対象（図示せず）を主として制御すべくメインＣＰＵ１０と同様の演算を行うと共に、メインＣＰＵ１０を監視するように構成される。
【００３４】
尚、両ＣＰＵ１０，１２の演算結果に相違が出た場合に、制御対象の駆動を禁止し、ワーニング・ランプ（図示せず）を点灯するための出力手段（図示せず）が、両ＣＰＵに備えられる。
【００３５】
また、本実施の形態においては、両ＣＰＵ１０，１２の演算の相違によって誤動作を監視しているが、それに加えて、メインＣＰＵ１０にウォッチ・ドッグ・タイマ（図示せず）を備え、ウォッチ・ドッグ・タイマ出力値をメインリセット回路（後述）に出力することによって、メインＣＰＵ１０を監視し、メインＣＰＵ１０が誤動作したときはメインリセット回路によって制御対象の駆動を禁止し、ワーニング・ランプを点灯させても良い。こうすることにより、さらに車両用電子制御ユニットの信頼性が向上することは言うまでもない。
【００３６】
本実施の形態に係る車両用電子制御ユニットの電源装置は、動作電圧が低下したときメインＣＰＵ１０およびサブＣＰＵ１２を共に再起動する信号およびメインＣＰＵ１０のみを再起動する信号を出力するメインリセット回路（リセット手段、電圧低下リセット手段）１４を備える。
【００３７】
メインリセット回路１４は、メインＣＰＵ１０のみを再起動する信号を出力するメインＣＰＵリセット信号出力部（図に「ＭＲＥＳ」と示す）１４ａ、車両用電子制御ユニットに供給される動作電圧Ｖｃｃと閾値Ｔｈｕ（後述）を比較し、動作電圧Ｖｃｃが閾値Ｔｈｕ以下のときにメインＣＰＵ１０およびサブＣＰＵ１２を共に再起動する信号を出力する電圧低下リセット信号出力部（図に「ＮＭＩ」と示す）１４ｂを備える。
【００３８】
本実施の形態に係る車両用電子制御ユニットの電源装置は、さらにサブＣＰＵ１２を再起動するためにサブＣＰＵリセット回路１６を備えると共に、サブＣＰＵリセット回路１６には、サブＣＰＵリセット信号出力部（図に「ＳＲＥＳ」と示す）１６ａが設けられ、そこからサブＣＰＵ１２を再起動する信号が出力される。
【００３９】
メインＣＰＵリセット信号出力部１４ａおよび電圧低下リセット信号出力部１４ｂは、第１のＯＲ回路１８を介し、メインＣＰＵリセットスイッチ１０ａに接続される。
【００４０】
また、サブＣＰＵリセット信号出力部１６ａおよび電圧低下リセット信号出力部１４ｂは、第２のＯＲ回路２０を介し、サブＣＰＵリセットスイッチ１２ａに接続される。
【００４１】
尚、車両用電子制御ユニットに供給される動作電圧Ｖｃｃの低下時に両ＣＰＵ１０，１２を同時に再起動するための電源装置は、上述のメインＣＰＵリセットスイッチ１０ａ、サブＣＰＵリセットスイッチ１２ａ、動作電圧Ｖｃｃが閾値Ｔｈｕを下回ったとき、リセット信号を出力（電圧低下リセット信号出力部１４ｂ）するメインリセット回路１４、第１および第２のＯＲ回路１８，２０から構成される。
【００４２】
次いで、図２を参照して、本実施の形態に係る車両用電子制御ユニットの電源装置の動作を説明する。
【００４３】
図２は、本実施の形態に係る車両用電子制御ユニットの電源装置の主要構成要素における入出力信号を示すタイム・チャートである。図２で車両のイグニッション・スイッチ（図示せず）がオンされると、先ず図示しないアクセサリ（エアコンなど）にバッテリ電圧Ｖｂが供給されると共に、車両用電子制御ユニットには動作電圧Ｖｃｃが供給され、メインＣＰＵ１０、サブＣＰＵ１２の動作が開始される。
【００４４】
イグニッション・スイッチにより、さらにセルモータの駆動が指示されると、その駆動電圧の負荷に起因してバッテリ電圧Ｖｂが一時的に低下し、それに伴って動作電圧Ｖｃｃが一時的に低下する（図に「クランキング」と示す）。
【００４５】
図２における「ＭＲＥＳ」「ＳＲＥＳ」は、それぞれメインＣＰＵ１０およびサブＣＰＵ１２の動作状態を示すものであり、Ｈｉが動作中を示し、Ｌｏが再起動されて非動作となった状態を示す。「ＭＲＥＳ」「ＳＲＥＳ」に良く示すように、パワー・オン・リセットの後、メインＣＰＵ１０およびサブＣＰＵ１２の動作が開始されると共に、それらの相互通信も開始される。
【００４６】
尚、メインおよびサブＣＰＵ１０，１２間で行われる通信は、メインＣＰＵ１０で進行する演算と同じ演算をサブＣＰＵ１２で進行させると共に、これらの演算を常時比較することにより行われる。
【００４７】
図２に「クランキング」と示す領域において、メインＣＰＵ１０およびサブＣＰＵ１２に供給される動作電圧Ｖｃｃが低下すると、各ＣＰＵが誤動作を生じる恐れがあるため、動作電圧Ｖｃｃが閾値以下に低下したとき、各ＣＰＵを再起動する必要がある。
【００４８】
本実施の形態に係る車両用電子制御ユニットの電源装置にあっては、従来技術と同様、メインＣＰＵ１０のみ再起動するメインＣＰＵリセット回路１４、サブＣＰＵ１２のみ再起動するサブＣＰＵリセット回路１６の閾値が、それぞれＴｈｍ（メインＣＰＵ）、Ｔｈｓ（サブＣＰＵ）となる。
【００４９】
尚、メインおよびサブＣＰＵ１０，１２を、動作電圧Ｖｃｃの低下に伴って同時に再起動するために、それぞれの閾値ＴｈｍとＴｈｓは同一の値に設定される。しかしながら、これらの値はメインＣＰＵリセット回路１４およびサブＣＰＵリセット回路１６の製造時の誤差等に起因して相違する場合がある。
【００５０】
本実施の形態にあっては、上記の誤差を考慮して閾値Ｔｈｕが設定される。即ち、閾値Ｔｈｕは、メインＣＰＵ１０とサブＣＰＵ１２を同時に再起動する必要があるため、メインＣＰＵリセット回路１４の閾値ＴｈｍおよびサブＣＰＵリセット回路１６の閾値Ｔｈｓの誤差範囲を考慮し、それらより高く設定された値である。
【００５１】
閾値Ｔｈｕは、車両用電子制御ユニットに供給される動作電圧Ｖｃｃと常に比較され、図２に「クランキング」と示すようなとき、即ち、動作電圧Ｖｃｃが閾値Ｔｈｕ以下と判断された場合、電圧低下リセット信号出力部１４ｂからメインＣＰＵ１０およびサブＣＰＵ１２を共に再起動するリセット信号（Ｌｏ信号）が出力される。
【００５２】
このようにして出力されたリセット信号が、メインＣＰＵリセットスイッチ１０ａおよびサブＣＰＵリセットスイッチ１２ａに入力されることにより、図２に示すように、メインＣＰＵ１０（図２に示す「ＭＲＥＳ」）およびサブＣＰＵ１２（図２に示す「ＳＲＥＳ」）が同時に再起動される。
【００５３】
従って、電圧低下時に片方のＣＰＵのみが再起動されることによって、再起動されなかったＣＰＵが、再起動されたＣＰＵの動作を誤動作であると検知することがなくなる。尚、ＣＰＵ再起動時には制御対象の駆動が禁止されると共に、ワーニング・ランプが点灯される。
【００５４】
この発明の実施の形態にあっては、各ＣＰＵを再起動するための閾値よりも高く設定された閾値を設け、動作電圧Ｖｃｃがそれを下回ったとき、両ＣＰＵを同時に再起動するように構成したので、車両用電子制御ユニットの信頼性を保障しつつ、再起動されなかったＣＰＵが再起動されたＣＰＵの動作を誤動作であると検知することがない。
【００５５】
上記した如く、この発明の実施の形態においては、相互に通信可能なメインＣＰＵ１０とサブＣＰＵ１２を有し、前記メインＣＰＵに供給される動作電圧を第１の閾値と比較し、前記動作電圧が前記第１の閾値より低下したとき、前記メインＣＰＵを再起動させるメインＣＰＵリセット手段（メインＣＰＵリセットスイッチ１０ａ、メインリセット回路１４、メインＣＰＵリセット信号出力部１４ａ）、前記サブＣＰＵに供給される動作電圧を第２の閾値と比較し、前記動作電圧が前記第２の閾値より低下したとき、前記サブＣＰＵを再起動させるサブＣＰＵリセット手段（サブＣＰＵリセットスイッチ１２ａ、サブＣＰＵリセット回路１６、サブＣＰＵリセット信号出力部１６ａ）を備えた車両用電子制御ユニットの電源装置において、前記メインＣＰＵとサブＣＰＵに供給される前記動作電圧Ｖｃｃが前記第１，第２の閾値（Ｔｈｍ，Ｔｈｓ）よりも高く設定された第３の閾値Ｔｈｕより低下したとき、前記メインＣＰＵリセット手段とサブＣＰＵリセット手段を動作させて前記メインＣＰＵとサブＣＰＵを共に再起動するための電圧低下リセット手段（メインＣＰＵリセットスイッチ１０ａ、サブＣＰＵリセットスイッチ１２ａ、メインリセット回路１４、メインＣＰＵリセット信号出力部１４ａ、電圧低下リセット信号出力部１４ｂ、サブＣＰＵリセット回路１６、サブＣＰＵリセット信号出力部１６ａ、第１のＯＲ回路１８、第２のＯＲ回路２０）を備える如く構成した。
【００５６】
【発明の効果】
請求項１項に記載の発明においては、メインＣＰＵのみ、またはサブＣＰＵのみを再起動するための第１、第２の閾値に関わらず、各ＣＰＵに供給される動作電圧が、それらの閾値よりも高く設定された第３の閾値以下の場合、メインＣＰＵリセット手段とサブＣＰＵリセット手段を動作させてメインおよびサブＣＰＵが共に再起動される。従って、車両用電子制御ユニットの信頼性を保障しつつ、再起動されなかったＣＰＵが再起動されたＣＰＵの動作を誤動作であると検知することがない。
【図面の簡単な説明】
【図１】この発明の一つの実施の形態に係る車両用電子制御ユニットの電源装置の構成を説明するための説明ブロック図である。
【図２】図１に示す装置の主要構成要素における入出力信号を示すタイム・チャートである。
【図３】従来技術に係る車両用電子制御ユニットの電源装置の構成を説明するための説明ブロック図である。
【図４】図３に示す装置の主要構成要素における入出力信号を示すタイム・チャートである。
【符号の説明】
１０ メインＣＰＵ
１０ａ メインＣＰＵリセットスイッチ
１２ サブＣＰＵ
１２ａ サブＣＰＵリセットスイッチ
１４ メインリセット回路
１４ａ メインＣＰＵリセット信号出力部
１４ｂ 電圧低下リセット信号出力部
１６ サブＣＰＵリセット回路
１６ａ サブＣＰＵリセット信号出力部
１８ 第１のＯＲ回路
２０ 第２のＯＲ回路
Claims (1)
- 相互に通信可能なメインＣＰＵとサブＣＰＵを有し、前記メインＣＰＵに供給される動作電圧を第１の閾値と比較し、前記動作電圧が前記第１の閾値より低下したとき、前記メインＣＰＵを再起動させるメインＣＰＵリセット手段、前記サブＣＰＵに供給される動作電圧を第２の閾値と比較し、前記動作電圧が前記第２の閾値より低下したとき、前記サブＣＰＵを再起動させるサブＣＰＵリセット手段を備えた車両用電子制御ユニットの電源装置において、前記メインＣＰＵとサブＣＰＵに供給される前記動作電圧が前記第１、第２の閾値よりも高く設定された第３の閾値より低下したとき、前記メインＣＰＵリセット手段とサブＣＰＵリセット手段を動作させて前記メインＣＰＵとサブＣＰＵを共に再起動するための電圧低下リセット手段を備えたことを特徴とする車両用電子制御ユニットの電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000281693A JP4008647B2 (ja) | 2000-09-18 | 2000-09-18 | 車両用電子制御ユニットの電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000281693A JP4008647B2 (ja) | 2000-09-18 | 2000-09-18 | 車両用電子制御ユニットの電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002091626A JP2002091626A (ja) | 2002-03-29 |
| JP4008647B2 true JP4008647B2 (ja) | 2007-11-14 |
Family
ID=18766311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000281693A Expired - Fee Related JP4008647B2 (ja) | 2000-09-18 | 2000-09-18 | 車両用電子制御ユニットの電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4008647B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7143600B2 (ja) * | 2018-03-12 | 2022-09-29 | オムロン株式会社 | 制御装置 |
-
2000
- 2000-09-18 JP JP2000281693A patent/JP4008647B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002091626A (ja) | 2002-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4525762B2 (ja) | 車両用電子制御装置 | |
| US7689335B2 (en) | Highly reliable vehicle system start controller | |
| US8453004B2 (en) | Microcomputer with reset pin and electronic control unit with the same | |
| JP5231047B2 (ja) | 制御装置 | |
| JP2004189055A (ja) | 自動車用電子制御装置 | |
| JP4082221B2 (ja) | 車両用電子制御装置及び車両乗員検知装置 | |
| JP2006322362A (ja) | エンジン自動停止始動制御装置 | |
| US9519337B2 (en) | Circuitry for controlling an output from an electronic control unit including two processors mutually monitoring each other | |
| JP2006205795A (ja) | 電源制御装置 | |
| JP3817855B2 (ja) | 電子制御装置 | |
| JP2010244311A (ja) | 車載用電子制御装置 | |
| JP2000102163A (ja) | 自動車制御装置の電圧給電を監視する方法および装置 | |
| JP4008647B2 (ja) | 車両用電子制御ユニットの電源装置 | |
| US6879892B2 (en) | Electronic control system and method thereof | |
| JPH10222402A (ja) | 車両用制御装置 | |
| JPH0656045A (ja) | 電動パワーステアリング装置 | |
| JP2002351501A (ja) | 駆動制御装置 | |
| JP5407757B2 (ja) | 電子装置、電力管理装置、及び制御方法 | |
| JP2003019934A (ja) | バッテリ上がり防止装置 | |
| KR100600173B1 (ko) | 자동차용 ｅｃｕ의 내부회로 고장 경고등 점등회로 및 그제어방법 | |
| JP4955417B2 (ja) | 電子制御ユニットのメモリチェックシステム | |
| JP4776109B2 (ja) | バッテリ上がり防止装置 | |
| JP2012118686A (ja) | 監視装置及び電子装置 | |
| KR100958743B1 (ko) | 비상 안전 기능을 갖는 차량 전력공급 제어장치 | |
| JP2007255254A (ja) | エンジン始動システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040629 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061211 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070814 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070830 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130907 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |