JP2002091626A - 車両用電子制御ユニットの電源装置 - Google Patents

Abstract

(57)【要約】 【課題】 メインＣＰＵおよびサブＣＰＵからなる２つ
のＣＰＵを備えた車両用電子制御ユニットにおいて、車
両用電子制御ユニットに供給される電圧が低下したと
き、車両用電子制御ユニットの信頼性を保障しつつ、再
起動されなかったＣＰＵが再起動されたＣＰＵの動作を
誤動作であると誤って検知することがないようにする。 【解決手段】 メインＣＰＵおよびサブＣＰＵをリセッ
トするための閾値（Ｔｈｍ，Ｔｈｓ）に関わらず、車両
用電子制御ユニットに供給される動作電圧Ｖｃｃが、そ
れらの閾値よりも高く設定された閾値Ｔｈｕより低下し
たとき、メインＣＰＵおよびサブＣＰＵを同時にリセッ
トする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明はメインＣＰＵとサ
ブＣＰＵからなる２つのＣＰＵを備えた車両用電子制御
ユニットの電源装置に関し、より詳しくは車両用電子制
御ユニットに供給される電圧が低下した時、２つのＣＰ
Ｕを同時に再起動することができる車両用電子制御ユニ
ットの電源装置に関する。

【０００２】

【従来の技術】従来技術に係るメインＣＰＵとサブＣＰ
Ｕからなる２つのＣＰＵを備えた車両用電子制御ユニッ
トの電源装置について、図３および図４を参照して説明
する。

【０００３】図３は、従来技術に係る車両用電子制御ユ
ニットの電源装置の構成を説明するための説明ブロック
図である。

【０００４】従来技術に係る車両用電子制御ユニットの
電源装置は、メインＣＰＵ１００およびサブＣＰＵ１０
２を備え、相互に通信可能に接続され、その動作を互い
に監視している。尚、各ＣＰＵ１００，１０２には、バ
ッテリ電圧Ｖｂ（例えば１２〔Ｖ〕程度）の電源（図示
しない車両搭載バッテリ）から動作電圧Ｖｃｃ（例えば
５〔Ｖ〕程度）が供給される。

【０００５】メインＣＰＵ１００は、その動作を再起動
するためのメインＣＰＵリセットスイッチ（図に「ＭＲ
ＥＳ／ＳＷ」と示す）１００ａを備える。

【０００６】サブＣＰＵ１０２は、その動作を再起動す
るためのサブＣＰＵリセットスイッチ（図に「ＳＲＥＳ
／ＳＷ」と示す）１０２ａを備える。

【０００７】メインＣＰＵ１００およびサブＣＰＵ１０
２は、相互に通信することにより、互いの異常状態（以
下「誤動作」と言う）を監視することができ、いずれか
のＣＰＵあるいは両方のＣＰＵの異常が検知されたと
き、ワーニング・ランプ（図示せず）を点灯させ、制御
を禁止するための出力手段（図示せず）を備え、車両用
電子制御ユニットの信頼性を保障している。

【０００８】２つのＣＰＵを備える車両用電子制御ユニ
ットは、どちらか一方のＣＰＵが誤動作しても、両ＣＰ
Ｕが同時に再起動されないように構成され、また互いの
誤動作が見逃されないようにされる。これは、前述した
ＣＰＵが誤動作したとき、両ＣＰＵを同時に再起動する
手法においては、両ＣＰＵを再起動した後で、何事もな
かったように正常動作に移行してＣＰＵの故障を見逃す
恐れがあり、そのような場合には、車両用電子制御ユニ
ットの信頼性が欠けるからである。

【０００９】従来技術に係る車両用電子制御ユニットの
電源装置は、さらに、メインＣＰＵ１００およびサブＣ
ＰＵ１０２に、それぞれメインＣＰＵリセット回路１０
４およびサブＣＰＵリセット回路１０６を備える。

【００１０】メインＣＰＵリセット回路１０４は、メイ
ンＣＰＵ１００に電源が投入されるとパワー・オン・リ
セット信号の出力を行うと共に、動作電圧Ｖｃｃが閾値
Ｔｈｍ（後述）を下回った場合、メインＣＰＵ１００を
再起動するリセット信号を出力する。尚、メインＣＰＵ
リセット回路１０４は、メインＣＰＵリセットスイッチ
１００ａに接続される。

【００１１】サブＣＰＵリセット回路１０６は、サブＣ
ＰＵ１０２に電源が投入されるとパワー・オン・リセッ
ト信号の出力を行うと共に、動作電圧Ｖｃｃが閾値Ｔｈ
ｓ（後述）を下回った場合、サブＣＰＵ１０２を再起動
するリセット信号を出力する。尚、サブＣＰＵリセット
回路１０６は、サブＣＰＵリセットスイッチ１０２ａに
接続される。

【００１２】尚、２つのＣＰＵに対し、リセット回路が
１つしか用意されない場合、そのリセット回路に例えば
「Ｈｉレベル固定」などの故障が生じたとき、電源投入
時に必要な発振安定を保つための一定時間のＬｏレベル
（パワー・オン・リセット）が確保されず、全てのＣＰ
Ｕが暴走する場合がある。

【００１３】従って、従来技術に係る車両用電子制御ユ
ニットの電源装置にあっては、メインＣＰＵ１００には
メインＣＰＵリセット回路１０４が設けられると共に、
サブＣＰＵ１０２にはサブＣＰＵリセット回路１０６が
設けられる。

【００１４】次いで、図４を参照して、従来技術に係る
車両用電子制御ユニットの電源装置の動作を説明する。

【００１５】図４は、従来技術に係る車両用電子制御ユ
ニットの電源装置の主要構成要素における入出力信号な
どを示すタイム・チャートである。車両のイグニッショ
ン・スイッチ（図示せず）がオンされると、図示しない
アクセサリ（エアコンなど）にバッテリ電圧Ｖｂが供給
されると共に、車両用電子制御ユニットに動作電圧Ｖｃ
ｃが供給され、メインＣＰＵ１００、サブＣＰＵ１０２
の動作が開始される。

【００１６】イグニッション・スイッチにより、さらに
セルモータの駆動が指示されると、その駆動電圧の負荷
に起因してバッテリ電圧Ｖｂが図示の如く低下し、それ
に伴って動作電圧Ｖｃｃが一時的に低下する（低下する
期間を図に「クランキング」と示す）。

【００１７】図４における「ＭＲＥＳ」「ＳＲＥＳ」
は、それぞれメインＣＰＵ１００およびサブＣＰＵ１０
２における動作状態を示すものであり、Ｈｉが動作中を
示し、Ｌｏが再起動されて非動作になった状態を示す。

【００１８】メインＣＰＵ１００およびサブＣＰＵ１０
２に供給される動作電圧Ｖｃｃが低下すると、各ＣＰＵ
が誤動作を生じる恐れがあるため、動作電圧Ｖｃｃが閾
値以下に低下したときは、各ＣＰＵを再起動する必要が
ある。そのため、メインＣＰＵ１００およびサブＣＰＵ
１０２を再起動するための閾値Ｔｈｍ（メインＣＰＵ１
００）、Ｔｈｓ（サブＣＰＵ１０２）が設定される。

【００１９】

【発明が解決しようとする課題】従来技術に係る車両用
電子制御ユニットの電源装置にあっては、メインおよび
サブＣＰＵ１００，１０２を再起動するための閾値Ｔｈ
ｍ，Ｔｈｓは同じ値に設定される。

【００２０】しかしながら、メインＣＰＵリセット回路
１０４およびサブＣＰＵリセット回路１０６の製造時の
誤差等に起因して閾値にバラツキが生じてしまい、図４
に示すように各閾値Ｔｈｍ，Ｔｈｓが相違することがあ
る。

【００２１】このため、従来技術に係る車両用電子制御
ユニットの電源装置にあっては、前述のクランキング時
等のような電源電圧が不安定な時に、一方のＣＰＵ（例
えばメインＣＰＵ１００）のみ再起動され、他方のＣＰ
Ｕ（例えばサブＣＰＵ１０２）が再起動されずに動作し
続けることがある。この場合、再起動されなかったＣＰ
Ｕ（例えばサブＣＰＵ１０２）が、再起動されたＣＰＵ
（例えばメインＣＰＵ１００）の動作を誤動作であると
検知し、ワーニング・ランプを点灯させたり、制御の停
止を指示する恐れがある。

【００２２】このような不都合を解消するために、特開
平４−２９１６１０号公報に記載されているように、あ
るＣＰＵが誤動作（暴走）するか、電子制御ユニットの
電源装置に供給される電圧が低下した場合は、全てのＣ
ＰＵを再起動する技術が提案されている。

【００２３】しかしながら、特開平４−２９１６１０号
公報記載の装置においては、前述したような車両用電子
制御ユニットの信頼性は保障されない。

【００２４】従って、この発明は、メインＣＰＵおよび
サブＣＰＵからなる２つのＣＰＵを備え、各ＣＰＵが相
互に監視可能に構成された車両用電子制御ユニットにお
いて、車両用電子制御ユニットの信頼性を保障しつつ、
再起動されなかったＣＰＵが再起動されたＣＰＵの動作
を誤動作であると検知することがないようにした車両用
電子制御ユニットの電源装置を提供することを目的とす
る。

【００２５】

【課題を解決するための手段】上記課題を解決するた
め、請求項１項においては、相互に通信可能なメインＣ
ＰＵとサブＣＰＵを有し、前記メインＣＰＵとサブＣＰ
Ｕの各々にリセット手段を備えた車両用電子制御ユニッ
トの電源装置において、前記メインＣＰＵとサブＣＰＵ
に供給される動作電圧が前記メインＣＰＵとサブＣＰＵ
の各々のリセット手段の閾値よりも高く設定された閾値
より低下したとき、前記メインＣＰＵとサブＣＰＵを共
に再起動するための電圧低下リセット手段を備える如く
構成した。

【００２６】メインＣＰＵまたはサブＣＰＵを再起動す
るための閾値に関わらず、各ＣＰＵに供給される動作電
圧が、それらの閾値よりも高く設定された閾値以下の場
合、メインＣＰＵおよびサブＣＰＵが共に再起動される
ように構成したので、車両用電子制御ユニットの信頼性
を保障しつつ、再起動されなかったＣＰＵが再起動され
たＣＰＵの動作を誤動作であると検知することがない。

【００２７】

【発明の実施の形態】以下、添付図面を参照してこの発
明の一つの実施の形態に係る車両用電子制御ユニットの
電源装置を説明する。

【００２８】図１は、この発明の一つの実施の形態に係
る車両用電子制御ユニットの電源装置の構成を説明する
ための説明ブロック図である。

【００２９】本実施の形態に係る車両用電子制御ユニッ
トの電源装置は、その制御対象（図示せず）を制御する
ためのプログラムが記憶されて演算を行うメインＣＰＵ
１０、およびメインＣＰＵ１０と相互に通信可能に接続
され、同じ演算を行うサブＣＰＵ１２を備えると共に、
各ＣＰＵ１０，１２は、その動作を相互に監視してい
る。尚、各ＣＰＵには、バッテリ電圧Ｖｂ（例えば１２
〔Ｖ〕程度）の電源（図示しない車両搭載バッテリ）か
ら動作電圧Ｖｃｃ（例えば５〔Ｖ〕程度）が供給され
る。

【００３０】メインＣＰＵ１０は、その動作を再起動す
るためのメインＣＰＵリセットスイッチ（図に「ＭＲＥ
Ｓ／ＳＷ」と示す）１０ａを備える。

【００３１】サブＣＰＵ１２は、その動作を再起動する
ためのサブＣＰＵリセットスイッチ（図に「ＳＲＥＳ／
ＳＷ」と示す）１２ａを備える。

【００３２】メインＣＰＵ１０は、本実施の形態に係る
車両用電子制御ユニットの制御対象（図示せず）を主と
して制御すべく演算を行うと共に、サブＣＰＵ１２を監
視するように構成される。

【００３３】サブＣＰＵ１２は、本実施の形態に係る車
両用電子制御ユニットの制御対象（図示せず）を主とし
て制御すべくメインＣＰＵ１０と同様の演算を行うと共
に、メインＣＰＵ１０を監視するように構成される。

【００３４】尚、両ＣＰＵ１０，１２の演算結果に相違
が出た場合に、制御対象の駆動を禁止し、ワーニング・
ランプ（図示せず）を点灯するための出力段（図示せ
ず）が、両ＣＰＵに備えられる。

【００３５】また、本実施の形態においては、両ＣＰＵ
１０，１２の演算の相違によって誤動作を監視している
が、それに加えて、メインＣＰＵ１０にウォッチ・ドッ
グ・タイマ（図示せず）を備え、ウォッチ・ドッグ・タ
イマ出力値をメインリセット回路（後述）に出力するこ
とによって、メインＣＰＵ１０を監視し、メインＣＰＵ
１０が誤動作したときはメインリセット回路によって制
御対象の駆動を禁止し、ワーニング・ランプを点灯させ
ても良い。こうすることにより、さらに車両用電子制御
ユニットの信頼性が向上することは言うまでもない。

【００３６】本実施の形態に係る車両用電子制御ユニッ
トの電源装置は、動作電圧が低下したときメインＣＰＵ
１０およびサブＣＰＵ１２を共に再起動する信号および
メインＣＰＵ１０のみを再起動する信号を出力するメイ
ンリセット回路（リセット手段、電圧低下リセット手
段）１４を備える。

【００３７】メインリセット回路１４は、メインＣＰＵ
１０のみを再起動する信号を出力するメインＣＰＵリセ
ット信号出力部（図に「ＭＲＥＳ」と示す）１４ａ、車
両用電子制御ユニットに供給される動作電圧Ｖｃｃと閾
値Ｔｈｕ（後述）を比較し、動作電圧Ｖｃｃが閾値Ｔｈ
ｕ以下のときにメインＣＰＵ１０およびサブＣＰＵ１２
を共に再起動する信号を出力する電圧低下リセット信号
出力部（図に「ＮＭＩ」と示す）１４ｂを備える。

【００３８】本実施の形態に係る車両用電子制御ユニッ
トの電源装置は、さらにサブＣＰＵ１２を再起動するた
めにサブＣＰＵリセット回路１６を備えると共に、サブ
ＣＰＵリセット回路１６には、サブＣＰＵリセット信号
出力部（図に「ＳＲＥＳ」と示す）１６ａが設けられ、
そこからサブＣＰＵ１２を再起動する信号が出力され
る。

【００３９】メインＣＰＵリセット信号出力部１４ａお
よび電圧低下リセット信号出力部１４ｂは、第１のＯＲ
回路１８を介し、メインＣＰＵリセットスイッチ１０ａ
に接続される。

【００４０】また、サブＣＰＵリセット信号出力部１６
ａおよび電圧低下リセット信号出力部１４ｂは、第２の
ＯＲ回路２０を介し、サブＣＰＵリセットスイッチ１２
ａに接続される。

【００４１】尚、車両用電子制御ユニットに供給される
動作電圧Ｖｃｃの低下時に両ＣＰＵ１０，１２を同時に
再起動するための電源装置は、上述のメインＣＰＵリセ
ットスイッチ１０ａ、サブＣＰＵリセットスイッチ１２
ａ、動作電圧Ｖｃｃが閾値Ｔｈｕを下回ったとき、リセ
ット信号を出力（電圧低下リセット信号出力部１４ｂ）
するメインリセット回路１４、第１および第２のＯＲ回
路１８，２０から構成される。

【００４２】次いで、図２を参照して、本実施の形態に
係る車両用電子制御ユニットの電源装置の動作を説明す
る。

【００４３】図２は、本実施の形態に係る車両用電子制
御ユニットの電源装置の主要構成要素における入出力信
号を示すタイム・チャートである。図２で車両のイグニ
ッション・スイッチ（図示せず）がオンされると、先ず
図示しないアクセサリ（エアコンなど）にバッテリ電圧
Ｖｂが供給されると共に、車両用電子制御ユニットには
動作電圧Ｖｃｃが供給され、メインＣＰＵ１０、サブＣ
ＰＵ１２の動作が開始される。

【００４４】イグニッション・スイッチにより、さらに
セルモータの駆動が指示されると、その駆動電圧の負荷
に起因してバッテリ電圧Ｖｂが一時的に低下し、それに
伴って動作電圧Ｖｃｃが一時的に低下する（図に「クラ
ンキング」と示す）。

【００４５】図２における「ＭＲＥＳ」「ＳＲＥＳ」
は、それぞれメインＣＰＵ１０およびサブＣＰＵ１２の
動作状態を示すものであり、Ｈｉが動作中を示し、Ｌｏ
が再起動されて非動作となった状態を示す。「ＭＲＥ
Ｓ」「ＳＲＥＳ」に良く示すように、パワー・オン・リ
セットの後、メインＣＰＵ１０およびサブＣＰＵ１２の
動作が開始されると共に、それらの相互通信も開始され
る。

【００４６】尚、メインおよびサブＣＰＵ１０，１２間
で行われる通信は、メインＣＰＵ１０で進行する演算と
同じ演算をサブＣＰＵ１２で進行させると共に、これら
の演算を常時比較することにより行われる。

【００４７】図２に「クランキング」と示す領域におい
て、メインＣＰＵ１０およびサブＣＰＵ１２に供給され
る動作電圧Ｖｃｃが低下すると、各ＣＰＵが誤動作を生
じる恐れがあるため、動作電圧Ｖｃｃが閾値以下に低下
したとき、各ＣＰＵを再起動する必要がある。

【００４８】本実施の形態に係る車両用電子制御ユニッ
トの電源装置にあっては、従来技術と同様、メインＣＰ
Ｕ１０のみ再起動するメインＣＰＵリセット回路１４、
サブＣＰＵ１２のみ再起動するサブＣＰＵリセット回路
１６の閾値が、それぞれＴｈｍ（メインＣＰＵ）、Ｔｈ
ｓ（サブＣＰＵ）となる。

【００４９】尚、メインおよびサブＣＰＵ１０，１２
を、動作電圧Ｖｃｃの低下に伴って同時に再起動するた
めに、それぞれの閾値ＴｈｍとＴｈｓは同一の値に設定
される。しかしながら、これらの値はメインＣＰＵリセ
ット回路１４およびサブＣＰＵリセット回路１６の製造
時の誤差等に起因して相違する場合がある。

【００５０】本実施の形態にあっては、上記の誤差を考
慮して閾値Ｔｈｕが設定される。即ち、閾値Ｔｈｕは、
メインＣＰＵ１０とサブＣＰＵ１２を同時に再起動する
必要があるため、メインＣＰＵリセット回路１４の閾値
ＴｈｍおよびサブＣＰＵリセット回路１６の閾値Ｔｈｓ
の誤差範囲を考慮し、それらより高く設定された値であ
る。

【００５１】閾値Ｔｈｕは、車両用電子制御ユニットに
供給される動作電圧Ｖｃｃと常に比較され、図２に「ク
ランキング」と示すようなとき、即ち、閾値Ｔｈｕが動
作電圧Ｖｃｃ以下と判断された場合、電圧低下リセット
信号出力部１４ｂからメインＣＰＵ１０およびサブＣＰ
Ｕ１２を共に再起動するリセット信号（Ｌｏ信号）が出
力される。

【００５２】このようにして出力されたリセット信号
が、メインＣＰＵリセットスイッチ１０ａおよびサブＣ
ＰＵリセットスイッチ１２ａに入力されることにより、
図２に示すように、メインＣＰＵ１０（図２に示す「Ｍ
ＲＥＳ」）およびサブＣＰＵ１２（図２に示す「ＳＲＥ
Ｓ」）が同時に再起動される。

【００５３】従って、電圧低下時に片方のＣＰＵのみが
再起動されることによって、再起動されなかったＣＰＵ
が、再起動されたＣＰＵの動作を誤動作であると検知す
ることがなくなる。尚、ＣＰＵ再起動時には制御対象の
駆動が禁止されると共に、ワーニング・ランプが点灯さ
れる。

【００５４】この発明の実施の形態にあっては、各ＣＰ
Ｕを再起動するための閾値よりも高く設定された閾値を
設け、動作電圧Ｖｃｃがそれを下回ったとき、両ＣＰＵ
を同時に再起動するように構成したので、車両用電子制
御ユニットの信頼性を保障しつつ、再起動されなかった
ＣＰＵが再起動されたＣＰＵの動作を誤動作であると検
知することがない。

【００５５】上記した如く、この発明の実施の形態にお
いては、相互に通信可能なメインＣＰＵ１０とサブＣＰ
Ｕ１２を有し、前記メインＣＰＵとサブＣＰＵの各々に
リセット手段（メインＣＰＵリセットスイッチ１０ａ，
サブＣＰＵリセットスイッチ１２ａ，メインリセット回
路１４，メインＣＰＵリセット信号出力部１４ａ、サブ
ＣＰＵリセット回路１６、サブＣＰＵリセット信号出力
部１６ａ）を備えた車両用電子制御ユニットの電源装置
において、前記メインＣＰＵとサブＣＰＵに供給される
動作電圧Ｖｃｃが前記メインＣＰＵとサブＣＰＵの各々
のリセット手段の閾値（Ｔｈｍ，Ｔｈｓ）よりも高く設
定された閾値Ｔｈｕより低下したとき、前記メインＣＰ
ＵとサブＣＰＵを共に再起動するための電圧低下リセッ
ト手段（メインＣＰＵリセットスイッチ１０ａ、サブＣ
ＰＵリセットスイッチ１２ａ、メインリセット回路１
４，メインＣＰＵリセット信号出力部１４ａ、電圧低下
リセット信号出力部１４ｂ、サブＣＰＵリセット回路１
６、サブＣＰＵリセット信号出力部１６ａ、第１のＯＲ
回路１８、第２のＯＲ回路２０）を備える如く構成し
た。

【００５６】

【発明の効果】請求項１項に記載の発明においては、メ
インＣＰＵのみ、またはサブＣＰＵのみを再起動するた
めの閾値に関わらず、各ＣＰＵに供給される動作電圧
が、それらの閾値よりも高く設定された閾値以下の場
合、メインおよびサブＣＰＵが共に再起動される。従っ
て、車両用電子制御ユニットの信頼性を保障しつつ、再
起動されなかったＣＰＵが再起動されたＣＰＵの動作を
誤動作であると検知することがない。

【図面の簡単な説明】

【図１】この発明の一つの実施の形態に係る車両用電子
制御ユニットの電源装置の構成を説明するための説明ブ
ロック図である。

【図２】図１に示す装置の主要構成要素における入出力
信号を示すタイム・チャートである。

【図３】従来技術に係る車両用電子制御ユニットの電源
装置の構成を説明するための説明ブロック図である。

【図４】図３に示す装置の主要構成要素における入出力
信号を示すタイム・チャートである。

【符号の説明】

１０ メインＣＰＵ １０ａ メインＣＰＵリセットスイッチ １２ サブＣＰＵ １２ａ サブＣＰＵリセットスイッチ １４ メインリセット回路 １４ａ メインＣＰＵリセット信号出力部 １４ｂ 電圧低下リセット信号出力部 １６ サブＣＰＵリセット回路 １６ａ サブＣＰＵリセット信号出力部 １８ 第１のＯＲ回路 ２０ 第２のＯＲ回路

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B054 AA13 BB11 CC06 DD13 5H209 AA10 DD13 GG13 HH06 JJ05 JJ07

Claims (1)

【特許請求の範囲】
1. 【請求項１】 相互に通信可能なメインＣＰＵとサブＣ
   ＰＵを有し、前記メインＣＰＵとサブＣＰＵの各々にリ
   セット手段を備えた車両用電子制御ユニットの電源装置
   において、前記メインＣＰＵとサブＣＰＵに供給される
   動作電圧が前記メインＣＰＵとサブＣＰＵの各々のリセ
   ット手段の閾値よりも高く設定された閾値より低下した
   とき、前記メインＣＰＵとサブＣＰＵを共に再起動する
   ための電圧低下リセット手段を備えたことを特徴とする
   車両用電子制御ユニットの電源装置。