JP4007840B2 - Ｄ／ａ変換器を有する制御回路 - Google Patents
Ｄ／ａ変換器を有する制御回路 Download PDFInfo
- Publication number
- JP4007840B2 JP4007840B2 JP2002106316A JP2002106316A JP4007840B2 JP 4007840 B2 JP4007840 B2 JP 4007840B2 JP 2002106316 A JP2002106316 A JP 2002106316A JP 2002106316 A JP2002106316 A JP 2002106316A JP 4007840 B2 JP4007840 B2 JP 4007840B2
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- signal
- converter
- circuit
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Processing Of Color Television Signals (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、メインの制御信号とサブの制御信号との２つの制御信号に応じた出力制御信号を発生するＤ/Ａ変換器を有する制御回路に関するもので、特にＴＶ受像機の色相調整などに用いて好適なＤ/Ａ変換器を有する制御回路に関する。
【０００２】
【従来の技術】
ＴＶ受像機において、例えば、色相調整には連続的に行うものと瞬時的に行う必要のあるものがある。例えば、ＴＩＮＴ調整は視聴者などが一旦定めると後は継続して同じ制御が行われる場合が多い。しかし、肌色補正などと呼ばれる色相調整は瞬時的に実施される。一方、色相調整回路は一つであるので上記２つの制御信号を混合してから色相調整回路に印加する必要がある。一方、最近のＴＶ受像機の様々な機能を外部から調整するにはデジタル加算器を使用してデジタル信号を用いて行っている。
【０００３】
図２に、係るデジタル信号を用いたＴＶ受像機の色相調整システムを示す。図２において、入力端子１にはクロマ信号が印加される。移相回路２は、色相調整のために入力信号の位相を変化させるものでバッファ３からのアナログ制御信号に応じて移相量が変わる。そして、位相が調整されたクロマ信号が出力端子４に発生する。
【０００４】
一方、可変電圧源５は視聴者が行うＴＩＮＴ調整を示し、可変電圧源６は視聴者の命令により一時的に色相を調整する肌色補正を示す。尚、肌色補正とは、
ＴＶ画面で肌色に近い色が表示されている部分だけを肌色に更に近づける補正機能をいう。
【０００５】
可変電圧源５の電圧は色相調整用の制御信号としてＡ／Ｄ変換器７に印加されデジタル信号に変換され、デジタル加算器８に印加される。そして、デジタル加算器８にて必要な信号の加工が行われた後にＤ／Ａ変換器９に印加されアナログ信号に変換される。Ｄ／Ａ変換器９から発生するアナログ信号は、バッファ３を介して移相回路２に印加され入力端子１からのクロマ信号を移相制御する。このため、図２のシステムによれば、可変電圧源５の値を一旦定めれば継続的にＴＩＮＴ調整を行うことができる。
【０００６】
また、可変電圧源６の電圧は肌色補正用の制御信号としてスイッチ１０を介してＡ／Ｄ変換器１１に印加されデジタル信号に変換され、デジタル加算器８に印加される。肌色補正の制御は、肌色が発生している期間のみにおこなわれるので断続的である。スイッチ１０によりこの断続が定まる。Ａ／Ｄ変換器１１からのデジタル信号は、デジタル加算器８にてＡ／Ｄ変換器７からのデジタル信号に加算される。
【０００７】
そして、加算されたデジタル信号がＤ／Ａ変換器９に印加されアナログ信号に変換されバッファ３を介して移相回路２に印加される。このため、移相回路２の移相量は、ＴＩＮＴ調整と肌色補正の２つの制御信号に応じた結果となる。
【０００８】
従って、図２に示したシステムによれば、メインの制御信号とサブの制御信号との２つの制御信号に応じて一つの制御を行うことができる。
【０００９】
【発明が解決しようとする課題】
しかしながら、従来の色相調整システムでは可変電圧源５の値に応じて生ずる移相量が期待値に対してずれていたとしても簡単に救済する方法がなかった。図２のシステムはＩＣ（集積回路）化されるがＩＣ完成後に期待値に対する変動が判明しても修正には多くの手間が生ずる。
また、可変電圧源６による制御は瞬時的なものになるが、そのスピードに図２のシステムでは応答が間に合わない場合がある。それは、図２ではＡ／Ｄ変換やＤ／Ａ変換が必要であるとともにデジタル加算器８での演算もあるので、制御の初期の時間は色相調整ができない場合がある。
【００１０】
【課題を解決するための手段】
本発明は上述の従来技術の課題に鑑みなされたものであり、第１の制御信号に応じたアナログ信号を発生するＤ/Ａ変換器と、第２の制御信号に応じて基準レベルが変化する可変基準レベル発生回路と、前記Ｄ/Ａ変換器からのアナログ信号と前記可変基準レベル発生回路からの基準レベルとのレベル比較を行い出力制御信号を発生する比較器とを備え、前記基準レベルを変化させて出力制御信号のレベルを調整することを特徴とする。
【００１１】
また、本発明は、デジタル形式の第１の制御信号に応じたアナログ信号を発生するＲ−２Ｒ型のラダー抵抗を用いたＤ/Ａ変換器と、アナログ形式の第２の制御信号に応じて出力基準レベルが変化し複数の入力端子を備えるＲ−２Ｒ型のラダー抵抗を用いた減衰回路と、前記Ｄ/Ａ変換器からのアナログ信号と前記減衰回路からの出力基準レベルとのレベル比較を行い出力制御信号を発生する差動増幅器とを備え、前記減衰回路の前記複数の入力端子に加える前記第２の制御信号のレベルに応じて出力制御信号のレベルを調整することを特徴とする。
【００１２】
【発明の実施の形態】
次に、図１を参照しながら本発明の実施の形態に係る、Ｄ/Ａ変換器を有する制御回路について説明する。
【００１３】
図１において、２０はデジタル加算器からのデジタル形式の第１の制御信号（ＴＩＮＴ調整用）が印加されるスイッチ２１乃至２４、トランジスタ２５乃至２８、Ｒ−２Ｒ型のラダー抵抗２９を備えるＤ/Ａ変換器、３０はアナログ形式の第２の制御信号（肌色補正用）が印加される選択スイッチ３１、複数の入力端子３３乃至３５を備えるＲ−２Ｒ型のラダー抵抗３６を備える減衰回路、３７はトランジスタ３８及び３９を備えＤ/Ａ変換器２０からのアナログ信号と減衰回路３０からの出力基準レベルとのレベル比較を行い出力制御信号を発生する差動増幅器である。
【００１４】
尚、図１において、図２と同一のものには同一の符号を付す。また、図１のＲ−２Ｒ型のラダー抵抗３６は、３つの制御信号により動作し、入力端子３３乃至３５を備えるが、抵抗の数を増やしてもっと多くの数の制御信号を印加してもよい。Ｒ−２Ｒ型のラダー抵抗２９も同様であり図１の例では４ビットで制御しているが３ビット以下及び５ビット以上でも同様の動作を行うことが可能である。
【００１５】
次に上述した構成の制御回路の動作を説明する。Ｄ/Ａ変換器２０にはデジタル加算器からデジタル形式のＴＩＮＴ調整用の第１の制御信号が印加される。また、制御信号源４０からはアナログ形式の肌色補正用の第２の制御信号が発生する。
【００１６】
この２つの制御信号により移相回路２の移相量を調整することが可能である。Ｄ/Ａ変換器２０は、第１の制御信号をアナログ信号に変換し出力端子４１に導出する。４ビットの第１の制御信号は、スイッチ２１乃至２４に印加されスイッチ２１乃至２４を開閉する。例えば、スイッチ２１を閉じるとトランジスタ２５がオンし一定電流がトランジスタ２５のコレクタ・エミッタに流れる。 この一定電流は、Ｒ−２Ｒ型のラダー抵抗２９を構成する抵抗比が１：２の複数の抵抗Ｒ、抵抗２Ｒに流れる。この電流と抵抗値との乗算でアナログ出力が得られる。スイッチ２１はＬＳＢとなりスイッチ２４はＭＳＢとなる。アナログ信号に変換された第１の制御信号は出力端子４１に得られる。
【００１７】
そして、このアナログ信号は複数のトランジスタにより構成されるバッファ回路４２を介してトランジスタ３９のベースに印加される。今、トランジスタ３８のベース電圧が一定電圧であるとすれば、一定電圧と第１の制御信号とのレベル差に応じた出力が出力端子４３及び４４に発生する。
【００１８】
そして、出力端子４３及び４４の電圧がＴＩＮＴ調整用の制御信号として移相回路２に印加される。本発明ではこのトランジスタ３８のベース電圧を第２の制御信号に応じて変化させることで出力端子４３及び４４の電圧を変化させ肌色補正用の制御を行うことができる。
【００１９】
また、トランジスタ３８のベースと制御信号源４０とがアナログ信号で直接繋がる構成にすることで第２の制御信号に応じて直ちにトランジスタ３８のベース電圧を変化させ、制御の応答速度を早くできる。更に、減衰回路３０に配置した選択スイッチ３１を切り換えることでトランジスタ３８のベース電圧の変化幅を調整できる。この変化幅の調整により第１の制御信号系で制御の強さが期待値からずれていた時に後から修正をかけることが可能となる。選択スイッチ３１はＩＣのメタル配線などを利用すればＩＣ完成後でもずれの大きさあるいは使用者の好みに応じて制御の度合いを補正可能である。
【００２０】
次に、減衰回路３０の具体的な動作を説明する。制御信号源４０からのアナログの第２の制御信号は、バッファ４５を介して選択スイッチ３１に印加される。選択スイッチ３１が今ａの端子に接続されていたとすると第２の制御信号は入力端子３５に電流を流す。この電流とラダー抵抗３６との乗算の結果が出力端子５０に発生する。出力端子５０の中心電圧ＶＲＥＦは定電流源５１の電流とラダー抵抗３６との積算で設定される。ラダー抵抗３６の左側である入力端子３３はＭＳＢとなり出力端子５０がＬＳＢとなる。
【００２１】
この出力端子５０の中心電圧ＶＲＥＦとＤ/Ａ変換器２０のＭＳＢ及びＬＳＢの関係を図３に示す。バッファ回路４２、５２は入出力間で直流レベルは等しいのでトランジスタ３８、３９のベース電圧での比較も同じである。この中心電圧ＶＲＥＦに入力端子３５からの第２の制御信号が重畳されて出力端子５０に発生する。前記第２の制御信号は、ラダー抵抗３６により減衰されるだけなので信号伝達に時間はかからない。
【００２２】
従って、制御信号源４０からの第２の制御信号は、減衰回路３０、バッファ回路５２を介してトランジスタ３８のベースに印加される。トランジスタ３８のベース電圧が変化すれば出力端子４３及び４４の電圧が変化し瞬時に肌色補正用の制御を行うことができる。
【００２３】
次に、トランジスタ３８のベース電圧の変化幅を調整し第１の制御信号系で制御の強さが期待値からずれていた時に後から修正をかけるやり方を説明する。その場合には選択スイッチ３１を端子ｂ、ｃに変更すればよい。選択スイッチ３１を端子ａ、ｂ、ｃに変更すると、制御の幅（大きさ）が半分になる。これはＲ−２Ｒ型のラダー抵抗３６を用いて電圧を発生させていることに起因する。
【００２４】
図４に、出力端子５０に発生する電圧の変化を示す波形図を示す。バッファ４５に流れる制御電流をΔＩとしても、選択スイッチ３１を端子ａ、ｂ、ｃに変更すると出力端子５０に発生する電圧は半分づつになっていく。この制御量の大きさを用いて第１の制御信号系に修正をかけることができる。
【００２５】
従って、出力端子４３及び４４にはＴＩＮＴ調整用の第１の制御信号と肌色補正用の第２の制御信号とが混合された制御信号が得られ移相回路２の移相を行うことで色相調整が行える。
【００２６】
【発明の効果】
本発明によれば、ＴＩＮＴ調整用の第１の制御信号と肌色補正用の第２の制御信号とが混合された制御信号を作成することができる。
【００２７】
また、本発明によれば、第２の制御信号をアナログのままで比較器に印加しているので高速で応答が可能であり、肌色補正などの瞬時的に実施する色相調整に使用ができる。
【００２８】
さらに、本発明によれば、第２の制御信号の制御の幅（大きさ）をメタル配線などで自由に決められるので第１の制御系の強さが期待値からずれていても簡単にあとから修正可能である。
【００２９】
さらにまた本発明によれば、減衰回路がＤ/Ａ変換器と同様のＲ−２Ｒ型のラダー抵抗で構成されるので比較器に対して左右の回路構成を同じにすることができ、回路設計のシミュレーションで減衰回路を内蔵していないＩＣを用いて色相調整の検証を行えるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施形態に係るＴＶ受像機の色相調整システムのブロック図である。
【図２】従来例に係るＴＶ受像機の色相調整システムのブロック図である。
【図３】本発明の差動増幅器３７に加わる電圧を示す波形図である。
【図４】本発明の出力端子５０に発生する電圧の変化を示す波形図である。
【符号の説明】
２ 移相回路 ２０ Ｄ/Ａ変換器 ２９ ラダー抵抗
３０ 減衰回路 ３１ 選択スイッチ ３３乃至３５ 複数の入力端子
３６ ラダー抵抗 ３７ 差動増幅器
【発明の属する技術分野】
本発明は、メインの制御信号とサブの制御信号との２つの制御信号に応じた出力制御信号を発生するＤ/Ａ変換器を有する制御回路に関するもので、特にＴＶ受像機の色相調整などに用いて好適なＤ/Ａ変換器を有する制御回路に関する。
【０００２】
【従来の技術】
ＴＶ受像機において、例えば、色相調整には連続的に行うものと瞬時的に行う必要のあるものがある。例えば、ＴＩＮＴ調整は視聴者などが一旦定めると後は継続して同じ制御が行われる場合が多い。しかし、肌色補正などと呼ばれる色相調整は瞬時的に実施される。一方、色相調整回路は一つであるので上記２つの制御信号を混合してから色相調整回路に印加する必要がある。一方、最近のＴＶ受像機の様々な機能を外部から調整するにはデジタル加算器を使用してデジタル信号を用いて行っている。
【０００３】
図２に、係るデジタル信号を用いたＴＶ受像機の色相調整システムを示す。図２において、入力端子１にはクロマ信号が印加される。移相回路２は、色相調整のために入力信号の位相を変化させるものでバッファ３からのアナログ制御信号に応じて移相量が変わる。そして、位相が調整されたクロマ信号が出力端子４に発生する。
【０００４】
一方、可変電圧源５は視聴者が行うＴＩＮＴ調整を示し、可変電圧源６は視聴者の命令により一時的に色相を調整する肌色補正を示す。尚、肌色補正とは、
ＴＶ画面で肌色に近い色が表示されている部分だけを肌色に更に近づける補正機能をいう。
【０００５】
可変電圧源５の電圧は色相調整用の制御信号としてＡ／Ｄ変換器７に印加されデジタル信号に変換され、デジタル加算器８に印加される。そして、デジタル加算器８にて必要な信号の加工が行われた後にＤ／Ａ変換器９に印加されアナログ信号に変換される。Ｄ／Ａ変換器９から発生するアナログ信号は、バッファ３を介して移相回路２に印加され入力端子１からのクロマ信号を移相制御する。このため、図２のシステムによれば、可変電圧源５の値を一旦定めれば継続的にＴＩＮＴ調整を行うことができる。
【０００６】
また、可変電圧源６の電圧は肌色補正用の制御信号としてスイッチ１０を介してＡ／Ｄ変換器１１に印加されデジタル信号に変換され、デジタル加算器８に印加される。肌色補正の制御は、肌色が発生している期間のみにおこなわれるので断続的である。スイッチ１０によりこの断続が定まる。Ａ／Ｄ変換器１１からのデジタル信号は、デジタル加算器８にてＡ／Ｄ変換器７からのデジタル信号に加算される。
【０００７】
そして、加算されたデジタル信号がＤ／Ａ変換器９に印加されアナログ信号に変換されバッファ３を介して移相回路２に印加される。このため、移相回路２の移相量は、ＴＩＮＴ調整と肌色補正の２つの制御信号に応じた結果となる。
【０００８】
従って、図２に示したシステムによれば、メインの制御信号とサブの制御信号との２つの制御信号に応じて一つの制御を行うことができる。
【０００９】
【発明が解決しようとする課題】
しかしながら、従来の色相調整システムでは可変電圧源５の値に応じて生ずる移相量が期待値に対してずれていたとしても簡単に救済する方法がなかった。図２のシステムはＩＣ（集積回路）化されるがＩＣ完成後に期待値に対する変動が判明しても修正には多くの手間が生ずる。
また、可変電圧源６による制御は瞬時的なものになるが、そのスピードに図２のシステムでは応答が間に合わない場合がある。それは、図２ではＡ／Ｄ変換やＤ／Ａ変換が必要であるとともにデジタル加算器８での演算もあるので、制御の初期の時間は色相調整ができない場合がある。
【００１０】
【課題を解決するための手段】
本発明は上述の従来技術の課題に鑑みなされたものであり、第１の制御信号に応じたアナログ信号を発生するＤ/Ａ変換器と、第２の制御信号に応じて基準レベルが変化する可変基準レベル発生回路と、前記Ｄ/Ａ変換器からのアナログ信号と前記可変基準レベル発生回路からの基準レベルとのレベル比較を行い出力制御信号を発生する比較器とを備え、前記基準レベルを変化させて出力制御信号のレベルを調整することを特徴とする。
【００１１】
また、本発明は、デジタル形式の第１の制御信号に応じたアナログ信号を発生するＲ−２Ｒ型のラダー抵抗を用いたＤ/Ａ変換器と、アナログ形式の第２の制御信号に応じて出力基準レベルが変化し複数の入力端子を備えるＲ−２Ｒ型のラダー抵抗を用いた減衰回路と、前記Ｄ/Ａ変換器からのアナログ信号と前記減衰回路からの出力基準レベルとのレベル比較を行い出力制御信号を発生する差動増幅器とを備え、前記減衰回路の前記複数の入力端子に加える前記第２の制御信号のレベルに応じて出力制御信号のレベルを調整することを特徴とする。
【００１２】
【発明の実施の形態】
次に、図１を参照しながら本発明の実施の形態に係る、Ｄ/Ａ変換器を有する制御回路について説明する。
【００１３】
図１において、２０はデジタル加算器からのデジタル形式の第１の制御信号（ＴＩＮＴ調整用）が印加されるスイッチ２１乃至２４、トランジスタ２５乃至２８、Ｒ−２Ｒ型のラダー抵抗２９を備えるＤ/Ａ変換器、３０はアナログ形式の第２の制御信号（肌色補正用）が印加される選択スイッチ３１、複数の入力端子３３乃至３５を備えるＲ−２Ｒ型のラダー抵抗３６を備える減衰回路、３７はトランジスタ３８及び３９を備えＤ/Ａ変換器２０からのアナログ信号と減衰回路３０からの出力基準レベルとのレベル比較を行い出力制御信号を発生する差動増幅器である。
【００１４】
尚、図１において、図２と同一のものには同一の符号を付す。また、図１のＲ−２Ｒ型のラダー抵抗３６は、３つの制御信号により動作し、入力端子３３乃至３５を備えるが、抵抗の数を増やしてもっと多くの数の制御信号を印加してもよい。Ｒ−２Ｒ型のラダー抵抗２９も同様であり図１の例では４ビットで制御しているが３ビット以下及び５ビット以上でも同様の動作を行うことが可能である。
【００１５】
次に上述した構成の制御回路の動作を説明する。Ｄ/Ａ変換器２０にはデジタル加算器からデジタル形式のＴＩＮＴ調整用の第１の制御信号が印加される。また、制御信号源４０からはアナログ形式の肌色補正用の第２の制御信号が発生する。
【００１６】
この２つの制御信号により移相回路２の移相量を調整することが可能である。Ｄ/Ａ変換器２０は、第１の制御信号をアナログ信号に変換し出力端子４１に導出する。４ビットの第１の制御信号は、スイッチ２１乃至２４に印加されスイッチ２１乃至２４を開閉する。例えば、スイッチ２１を閉じるとトランジスタ２５がオンし一定電流がトランジスタ２５のコレクタ・エミッタに流れる。 この一定電流は、Ｒ−２Ｒ型のラダー抵抗２９を構成する抵抗比が１：２の複数の抵抗Ｒ、抵抗２Ｒに流れる。この電流と抵抗値との乗算でアナログ出力が得られる。スイッチ２１はＬＳＢとなりスイッチ２４はＭＳＢとなる。アナログ信号に変換された第１の制御信号は出力端子４１に得られる。
【００１７】
そして、このアナログ信号は複数のトランジスタにより構成されるバッファ回路４２を介してトランジスタ３９のベースに印加される。今、トランジスタ３８のベース電圧が一定電圧であるとすれば、一定電圧と第１の制御信号とのレベル差に応じた出力が出力端子４３及び４４に発生する。
【００１８】
そして、出力端子４３及び４４の電圧がＴＩＮＴ調整用の制御信号として移相回路２に印加される。本発明ではこのトランジスタ３８のベース電圧を第２の制御信号に応じて変化させることで出力端子４３及び４４の電圧を変化させ肌色補正用の制御を行うことができる。
【００１９】
また、トランジスタ３８のベースと制御信号源４０とがアナログ信号で直接繋がる構成にすることで第２の制御信号に応じて直ちにトランジスタ３８のベース電圧を変化させ、制御の応答速度を早くできる。更に、減衰回路３０に配置した選択スイッチ３１を切り換えることでトランジスタ３８のベース電圧の変化幅を調整できる。この変化幅の調整により第１の制御信号系で制御の強さが期待値からずれていた時に後から修正をかけることが可能となる。選択スイッチ３１はＩＣのメタル配線などを利用すればＩＣ完成後でもずれの大きさあるいは使用者の好みに応じて制御の度合いを補正可能である。
【００２０】
次に、減衰回路３０の具体的な動作を説明する。制御信号源４０からのアナログの第２の制御信号は、バッファ４５を介して選択スイッチ３１に印加される。選択スイッチ３１が今ａの端子に接続されていたとすると第２の制御信号は入力端子３５に電流を流す。この電流とラダー抵抗３６との乗算の結果が出力端子５０に発生する。出力端子５０の中心電圧ＶＲＥＦは定電流源５１の電流とラダー抵抗３６との積算で設定される。ラダー抵抗３６の左側である入力端子３３はＭＳＢとなり出力端子５０がＬＳＢとなる。
【００２１】
この出力端子５０の中心電圧ＶＲＥＦとＤ/Ａ変換器２０のＭＳＢ及びＬＳＢの関係を図３に示す。バッファ回路４２、５２は入出力間で直流レベルは等しいのでトランジスタ３８、３９のベース電圧での比較も同じである。この中心電圧ＶＲＥＦに入力端子３５からの第２の制御信号が重畳されて出力端子５０に発生する。前記第２の制御信号は、ラダー抵抗３６により減衰されるだけなので信号伝達に時間はかからない。
【００２２】
従って、制御信号源４０からの第２の制御信号は、減衰回路３０、バッファ回路５２を介してトランジスタ３８のベースに印加される。トランジスタ３８のベース電圧が変化すれば出力端子４３及び４４の電圧が変化し瞬時に肌色補正用の制御を行うことができる。
【００２３】
次に、トランジスタ３８のベース電圧の変化幅を調整し第１の制御信号系で制御の強さが期待値からずれていた時に後から修正をかけるやり方を説明する。その場合には選択スイッチ３１を端子ｂ、ｃに変更すればよい。選択スイッチ３１を端子ａ、ｂ、ｃに変更すると、制御の幅（大きさ）が半分になる。これはＲ−２Ｒ型のラダー抵抗３６を用いて電圧を発生させていることに起因する。
【００２４】
図４に、出力端子５０に発生する電圧の変化を示す波形図を示す。バッファ４５に流れる制御電流をΔＩとしても、選択スイッチ３１を端子ａ、ｂ、ｃに変更すると出力端子５０に発生する電圧は半分づつになっていく。この制御量の大きさを用いて第１の制御信号系に修正をかけることができる。
【００２５】
従って、出力端子４３及び４４にはＴＩＮＴ調整用の第１の制御信号と肌色補正用の第２の制御信号とが混合された制御信号が得られ移相回路２の移相を行うことで色相調整が行える。
【００２６】
【発明の効果】
本発明によれば、ＴＩＮＴ調整用の第１の制御信号と肌色補正用の第２の制御信号とが混合された制御信号を作成することができる。
【００２７】
また、本発明によれば、第２の制御信号をアナログのままで比較器に印加しているので高速で応答が可能であり、肌色補正などの瞬時的に実施する色相調整に使用ができる。
【００２８】
さらに、本発明によれば、第２の制御信号の制御の幅（大きさ）をメタル配線などで自由に決められるので第１の制御系の強さが期待値からずれていても簡単にあとから修正可能である。
【００２９】
さらにまた本発明によれば、減衰回路がＤ/Ａ変換器と同様のＲ−２Ｒ型のラダー抵抗で構成されるので比較器に対して左右の回路構成を同じにすることができ、回路設計のシミュレーションで減衰回路を内蔵していないＩＣを用いて色相調整の検証を行えるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施形態に係るＴＶ受像機の色相調整システムのブロック図である。
【図２】従来例に係るＴＶ受像機の色相調整システムのブロック図である。
【図３】本発明の差動増幅器３７に加わる電圧を示す波形図である。
【図４】本発明の出力端子５０に発生する電圧の変化を示す波形図である。
【符号の説明】
２ 移相回路 ２０ Ｄ/Ａ変換器 ２９ ラダー抵抗
３０ 減衰回路 ３１ 選択スイッチ ３３乃至３５ 複数の入力端子
３６ ラダー抵抗 ３７ 差動増幅器
Claims (3)
- 第１の制御信号に応じたアナログ信号を発生するＤ/Ａ変換器と、
第２の制御信号に応じて基準レベルが変化する可変基準レベル発生回路と、
前記Ｄ/Ａ変換器からのアナログ信号と前記可変基準レベル発生回路からの基準レベルとのレベル比較を行い出力制御信号を発生する比較器とを備え、前記基準レベルを変化させて出力制御信号のレベルを調整し、前記第１の制御信号は連続的に印加され前記第２の制御信号は前記第１の制御信号に比べ十分に短い時間だけ印加されることを特徴とするＤ/Ａ変換器を有する制御回路。 - 前記第１の制御信号は色信号調整用のデジタル信号であり前記第２の制御信号は色信号調整用のアナログ信号であることを特徴とする請求項１記載のＤ/Ａ変換器を有する制御回路。
- デジタル形式の第１の制御信号に応じたアナログ信号を発生するＲ-２Ｒ型のラダー抵抗を用いたＤ/Ａ変換器と、
アナログ形式の第２の制御信号に応じて出力基準レベルが変化し複数の入力端子を備えるＲ-２Ｒ型のラダー抵抗を用いた減衰回路と、
前記Ｄ/Ａ変換器からのアナログ信号と前記減衰回路からの出力基準レベルとのレベル比較を行い出力制御信号を発生する差動増幅器とを備え、前記減衰回路の前記複数の入力端子に加える前記第２の制御信号のレベルに応じて出力制御信号のレベルを調整し、前記第１の制御信号は連続的に印加され前記第２の制御信号は前記第１の制御信号に比べ十分に短い時間だけ印加されることを特徴とするＤ/Ａ変換器を有する制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002106316A JP4007840B2 (ja) | 2002-04-09 | 2002-04-09 | Ｄ／ａ変換器を有する制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002106316A JP4007840B2 (ja) | 2002-04-09 | 2002-04-09 | Ｄ／ａ変換器を有する制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003304553A JP2003304553A (ja) | 2003-10-24 |
| JP4007840B2 true JP4007840B2 (ja) | 2007-11-14 |
Family
ID=29390667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002106316A Expired - Fee Related JP4007840B2 (ja) | 2002-04-09 | 2002-04-09 | Ｄ／ａ変換器を有する制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4007840B2 (ja) |
-
2002
- 2002-04-09 JP JP2002106316A patent/JP4007840B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003304553A (ja) | 2003-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5570090A (en) | DAC with digitally-programmable gain and sync level generation | |
| JPH04150688A (ja) | ディスプレイ装置 | |
| US6154160A (en) | Circuit arrangement including digital-to-analog current converters | |
| GB2102644A (en) | Circuit arrangement for producing analogue television signals with amplitude adjustment | |
| JP4007840B2 (ja) | Ｄ／ａ変換器を有する制御回路 | |
| JP4706043B2 (ja) | イコライザ回路 | |
| US6492924B2 (en) | Circuits, systems, and methods for signal processors that buffer a signal dependent current | |
| JP2004080238A (ja) | Ｄ／ａコンバータ及び自動補正方法 | |
| JPS58146114A (ja) | レベルコントロ−ル回路 | |
| JP3308598B2 (ja) | 乗算形デジタル−アナログ変換器 | |
| EP0793339B1 (en) | Electronic volume control circuit with controlled output characteristic | |
| JPH09130252A (ja) | Ｄ／ａコンバータのオフセット回路 | |
| JP3272223B2 (ja) | 自動輝度調整装置 | |
| JPH06197241A (ja) | ガンマ補正回路及び輪郭補正装置 | |
| JPH0846515A (ja) | デジタルアナログ変換装置 | |
| JPS6387894A (ja) | Ｒｇｂ処理回路 | |
| JP3807863B2 (ja) | Ａ／ｄ変換装置 | |
| KR20030072529A (ko) | 디지털/아날로그 컨버터의 오프셋 보정장치 | |
| KR920004818Y1 (ko) | 사운드 출력의 리니어 콘트롤 회로 | |
| JPH0799861B2 (ja) | 階調補正回路 | |
| JPS61292422A (ja) | デイジタル・アナログ変換器 | |
| JPH1013707A (ja) | テレビジョン受像機の振幅補正回路 | |
| JP2002026729A (ja) | Ｄ／ａコンバータおよびこれを用いた電子機器 | |
| JPS5928091B2 (ja) | デイジタル−アナログヘンカンキ ノ バイアスセイギヨホウホウ | |
| JPH07231255A (ja) | Ａ／ｄ変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050408 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070628 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070731 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070828 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |