JP3272223B2 - 自動輝度調整装置 - Google Patents
自動輝度調整装置Info
- Publication number
- JP3272223B2 JP3272223B2 JP30763795A JP30763795A JP3272223B2 JP 3272223 B2 JP3272223 B2 JP 3272223B2 JP 30763795 A JP30763795 A JP 30763795A JP 30763795 A JP30763795 A JP 30763795A JP 3272223 B2 JP3272223 B2 JP 3272223B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- bias circuit
- circuit
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、TV受像機やコン
ピュータデイスプレイなどブラウン管を利用した表示装
置が経年変化などで明るさ(輝度信号レベル)が変動す
るのを自動的に補正したり、工場の製造ラインで明るさ
の基準のレベルを設定したりする自動輝度調整装置に関
するもので、特に素子数の削減を計るとともに消費電流
の低減が計れる自動輝度調整装置に関する。
ピュータデイスプレイなどブラウン管を利用した表示装
置が経年変化などで明るさ(輝度信号レベル)が変動す
るのを自動的に補正したり、工場の製造ラインで明るさ
の基準のレベルを設定したりする自動輝度調整装置に関
するもので、特に素子数の削減を計るとともに消費電流
の低減が計れる自動輝度調整装置に関する。
【0002】
【従来の技術】TV受像機に使用される信号処理ICで
は、様々な調整をコンピュータにより行うようになって
いる。そのようなICでは、コンピュータからのデジタ
ル信号をアナログ信号に変換するD/Aコンバータを数
多く有している。このようなコンピュータによる制御対
象の一つに自動輝度調整がある。これは、TV受像機や
コンピュータデイスプレイなどのブラウン管の明るさが
経年変化などで変動してしまうのを防止したりするもの
である。具体的にはブラウン管のカソード電流をある期
間検出して、該電流値を電圧に変換し、該変換した電圧
と基準電圧とを比較する。そして、その比較誤差に応じ
てRGBの信号路の直流レベルを上下させて、基準輝度
レベルが常に一定となるように自動の調整ループを施
す。
は、様々な調整をコンピュータにより行うようになって
いる。そのようなICでは、コンピュータからのデジタ
ル信号をアナログ信号に変換するD/Aコンバータを数
多く有している。このようなコンピュータによる制御対
象の一つに自動輝度調整がある。これは、TV受像機や
コンピュータデイスプレイなどのブラウン管の明るさが
経年変化などで変動してしまうのを防止したりするもの
である。具体的にはブラウン管のカソード電流をある期
間検出して、該電流値を電圧に変換し、該変換した電圧
と基準電圧とを比較する。そして、その比較誤差に応じ
てRGBの信号路の直流レベルを上下させて、基準輝度
レベルが常に一定となるように自動の調整ループを施
す。
【0003】図2は、そのような自動輝度調整装置を示
すもので、入力端子(1)(2)(3)にはR信号、G
信号及びB信号の各信号が印加される。印加されたR信
号、G信号及びB信号の各信号は、同一のクランプ基準
電源(4)からの基準電圧が印加されるクランプ回路
(5)乃至(7)で等しいレベルにクランプされる。ク
ランプされたR信号、G信号及びB信号の各信号は、ブ
ライト調整回路(8)でブライト調整が行われる。そし
て、ブライト調整されたR信号、G信号及びB信号の各
信号は、スイッチ(9)乃至(11)からなる第2のス
イッチ手段(12)に印加される。
すもので、入力端子(1)(2)(3)にはR信号、G
信号及びB信号の各信号が印加される。印加されたR信
号、G信号及びB信号の各信号は、同一のクランプ基準
電源(4)からの基準電圧が印加されるクランプ回路
(5)乃至(7)で等しいレベルにクランプされる。ク
ランプされたR信号、G信号及びB信号の各信号は、ブ
ライト調整回路(8)でブライト調整が行われる。そし
て、ブライト調整されたR信号、G信号及びB信号の各
信号は、スイッチ(9)乃至(11)からなる第2のス
イッチ手段(12)に印加される。
【0004】一方、R信号、G信号及びB信号の各信号
に重畳される3つの付加パルスを示すデジタル信号が入
力端子(13)(14)(15)に印加される。そし
て、該デジタル信号は、R信号付加パルスレジスタ(1
6)、G信号付加パルスレジスタ(17)及びB信号付
加パルスレジスタ(18)に蓄えられる。R信号付加パ
ルスレジスタ(16)、G信号付加パルスレジスタ(1
7)及びB信号付加パルスレジスタ(18)に蓄えられ
た各デジタル信号は、D/A変換器(19)、D/A変換
器(20)及びD/A変換器(21)でD/A変換され
る。
に重畳される3つの付加パルスを示すデジタル信号が入
力端子(13)(14)(15)に印加される。そし
て、該デジタル信号は、R信号付加パルスレジスタ(1
6)、G信号付加パルスレジスタ(17)及びB信号付
加パルスレジスタ(18)に蓄えられる。R信号付加パ
ルスレジスタ(16)、G信号付加パルスレジスタ(1
7)及びB信号付加パルスレジスタ(18)に蓄えられ
た各デジタル信号は、D/A変換器(19)、D/A変換
器(20)及びD/A変換器(21)でD/A変換され
る。
【0005】すると、D/A変換器(19)、D/A変換
器(20)及びD/A変換器(21)は、R信号、G信
号及びB信号の各信号に重畳される3つのアナログの付
加パルスを発生する。そして、D/A変換器(19)、
D/A変換器(20)及びD/A変換器(21)の各出力
信号は、加算器(22)(23)(24)でクランプ基
準電源(4)からの基準電圧の上に重畳される。
器(20)及びD/A変換器(21)は、R信号、G信
号及びB信号の各信号に重畳される3つのアナログの付
加パルスを発生する。そして、D/A変換器(19)、
D/A変換器(20)及びD/A変換器(21)の各出力
信号は、加算器(22)(23)(24)でクランプ基
準電源(4)からの基準電圧の上に重畳される。
【0006】そのため、第2のスイッチ手段(12)の
スイッチ(9)乃至(11)にはクランプ基準電源
(4)の基準電圧に基づき直流レベルがそろった2つの
信号が印加される。図3に第2のスイッチ手段(12)
のスイッチ(9)乃至(11)から出力される付加パル
スの重畳された原色信号を示す。図3の期間Tが付加パ
ルスの発生期間である。そして、第2のスイッチ手段
(12)のスイッチ(9)乃至(11)から出力される
各原色信号は、可変バイアス回路(25)(26)(2
7)に印加され、所定のバイアスに調整されて出力端子
(28)乃至(30)に発生する。
スイッチ(9)乃至(11)にはクランプ基準電源
(4)の基準電圧に基づき直流レベルがそろった2つの
信号が印加される。図3に第2のスイッチ手段(12)
のスイッチ(9)乃至(11)から出力される付加パル
スの重畳された原色信号を示す。図3の期間Tが付加パ
ルスの発生期間である。そして、第2のスイッチ手段
(12)のスイッチ(9)乃至(11)から出力される
各原色信号は、可変バイアス回路(25)(26)(2
7)に印加され、所定のバイアスに調整されて出力端子
(28)乃至(30)に発生する。
【0007】図4は、図2の出力端子(28)乃至(3
0)以降の構成を示すものである。出力回路(31)
は、信号の直流レベル調整を含むブラウン管(32)を
駆動する回路で、出力端子(28)乃至(30)からの
R信号、G信号及びB信号の各信号に応じた電圧をカソ
ード(33)乃至(35)に発生させる。そして、カソ
ード(33)乃至(35)に流れる電流の和を付加パル
ス発生期間、電流検出回路(36)で検出し、その和電
流を抵抗(37)で電圧に変換する。そして、抵抗(3
7)の出力電圧が基準電源(38)の電圧とコンパレー
タ(39)で比較され、その差電圧が補正信号としてマ
イコン(40)に印加される。すると、マイコン(4
0)は、抵抗(37)の出力電圧と基準電源(38)の
電圧とが等しくなるように制御を行う。
0)以降の構成を示すものである。出力回路(31)
は、信号の直流レベル調整を含むブラウン管(32)を
駆動する回路で、出力端子(28)乃至(30)からの
R信号、G信号及びB信号の各信号に応じた電圧をカソ
ード(33)乃至(35)に発生させる。そして、カソ
ード(33)乃至(35)に流れる電流の和を付加パル
ス発生期間、電流検出回路(36)で検出し、その和電
流を抵抗(37)で電圧に変換する。そして、抵抗(3
7)の出力電圧が基準電源(38)の電圧とコンパレー
タ(39)で比較され、その差電圧が補正信号としてマ
イコン(40)に印加される。すると、マイコン(4
0)は、抵抗(37)の出力電圧と基準電源(38)の
電圧とが等しくなるように制御を行う。
【0008】マイコン(40)は、図2のバイアスレジ
スタ(41A)に制御信号を印加して可変バイアス回路
(25)(26)(27)のバイアスレベルの調整を行
う。従って、図2の回路によれば、R信号、G信号及び
B信号の各信号に重畳された3つの付加パルスに基づい
て輝度信号のレベル変動を検出して輝度信号のレベル調
整を行うようにした自動輝度調整装置が得られる。
スタ(41A)に制御信号を印加して可変バイアス回路
(25)(26)(27)のバイアスレベルの調整を行
う。従って、図2の回路によれば、R信号、G信号及び
B信号の各信号に重畳された3つの付加パルスに基づい
て輝度信号のレベル変動を検出して輝度信号のレベル調
整を行うようにした自動輝度調整装置が得られる。
【0009】
【発明が解決しようとする課題】しかしながら、図2の
回路では、R信号付加パルスレジスタ(16)、G信号
付加パルスレジスタ(17)及びB信号付加パルスレジ
スタ(18)のそれぞれにD/A変換器(19)、D/A
変換器(20)及びD/A変換器(21)を必要とする
とともに3つの加算器(22)(23)(24)を必要
とし、素子数が多く必要となるとともに消費電流が増大
するという問題があった。
回路では、R信号付加パルスレジスタ(16)、G信号
付加パルスレジスタ(17)及びB信号付加パルスレジ
スタ(18)のそれぞれにD/A変換器(19)、D/A
変換器(20)及びD/A変換器(21)を必要とする
とともに3つの加算器(22)(23)(24)を必要
とし、素子数が多く必要となるとともに消費電流が増大
するという問題があった。
【0010】更に、図2の回路では、バイアスレジスタ
(41A)とそれに伴うD/A変換器(41B)を必要
とし、この点でも素子数が多く必要となるとともに消費
電流が増大するという問題があった。
(41A)とそれに伴うD/A変換器(41B)を必要
とし、この点でも素子数が多く必要となるとともに消費
電流が増大するという問題があった。
【0011】
【課題を解決するための手段】本発明は、上述の点に鑑
みなされたもので、R信号が印加されると共に出力直流
レベルが外部から調整可能なR信号用可変バイアス回路
と、G信号が印加されると共に出力直流レベルが外部か
ら調整可能なG信号用バイアス回路と、B信号が印加さ
れると共に出力直流レベルが外部から調整可能なB信号
用バイアス回路と、前記R信号、前記G信号及び前記B
信号の各信号に使用される付加パルスを示す3種類のデ
ジタル信号を発生する付加パルス発生器と、該付加パル
ス発生器からの3つの付加パルスを示すデジタル信号を
制御信号に応じて時系列に発生する第1のスイッチ手段
と、前記R信号、前記G信号及び前記B信号のいずれか
一つのバイアスレベルを定めるデジタル信号を発生する
バイアス発生器と、前記第1のスイッチ手段の出力デジ
タル信号及び前記バイアス発生器の出力デジタル信号を
アナログ信号に変換するD/A変換器とを備え、前記D/
A変換器の出力信号によりR信号用可変バイアス回路、
G信号用可変バイアス回路及びB信号用可変バイアス回
路の出力直流レベルを調整して、前記R信号、前記G信
号及び前記B信号の各バイアスレベルを調整するととも
に前記R信号、前記G信号及び前記B信号に付加パルス
を重畳させたことを特徴とする。
みなされたもので、R信号が印加されると共に出力直流
レベルが外部から調整可能なR信号用可変バイアス回路
と、G信号が印加されると共に出力直流レベルが外部か
ら調整可能なG信号用バイアス回路と、B信号が印加さ
れると共に出力直流レベルが外部から調整可能なB信号
用バイアス回路と、前記R信号、前記G信号及び前記B
信号の各信号に使用される付加パルスを示す3種類のデ
ジタル信号を発生する付加パルス発生器と、該付加パル
ス発生器からの3つの付加パルスを示すデジタル信号を
制御信号に応じて時系列に発生する第1のスイッチ手段
と、前記R信号、前記G信号及び前記B信号のいずれか
一つのバイアスレベルを定めるデジタル信号を発生する
バイアス発生器と、前記第1のスイッチ手段の出力デジ
タル信号及び前記バイアス発生器の出力デジタル信号を
アナログ信号に変換するD/A変換器とを備え、前記D/
A変換器の出力信号によりR信号用可変バイアス回路、
G信号用可変バイアス回路及びB信号用可変バイアス回
路の出力直流レベルを調整して、前記R信号、前記G信
号及び前記B信号の各バイアスレベルを調整するととも
に前記R信号、前記G信号及び前記B信号に付加パルス
を重畳させたことを特徴とする。
【0012】
【発明の実施の形態】図1は、本発明の自動輝度調整装
置の実施の形態を示すもので、(42)は付加パルス発
生器(R信号付加パルスレジスタ(16)、G信号付加
パルスレジスタ(17)及びB信号付加パルスレジスタ
(18))からのデジタル信号を制御端子(43)から
の制御信号に応じて時系列に発生する第1のスイッチ手
段、(44)は該第1のスイッチ手段(42)の出力デ
ジタル信号とバイアスレジスタ(41A)の出力デジタ
ル信号とをアナログ信号に変換するD/A変換器、(4
5)は制御信号に応じてR信号を遮断もしくは通過させ
るR信号ブランキング回路、(46)は制御信号に応じ
てG信号を遮断もしくは通過させるG信号ブランキング
回路、(47)は制御信号に応じてB信号を遮断もしく
は通過させるB信号ブランキング回路である。
置の実施の形態を示すもので、(42)は付加パルス発
生器(R信号付加パルスレジスタ(16)、G信号付加
パルスレジスタ(17)及びB信号付加パルスレジスタ
(18))からのデジタル信号を制御端子(43)から
の制御信号に応じて時系列に発生する第1のスイッチ手
段、(44)は該第1のスイッチ手段(42)の出力デ
ジタル信号とバイアスレジスタ(41A)の出力デジタ
ル信号とをアナログ信号に変換するD/A変換器、(4
5)は制御信号に応じてR信号を遮断もしくは通過させ
るR信号ブランキング回路、(46)は制御信号に応じ
てG信号を遮断もしくは通過させるG信号ブランキング
回路、(47)は制御信号に応じてB信号を遮断もしく
は通過させるB信号ブランキング回路である。
【0013】尚、図1において、図2と同一の回路ブロ
ックについては同一の符号を付し、説明を省略する。図
1の構成で図2から削除されたのは、D/A変換器(4
1B)、D/A変換器(19)、D/A変換器(20)及
びD/A変換器(21)、加算器(22)(23)(2
4)である。その代わりに図1では、第1のスイッチ手
段(42)、D/A変換器(44)、加算器(45)が
存在している。この第1のスイッチ手段(42)が、図
2のD/A変換器(41B)、D/A変換器(19)、D
/A変換器(20)及びD/A変換器(21)、加算器
(22)(23)(24)と同等の機能を果たす。
ックについては同一の符号を付し、説明を省略する。図
1の構成で図2から削除されたのは、D/A変換器(4
1B)、D/A変換器(19)、D/A変換器(20)及
びD/A変換器(21)、加算器(22)(23)(2
4)である。その代わりに図1では、第1のスイッチ手
段(42)、D/A変換器(44)、加算器(45)が
存在している。この第1のスイッチ手段(42)が、図
2のD/A変換器(41B)、D/A変換器(19)、D
/A変換器(20)及びD/A変換器(21)、加算器
(22)(23)(24)と同等の機能を果たす。
【0014】これは、1つにはR信号付加パルスレジス
タ(16)、G信号付加パルスレジスタ(17)及びB
信号付加パルスレジスタ(18)から発生させる付加パ
ルスの発生タイミングが図5(a)(b)(c)のよう
にずれていることを利用している。第1のスイッチ手段
(42)は、制御端子(43)からの制御信号に応じて
接点がa、b、cと切り替わる。制御端子(43)には
図5に示す如きタイミングの3種類の制御信号が印加さ
れる。図5(a)の期間T1には、第1のスイッチ手段
(42)は接点a側につながる。又、図5(b)の期間
T2には、第1のスイッチ手段(42)は接点b側につ
ながる。更に、図5(c)の期間T3には、第1のスイ
ッチ手段(42)は接点c側につながる。
タ(16)、G信号付加パルスレジスタ(17)及びB
信号付加パルスレジスタ(18)から発生させる付加パ
ルスの発生タイミングが図5(a)(b)(c)のよう
にずれていることを利用している。第1のスイッチ手段
(42)は、制御端子(43)からの制御信号に応じて
接点がa、b、cと切り替わる。制御端子(43)には
図5に示す如きタイミングの3種類の制御信号が印加さ
れる。図5(a)の期間T1には、第1のスイッチ手段
(42)は接点a側につながる。又、図5(b)の期間
T2には、第1のスイッチ手段(42)は接点b側につ
ながる。更に、図5(c)の期間T3には、第1のスイ
ッチ手段(42)は接点c側につながる。
【0015】その結果、第1のスイッチ手段(42)の
出力端には、時系列に図5(a)(b)(c)の付加パ
ルス(実際にはまだデジタル信号である)が発生する。
この図5(a)(b)(c)の付加パルスは、時間的に
重なることがないので、これらの信号をD/A変換する
ものはD/A変換器(44)のみでよい。又、本発明で
は図2のD/A変換器(41B)の機能をD/A変換器
(44)に行わせている。第1のスイッチ手段(42)
の出力信号とバイアスレジスタ(41A)の出力信号
は、時間的に重なるが、D/A変換器(44)の構成を
後述のようにすることで、兼用が可能となる。
出力端には、時系列に図5(a)(b)(c)の付加パ
ルス(実際にはまだデジタル信号である)が発生する。
この図5(a)(b)(c)の付加パルスは、時間的に
重なることがないので、これらの信号をD/A変換する
ものはD/A変換器(44)のみでよい。又、本発明で
は図2のD/A変換器(41B)の機能をD/A変換器
(44)に行わせている。第1のスイッチ手段(42)
の出力信号とバイアスレジスタ(41A)の出力信号
は、時間的に重なるが、D/A変換器(44)の構成を
後述のようにすることで、兼用が可能となる。
【0016】図6は、図1のR信号付加パルスレジスタ
(16)、G信号付加パルスレジスタ(17)及びB信
号付加パルスレジスタ(18)、第1のスイッチ手段
(42)、D/A変換器(44)、バイアスレジスタ
(41A)の具体回路例を示すもので、(50)は抵抗
値Rと抵抗値2Rの複数の抵抗により構成されるはしご
型抵抗、(51)及び(52)は電源、(53)乃至
(55)は前記はしご型抵抗(50)にコレクタが接続
され、エミッタが抵抗値R1の抵抗を介してバイアスレ
ジスタ(41A)に接続された第1乃至第3トランジス
タ、(56)乃至(58)は第1乃至第3トランジスタ
(53)乃至(55)に対して並列に接続され、エミッ
タが抵抗値R2の抵抗を介して第1のスイッチ手段(4
2)に接続された付加パルス印加用の第1A乃至第3A
トランジスタ、(59)は基準電位設定回路、(60)
は、はしご型抵抗(50)の出力端子(61)に発生す
るアナログ電圧を電流に変換するV/I変換回路として
動作する差動増幅器である。
(16)、G信号付加パルスレジスタ(17)及びB信
号付加パルスレジスタ(18)、第1のスイッチ手段
(42)、D/A変換器(44)、バイアスレジスタ
(41A)の具体回路例を示すもので、(50)は抵抗
値Rと抵抗値2Rの複数の抵抗により構成されるはしご
型抵抗、(51)及び(52)は電源、(53)乃至
(55)は前記はしご型抵抗(50)にコレクタが接続
され、エミッタが抵抗値R1の抵抗を介してバイアスレ
ジスタ(41A)に接続された第1乃至第3トランジス
タ、(56)乃至(58)は第1乃至第3トランジスタ
(53)乃至(55)に対して並列に接続され、エミッ
タが抵抗値R2の抵抗を介して第1のスイッチ手段(4
2)に接続された付加パルス印加用の第1A乃至第3A
トランジスタ、(59)は基準電位設定回路、(60)
は、はしご型抵抗(50)の出力端子(61)に発生す
るアナログ電圧を電流に変換するV/I変換回路として
動作する差動増幅器である。
【0017】第1乃至第3トランジスタ(53)乃至
(55)及び第1A乃至第3Aトランジスタ(56)乃
至(58)は、はしご型抵抗(50)とともにD/Aコ
ンバータを構成する。負荷抵抗(62)は、差動増幅器
(60)の出力電流を電圧に変換するI/V変換回路と
して動作する。
(55)及び第1A乃至第3Aトランジスタ(56)乃
至(58)は、はしご型抵抗(50)とともにD/Aコ
ンバータを構成する。負荷抵抗(62)は、差動増幅器
(60)の出力電流を電圧に変換するI/V変換回路と
して動作する。
【0018】バイアスレジスタ(41A)は、バイアス
調整用のデジタル信号に応じて内部スイッチ(63)乃
至(65)の開閉を行う。該スイッチ(63)乃至(6
5)の開閉により、第1乃至第3トランジスタ(53)
乃至(55)の導通が定まる。第1乃至第3トランジス
タ(53)乃至(55)のエミッタに接続される抵抗は
全て抵抗値がR1で等しくなっている。また、第1乃至
第3トランジスタ(53)乃至(55)のベースには電
源(52)が共通に接続されているので、第1乃至第3
トランジスタ(53)乃至(55)のコレクタ・エミッ
タ路には等しい電流が流れる。
調整用のデジタル信号に応じて内部スイッチ(63)乃
至(65)の開閉を行う。該スイッチ(63)乃至(6
5)の開閉により、第1乃至第3トランジスタ(53)
乃至(55)の導通が定まる。第1乃至第3トランジス
タ(53)乃至(55)のエミッタに接続される抵抗は
全て抵抗値がR1で等しくなっている。また、第1乃至
第3トランジスタ(53)乃至(55)のベースには電
源(52)が共通に接続されているので、第1乃至第3
トランジスタ(53)乃至(55)のコレクタ・エミッ
タ路には等しい電流が流れる。
【0019】第1トランジスタ(53)は、LSB側と
なり、第3トランジスタ(55)は、MSB側となる。
前記スイッチ(63)乃至(65)の開閉により、はし
ご型抵抗(50)の出力端子(61)にはアナログ電圧
が発生し、差動増幅器(60)に印加される。一方、基
準電位設定回路(59)のスイッチ(66)(67)
は、常時閉じており、トランジスタ(68)(69)に
は一定電流が流れる。そして、該電流と2Rの抵抗との
掛け算で定まる一定電圧V0が、差動増幅器(60)の
負入力端子(−)に印加される。
なり、第3トランジスタ(55)は、MSB側となる。
前記スイッチ(63)乃至(65)の開閉により、はし
ご型抵抗(50)の出力端子(61)にはアナログ電圧
が発生し、差動増幅器(60)に印加される。一方、基
準電位設定回路(59)のスイッチ(66)(67)
は、常時閉じており、トランジスタ(68)(69)に
は一定電流が流れる。そして、該電流と2Rの抵抗との
掛け算で定まる一定電圧V0が、差動増幅器(60)の
負入力端子(−)に印加される。
【0020】差動増幅器(60)は、正入力端子(+)
と負入力端子(−)の電位が等しくなるように働くの
で、差動増幅器(60)の正入力端子(+)の電位は、
電圧V0となる。すると、差動増幅器(60)の抵抗
(70)の一端には出力端子(61)のアナログ電圧が
印加され、抵抗(70)の他端には電圧V0が印加さ
れ、この2つの電圧の電圧差に応じた電流が抵抗(7
0)を流れる。
と負入力端子(−)の電位が等しくなるように働くの
で、差動増幅器(60)の正入力端子(+)の電位は、
電圧V0となる。すると、差動増幅器(60)の抵抗
(70)の一端には出力端子(61)のアナログ電圧が
印加され、抵抗(70)の他端には電圧V0が印加さ
れ、この2つの電圧の電圧差に応じた電流が抵抗(7
0)を流れる。
【0021】抵抗(70)を流れる電流は、差動増幅器
(60)のトランジスタ(71)を流れる。差動増幅器
(60)のトランジスタ(71)とトランジスタ(7
2)は、電流ミラー関係に接続されているので、トラン
ジスタ(72)にもトランジスタ(71)の電流と等し
い電流が流れる。そして、トランジスタ(72)のコレ
クタ電流は、差動増幅器(60)の出力電流を電圧に変
換するI/V変換回路として動作する負荷抵抗(62)
に流れるので、出力端子(73)には出力端子(61)
のアナログ電圧に比例したアナログ電圧が得られる。
(60)のトランジスタ(71)を流れる。差動増幅器
(60)のトランジスタ(71)とトランジスタ(7
2)は、電流ミラー関係に接続されているので、トラン
ジスタ(72)にもトランジスタ(71)の電流と等し
い電流が流れる。そして、トランジスタ(72)のコレ
クタ電流は、差動増幅器(60)の出力電流を電圧に変
換するI/V変換回路として動作する負荷抵抗(62)
に流れるので、出力端子(73)には出力端子(61)
のアナログ電圧に比例したアナログ電圧が得られる。
【0022】一方、レジスタ(74)は、図1のR信号
付加パルスレジスタ(16)、G信号付加パルスレジス
タ(17)及びB信号付加パルスレジスタ(18)の動
作を行う。付加パルス設定用のデジタル信号に応じてレ
ジスタ(74)内のRGBに対応する各スイッチが開閉
を行う。例えば、R信号付加パルス印加時には、第1の
スイッチ手段(42)内のスイッチ(75A)乃至(7
5C)が各々接点a側を選択する。そして、レジスタ
(74)内のスイッチ(74A)乃至(74C)がデジ
タル信号に応じて開閉する。
付加パルスレジスタ(16)、G信号付加パルスレジス
タ(17)及びB信号付加パルスレジスタ(18)の動
作を行う。付加パルス設定用のデジタル信号に応じてレ
ジスタ(74)内のRGBに対応する各スイッチが開閉
を行う。例えば、R信号付加パルス印加時には、第1の
スイッチ手段(42)内のスイッチ(75A)乃至(7
5C)が各々接点a側を選択する。そして、レジスタ
(74)内のスイッチ(74A)乃至(74C)がデジ
タル信号に応じて開閉する。
【0023】すると、第1A乃至第3Aトランジスタ
(56)乃至(58)の導通が定まる。第1A乃至第3
Aトランジスタ(56)乃至(58)のエミッタに接続
される抵抗は全て抵抗値がR2で等しくなっている。ま
た、第1A乃至第3Aトランジスタ(56)乃至(5
8)のベースには電源(52)が共通に接続されている
ので、第1A乃至第3Aトランジスタ(56)乃至(5
8)のコレクタ・エミッタ路には等しい電流が流れる。
(56)乃至(58)の導通が定まる。第1A乃至第3
Aトランジスタ(56)乃至(58)のエミッタに接続
される抵抗は全て抵抗値がR2で等しくなっている。ま
た、第1A乃至第3Aトランジスタ(56)乃至(5
8)のベースには電源(52)が共通に接続されている
ので、第1A乃至第3Aトランジスタ(56)乃至(5
8)のコレクタ・エミッタ路には等しい電流が流れる。
【0024】第1乃至第3トランジスタ(53)乃至
(55)の場合と同様に、第1Aトランジスタ(56)
は、LSB側となり、第3Aトランジスタ(58)は、
MSB側となる。前記スイッチ(74A)乃至(74
C)の開閉により、はしご型抵抗(50)の出力端子
(61)には所定レベルの直流電圧(付加パルス)が発
生し、差動増幅器(60)に印加される。
(55)の場合と同様に、第1Aトランジスタ(56)
は、LSB側となり、第3Aトランジスタ(58)は、
MSB側となる。前記スイッチ(74A)乃至(74
C)の開閉により、はしご型抵抗(50)の出力端子
(61)には所定レベルの直流電圧(付加パルス)が発
生し、差動増幅器(60)に印加される。
【0025】そして、前記所定レベルの直流電圧に比例
した電流がトランジスタ(72)を流れ、最終的な電圧
が出力端子(73)に発生する。従って、図6の回路に
よれば、R信号、G信号及びB信号の各信号に重畳され
る3つの付加パルスとバイアス調整用の直流電圧とを可
変バイアス回路(25)(26)(27)に単一のD/
A変換器から出力できる。
した電流がトランジスタ(72)を流れ、最終的な電圧
が出力端子(73)に発生する。従って、図6の回路に
よれば、R信号、G信号及びB信号の各信号に重畳され
る3つの付加パルスとバイアス調整用の直流電圧とを可
変バイアス回路(25)(26)(27)に単一のD/
A変換器から出力できる。
【0026】次に、図1の可変バイアス回路(25)
(26)(27)について説明する。図7は、可変バイ
アス回路(25)(26)(27)の具体回路例を示す
もので、図6の出力端子(73)の電圧は、可変電源
(80)としてトランジスタ(81)(82)のベース
に印加される。トランジスタ(81)(82)のベース
電圧が上下すると、点P及びQの直流電圧レベルが上下
する。すると、平衡接続された差動増幅器(86)(8
7)の出力端子(88)における直流レベルが変わるた
め、R信号、G信号及びB信号のバイアスレベルが変え
られるとともに付加パルスが発生する。
(26)(27)について説明する。図7は、可変バイ
アス回路(25)(26)(27)の具体回路例を示す
もので、図6の出力端子(73)の電圧は、可変電源
(80)としてトランジスタ(81)(82)のベース
に印加される。トランジスタ(81)(82)のベース
電圧が上下すると、点P及びQの直流電圧レベルが上下
する。すると、平衡接続された差動増幅器(86)(8
7)の出力端子(88)における直流レベルが変わるた
め、R信号、G信号及びB信号のバイアスレベルが変え
られるとともに付加パルスが発生する。
【0027】その様子を図8を参照して説明する。図8
(a)(b)(c)は、図7の信号源(89)から発生
するR信号、G信号及びB信号を示す。可変電源(8
3)は、ブライト調整用の電圧で、図7のブライト調整
回路(8)を示す。スイッチ(84)(85)は、図1
のスイッチ(9)乃至(11)のいずれか1つを示すも
ので、図8(d)のRGB複合パルスに応じてb側に切
り替わり、それ以外の時はa側となる。
(a)(b)(c)は、図7の信号源(89)から発生
するR信号、G信号及びB信号を示す。可変電源(8
3)は、ブライト調整用の電圧で、図7のブライト調整
回路(8)を示す。スイッチ(84)(85)は、図1
のスイッチ(9)乃至(11)のいずれか1つを示すも
ので、図8(d)のRGB複合パルスに応じてb側に切
り替わり、それ以外の時はa側となる。
【0028】スイッチ(84)(85)がa側となって
いるときには、原色信号(R信号、G信号及びB信号の
いずれか)が差動増幅器(86)(87)の共通エミッ
タに印加される。そして、差動増幅器(86)(87)
でバイアスが与えられるとともに交流利得が与えられて
出力端子(88)に導出される。交流利得は、基準電源
(90)の値に応じて変化する。
いるときには、原色信号(R信号、G信号及びB信号の
いずれか)が差動増幅器(86)(87)の共通エミッ
タに印加される。そして、差動増幅器(86)(87)
でバイアスが与えられるとともに交流利得が与えられて
出力端子(88)に導出される。交流利得は、基準電源
(90)の値に応じて変化する。
【0029】スイッチ(84)(85)が図8(d)の
パルスに応じてb側となると、クランプ電圧が発生する
こととなり、該クランプ電圧上に可変電源(80)から
の直流信号(バイアスと付加パルス)が重畳される。そ
れについて説明する。図8(e)(f)(g)は、図6
のレジスタ(74)内のスイッチを切り換える。図7の
出力端子(88)には、図8(h)に示す原色信号が発
生する。図8(h)はR信号、G信号及びB信号共通で
ある。図8(h)のレベルVは、図7の可変電源(8
3)及び可変電源(80)により定まる。又、図8
(h)の斜線部分は、R信号、G信号及びB信号の付加
パルスが時系列で発生している様子である。
パルスに応じてb側となると、クランプ電圧が発生する
こととなり、該クランプ電圧上に可変電源(80)から
の直流信号(バイアスと付加パルス)が重畳される。そ
れについて説明する。図8(e)(f)(g)は、図6
のレジスタ(74)内のスイッチを切り換える。図7の
出力端子(88)には、図8(h)に示す原色信号が発
生する。図8(h)はR信号、G信号及びB信号共通で
ある。図8(h)のレベルVは、図7の可変電源(8
3)及び可変電源(80)により定まる。又、図8
(h)の斜線部分は、R信号、G信号及びB信号の付加
パルスが時系列で発生している様子である。
【0030】図8(h)の信号は、図1のR、G及びB
信号ブランキング回路(45)乃至(47)に印加され
る。図8(i)(j)(k)は、R、G及びB信号のブ
ランキング解除信号を示し、図1の端子(91)(9
2)(93)に印加され、スイッチ(94)(95)
(96)を介してR、G及びB信号ブランキング回路
(45)乃至(47)に印加される。又、端子(97)
には図8(l)の垂直ブランキング信号が印加されスイ
ッチ(94)(95)(96)が閉じている際に、R、
G及びB信号ブランキング回路(45)乃至(47)が
信号を遮断するように働く。これに対して、図8(i)
(j)(k)は、R、G及びB信号のブランキングを解
除するように働く。
信号ブランキング回路(45)乃至(47)に印加され
る。図8(i)(j)(k)は、R、G及びB信号のブ
ランキング解除信号を示し、図1の端子(91)(9
2)(93)に印加され、スイッチ(94)(95)
(96)を介してR、G及びB信号ブランキング回路
(45)乃至(47)に印加される。又、端子(97)
には図8(l)の垂直ブランキング信号が印加されスイ
ッチ(94)(95)(96)が閉じている際に、R、
G及びB信号ブランキング回路(45)乃至(47)が
信号を遮断するように働く。これに対して、図8(i)
(j)(k)は、R、G及びB信号のブランキングを解
除するように働く。
【0031】例えば、R信号ブランキング回路(45)
は、図8(h)のR信号付加パルスのみを通過させる。
同様に図8(j)は図8(h)のG信号付加パルスを、
図8(K)は図8(h)のB信号付加パルスを通過させ
る。ここで、もし付加パルスによる自動輝度調整を実施
したくない場合には、図1の端子(91)(92)(9
3)にR、G及びB信号のブランキング解除信号を印加
しないようにすればよい。それだけで、簡単に付加パル
スによる自動輝度調整を実施又は停止できる。
は、図8(h)のR信号付加パルスのみを通過させる。
同様に図8(j)は図8(h)のG信号付加パルスを、
図8(K)は図8(h)のB信号付加パルスを通過させ
る。ここで、もし付加パルスによる自動輝度調整を実施
したくない場合には、図1の端子(91)(92)(9
3)にR、G及びB信号のブランキング解除信号を印加
しないようにすればよい。それだけで、簡単に付加パル
スによる自動輝度調整を実施又は停止できる。
【0032】
【発明の効果】以上述べた如く、本発明によれば、付加
パルス発生器とバイアス発生器の出力信号を単一のD/
A変換器で処理できるので、多くのD/A変換器や加算
器が不要となる。その為、回路素子数の削減が可能とな
り、消費電流を低下させられるという利点を有する。
パルス発生器とバイアス発生器の出力信号を単一のD/
A変換器で処理できるので、多くのD/A変換器や加算
器が不要となる。その為、回路素子数の削減が可能とな
り、消費電流を低下させられるという利点を有する。
【0033】又、本発明によれば、ブランキング回路に
RGBのブランキング解除パルスを印加することにより
付加パルスの遮断が可能なので、前記ブランキング解除
パルスを印加するか否かにより、付加パルスを使用した
自動輝度調整機能の実行非実行を簡単に選択できる。更
に、本発明によれば、付加パルスを重畳させる期間に
は、RGB信号に代えてクランプ電圧を使用しているの
で、ノイズを考慮することなく確実に付加パルスレベル
を一定にできる。
RGBのブランキング解除パルスを印加することにより
付加パルスの遮断が可能なので、前記ブランキング解除
パルスを印加するか否かにより、付加パルスを使用した
自動輝度調整機能の実行非実行を簡単に選択できる。更
に、本発明によれば、付加パルスを重畳させる期間に
は、RGB信号に代えてクランプ電圧を使用しているの
で、ノイズを考慮することなく確実に付加パルスレベル
を一定にできる。
【図1】本発明の自動輝度調整装置を示すブロック図で
ある。
ある。
【図2】従来の自動輝度調整装置を示すブロック図であ
る。
る。
【図3】図2の説明に供するための波形図である。
【図4】従来の自動輝度調整装置を示すブロック図であ
る。
る。
【図5】図1の説明に供するための波形図である。
【図6】本発明の自動輝度調整装置の具体例を示すブロ
ック図である。
ック図である。
【図7】本発明の自動輝度調整装置の具体例を示すブロ
ック図である。
ック図である。
【図8】図1の説明に供するための波形図である。
(16) R信号付加パルスレジスタ (17) G信号付加パルスレジスタ (18) B信号付加パルスレジスタ (25) 可変バイアス回路 (26) 可変バイアス回路 (27) 可変バイアス回路 (41A) バイアスレジスタ (44) D/A変換器
Claims (2)
- 【請求項1】R信号が印加されると共に出力直流レベル
が外部から調整可能なR信号用可変バイアス回路と、 G信号が印加されると共に出力直流レベルが外部から調
整可能なG信号用バイアス回路と、 B信号が印加されると共に出力直流レベルが外部から調
整可能なB信号用バイアス回路と、 前記R信号、前記G信号及び前記B信号の各信号に使用
される付加パルスを示す3種類のデジタル信号を発生す
る付加パルス発生器と、 該付加パルス発生器からの3つの付加パルスを示すデジ
タル信号を制御信号に応じて時系列に発生する第1のス
イッチ手段と、 前記R信号、前記G信号及び前記B信号のいずれか一つ
のバイアスレベルを定めるデジタル信号を発生するバイ
アス発生器と、 前記第1のスイッチ手段の出力デジタル信号及び前記バ
イアス発生器の出力デジタル信号をアナログ信号に変換
するD/A変換器と、 を備え、前記D/A変換器の出力信号によりR信号用可
変バイアス回路、G信号用可変バイアス回路及びB信号
用可変バイアス回路の出力直流レベルを調整して、前記
R信号、前記G信号及び前記B信号の各バイアスレベル
を調整するとともに前記R信号、前記G信号及び前記B
信号に付加パルスを重畳させたことを特徴とする自動輝
度調整装置。 - 【請求項2】 R信号が印加されると共に出力直流レベ
ルが外部から調整可能なR信号用可変バイアス回路と、 G信号が印加されると共に出力直流レベルが外部から調
整可能なG信号用バイアス回路と、 B信号が印加されると共に出力直流レベルが外部から調
整可能なB信号用バイアス回路と、 前記R信号用可変バイアス回路からのR信号を通過させ
るR信号ブランキング回路と、 前記G信号用可変バイアス回路からのG信号を通過させ
るG信号ブランキング回路と、 前記B信号用可変バイアス回路からのB信号を通過させ
るB信号ブランキング回路と、 前記R信号、前記G信号及び前記B信号の各信号に使用
される付加パルスを示す3種類のデジタル信号を発生す
る付加パルス発生器と、 該付加パルス発生器からの3つの付加パルスを示すデジ
タル信号を制御信号に応じて時系列に発生する第1のス
イッチ手段と、 前記R信号、前記G信号及び前記B信号のいずれか一つ
のバイアスレベルを定めるデジタル信号を発生するバイ
アス発生器と、 前記第1のスイッチ手段の出力デジタル信号及び前記バ
イアス発生器の出力デジタル信号をアナログ信号に変換
するD/A変換器と、 を備え、前記D/A変換器の出力信号によりR信号用可
変バイアス回路、G信号用可変バイアス回路及びB信号
用可変バイアス回路の出力直流レベルを調整して、前記
R信号、前記G信号及び前記B信号の各バイアスレベル
を調整するとともに前記R信号、前記G信号及び前記B
信号に付加パルスを重畳させ、更に前記3つの付加パル
スに応答して前記R信号ブランキング回路、前記G信号
ブランキング回路及び前記B信号ブランキング回路を動
作させたことを特徴とする自動輝度調整装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30763795A JP3272223B2 (ja) | 1995-11-27 | 1995-11-27 | 自動輝度調整装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30763795A JP3272223B2 (ja) | 1995-11-27 | 1995-11-27 | 自動輝度調整装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09146487A JPH09146487A (ja) | 1997-06-06 |
JP3272223B2 true JP3272223B2 (ja) | 2002-04-08 |
Family
ID=17971439
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30763795A Expired - Fee Related JP3272223B2 (ja) | 1995-11-27 | 1995-11-27 | 自動輝度調整装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3272223B2 (ja) |
-
1995
- 1995-11-27 JP JP30763795A patent/JP3272223B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09146487A (ja) | 1997-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6437833B1 (en) | Automatic white balance adjusting circuit in color image display | |
US4918450A (en) | Analog/digital converter circuit | |
JP3272223B2 (ja) | 自動輝度調整装置 | |
US5329111A (en) | Image reader with adjustable contrast range | |
JP2599020B2 (ja) | 黒レベル補正回路 | |
US5889558A (en) | Variable black level bias image display | |
US6710821B1 (en) | White balance adjusting apparatus | |
US6281943B1 (en) | Cut-off control circuit for adjusting white balance | |
JPH0634510B2 (ja) | 自動ホワイトバランス調整回路 | |
JP2722351B2 (ja) | 撮像信号処理装置 | |
JP3272219B2 (ja) | 自動輝度調整装置 | |
JP2882205B2 (ja) | アナログディジタル変換器 | |
JPH10148570A (ja) | 赤外線センサのレベル調整回路 | |
JP4007840B2 (ja) | D/a変換器を有する制御回路 | |
JP3602738B2 (ja) | 自動白色バランス調整回路及び映像表示装置 | |
JP2000152277A (ja) | 自動白色バランス調整回路 | |
JP3611582B2 (ja) | カソード電流検出回路および方法 | |
JP2505814Y2 (ja) | 輝度調整回路 | |
JP2569190B2 (ja) | ガンマ増幅器 | |
JPH11341512A (ja) | ホワイトバランス調整装置 | |
JP2000023187A (ja) | ホワイトバランス調整装置 | |
EP1292157A1 (en) | Automatic cut-off system | |
KR920006954B1 (ko) | 비디오 카메라의 감마 보정회로 | |
JP2000023186A (ja) | ホワイトバランス調整装置 | |
KR100209901B1 (ko) | 가변감마보정회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090125 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090125 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100125 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |