JP3611582B2 - カソード電流検出回路および方法 - Google Patents

カソード電流検出回路および方法 Download PDF

Info

Publication number
JP3611582B2
JP3611582B2 JP28517692A JP28517692A JP3611582B2 JP 3611582 B2 JP3611582 B2 JP 3611582B2 JP 28517692 A JP28517692 A JP 28517692A JP 28517692 A JP28517692 A JP 28517692A JP 3611582 B2 JP3611582 B2 JP 3611582B2
Authority
JP
Japan
Prior art keywords
cathode current
current
cathode
pulses
crt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28517692A
Other languages
English (en)
Other versions
JPH06113231A (ja
Inventor
一郎 筒井
研 須藤
貴史 築摩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP28517692A priority Critical patent/JP3611582B2/ja
Publication of JPH06113231A publication Critical patent/JPH06113231A/ja
Application granted granted Critical
Publication of JP3611582B2 publication Critical patent/JP3611582B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Television Receiver Circuits (AREA)

Description

【0001】
【産業上の利用分野】
本発明は、CRT(陰極線管)のカソード電流検出回路および方法に関する。
【0002】
【従来の技術】
図9は、従来のCRTのカソード電流検出制御回路の一例を示し、図10は、図9の従来例の各部の信号波形を示す。映像信号Aは、加算器2の一方の入力端子に供給される。映像信号Aの垂直ブランキング期間(図10(a)参照)に、加算器2の他方の入力端子には、ブライトパルスB(図10(b)参照)が供給される。従って、加算器2は、垂直ブランキング期間にブライトパルスが挿入された映像信号を出力し、この映像信号は、直流コントロール回路4を介して、NPNトランジスタQ1のベースに供給される。
【0003】
NPNトランジスタQ1のエミッタは、抵抗R1を介して接地されている。NPNトランジスタQ1のコレクタは、直列接続されたダイオードD1およびD2ならびに抵抗R2を介してバイアス電圧源に接続されている。すなわち、トランジスタQ1のコレクタは、ダイオードD2のカソードに接続され、ダイオードD2のアノードがダイオードD1のカソードに接続され、ダイオードD1のアノードが抵抗R2に接続されている。
【0004】
抵抗R2とダイオードD1との接続点は、NPNトランジスタQ2のベースに接続されている。ダイオードD2とNPNトランジスタQ1との接続点は、PNPトランジスタQ3のベースに接続されている。NPNトランジスタQ2のコレクタは、抵抗R4を介してバイアス電圧源に接続されている。NPNトランジスタQ2のエミッタは、PNPトランジスタQ3のエミッタに接続されている。PNPトランジスタQ3のコレクタは、抵抗RとツェナーダイオードZDとの並列回路を介して接地されている。NPNトランジスタQ2のエミッタとPNPトランジスタQ3のエミッタとの接続点は、CRT6のカソードに接続されている。NPNトランジスタQ2およびPNPトランジスタQ3は、プッシュプル回路を構成する。従って、直流コントロール回路4から出力された映像信号は、NPNトランジスタQ1により増幅された後、NPNトランジスタQ2およびPNPトランジスタQ3からなるプッシュプル回路によって増幅されて、CRT6のカソードKに供給される(図10(c)参照)。
【0005】
NPNトランジスタQ2のベースとPNPトランジスタQ3のベースとの間には、スイッチSW1が設けられている。スイッチSW1は、ブライトパルスと同じ持続期間のスイッチ制御パルスによって、ブライトパルスの持続期間中オンとされる。スイッチSW1がオンになると、NPNトランジスタQ2は、カットオフし、CRT6のカソードKに与えられたブライトパルスの輝度に応じた真のカソード電流Iが、CRT6のカソードKからPNPトランジスタQ3のコレクタIに全て流れ、抵抗Rの端子電圧IR(図10(d)参照)によって、真のカソード電流を検出することができる。
【0006】
サンプルホールド回路8は、抵抗Rの端子電圧IRをサンプルホールドし、誤差増幅器10は、サンプルホールド回路8の出力電圧と基準電圧VREFとの差を直流コントロール回路4にフィードバックし、直流コントロール回路4は、映像信号の直流分を制御することにより(すなわちCRT6のカソードKのバイアスを制御することにより)、ブライトパルスによってCRT6が発光するときのカソード電流I(これは、ブライトパルスの輝度と相関がある)が常にVREF/Rとなるように制御する。このようにカソード電流を制御して、CRTおよびその駆動回路の経年変化および温度変化かあっても、CRTの黒レベルの輝度(3色の場合には、ホワイトバランス)を安定化させている。
【0007】
他方、水平パルスに応じてパラボラ波形発生器12から出力される水平パラボラ電圧は、垂直パラボラ波形発生器14から出力される垂直パラボラ電圧と、加算器16で加算され、コンデンサC1を介して、さらに、直流電圧源に接続された可変抵抗VRおよび抵抗R5からなるフォーカス回路を介して、ダイナミックフォーカス電圧F(図10(f)参照)としてCRT6のフォーカス電極G4に供給される。
【0008】
【発明が解決しようとする課題】
上述した図9のカソード電流検出制御回路は、CRT6のカソードKからプッシュプル回路に流れ込む真のカソード電流Iを検出することはできるが、CRT6のカソードKと他の電極との間の浮遊容量によりカソードKに流れ込むノイズ電流Iを検出できないという問題がある。
【0009】
また、CRT6の構造上、カソードKとフォーカス電極G4の距離が小さい場合には、カソードKとフォーカス電極G4との間の容量Cにより、ダイナミックフォーカス電圧がフォーカス電極G4に供給されると、ダイナミックフォーカス電圧による電流がカソード電流に含まれることになり、真のカソード電流を検出できないという問題がある。
【0011】
本発明はこのような状況に鑑みてなされたものであり、CRTのノイズ電流を除いた真のカソード電流を検出できるカソード電流検出回路および方法を提供することにある。
【0015】
【課題を解決するための手段】
本発明のカソード電流検出方法は、映像信号のブランキング期間にパルスを挿入し、該パルスに基づいてCRTの管面が発光したときのカソード電流が基準値と等しくなるように制御するカソード電流検出回路のカソード電流検出方法において、映像信号に対してそのブランキング期間に少なくとも2つのパルスを挿入し、2つのパルスの一方に同期したタイミングで、ブランキングをかけるために、 CRT のグリッドにグリッド制御信号を供給し、カソード電流に含まれるノイズ成分のみを検出し、2つのパルスの他方にブランキングをかけずに、真のカソード電流およびノイズ成分を検出し、上記2つの検出結果に基づいて、真のカソード電流を検出することを特徴とする。
【0016】
本発明のカソード電流検出回路は、映像信号のブランキング期間にパルスを挿入し、該パルスに基づいてCRTの管面が発光したときのカソード電流が基準値と等しくなるように制御するカソード電流検出回路において、映像信号に対してそのブランキング期間に少なくとも2つのパルスを挿入するパルス挿入手段と、2つのパルスの一方に同期したタイミングで、ブランキングをかけるために、CRTのグリッドにグリッド制御信号を供給するグリッド制御手段と、2つのパルスの一方に基づくカソード電流を検出する第1の電流検出手段と、2つのパルスの他方に基づくカソード電流を検出する第2の電流検出手段と、第2電流検出手段の検出結果から、第1電流検出手段の検出結果を差し引く減算手段とを備え、減算手段の出力に基づいて、真のカソード電流を検出することを特徴とする。
【0020】
【作用】
本発明のカソード電流検出方法においては、映像信号に対してそのブランキング期間に少なくとも2つのパルスが挿入され、2つのパルスの一方に同期したタイミングで、ブランキングをかけるために、 CRT のグリッドにグリッド制御信号が供給されてカソード電流に含まれるノイズ成分のみが検出され、2つのパルスの他方にはブランキングをかけられずに真のカソード電流およびノイズ成分が検出され、上記2つの検出結果に基づいて、真のカソード電流が検出される。
【0021】
本発明のカソード電流検出回路においては、パルス挿入手段が、映像信号に対してそのブランキング期間に少なくとも2つのパルスを挿入し、グリッド制御手段が、CRTのグリッドにグリッド制御信号を供給して2つのパルスの一方に同期したタイミングで、ブランキングをかけ、第1の電流検出手段が、2つのパルスの一方に基づくカソード電流すなわちCRTのカソードに流れ込むノイズ電流を検出し、第2の電流検出手段は、2つのパルスの他方に基づくカソード電流すなわち真のカソード電流およびノイズ成分を検出し、減算手段が、第2電流検出手段の検出結果から、第1電流検出手段の検出結果を差し引いて、真のカソード電流を検出する。
【0023】
【実施例】
図1は、CRTのカソードに流れ込むノイズ電流を含めたカソード電流を検出できる本発明のカソード電流検出回路の一実施例の構成を示す。図1中、トランジスタQ1,Q2およびQ3、ダイオードD1およびD2、抵抗R1およびR2、ならびにCRT6は、上述した図9の従来例と同一である。図9の従来例と異なる点は、プッシュプル回路を構成するNPNトランジスタQ2のコレクタに、カレントミラー回路CM1が接続され、プッシュプル回路を構成するPNPトランジスタQ3のコレクタに、カレントミラー回路CM2が接続されている点である。
【0024】
カレントミラー回路CM1は、バイアス電圧源とNPNトランジスタQ2のコレクタとの間に接続された抵抗R6と、バイアス電圧源に接続された抵抗R7と、抵抗R7にエミッタが接続されるPNPトランジスタQ4と、非反転入力端子がNPNトランジスタQ2のコレクタと抵抗R6との接続点に接続され、反転入力端子がPNPトランジスタQ4のエミッタと抵抗R7の接続点に接続され、出力端子がPNPトランジスタQ4のベースに接続された演算増幅器A1とからなっている。
【0025】
カレントミラー回路CM2は、PNPトランジスタQ3のコレクタと接地点との間に接続された抵抗R8と、接地点に接続された抵抗R9と、抵抗R9にエミッタが接続されるNPNトランジスタQ5と、非反転入力端子がPNPトランジスタQ3のコレクタと抵抗R8との接続点に接続され、反転入力端子がNPNトランジスタQ5のエミッタと抵抗R9の接続点に接続され、出力端子がNPNトランジスタQ5のベースに接続された演算増幅器A2とからなっている。
【0026】
次に、図1の実施例の動作について説明する。カレントミラー回路CM1のPNPトランジスタQ4のコレクタに流れる電流は、NPNトランジスタQ2のエミッタからCRT6のカソードKに流れ込むノイズ電流Iに等しく、カレントミラー回路CM2のNPNトランジスタQ5のコレクタに流れる電流は、CRT6のカソードKからPNPトランジスタQ3のエミッタに流れ込む真のカソード電流Iに等しい。従って、カレントミラー回路CM1のPNPトランジスタQ4のコレクタとカレントミラー回路CM2のNPNトランジスタQ5のコレクタとの接続点に流れ込む電流Iは、真のカソード電流Iとノイズ電流Iとの和に等しくなる。従って、CRT6のカソードに流れ込むノイズ電流を含めたカソード電流を検出できる。
【0027】
図2は、CRTのカソードに流れ込むノイズ電流を含めたカソード電流を検出できる本発明のカソード電流検出回路の別の実施例の構成を示す。図2の実施例と図1の実施例との相違は、図2の実施例のカレントミラー回路CM1が、図1の抵抗R6および演算増幅器A1の代わりに、バイアス電圧源に接続された抵抗R10と、エミッタが抵抗R10に接続され、ベースがPNPトランジスタQ4のベースに接続され、コレクタがNPNトランジスタQ2のコレクタに接続され、ベースとコレクタが互いに接続されるPNPトランジスタQ6とを設けている点と、図2の実施例のカレントミラー回路CM2が、図1の抵抗R8および演算増幅器A2の代わりに、接地点に接続された抵抗R11と、エミッタが抵抗R11に接続され、ベースがNPNトランジスタQ5のベースに接続され、コレクタがPNPトランジスタQ3のコレクタに接続され、ベースとコレクタが互いに接続されるNPNトランジスタQ7とを設けている点とにある。図2のカレントミラー回路CM1およびCM2の作用は、図1のカレントミラー回路CM1およびCM2の作用と同一であり、図2の実施例も、CRT6のカソードに流れ込むノイズ電流を含めたカソード電流を検出できる。
【0028】
図3は、CRTのノイズ電流を除いた真のカソード電流を検出できる本発明のカソード電流検出回路の一実施例の構成を示し、図4は、図3の実施例の各部の信号波形を示す。図3中、トランジスタQ1,Q2およびQ3、ダイオードD1およびD2、抵抗R1およびR2、CRT6、カレントミラー回路CM1、ならびにカレントミラー回路CM2は、図1の実施例と同一である。
【0029】
映像信号Aは、加算器2の一方の入力端子に供給される。映像信号Aの垂直ブランキング期間(図4(a)参照)に、加算器2の他方の入力端子には、2つのブライトパルスB(図4(b)参照)が供給される。従って、加算器2は、垂直ブランキング期間に2つのブライトパルスが挿入された映像信号を出力し、この映像信号は、直流コントロール回路4を介して、NPNトランジスタQ1のベースに供給される。
【0030】
直流コントロール回路4から出力された2つのブライトパルスを含む映像信号は、NPNトランジスタQ1により増幅された後、NPNトランジスタQ2およびPNPトランジスタQ3からなるプッシュプル回路によって増幅されて、CRT6のカソードKに供給される。
【0031】
他方、2つのブライトパルスのうち最初のブライトパルスにブランキングをかけるために、最初のブライトパルスに同期したタイミングで、CRT6のグリッドG1にグリッド制御信号GC(図4(f)参照)が供給される。
【0032】
カレントミラー回路CM1のPNPトランジスタQ4のコレクタとカレントミラー回路CM2のNPNトランジスタQ5のコレクタとの接続点に流れ込む電流Iは、ブランキングがかけられた最初のブライトパルスに関してはノイズ電流Iのみであり、ブランキングがかけられない2番目のブライトパルスに関しては真のカソード電流Iとノイズ電流Iとの和となる。
【0033】
I‐V(電流‐電圧)コンバーター20は、カレントミラー回路CM1のPNPトランジスタQ4のコレクタとカレントミラー回路CM2のNPNトランジスタQ5のコレクタとの接続点に流れ込む電流を電圧に変換する。従って、I‐Vコンバーター20は、最初にノイズ電流Iを電圧に変換した電圧V(I)を出力し、次に真のカソード電流Iとノイズ電流Iとの和を電圧に変換した電圧V(I+I)を出力する(図4(c)参照)。
【0034】
サンプルホールド回路22は、最初のブライトパルスと同期したサンプリングパルスG(図4(d)参照)に従って、I‐Vコンバーター20から出力される電圧V(I)をサンプルホールドし、サンプルホールド回路24は、次のブライトパルスと同期したサンプリングパルスH(図4(e)参照)に従って、I‐Vコンバーター20から出力される電圧V(I+I)をサンプルホールドする。減算器26は、サンプルホールド回路24の出力電圧V(I+I)からサンプルホールド回路22の出力電圧V(I)を差し引く。減算器26の出力電圧V(I)は、真のカソード電流Iを示すものである。
【0035】
誤差増幅器28は、減算器26の出力電圧V(I)と基準電圧VREFとの差を直流コントロール回路4にフィードバックし、直流コントロール回路4は、映像信号の直流分を制御することにより(すなわちCRT6のカソードKのバイアスを制御することにより)、ブライトパルスによってCRT6が発光するときのカソード電流I(これは、ブライトパルスの輝度と相関がある)が常に基準電圧VREFに対応した電流となるように制御する。
【0036】
図5は、CRTのノイズ電流を除くことができないカソード電流検出回路の一例を示し、図6は、図5の例の各部の信号波形を示す。図5のように、映像信号Aの垂直ブランキング期間にブランキングをかけることなく1つのブライトパルスのみを挿入し(図6(b)参照)、I‐Vコンバーター20から、真のカソード電流Iとノイズ電流Iとの和を電圧に変換した電圧V(I+I)を出力させ(図6(c)参照)、サンプルホールド回路24によって、ブライトパルスと同期したサンプリングパルスH(図6(d)参照)に従って、I‐Vコンバーター20から出力される電圧V(I+I)をサンプルホールドさせ、誤差増幅器38から、サンプルホールド回路24の出力電圧V(I+I)と基準電圧VREFとの差を直流コントロール回路4にフィードバックさせると、ノイズ電流Iが変動しなければ問題ないが、水平走査周波数fが変化すると、ノイズ電流Iが変化し、この変化量を打ち消すように、真のカソード電流Iも変化し、輝度(3色の場合、ホワイトバランス)の変動を避ける事ができない。また、複数のテレビジョンセット間に同一の基準電圧VREFを与えても、セット間でノイズ電流Iが異なるため、同一の真のカソード電流Iを得ることができない。すなわち、複数のセットが、同一データで同一輝度を得ることができない。
【0037】
これに対し、図3の実施例は、水平走査周波数fの変動の影響を受けないので、マルチスキャンモデルでも、正確なカソード電流を検出できる。また、複数のセットが、同一データで同一輝度を得ることができるから、リモコンのような外部コントロールにより、複数セットのホワイトバランスを同一データで同時に制御することが可能となる。
【0038】
図7は、ダイナミックフォーカス電圧に基づくノイズ電流を除いた真のカソード電流を検出できる本発明のカソード電流検出回路の一実施例の構成を示し、図8は、図7の実施例の各部の信号波形を示す。この実施例は、図9の従来の回路において、加算器16とコンデンサC1との間にスイッチSW2を設ける。スイッチSW2は、ブランキング期間以外の期間、端子T1側を接続状態にして、加算器16からのパラボラ波形をコンデンサC1に供給し、CRT6のフォーカス電極G4に、ダイナミックフォーカス電圧波形を供給する。
【0039】
スイッチSW2は、ブランキング期間中、接地点に接続された端子T2を接続状態にして、ダイナミックフォーカス波形をオフにして、CRT6のフォーカス電極G4に、直流電圧のみを供給する。従って、CRT6のカソードKとフォーカス電極G4との間に浮遊容量が存在しても、ダイナミックフォーカス電圧に起因したノイズ成分がカソード電流に流れ込むのを防止できる。なお、スイッチSW2をオフにする(端子T2側にする)期間は、最小ブライトパルス期間、最大ブランキング期間の中の任意の位置でよい。
【0040】
図7の実施例によれば、検出電流のS/N比を改善でき、正確なカソード電流を検出できる。また、検出電流のS/N比を従来並みに設定すれば、ノイズ成分が小さくなるため、信号成分を小さくできる。すなわち、CRTの画面(管面)に表示されるブライトパルスの輝度を暗くできるので、暗い画像のときに目立つ、ブライトパルスが有効画面内に写り込む影響を小さくできる。
【0041】
なお、上記実施例においては、カソードKにブライトパルスを供給し、カソードKのバイアスを制御しているが、グリッドG1またはG2にパルスを供給し、グリッドG1またはG2のバイアスを制御してもよい。
【0044】
【発明の効果】
本発明のカソード電流検出方法によれば、映像信号に対してそのブランキング期間に少なくとも2つのパルスを挿入し、2つのパルスの一方に同期したタイミングで、ブランキングをかけるために、 CRT のグリッドにグリッド制御信号を供給してカソード電流に含まれるノイズ成分のみを検出し、2つのパルスの他方にはブランキングをかけずに真のカソード電流およびノイズ成分を検出するようにしたので、上記2つの検出結果に基づいて、真のカソード電流のみを検出できる。
【0045】
本発明のカソード電流検出回路によれば、パルス挿入手段が、映像信号に対してそのブランキング期間に少なくとも2つのパルスを挿入し、グリッド制御手段が、CRTのグリッドにグリッド制御信号を供給して2つのパルスの一方に同期したタイミングで、ブランキングをかけ、第1の電流検出手段が、2つのパルスの一方に基づくカソード電流すなわちCRTのカソードに流れ込むノイズ電流を検出し、第2の電流検出手段が、2つのパルスの他方に基づくカソード電流すなわち真のカソード電流およびノイズ成分を検出し、減算手段が、第2電流検出手段の検出結果から、第1電流検出手段の検出結果を差し引くので、減算手段の出力から真のカソード電流のみを検出することができる。
【図面の簡単な説明】
【図1】CRTのカソードに流れ込むノイズ電流を含めたカソード電流を検出できる本発明のカソード電流検出回路の一実施例の構成を示す回路図である。
【図2】CRTのカソードに流れ込むノイズ電流を含めたカソード電流を検出できる本発明のカソード電流検出回路の別の実施例の構成を示す回路図である。
【図3】CRTのノイズ電流を除いた真のカソード電流を検出できる本発明のカソード電流検出回路の一実施例の構成を示す回路図である。
【図4】図3の実施例の各部の信号波形を示す波形図である。
【図5】CRTのノイズ電流を除くことができないカソード電流検出回路の一例を示す回路図である。
【図6】図5の例の各部の信号波形を示す波形図である。
【図7】ダイナミックフォーカス電圧に基づくノイズ電流を除いた真のカソード電流を検出できる本発明のカソード電流検出回路の一実施例の構成を示す回路図である。
【図8】図7の実施例の各部の信号波形を示す波形図である。
【図9】従来のCRTのカソード電流検出制御回路の一例を示す回路図である。
【図10】図9の従来例の各部の信号波形を示す波形図である。
【符号の説明】
2 加算器
4 直流コントロール回路
6 CRT
8 サンプルホールド回路
10 誤差増幅器
12 パラボラ波形発生器
14 垂直パラボラ波形発生器
16 加算器
20 I‐Vコンバーター
22,24 サンプルホールド回路
26 減算器
28 誤差増幅器
CM1,CM2 カレントミラー回路
SW2 スイッチ

Claims (2)

  1. 映像信号のブランキング期間にパルスを挿入し、該パルスに基づいてCRTの管面が発光したときのカソード電流が基準値と等しくなるように制御するカソード電流検出回路において、
    映像信号に対してそのブランキング期間に少なくとも2つのパルスを挿入するパルス挿入手段と、
    前記2つのパルスの一方に同期したタイミングで、ブランキングをかけるために、前記CRTのグリッドにグリッド制御信号を供給するグリッド制御手段と、
    前記2つのパルスの一方に基づくカソード電流を検出する第1の電流検出手段と、
    前記2つのパルスの他方に基づくカソード電流を検出する第2の電流検出手段と、
    前記第2電流検出手段の検出結果から、前記第1電流検出手段の検出結果を差し引く減算手段と
    を備え、
    前記減算手段の出力に基づいて、真のカソード電流を検出する
    ことを特徴とするカソード電流検出回路。
  2. 映像信号のブランキング期間にパルスを挿入し、該パルスに基づいてCRTの管面が発光したときのカソード電流が基準値と等しくなるように制御するカソード電流検出回路のカソード電流検出方法において、
    映像信号に対してそのブランキング期間に少なくとも2つのパルスを挿入し、
    前記2つのパルスの一方に同期したタイミングで、ブランキングをかけるために、前記 CRT のグリッドにグリッド制御信号を供給し、カソード電流に含まれるノイズ成分のみを検出し、
    前記2つのパルスの他方にブランキングをかけずに、真のカソード電流およびノイズ成分を検出し、
    前記2つの検出結果に基づいて、真のカソード電流を検出する
    ことを特徴とするカソード電流検出方法。
JP28517692A 1992-09-30 1992-09-30 カソード電流検出回路および方法 Expired - Fee Related JP3611582B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28517692A JP3611582B2 (ja) 1992-09-30 1992-09-30 カソード電流検出回路および方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28517692A JP3611582B2 (ja) 1992-09-30 1992-09-30 カソード電流検出回路および方法

Publications (2)

Publication Number Publication Date
JPH06113231A JPH06113231A (ja) 1994-04-22
JP3611582B2 true JP3611582B2 (ja) 2005-01-19

Family

ID=17688088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28517692A Expired - Fee Related JP3611582B2 (ja) 1992-09-30 1992-09-30 カソード電流検出回路および方法

Country Status (1)

Country Link
JP (1) JP3611582B2 (ja)

Also Published As

Publication number Publication date
JPH06113231A (ja) 1994-04-22

Similar Documents

Publication Publication Date Title
US6297859B1 (en) Opto sensor signal detector
US6606130B1 (en) Projection video display with multiple photo sensors
GB2042308A (en) Automatic crt biasing system
CA1142641A (en) Automatic kinescope biasing system with increased interference immunity
KR0124387B1 (ko) 픽쳐인픽쳐기능을 구비한 영상디스플레이기기의 화면상태안정화 방법 및 그 장치
US7330164B2 (en) Video controlled detector sensitivity
JPS60206292A (ja) ビデオ信号処理装置
US6671003B1 (en) Automated calibration in a projection display apparatus
JPS5997281A (ja) 映像表示装置の黒映像電流レベルを自動的に制御する装置
CA2229701C (en) Automatic black level stabilizing apparatus
JP3611582B2 (ja) カソード電流検出回路および方法
JPH0532948B2 (ja)
US6392612B1 (en) Opto sensor signal current detector
KR920003724B1 (ko) 자동 영상관 바이어스 제어장치
JPH0358236B2 (ja)
US5889558A (en) Variable black level bias image display
JPH05236500A (ja) 映像表示装置
GB2281486A (en) Sample pulse generator for automatic kinescope bias system
JP3432508B2 (ja) 垂直偏向回路
US6970203B2 (en) Automatic cut-off system
JP2830545B2 (ja) 映像信号処理装置
JPS6244480B2 (ja)
JP3272219B2 (ja) 自動輝度調整装置
JP2982161B2 (ja) カラービデオモニタ
EP0809398A2 (en) Cathode current detecting circuit

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030414

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040909

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041020

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091029

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees