KR20030072529A - 디지털/아날로그 컨버터의 오프셋 보정장치 - Google Patents

디지털/아날로그 컨버터의 오프셋 보정장치 Download PDF

Info

Publication number
KR20030072529A
KR20030072529A KR1020020011405A KR20020011405A KR20030072529A KR 20030072529 A KR20030072529 A KR 20030072529A KR 1020020011405 A KR1020020011405 A KR 1020020011405A KR 20020011405 A KR20020011405 A KR 20020011405A KR 20030072529 A KR20030072529 A KR 20030072529A
Authority
KR
South Korea
Prior art keywords
offset
voltage
digital
current source
expected voltage
Prior art date
Application number
KR1020020011405A
Other languages
English (en)
Inventor
이우열
Original Assignee
주식회사 엘지이아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지이아이 filed Critical 주식회사 엘지이아이
Priority to KR1020020011405A priority Critical patent/KR20030072529A/ko
Priority to US10/379,249 priority patent/US7148827B2/en
Publication of KR20030072529A publication Critical patent/KR20030072529A/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/74Simultaneous conversion
    • H03M1/742Simultaneous conversion using current sources as quantisation value generators
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607Offset or drift compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 디지털/아날로그 컨버터의 오프셋 보정장치에 관한 것으로, 특히 엘시디 프로젝션 TV의 최종 엘시디 판넬의 디지털/아날로그 컨버터에 하위 비트 전류셀을 추가하여 오프셋을 제거할 수 있도록 한 디지털/아날로그 컨버터의 오프셋 보정장치에 관한 것이다. 이를 위하여 본 발명은 일정 전류를 공급하는 전류원과; 상기 전류원에 의한 전압강하분만큼 가감된 입력전압과 기준전압을 비교하여 그에 상응하는 전압레벨을 출력하는 비교부와; 상기 비교부의 출력에따라 스위칭하여 상기 전류원의 경로를 제공하여 기대치 전압을 제1 제어하는 제1 기대치 전압제어부와; 상기 제1 기대치 전압제어부를 통해 전류가 공급되어 기대치 전압을 제2 제어하여 오프셋을 보상하는 오프셋 제거부로 구성된 것을 특징으로 한다.

Description

디지털/아날로그 컨버터의 오프셋 보정장치{APPARATUS OF OFFSET COMPENSATION FOR DIGITAL TO ANALOG CONVERTER}
본 발명은 디지털/아날로그 컨버터의 오프셋 보정장치에 관한 것으로, 특히 엘시디 프로젝션 TV의 최종 엘시디 판넬의 디지털/아날로그 컨버터에 하위 비트 전류셀을 추가하여 오프셋을 제거할 수 있도록 한 디지털/아날로그 컨버터의 오프셋 보정장치에 관한 것이다.
일반적으로, 최근 가정용 엘시디 프로젝션용 TV가 개발되어 시판되고 있다. 현재 엘시디 프로젝션 TV에는 화면의 화질이 오프셋에 따라 큰 영향을 받게 되어 있다.
종래의 기술은 AD8380에 언급되어 있는 레이저 트리밍구조를 이용하여 저항을 가변시켰다.
이러한 레이저 트리밍은 고가의 공정비용과 레이저로 저항값을 트리밍함으로써, 칩 단가가 높아지는 단점이 있다.
즉, 최종 엘시디 판넬을 구동하는 디지털/아날로그 컨버터의 저항 트리밍이 그것으로, 이와 같은 종래 기술을 첨부한 도 1을 참조하여 설명하면 다음과 같다.
비교부(11)인 오피엠프(OP Amp)의 출력전압(Vout)에 따라 디지털 입력(Digital input)은 하위비트(LSB)부터 상위비트(MSB)까지 각각 '0' 또는 '1' 을 스위칭신호로 입력하여 스위치를 온, 오프함으로써, 상기 오피엠프(OP Amp)의 출력전압(Vout)을 제어한다.
이때, 상기 출력전압(Vout)은 아래의 수학식 1과 같이 표현된다.
여기서, 상기 2R11은 오피엠프(OP Amp)의 피드백 저항을 나타내며 I'는 피드백 저항에 흐르는 전류를 의미한다.
상기한 과정을 통해 상기 출력전압을 제어함에 있어, 상기 저항(2R12~2R1n, R11, R12)의 불일치로 인하여 오프셋이 발생하고, 그로인해, 고가의 레이저 트리밍을 사용하여 2R12~2R1n, R11, R12의 저항값을 변화시켜 정확한 오피 엠프(OP Amp)의 출력전압(Vout)을 얻는다.
그러나, 상기와 같이 동작하는 종래 장치는 레이저로 저항을 트리밍함으로써, 고가의 공정비용과 칩의 단가가 높아지는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 창안한 것으로, 엘시디 프로젝션 TV의 최종 엘시디 판넬을 구동하는 디지털/아날로그 컨버터의 R-2R의 회로에 하위비트의 전류셀을 추가하여 오프셋이 발생할때 하위비트의 스위치를 스위칭하여 오프셋을 제거할 수 있도록 함으로써, 화면의 화질을 개선시킬 수 있도록 한 디지털/아날로그 컨버터의 오프셋 보정장치를 제공함에 그 목적이 있다.
도 1은 종래의 디지털/아날로그 컨버터의 오프셋 보정장치의 구성을 보인 회로도.
도 2는 본 발명 디지털/아날로그 컨버터의 오프셋 보정장치의 구성을 보인 회로도.
*** 도면의 주요부분에 대한 부호의 설명 ***
21: 피모스 전류원 22: 비교부
23: 플래쉬 3비트 아날로그/디지털 컨버터
24: 제1 기대치 전압제어부 24a: 제1 앤모스 전류원
25: 제2 기대치 전압제어부 25a: 제2 앤모스 전류원
10: 오프셋 제거부
상기와 같은 목적을 달성하기 위한 본 발명은, 일정 전류를 공급하는 전류원과; 상기 전류원에 의한 전압강하분만큼 가감된 입력전압과 기준전압을 비교하여 그에 상응하는 전압레벨을 출력하는 비교부와; 상기 비교부의 출력에따라 스위칭하여 상기 전류원의 경로를 제공하여 기대치 전압을 제1 제어하는 제1 기대치 전압제어부와; 상기 제1 기대치 전압제어부를 통해 전류가 공급되어 기대치 전압을 제2 제어하여 오프셋을 보상하는 오프셋 제거부로 구성한 것을 특징으로 한다.
이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2는 본 발명 디지털/아날로그 컨버터의 오프셋 보정장치의 구성을 보인 회로도로서, 이에 도시된 바와 같이 일정 전류를 공급하는 전류원(21)과; 상기 전류원(21)에 의한 전압강하분만큼 가감된 입력전압과 기준전압을 비교하여 그에 상응하는 전압레벨을 출력하는 비교부(22)와; 상기 비교부(22)의 출력에따라 스위칭하여 상기 전류원(21)의 경로를 제공하여 기대치 전압을 제1 제어하는 제1 기대치 전압제어부(24)와; 상기 제1 기대치 전압제어부(24)를 통해 전류가 공급되어 기대치 전압을 제2 제어하여 오프셋을 보상하는 오프셋 제거부(10)로 구성된다.
상기 제1 기대치 전압제어부(24)는 디지털신호에 의해 스위칭되는 스위치(SW11~SW1n)와 직렬로 연결된 일정 전류값을 갖는 전류원으로 연결된 구성을 소정갯수(1~n) 병렬연결하여 구성된다.
또한, 상기 제2 기대치 전압제어부(25)는 디지털신호에 의해 스위칭되는 스위치(SW21~SW23)와 직렬로 연결된 일정 전류값을 갖는 전류원으로 연결된 구성을 소정갯수 병렬연결하여 구성한 것으로, 이와 같이 구성된 본 발명의 동작 및 작용을 설명하면 다음과 같다.
먼저, 본 발명의 동작원리는 피모스(PMOS) 전류원(21)에서 1024ILSB가 흐르고, 앤모스(NMOS) 전류원(24a,25a)에서 디코딩된 전류가 흐르게 된다.
이에, 출력전압의 관계식은 아래의 수학식 2와 같다.
여기서, 1024ILSB는 피모스 전류원을 나타내고, nILSB는 앤모스 전류원, mILSB는 보정되는 전류량을 나타낸다.
이에, 상기 수학식 2와 같이 피모스 전류원에서 발생할 수 있는 불일치와 제1 앤모스 전류원(24a)에서 발생할 수 있는 불일치에 의해서 출력값은 오프셋이 발생한다.
이때, 상기 발생한 오프셋은 3비트 플래쉬 아날로그/디지털 컨버터(23)에 의해 오프셋의 양을 디지털화시킨다.
이에, 상기 디지털화된 디지털값으로 제안된 보정되는 측의 제2 앤모스 전류원(25)의 전류량을 제어함으로써, 발생되는 오프셋을 제거할 수 있다.
즉, 비교부(22)의 비교기(OP Amp)의 출력 전압의 기대치가 7V이면, 그 7V를 기준으로 이상, 이하에 따라 상기 3비트 플래쉬 아날로그 신호를 받아 스위칭 되는 스위치의 온, 오프에 따라 앤모스 전류원중 오프셋을 보상한다.
즉, 제1 기대치 전압제어부(24)에 의해 기대치에 가까운 출력전압(Vout)을 얻게 된다.
이때, 상기 출력전압(Vout)을 상기 기대치인 7V가 되도록 함에 있어, 제2 기대치 전압제어부(25)는 상기 7V보다 높고 낮음에 따라 23개의 8가지 경우에 대해 스위치(SW21~SW23)를 온, 오프하여 오프셋을 보정한다.
가령, 예를 들면 상기 수학식 2를 통해 출력전압(Vout)을 얻는데, 이때 제2 기대치 전압제어부(25)의 mILSB를 제외한 전압이 6.9V이면, 상기 스위치(SW21~SW23)를 거의 온시키고(111, 110, 101), 이와는 반대로 7.1V이면, 상기 스위치(SW21~SW23)를 거의 오프시켜(000, 001, 010) 오프셋을 보정한 기대치 전압인 7V가 되도록 한다.
이상에서 상세히 설명한 바와 같이 본 발명은 엘시디 프로젝션 TV쪽의 최종 엘시디 판넬을 구동하는 디지털/아날로그 컨버터의 R-2R의 회로에 하위비트의 전류셀을 추가하여 오프셋이 발생할때 하위비트의 스위치를 스위칭하여 오프셋을 제거할 수 있도록 함으로써, 화면의 화질을 개선시킬 수 있는 효과가 있다.

Claims (4)

  1. 일정 전류를 공급하는 전류원과; 상기 전류원에 의한 전압강하분만큼 가감된 입력전압과 기준전압을 비교하여 그에 상응하는 전압레벨을 출력하는 비교부와; 상기 비교부의 출력에따라 스위칭하여 상기 전류원의 경로를 제공하여 기대치 전압을 제1 제어하는 제1 기대치 전압제어부와; 상기 제1 기대치 전압제어부를 통해 전류가 공급되어 기대치 전압을 제2 제어하여 오프셋을 보상하는 오프셋 제거부로 구성된 것을 특징으로 하는 디지털/아날로그 컨버터의 오프셋 보정장치.
  2. 제1 항에 있어서, 상기 오프셋 제거부는 기대치 전압레벨의 아날로그 신호를 변환하여 소정비트디지털 신호로 출력하는 플래쉬 아날로그/디지털 컨버터와;
    상기 플래쉬 아날로그/디지털 컨버터의 소정비트 출력신호에 의해 스위칭되어 일정 전류원을 출력하여 기대치 전압을 제어하는 제2 기대치 전압제어부로 구성된 것을 특징으로 하는 디지털/아날로그 컨버터의 오프셋 보정장치.
  3. 제1 항에 있어서, 상기 제1 기대치 전압제어부는 디지털신호에 의해 스위칭되는 스위치와 직렬로 연결된 일정 전류값을 갖는 전류원으로 연결된 구성을 소정갯수 병렬연결하여 구성한 것을 특징으로 하는 디지털/아날로그 컨버터의 오프셋 보정장치.
  4. 제2 항에 있어서, 상기 제2 기대치 전압제어부는 디지털신호에 의해 스위칭되는 스위치와 직렬로 연결된 일정 전류값을 갖는 전류원으로 연결된 구성을 소정갯수 병렬연결하여 구성한 것을 특징으로 하는 디지털/아날로그 컨버터의 오프셋 보정장치.
KR1020020011405A 2002-03-04 2002-03-04 디지털/아날로그 컨버터의 오프셋 보정장치 KR20030072529A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020020011405A KR20030072529A (ko) 2002-03-04 2002-03-04 디지털/아날로그 컨버터의 오프셋 보정장치
US10/379,249 US7148827B2 (en) 2002-03-04 2003-03-04 Offset compensating apparatus and method of digital/analog converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020011405A KR20030072529A (ko) 2002-03-04 2002-03-04 디지털/아날로그 컨버터의 오프셋 보정장치

Publications (1)

Publication Number Publication Date
KR20030072529A true KR20030072529A (ko) 2003-09-15

Family

ID=32223340

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020011405A KR20030072529A (ko) 2002-03-04 2002-03-04 디지털/아날로그 컨버터의 오프셋 보정장치

Country Status (1)

Country Link
KR (1) KR20030072529A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100621921B1 (ko) * 2004-07-14 2006-09-08 삼성전자주식회사 출력 범위 가변 가능한 디지털/아날로그 변환기 및디지털/아날로그 변환방법
KR100725975B1 (ko) * 2005-10-26 2007-06-08 삼성전자주식회사 전압발생회로와 전압발생방법, 및 아날로그 디지털 변환기
KR101135118B1 (ko) * 2010-04-09 2012-04-16 주식회사 동운아나텍 오프셋 자동 보상 장치 및 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100621921B1 (ko) * 2004-07-14 2006-09-08 삼성전자주식회사 출력 범위 가변 가능한 디지털/아날로그 변환기 및디지털/아날로그 변환방법
KR100725975B1 (ko) * 2005-10-26 2007-06-08 삼성전자주식회사 전압발생회로와 전압발생방법, 및 아날로그 디지털 변환기
KR101135118B1 (ko) * 2010-04-09 2012-04-16 주식회사 동운아나텍 오프셋 자동 보상 장치 및 방법

Similar Documents

Publication Publication Date Title
KR100845746B1 (ko) 면적을 최소화하는 디지털-아날로그 변환기 및 그것을포함하는 소스 드라이버
WO2010035402A1 (ja) 信号生成回路、並びにこれを用いたシングルスロープ型adコンバータ及びカメラ
US20110006934A1 (en) Programmable segmented digital-to-analog converter (dac)
KR20090015344A (ko) 디지털 디스플레이의 디지털 아날로그 변환 장치
KR100822801B1 (ko) 디지털-아날로그 변환기 및 그것을 포함하는 소스 드라이버
US20080079616A1 (en) Differential offset correction circuit
EP1821412B1 (en) Flexible analog-to-digital converter
US7148827B2 (en) Offset compensating apparatus and method of digital/analog converter
WO2000057556A1 (fr) Appareil de calage de signaux
US6154160A (en) Circuit arrangement including digital-to-analog current converters
US20060109156A1 (en) Trimming resistance ladders in analog-digital converters
KR20030072529A (ko) 디지털/아날로그 컨버터의 오프셋 보정장치
KR20020058910A (ko) 감마 보정 기능을 갖는 아날로그-디지탈 컨버터
US11711090B2 (en) Current steering digital to analog converter (DAC) system to perform DAC static linearity calibration
JP2001044837A (ja) ディジタル/アナログ変換回路及びそれを用いたアナログ/ディジタル変換回路
CN106664095B (zh) 数字模拟转换器
JP2004336772A (ja) デジタル・アナログ・コンバータ用の素子単位のリサンプリング
WO2008056798A1 (fr) Circuit de conversion numérique/analogique de type à émission de courant et dispositif d'affichage vidéo
WO2010137095A1 (ja) 抵抗型デジタル/アナログ変換器
CN114785350A (zh) 通过输入代码修改的线性dac
US20040233082A1 (en) Apparatus and method for auto calibration of display device
KR930011509B1 (ko) 디지탈 비데오 신호 처리장치
JPH0372185B2 (ko)
KR20030075107A (ko) 디지털/아날로그 컨버터의 오프셋 보정장치
JP2004080238A (ja) D/aコンバータ及び自動補正方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination