JP3995215B2 - 半導体ウェハー表面からフォトレジストをクリーニングし、ストリッピングする方法 - Google Patents

半導体ウェハー表面からフォトレジストをクリーニングし、ストリッピングする方法 Download PDF

Info

Publication number
JP3995215B2
JP3995215B2 JP53899497A JP53899497A JP3995215B2 JP 3995215 B2 JP3995215 B2 JP 3995215B2 JP 53899497 A JP53899497 A JP 53899497A JP 53899497 A JP53899497 A JP 53899497A JP 3995215 B2 JP3995215 B2 JP 3995215B2
Authority
JP
Japan
Prior art keywords
resist layer
semiconductor device
manufacturing
layer
sputtering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP53899497A
Other languages
English (en)
Other versions
JP2000509211A5 (ja
JP2000509211A (ja
JP3995215B6 (ja
Inventor
リチャード エル バーシン
ハン スー
Original Assignee
アルバック テクノロジーズ インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アルバック テクノロジーズ インコーポレーテッド filed Critical アルバック テクノロジーズ インコーポレーテッド
Publication of JP2000509211A publication Critical patent/JP2000509211A/ja
Publication of JP2000509211A5 publication Critical patent/JP2000509211A5/ja
Publication of JP3995215B2 publication Critical patent/JP3995215B2/ja
Application granted granted Critical
Publication of JP3995215B6 publication Critical patent/JP3995215B6/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Description

(発明の分野)
本発明は、製造中、半導体ウェハ表面のフォトレジストをクリーニングし、ストリッピングすることに関する。
(発明の背景)
ウェハに多数の半導体デバイスを製造するため、フォトリソグラフィ工程、エッチング、薄膜堆積及びまたはイオン注入工程が交互に行われ、デバイスが形成される。一般に、フォトリソグラフィ工程は、ウェハをフォトレジストで、特に紫外線(UV)感光性の有機材料で被膜する工程と、マスクを介してフォトレジストを露光する工程と、レジストを現像する工程と、ウェハ表面に一定の露光領域を残すように露光されたレジストをエッチングする工程とを含んでいる。さらに成膜、注入或いはエッチングのような処理工程は露光領域で行われる。
一般に、エッチングは、ウェハをケミカルエッチング剤に浸す湿式エッチング処理でも、ダウンストリーム型マイクロ波プラズマエッチングまたは反応性イオンエッチング(以下、「RIE」という。)のような乾式エッチング処理でも行える。フォトレジストの表面にパターンが形成された後、そして露光領域にさらなる処理が行われた後、フォトレジストはストリッピングされる。そのようなさらなる工程の間に、フォトレジストマスクの特質は、他の材料で汚染されてその初期状態から変化することがある。例えば、エッチング処理が、ビアホールを形成するため、露光領域で行われるならば、エッチングによる高い温度とイオン衝撃とによりフォトレジストが変化する。フォトレジストのそのような変化により、これを除去することが一層困難になり、特に、汚染物質が不揮発性かつ不溶性であるならば、困難となる。
残留物及び汚染物質の除去は半導体デバイスの製造業者の関心事であるので、ストリッピングを行う装置の製造業者は、一般に有機レジスト材料の除去に専念している。上述の汚染物質と残留物との除去は、例えば米国特許第5,360,995号に記載されているように、酸及び有機溶剤により行われている。一般的な種の溶剤は、カルフォルニア州、ハワードのEKC社から入手可能なEKC−265、及びN−メチルピロリダン(NMP)である。のような溶剤は、入手するのにコストがかかり、取扱いが危険で、その処分にコストがかかる。酸或いは工業用溶剤を使用することなしに、有機レジストと無機残留物との両方及び汚染物質を除去するための装置と方法が望まれている。
(発明の概要)
本発明は、酸及びまたは工業用有機溶剤による工程を必要としない、有機レジスト、無機残留物及び汚染物質を除去するための処理を有するものである。これらの処理は、米国特許第5,228,052号(ダウンストリーム型マイクロ波プラズマエッチング或いはRIEを単一チャンバにおいてウェハに交互に或いは連続的に実施できる。)に記載されているような処理装置を用いて行なわれるのが好ましい。
第1実施例において、本発明は、デバイスから有機レジストをアッシングし、このデバイスを水で洗浄し、そして残留汚染物質を除去するため、洗浄されたデバイスをスパッタリングする工程を有する処理を有している。有利な実施例では、ストリッピング工程が、ダウンストリーム型マイクロ波処理、RIE処理、または連続的或いは同時のダウンストリーム型マイクロ波処理とRIE処理のような乾式エッチング処理である。洗浄工程は、脱イオン水(DI)を用いて行われ、そしてスパッタリング工程はアルゴンを用いて行われる。この処理は、ビアホールが導電体層を貫通し、AlF3のような不溶性の無機汚染物質を生じる場合、ビアホールをエッチングするために特に役立つ。
第2実施例において、処理は、ダウンストリーム型マイクロ波処理によりウェハをアッシングする工程、反応イオンエッチング処理によりウェハをアッシングする工程、及びその次のアッシングされたデバイスを水で洗浄する工程を有している。
これらの処理は、従来使用されてきた、コスト高の酸及び有機溶剤の使用と処理とを排除し、同時に純粋かつクリーンなウェハをもたらす。その他の特徴と利点は、以下の記載、請求の範囲の記載及び図面から明らかになる。
【図面の簡単な説明】
図1は、エッチング及びストリッピング用装置の部分ブロック図を、部分的に表したものである。
図2(a)と図2(b)とは、ビアホールを形成する2つの既知方法をそれぞれ示した断面である。
図3は、処理工程を示すブロック図である。
図4(a)〜図4(d)は、アッシングの前、アッシングの後、洗浄の後、及びスパッタリング後のビアホールのそれぞれのSEM(走査型電子顕微鏡)写真である。
(詳細な説明)
図1を参照して、処理されるべき半導体ウェハ10は、エッチング及びまたはクリーニング用の密閉処理チャンバ16内において水平に配置された加熱板(ホットプレート)12の上方に位置する。一般に平坦かつ円形であり、直径が4〜8インチであるウェハは支持ピン18に水平に載置され、この支持ピンは、加熱板12の開口部を通ってかつ厚さ方向に延びている。従って、ウェハ10と加熱板12とは平行な水平面に位置する。
処理ガスはガス源20から導入管21を介してチャンバ16内に導入される。導入管21のマイクロ波発生源22は導入管にマイクロ波プラズマ24を生じさせ、高濃度の活性フリーラジカルで反応ガス26を放電する。ガス26は、ウェハの上方に取付けられかつ援用された特許記載のように形成された対向電極28内の開口部(図示せず)を通過する。適切な条件下では、活性フリーラジカルが、レジストをガスに転化することにより、ウェハ19上のレジスト膜を分解し、気化する。真空排気系32は排気管34を通してこれらのガスを排気し、チャンバを50〜2000mTorrの範囲の圧力に維持する。
高周波(RF)発生源30は、対向電極28と基板(bottom)電極として役立つ加熱板12とに電気的に接続される。従って、対向電極28と基板電極12とが2重のカソードを形成する。高周波(RF)発生源30は、ウェハ10の上方に高周波(RF)プラズマ32aを生じさせる高周波(RF)電圧を供給する。高周波プラズマ32aは、ウェハ10からレジストをアッシングする反応性イオンを作る。
透明カバー48と終点検出器50とは、高周波プラズマにより生じるアッシングの開始と終了とを検出するために使用される。終点検出器50はフィルターと光学式検出器とを備え、この光学式検出器は、アッシングの間にOHラジカルが形成される時、高周波プラズマに放出されるフォトンを検出する。
マイクロ波プラズマから放電された高濃度のフリーラジカルを有する反応性ガス26を作り出すためにマイクロ波発生源22の作動中に、ガスはガス源20から導入される。そうすると、そのフリーラジカルをイオン化するためにマイクロ波発生用反応性ガス26内に高周波プラズマを生じることができる。例えば、ガス源20からの処理ガスがCF4及び酸素を含有する場合、マイクロ波プラズマで放電したガスは、ウェハ上方のガス内において高濃度のフッ素及び酸素ラジカルをそれぞれ含有する。その際、高周波プラズマがこの放電するガス内に生じる場合、作り出されたイオンは、マイクロ波放電ガス自体のイオンと、或いはマイクロ波放電のないCF4及び酸素ガスの高周波プラズマのイオンとも相違する。この相違するプラズマが、エッチング及びストリッピングの間、実質的にアッシングを促進することが知見された。
従って、チャンバ16は乾式アッシングを行うために使用でき、この乾式アッシングは、ダウンストリーム型マイクロ波処理、RIE処理、同時のこれら両処理、或いは連続的及びまたは交互のこれら両処理を有している。
図1の装置により実施できる1つの処理は、多層の半導体デバイスの相互連結を容易にする誘電体層を通って形成されたビアホールのエッチング及びクリーニングである。図2(a)及び図2(b)は、2つの既知の方法を示し、この方法ではビアホール66a,66bがエッチングされる。一般に、導電体層62a,62bは、アルミニウムまたはアルミニウム或いは銅の合金であり、この導電体層はチタンタングステン(TiW)或いは窒化チタン(TiN)のような反射防止膜(ARC)68a,68bで覆われている。TEOS、PSG或いはポリアミドのような誘電体層60a,60bは、導電対層62a,62bの上に形成される。一面を覆うブランケットフォトレジスト層64a,64bは、誘電体層60a,60bの上に形成され、かつビアホール66a,66bのための小さく湾曲した領域のような露光領域を定めるように形成されている。次いで、誘電体層60a,60bは、一般に非等方性処理によりエッチングされ、この処理では、RIE処理のようにフッ素が使用され、ポンプで排気されるガス混合物を作り出す。
第1方法では、ARC68a(図2(a))の表面でエッチング工程を止め、第2方法では、ARC68aを通ってかつアルミニウム導電体層62b(図2(b))までエッチングされる。これらの方法のいずれかと共に、ポリマー層70a;70bがビアホール66a,55bの周辺に形成される。ポリマー層70a,70bの状態は均一ではなく、エッチングの深さ及び周辺層の深さに依存して変化する。
図2(a)には、導電体層62aではなく、誘電体層60aのエッチング及びARC68aの少量のエッチング(このことは必然的に生じる。というのは、ビアホール内の誘電体材料の100%の除去を行うためにホールが過剰にエッチングされるからである。)に起因するフォトレジスト層64aを汚染した副産物のエッチングが示されている。一般に、ARC68aは、TiN,TiW或いはその他類似の材料であり、かつ誘電体層60aのエッチングがフッ素をベースとしたプラズマにより行われるので、レジスト64aを汚染する層70a内の副産物は、チタン或いはタングステンのフッ化物の形態になる。一般に、このフッ化物は、ある程度揮発性でかつ非常に水に溶けやすい。
図3を参照して、図2に示すようにエッチングされたビアホールからレジストをストリップするために、本発明の1つの処理では、エッチング及びクリーニングチャンバ80内にウェハが設けられ、そしてプラズマエッチング、好ましくはハロゲン(Hal)処理及びノーハロゲン(NoHal)処理と称される2つの処理のいずれか1つが行われる。これらの処理は、本発明の譲受人により開発され、以下に詳細に述べられている。次いで、RIE工程は、一般にCF4或いはNF3のようなガスからなるフッ素を用いて行われる。プラズマは形成ガスを混ぜて作ることができ、場合によっては処理制御できる。その結果、ウェハ上に残る残留物の全てが水に溶けやすくなる。そして、ウェハがチャンバ80から、脱イオン水(DI)で洗浄するために、洗浄ステーション82へと移動させられる。この洗浄工程の後、ウェハは、さらなる処理のため、堆積チャンバ84に移動させられる。
この処理は有用かつ望ましいものである。というのは、コスト高かつ危険な酸及び工業用有機溶剤の使用と置き換えられるからである。好ましくは、プラズマエッチング処理及びRIE処理は単一チャンバで行なわれるが、チャンバの1つをプラズマエッチングのために使用し、他のチャンバをRIE工程のために使用するような分離チャンバでこれらの処理を行うこともできる。
図2(b)に示すようなビアホールを適用した第2実施例では、エッチング処理により、ARC層68bを通って延びかつ導電体層62bまで入り込む。この場合、ポリマー層70b及びフォトレジスト64aの汚染は、図2(a)と関連した記載とは非常に異なる。導電体層62をアルミニウムと仮定すると、エッチングにより、イオン成分によるスパッタリング(back sputtering)が生じ、ポリマー層70bにAlF3とアルミニウム金属とが生じる。アルミニウム金属は完全な不溶性であり、AlF3はわずかだけ温水に解ける。その結果、ストリップ処理の後に残る無機アルミニウム残留物は、脱イオン水で洗浄することによっても容易に取除けず、一般に酸或いは有機溶剤で取除かれる。
図3を再び参照して、以下のような処理はそのような溶剤を必要としない。先ず、エッチング及びクリーニングチャンバ80内でウェハが、ハロゲン処理或いはRIE処理のような乾式プラズマエッチングされる。次いで、ウェハがチャンバ80から移動され、脱イオン水、選択的には超音波で攪拌された脱イオン水で洗浄するために洗浄ステーション82に供給される。この洗浄工程では、有機材料が洗い流され、不溶性の無機残留物のみが残る。次いで、ウェハは、スパッタリングに使用されるアルゴン或いはその他のガスにより、スパッタクリーニング工程のためにチャンバ80に戻される。有機残留物を除去するためには、スパッタリング自体は完全に有効なものではないが、予備プラズマエッチング及び脱イオン水洗浄による有機残留物の完全な除去によって、スパッタリング工程により残りの残留物の全てを取り除くことができる。
これらの工程の後、ウェハは、さらなる処理のために成膜チャンバ84に移動させられる。既知の成膜チャンバでは、どんな酸化物も除去するために、成膜の前に、先ず短時間のスパッタリング工程が行われる。この成膜チャンバは、クリーニングには使用されない。何故なら、副産物が周辺環境を汚染するからである。それ故、残留物は酸或いは溶剤により予め除去されていなければならない。
以下に、上述の処理をより詳細に説明する。これらの処理は、種々の工程を有しており、その順序は状態に応じて変えてもよい。RIE工程のための処理パラメータは以下に示すものが好ましい。
(1) 約5〜45秒の持続時間
(2) 50〜500sccmのガス流量の純粋CF4或いはCF4とN22との混合ガス;CF4の5〜100%の容積率
(3) 50〜500ワットの高周波出力レベル
(4) 加熱板上で0〜10mmのピンポジション
(5) 280℃付近の温度
(6) 0.1Torr〜0.5Torrの圧力
このRIE処理では、CF4をNF3或いはCl2と取りかえることができ、また、N22をN2窒素或いはアルゴンのような他のガスで代用することができる。N22では、H2を0.1〜10%にできる。
ダウンストリーム型プラズマエッチング処理のため、ハロゲン処理(Hal)パラメータは以下のものが好ましい。
(1) 1000sccmの酸素
(2) 5〜50%のCF4
(3) CF4/N22の比が約10:1から約1:20となるように、5〜50%の、N22と形成ガスとの混合
アルゴンスパッタリングの好ましい条件は以下のようになっている。
(1) 20〜500sccmのアルゴンガス流量
(2) 350〜650ワットの高周波出力
(3) 10〜500mTorrの圧力
(4) 280℃付近の加熱板温度
(5) NF3,CF4,CHF3,Cl2、HCl、CHCl3或いはC2ClF6及びまたは酸素のような、Cl2或いはFへの添加ガス
従って、アルゴンをベースとするプラズマは、主に不溶性或いは不揮発性残留物を除去するための機械的手段により残留物をスパッタで取り去る(sputter off)。Cl2、フッ素或いは酸素を含有するガスは、スパッタされる材料をより揮発性の塩化物或いはフッ化物と交換することによりスパッタレートを化学的に高めるためにアルゴンを付加することが好ましい。アルゴン、酸素及びフッ素でスパッタリングする工程を行い、引き続きアルゴン及び塩素でスパッタリングする工程を行うことで、特によくクリーニングされることが判った。アルゴン或いは塩素でスパッタリングするような、幾つかのスパッタリング工程のために、所定のウェハにとって温度が十分に高いことは重要である。
図4(a)〜図4(d)に示す例では、ビアホールが、図2(b)に示すようにアルミニウム層内に深くエッチングされ、従って、AlF3により非常に汚染されたポリマー残留物が残る(図2(a))。残留物を含有するレジストは、以下の工程を有する乾式処理により完全に除去される。
(1) バルク状のフォトレジストを除去するための加熱NF3ハロゲン処理工程(図4(b))
(2) 超音波攪拌された脱イオン水洗浄(図4(c))、及び
(3) クリーンなサンプルを作成するためのアルゴンスパッタリング(図4(d))
本発明の上述の実施例により、添付した請求の範囲記載の発明の範囲から逸脱することなしに改良できるのは明らかである。ある種のガスが引用されているが、レジストを除去するために他のガスも使用できる。

Claims (19)

  1. (a)有機化合物を形成するため、半導体デバイスのレジスト層をアッシングする工程と、
    (b)有機化合物を洗い流すため、水でデバイスを洗浄する工程と、
    (c)レジスト層の無機残留物をスパッタで取り去るため、エッチング及びストリッピングチャンバ内でデバイスをスパッタリングする工程とを有し、
    工程(a)が反応性イオンエッチング処理を含み、該工程(a)が、CF 4 、NF 3 、CF 4 とN 2 2 との混合物、及びNF 3 とN 2 2 との混合物を有するグループから選択されたガスにより行われる、除去されるべきレジスト層を有する半導体デバイスを製造する方法。
  2. 工程(a)が、同時に行われる反応性イオンエッチング処理とダウンストリーム型プラズマエッチング処理とを含む、請求の範囲第1項記載の除去されるべきレジスト層を有する半導体デバイスを製造する方法。
  3. 工程(a)が、連続的に行われる反応性イオンエッチング処理とダウンストリーム型プラズマエッチングとを含む、請求の範囲第1項記載の除去されるべきレジスト層を有する半導体デバイスを製造する方法。
  4. 工程(b)が、脱イオン水により洗浄することを含む、請求の範囲第1項記載の除去されるべきレジスト層を有する半導体デバイスを製造する方法。
  5. 工程(c)が、アルゴン含有ガスによりスパッタリングすることを含む、請求の範囲第1項記載の除去されるべきレジスト層を有する半導体デバイスを製造する方法。
  6. 工程(a)の前に、
    導電体層を形成する工程と、
    導電体層上に誘電体層を形成する工程と、
    誘電体層上のパターンに、露光領域を作るためにパターン化されたレジスト層を形成する工程と、
    少なくとも誘電体層を通って延びるビアホールを作るために露光領域をエッチングする工程とを、
    さらに備えている、請求の範囲第1項記載の除去されるべきレジスト層を有する半導体デバイスを製造する方法。
  7. 導電体層がアルミニウムを含み、露光領域のエッチング工程が、無機残留物としてのAlF3を作るように導電体層をフッ素によりエッチングすることを含む、請求の範囲第6項記載の除去されるべきレジスト層を有する半導体デバイスを製造する方法。
  8. 導電体層上に反射防止膜を形成し、誘電体層を反射防止膜上に形成する工程をさらに備えている、請求の範囲第6項記載の除去されるべきレジスト層を有する半導体デバイスを製造する方法。
  9. 工程(a)と工程(c)とが同じチャンバ内で行われる、請求の範囲第1項記載の除去されるべきレジスト層を有する半導体デバイスを製造する方法。
  10. 工程(a)と工程(c)とが異なったチャンバで行われる、請求の範囲第1項記載の除去されるべきレジスト層を有する半導体デバイスを製造する方法。
  11. 工程(a)〜工程(c)が列挙された順序で行われる、請求の範囲第1項記載の除去されるべきレジスト層を有する半導体デバイスを製造する方法。
  12. (a)半導体デバイスのレジスト層をダウンストリーム型マイクロ波処理でアッシングする工程と、
    (b)レジスト層を反応性イオンエッチング処理でアッシングする工程と、
    (c)アッシングしたデバイスを水で洗浄する工程とを有し、
    工程(b)が、CF 4 、NF 3 、とN 2 2 との混合物、及びNF 3 とN 2 2 との混合物を有するグループから選択されたガスにより行われる、除去されるべきレジスト層を有する半導体デバイスを製造する方法。
  13. 工程(a)の前に、
    導電体層を形成する工程と、
    導電体層上に誘電体層を形成する工程と、
    露光領域を作るために誘電体層上のパターンに、パターン化されたレジスト層を形成する工程と、
    少なくとも誘電体層を通って延びるビアホールを作るために露光領域をエッチングする工程とを、
    さらに備えている、請求の範囲第12項記載の除去されるべきレジスト層を有する半導体デバイスを製造する方法。
  14. 導電体層上に反射防止膜を形成し、誘電体層を反射防止膜上に形成し、そしてエッチング工程が反射防止膜を貫通せずにエッチングすることを含む、請求の範囲第13項記載の除去されるべきレジスト層を有する半導体デバイスを製造する方法。
  15. 工程(a)が酸素、CF4及び形成ガスで行われる、請求の範囲第12項記載の除去されるべきレジスト層を有する半導体デバイスを製造する方法。
  16. 工程(c)が、脱イオン水により洗浄することを含む、請求の範囲第12項記載の除去され得るレジスト層を有する半導体デバイスを製造する方法。
  17. (a)有機化合物を形成するため、半導体デバイスのレジスト層をアッシングする工程と、
    (b)有機化合物を洗い流すため、水でデバイスを洗浄する工程と、
    (c)レジスト層の無機残留物をスパッタで取り去るため、エッチング及びストリッピングチャンバ内でデバイスをスパッタリングする工程とを有し、
    工程(c)が、アルゴンと、酸素、塩素及びフッ素のいずれか1つを含有するガスとによりスパッタリングすることを含む、除去されるべきレジスト層を有する半導体デバイスを製造する方法。
  18. (a)有機化合物を形成するため、半導体デバイスのレジスト層をアッシングする工程と、
    (b)有機化合物を洗い流すため、水でデバイスを洗浄する工程と、
    (c)レジスト層の無機残留物をスパッタで取り去るため、エッチング及びストリッピングチャンバ内でデバイスをスパッタリングする工程とを有し、
    工程(c)が、アルゴンと、酸素、NF3、CF4、CHF3、Cl2、HCl、CHCl3及びC2ClF6を有するグループから選択されたガスによりスパッタリングすることを含む、除去されるべきレジスト層を有する半導体デバイスを製造する方法。
  19. (a)有機化合物を形成するため、半導体デバイスのレジスト層をアッシングする工程と、
    (b)有機化合物を洗い流すため、水でデバイスを洗浄する工程と、
    (c)レジスト層の無機残留物をスパッタで取り去るため、エッチング及びストリッピングチャンバ内でデバイスをスパッタリングする工程とを有し、
    工程(c)が、アルゴン及び酸素によりスパッタリングする第1工程と、引続きアルゴン及び塩素でスパッタリングする第2工程とを含む、除去されるべきレジスト層を有する半導体デバイスを製造する方法。
JP1997538994A 1996-04-26 1997-04-23 半導体ウェハー表面からフォトレジストをクリーニングし、ストリッピングする方法 Expired - Lifetime JP3995215B6 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/638,279 US5882489A (en) 1996-04-26 1996-04-26 Processes for cleaning and stripping photoresist from surfaces of semiconductor wafers
US08/638,279 1996-04-26
PCT/US1997/006692 WO1997041488A2 (en) 1996-04-26 1997-04-23 Processes for cleaning and stripping photoresist from surfaces of semiconductor wafers

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007049786A Division JP4435797B2 (ja) 1996-04-26 2007-02-28 半導体ウェハー表面からフォトレジストをクリーニングし、ストリッピングする方法

Publications (4)

Publication Number Publication Date
JP2000509211A JP2000509211A (ja) 2000-07-18
JP2000509211A5 JP2000509211A5 (ja) 2005-01-13
JP3995215B2 true JP3995215B2 (ja) 2007-10-24
JP3995215B6 JP3995215B6 (ja) 2008-03-12

Family

ID=

Also Published As

Publication number Publication date
JP2007221150A (ja) 2007-08-30
WO1997041488A3 (en) 1998-02-26
JP4435797B2 (ja) 2010-03-24
WO1997041488A2 (en) 1997-11-06
JP2000509211A (ja) 2000-07-18
US5882489A (en) 1999-03-16

Similar Documents

Publication Publication Date Title
JP4435797B2 (ja) 半導体ウェハー表面からフォトレジストをクリーニングし、ストリッピングする方法
JP4562813B2 (ja) 半導体ウェハー表面のフォトレジストのクリーニング及びストリッピング
US5795831A (en) Cold processes for cleaning and stripping photoresist from surfaces of semiconductor wafers
US5925577A (en) Method for forming via contact hole in a semiconductor device
JP5414179B2 (ja) フォトレジスト及びエッチング残余物の低圧除去
US6692903B2 (en) Substrate cleaning apparatus and method
KR100702290B1 (ko) 포토레지스트와 에칭 잔여물의 에싱방법 및 처리방법
US5851302A (en) Method for dry etching sidewall polymer
KR20050000500A (ko) 포토레지스트와 에칭 잔여물을 제거하는 방법
US6325861B1 (en) Method for etching and cleaning a substrate
JPH05226299A (ja) 半導体装置の製造方法
US20050066994A1 (en) Methods for cleaning processing chambers
JP2002531932A (ja) 半導体製造法における乾式法によるフォトレジストの剥離方法と組成
JP2003332313A (ja) 半導体装置の製造方法
JP2724165B2 (ja) 有機化合物膜の除去方法及び除去装置
JPH08186099A (ja) レジストのアッシング方法
JP2003023072A (ja) 半導体装置の製造方法および半導体装置の製造装置
JP2004517470A (ja) バイア形成工程において発生するエッチング残渣を除去する方法
JP3995215B6 (ja) 半導体ウェハー表面からフォトレジストをクリーニングし、ストリッピングする方法
JP3195066B2 (ja) ドライエッチング方法
JP4120714B2 (ja) 半導体素子の製造方法
JPH01200628A (ja) ドライエッチング方法
JP4548873B2 (ja) TiN層を等方性エッチングなしにアッシングするドライアッシング方法
JPS6191930A (ja) 半導体基板の清浄方法
Gorowitz et al. Methods of Metal Patterning and Etching

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040423

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060818

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20061122

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070228

TRDD Decision of grant or rejection written
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070615

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070730

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130810

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term