JP2007221150A - 半導体ウェハー表面からフォトレジストをクリーニングし、ストリッピングする方法 - Google Patents

半導体ウェハー表面からフォトレジストをクリーニングし、ストリッピングする方法 Download PDF

Info

Publication number
JP2007221150A
JP2007221150A JP2007049786A JP2007049786A JP2007221150A JP 2007221150 A JP2007221150 A JP 2007221150A JP 2007049786 A JP2007049786 A JP 2007049786A JP 2007049786 A JP2007049786 A JP 2007049786A JP 2007221150 A JP2007221150 A JP 2007221150A
Authority
JP
Japan
Prior art keywords
resist layer
semiconductor device
manufacturing
layer
removed according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007049786A
Other languages
English (en)
Other versions
JP4435797B2 (ja
Inventor
Richard L Bersin
リチャード エル バーシン
Han Xu
ハン スー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Technologies Inc
Original Assignee
Ulvac Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Technologies Inc filed Critical Ulvac Technologies Inc
Publication of JP2007221150A publication Critical patent/JP2007221150A/ja
Application granted granted Critical
Publication of JP4435797B2 publication Critical patent/JP4435797B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

【課題】酸及びまたは工業用有機溶剤による工程を必要としない、有機レジスト、無機残留物及び汚染物質を除去するための処理方法を提供する。
【解決手段】特にビアホール内のレジスト層を除去する方法は、有機化合物を除去するためのプラズマを有し、脱イオン水でデバイスを洗浄し、そして有機化合物を除去するためにアルゴンスパッタリングすることを有している。洗浄とスパッタリングの順序は逆にできる。この方法は、酸及び工業用溶剤の使用を避けられる。
【選択図】なし

Description

本発明は、製造中、半導体ウェハ表面のフォトレジストをクリーニングし、ストリッピングすることに関する。
ウェハに多数の半導体デバイスを製造するため、フォトリソグラフィ工程、エッチング、薄膜堆積及びまたはイオン注入工程が交互に行われ、デバイスが形成される。一般に、フォトリソグラフィ工程は、ウェハをフォトレジストで、特に紫外線(UV)感光性の有機材料で被膜する工程と、マスクを介してフォトレジストを露光する工程と、レジストを現像する工程と、ウェハ表面に一定の露光領域を残すように露光されたレジストをエッチングする工程とを含んでいる。さらに成膜、注入或いはエッチングのような処理工程は露光領域で行われる。
一般に、エッチングは、ウェハをケミカルエッチング剤に浸す湿式エッチング処理でも、ダウンストリーム型マイクロ波プラズマエッチングまたは反応性イオンエッチング(以下、「RIE」という。)のような乾式エッチング処理でも行える。フォトレジストの表面にパターンが形成された後、そして露光領域にさらなる処理が行われた後、フォトレジストはストリッピングされる。そのようなさらなる工程の間に、フォトレジストマスクの特質は、他の材料で汚染されてその初期状態から変化することがある。例えば、エッチング処理が、ビアホールを形成するため、露光領域で行われるならば、エッチングによる高い温度とイオン衝撃とによりフォトレジストが変化する。フォトレジストのそのような変化により、これを除去することが一層困難になり、特に、汚染物質が不揮発性かつ不溶性であるならば、困難となる。
残留物及び汚染物質の除去は半導体デバイスの製造業者の関心事であるので、ストリッピングを行う装置の製造業者は、一般に有機レジスト材料の除去に専念している。上述の汚染物質と残留物との除去は、例えば米国特許第5,360,995号に記載されているように、酸及び有機溶剤により行われている。一般的な種の溶剤は、カルフォルニア州、ハワードのEKC社から入手可能なEKC−265、及びN−メチルピロリダン(NMP)である。のような溶剤は、入手するのにコストがかかり、取扱いが危険で、その処分にコストがかかる。酸或いは工業用溶剤を使用することなしに、有機レジストと無機残留物との両方及び汚染物質を除去するための装置と方法が望まれている。
本発明は、酸及びまたは工業用有機溶剤による工程を必要としない、有機レジスト、無機残留物及び汚染物質を除去するための処理を有するものである。これらの処理は、米国特許第5,228,052号(ダウンストリーム型マイクロ波プラズマエッチング或いはRIEを単一チャンバにおいてウェハに交互に或いは連続的に実施できる。)に記載されているような処理装置を用いて行なわれるのが好ましい。
第1実施例において、本発明は、デバイスから有機レジストをアッシングし、このデバイスを水で洗浄し、そして残留汚染物質を除去するため、洗浄されたデバイスをスパッタリングする工程を有する処理を有している。有利な実施例では、ストリッピング工程が、ダウンストリーム型マイクロ波処理、RIE処理、または連続的或いは同時のダウンストリーム型マイクロ波処理とRIE処理のような乾式エッチング処理である。洗浄工程は、脱イオン水(DI)を用いて行われ、そしてスパッタリング工程はアルゴンを用いて行われる。この処理は、ビアホールが導電体層を貫通し、AlF3のような不溶性の無機汚染物質を生じる場合、ビアホールをエッチングするために特に役立つ。
第2実施例において、処理は、ダウンストリーム型マイクロ波処理によりウェハをアッシングする工程、反応イオンエッチング処理によりウェハをアッシングする工程、及びその次のアッシングされたデバイスを水で洗浄する工程を有している。
これらの処理は、従来使用されてきた、コスト高の酸及び有機溶剤の使用と処理とを排除し、同時に純粋かつクリーンなウェハをもたらす。その他の特徴と利点は、以下の記載、請求の範囲の記載及び図面から明らかになる。
発明の実施するための最良の形態
図1を参照して、処理されるべき半導体ウェハ10は、エッチング及びまたはクリーニング用の密閉処理チャンバ16内において水平に配置された加熱板(ホットプレート)12の上方に位置する。一般に平坦かつ円形であり、直径が4〜8インチであるウェハは支持ピン18に水平に載置され、この支持ピンは、加熱板12の開口部を通ってかつ厚さ方向に延びている。従って、ウェハ10と加熱板12とは平行な水平面に位置する。
処理ガスはガス源20から導入管21を介してチャンバ16内に導入される。導入管21のマイクロ波発生源22は導入管にマイクロ波プラズマ24を生じさせ、高濃度の活性フリーラジカルで反応ガス26を放電する。ガス26は、ウェハの上方に取付けられかつ援用された特許記載のように形成された対向電極28内の開口部(図示せず)を通過する。適切な条件下では、活性フリーラジカルが、レジストをガスに転化することにより、ウェハ19上のレジスト膜を分解し、気化する。真空排気系32は排気管34を通してこれらのガスを排気し、チャンバを50〜2000mTorrの範囲の圧力に維持する。
高周波(RF)発生源30は、対向電極28と基板(bottom)電極として役立つ加熱板12とに電気的に接続される。従って、対向電極28と基板電極12とが2重のカソードを形成する。高周波(RF)発生源30は、ウェハ10の上方に高周波(RF)プラズマ32を生じさせる高周波(RF)電圧を供給する。高周波プラズマ32は、ウェハ10からレジストをアッシングする反応性イオンを作る。
透明カバー48と終点検出器50とは、高周波プラズマにより生じるアッシングの開始と終了とを検出するために使用される。終点検出器50はフィルターと光学式検出器とを備え、この光学式検出器は、アッシングの間にOHラジカルが形成される時、高周波プラズマに放出されるフォトンを検出する。
マイクロ波プラズマから放電された高濃度のフリーラジカルを有する反応性ガス26を作り出すためにマイクロ波発生源22の作動中に、ガスはガス源20から導入される。そうすると、そのフリーラジカルをイオン化するためにマイクロ波発生用反応性ガス26内に高周波プラズマを生じることができる。例えば、ガス源20からの処理ガスがCF4及び酸素を含有する場合、マイクロ波プラズマで放電したガスは、ウェハ上方のガス内において高濃度のフッ素及び酸素ラジカルをそれぞれ含有する。その際、高周波プラズマがこの放電するガス内に生じる場合、作り出されたイオンは、マイクロ波放電ガス自体のイオンと、或いはマイクロ波放電のないCF4及び酸素ガスの高周波プラズマのイオンとも相違する。この相違するプラズマが、エッチング及びストリッピングの間、実質的にアッシングを促進することが知見された。
従って、チャンバ16は乾式アッシングを行うために使用でき、この乾式アッシングは、ダウンストリーム型マイクロ波処理、RIE処理、同時のこれら両処理、或いは連続的及びまたは交互のこれら両処理を有している。
図1の装置により実施できる1つの処理は、多層の半導体デバイスの相互連結を容易にする誘電体層を通って形成されたビアホールのエッチング及びクリーニングである。図2(a)及び図2(b)は、2つの既知の方法を示し、この方法ではビアホール66a,66bがエッチングされる。一般に、導電体層62a,62bは、アルミニウムまたはアルミニウム或いは銅の合金であり、この導電体層はチタンタングステン(TiW)或いは窒化チタン(TiN)のような反射防止膜(ARC)68a,68bで覆われている。TEOS、PSG或いはポリアミドのような誘電体層60a,60bは、導電対層62a,62bの上に形成される。一面を覆うブランケットフォトレジスト層64a,64bは、誘電体層60a,60bの上に形成され、かつビアホール66a,66bのための小さく湾曲した領域のような露光領域を定めるように形成されている。次いで、誘電体層60a,60bは、一般に非等方性処理によりエッチングされ、この処理では、RIE処理のようにフッ素が使用され、ポンプで排気されるガス混合物を作り出す。
第1方法では、ARC68a(図2(a))の表面でエッチング工程を止め、第2方法では、ARC68aを通ってかつアルミニウム導電体層62b(図2(b))までエッチングされる。これらの方法のいずれかと共に、ポリマー層70a;70bがビアホール66a,55bの周辺に形成される。ポリマー層70a,70bの状態は均一ではなく、エッチングの深さ及び周辺層の深さに依存して変化する。
図2(a)には、導電体層62aではなく、誘電体層60aのエッチング及びARC68aの少量のエッチング(このことは必然的に生じる。というのは、ビアホール内の誘電体材料の100%の除去を行うためにホールが過剰にエッチングされるからである。)に起因するフォトレジスト層64aを汚染した副産物のエッチングが示されている。一般に、ARC68aは、TiN,TiW或いはその他類似の材料であり、かつ誘電体層60aのエッチングがフッ素をベースとしたプラズマにより行われるので、レジスト64aを汚染する層70a内の副産物は、チタン或いはタングステンのフッ化物の形態になる。一般に、このフッ化物は、ある程度揮発性でかつ非常に水に溶けやすい。
図3を参照して、図2に示すようにエッチングされたビアホールからレジストをストリップするために、本発明の1つの処理では、エッチング及びクリーニングチャンバ80内にウェハが設けられ、そしてプラズマエッチング、好ましくはハロゲン(Hal)処理及びノーハロゲン(NoHal)処理と称される2つの処理のいずれか1つが行われる。これらの処理は、本発明の譲受人により開発され、以下に詳細に述べられている。次いで、RIE工程は、一般にCF4或いはNF3のようなガスからなるフッ素を用いて行われる。プラズマは形成ガスを混ぜて作ることができ、場合によっては処理制御できる。その結果、ウェハ上に残る残留物の全てが水に溶けやすくなる。そして、ウェハがチャンバ80から、脱イオン水(DI)で洗浄するために、洗浄ステーション82へと移動させられる。この洗浄工程の後、ウェハは、さらなる処理のため、堆積チャンバ84に移動させられる。
この処理は有用かつ望ましいものである。というのは、コスト高かつ危険な酸及び工業用有機溶剤の使用と置き換えられるからである。好ましくは、プラズマエッチング処理及びRIE処理は単一チャンバで行なわれるが、チャンバの1つをプラズマエッチングのために使用し、他のチャンバをRIE工程のために使用するような分離チャンバでこれらの処理を行うこともできる。
図2(b)に示すようなビアホールを適用した第2実施例では、エッチング処理により、ARC層68bを通って延びかつ導電体層62bまで入り込む。この場合、ポリマー層70b及びフォトレジスト64aの汚染は、図2(a)と関連した記載とは非常に異なる。導電体層62をアルミニウムと仮定すると、エッチングにより、イオン成分によるスパッタリング(back sputtering)が生じ、ポリマー層70bにAlFF3とアルミニウム金属とが生じる。アルミニウム金属は完全な不溶性であり、AlFF3はわずかだけ温水に解ける。その結果、ストリップ処理の後に残る無機アルミニウム残留物は、脱イオン水で洗浄することによっても容易に取除けず、一般に酸或いは有機溶剤で取除かれる。
図3を再び参照して、以下のような処理はそのような溶剤を必要としない。先ず、エッチング及びクリーニングチャンバ80内でウェハが、ハロゲン処理或いはRIE処理のような乾式プラズマエッチングされる。次いで、ウェハがチャンバ80から移動され、脱イオン水、選択的には超音波で攪拌された脱イオン水で洗浄するために洗浄ステーション82に供給される。この洗浄工程では、有機材料が洗い流され、不溶性の無機残留物のみが残る。次いで、ウェハは、スパッタリングに使用されるアルゴン或いはその他のガスにより、スパッタクリーニング工程のためにチャンバ80に戻される。有機残留物を除去するためには、スパッタリング自体は完全に有効なものではないが、予備プラズマエッチング及び脱イオン水洗浄による有機残留物の完全な除去によって、スパッタリング工程により残りの残留物の全てを取り除くことができる。
これらの工程の後、ウェハは、さらなる処理のために成膜チャンバ84に移動させられる。既知の成膜チャンバでは、どんな酸化物も除去するために、成膜の前に、先ず短時間のスパッタリング工程が行われる。この成膜チャンバは、クリーニングには使用されない。何故なら、副産物が周辺環境を汚染するからである。それ故、残留物は酸或いは溶剤により予め除去されていなければならない。
以下に、上述の処理をより詳細に説明する。これらの処理は、種々の工程を有しており、その順序は状態に応じて変えてもよい。RIE工程のための処理パラメータは以下に示すものが好ましい。
(1) 約5〜45秒の持続時間
(2) 50〜500sccmのガス流量の純粋CF4或いはCF4とN22との混合ガス;CF4の5〜100%の容積率
(3) 50〜500ワットの高周波出力レベル
(4) 加熱板上で0〜10mmのピンポジション
(5) 280℃付近の温度
(6) 0.1Torr〜0.5Torrの圧力
このRIE処理では、CF4をNF3或いはCl2と取りかえることができ、また、N22をN2窒素或いはアルゴンのような他のガスで代用することができる。N22では、H2を0.1〜10%にできる。
ダウンストリーム型プラズマエッチング処理のため、ハロゲン処理(Hal)パラメータは以下のものが好ましい。
(1) 1000sccmの酸素
(2) 5〜50%のCF4
(3) CF4/N2H2の比が約10:1から約1:20となるように、5〜50%の、N22と形成ガスとの混合
アルゴンスパッタリングの好ましい条件は以下のようになっている。
(1) 20〜500sccmのアルゴンガス流量
(2) 350〜650ワットの高周波出力
(3) 10〜500mTorrの圧力
(4) 280℃付近の加熱板温度
(5) NF3,CF4,CHF3,Cl2、HCl、CHCl3或いはC2ClF6及びまたは酸素のような、Cl2或いはFへの添加ガス
従って、アルゴンをベースとするプラズマは、主に不溶性或いは不揮発性残留物を除去するための機械的手段により残留物をスパッタで取り去る(sputter off)。Cl2、フッ素或いは酸素を含有するガスは、スパッタされる材料をより揮発性の塩化物或いはフッ化物と交換することによりスパッタレートを化学的に高めるためにアルゴンを付加することが好ましい。アルゴン、酸素及びフッ素でスパッタリングする工程を行い、引き続きアルゴン及び塩素でスパッタリングする工程を行うことで、特によくクリーニングされることが判った。アルゴン或いは塩素でスパッタリングするような、幾つかのスパッタリング工程のために、所定のウェハにとって温度が十分に高いことは重要である。
図4(a)〜図4(d)に示す例では、ビアホールが、図2(b)に示すようにアルミニウム層内に深くエッチングされ、従って、AlF3により非常に汚染されたポリマー残留物が残る(図2(a))。残留物を含有するレジストは、以下の工程を有する乾式処理により完全に除去される。
(1) バルク状のフォトレジストを除去するための加熱NF3ハロゲン処理工程(図4(b))
(2) 超音波攪拌された脱イオン水洗浄(図4(c))、及び
(3) クリーンなサンプルを作成するためのアルゴンスパッタリング(図4(d))
本発明の上述の実施例により、添付した請求の範囲記載の発明の範囲から逸脱することなしに改良できるのは明らかである。ある種のガスが引用されているが、レジストを除去するために他のガスも使用できる。
エッチング及びストリッピング用装置の部分ブロック図を、部分的に表したものである。 (a)と(b)とは、ビアホールを形成する2つの既知方法をそれぞれ示した断面である。 処理工程を示すブロック図である。 (a)〜(d)は、アッシングの前、アッシングの後、洗浄の後、及びスパッタリング後のビアホールのそれぞれのSEM(走査型電子顕微鏡)写真である。

Claims (25)

  1. (a)有機化合物を形成するため、半導体デバイスのレジスト層をアッシングする工程と、
    (b)有機化合物を洗い流すため、水でデバイスを洗浄する工程と、
    (c)レジスト層の無機残留物をスパッタで取り去るため、エッチング及びストリッピングチャンバ内でデバイスをスパッタリングする工程とを
    有する、除去されるべきレジスト層を有する半導体デバイスを製造する方法。
  2. 工程(a)がダウンストリーム型プラズマエッチング処理である、請求の範囲第1項記載の除去されるべきレジスト層を有する半導体デバイスを製造する方法。
  3. 工程(a)が、酸素、フッ素含有ガス及び形成ガスを混合して行われる、請求の範囲第2項記載の除去されるべきレジスト層を有する半導体デバイスを製造する方法。
  4. 工程(a)が反応性イオンエッチング処理を含む、請求の範囲第1項記載の除去されるべきレジスト層を有する半導体デバイスを製造する方法。
  5. 工程(a)が、CF4、NF3、CF4とN22との混合物、及びNF3とN22との混合物を有するグループから選択されたガスにより行われる、請求の範囲第4項記載の除去されるべきレジスト層を有する半導体デバイスを製造する方法。
  6. 工程(a)が、同時に行われる反応性イオンエッチング処理とダウンストリーム型プラズマエッチング処理とを含む、請求の範囲第1項記載の除去されるべきレジスト層を有する半導体デバイスを製造する方法。
  7. 工程(a)が、連続的に行われる反応性イオンエッチング処理とダウンストリーム型プラズマエッチングとを含む、請求の範囲第1項記載の除去されるべきレジスト層を有する半導体デバイスを製造する方法。
  8. 工程(b)が、脱イオン水により洗浄することを含む、請求の範囲第1項記載の除去されるべきレジスト層を有する半導体デバイスを製造する方法。
  9. 工程(c)が、アルゴン含有ガスによりスパッタリングすることを含む、請求の範囲第1項記載の除去されるべきレジスト層を有する半導体デバイスを製造する方法。
  10. 工程(c)が、アルゴンと、酸素、塩素及びフッ素のいずれか1つを含有するガスとによりスパッタリングすることを含む、請求の範囲第9項記載の除去されるべきレジスト層を有する半導体デバイスを製造する方法。
  11. 工程(c)が、アルゴンと、酸素、NF3、CF4、CHF3、Cl2、HCl、CHCl3及びC2ClF6を有するグループから選択されたガスによりスパッタリングすることを含む、請求の範囲第9項記載の除去されるべきレジスト層を有する半導体デバイスを製造する方法。
  12. 工程(c)が、アルゴン及び酸素によりスパッタリングする第1工程と、引続きアルゴン及び塩素でスパッタリングする第2工程とを含む、請求の範囲1項記載の除去されるべきレジスト層を有する半導体デバイスを製造する方法。
  13. 工程(a)がダウンストリーム型プラズマエッチング処理及び反応性イオンエッチング処理のいずれか1つを含み、工程(b)が脱イオン水で洗浄することを含み、工程(c)がアルゴンガスでスパッタリングすることを含む、請求の範囲第1項に記載の除去されるべきレジスト層を有する半導体デバイスを製造する方法。
  14. 工程(a)の前に、
    導電体層を形成する工程と、
    導電体層上に誘電体層を形成する工程と、
    誘電体層上のパターンに、露光領域を作るためにパターン化されたレジスト層を形成する工程と、
    少なくとも誘電体層を通って延びるビアホールを作るために露光領域をエッチングする工程とを、
    さらに備えている、請求の範囲第1項記載の除去されるべきレジスト層を有する半導体デバイスを製造する方法。
  15. 導電体層がアルミニウムを含み、露光領域のエッチング工程が、無機残留物としてのAlF3を作るように導電体層をフッ素によりエッチングすることを含む、請求の範囲第14項記載の除去されるべきレジスト層を有する半導体デバイスを製造する方法。
  16. 導電体層上に反射防止膜を形成し、誘電体層を反射防止膜上に形成する工程をさらに備えている、請求の範囲第14項記載の除去されるべきレジスト層を有する半導体デバイスを製造する方法。
  17. 工程(a)と工程(c)とが同じチャンバ内で行われる、請求の範囲第1項記載の除去されるべきレジスト層を有する半導体デバイスを製造する方法。
  18. 工程(a)と工程(c)とが異なったチャンバで行われる、請求の範囲第1項記載の除去されるべきレジスト層を有する半導体デバイスを製造する方法。
  19. 工程(a)〜工程(c)が列挙された順序で行われる、請求の範囲第1項記載の除去されるべきレジスト層を有する半導体デバイスを製造する方法。
  20. (a)半導体デバイスのレジスト層をダウンストリーム型マイクロ波処理でアッシングする工程と、
    (b)レジスト層を反応性イオンエッチング処理でアッシングする工程と、
    (c)アッシングしたデバイスを水で洗浄する工程とを
    有する、除去されるべきレジスト層を有する半導体デバイスを製造する方法。
  21. 工程(a)の前に、
    導電体層を形成する工程と、
    導電体層上に誘電体層を形成する工程と、
    露光領域を作るために誘電体層上のパターンに、パターン化されたレジスト層を形成する工程と、
    少なくとも誘電体層を通って延びるビアホールを作るために露光領域をエッチングする工程とを、
    さらに備えている、請求の範囲第20項記載の除去されるべきレジスト層を有する半導体デバイスを製造する方法。
  22. 導電体層上に反射防止膜を形成し、誘電体層を反射防止膜上に形成し、そしてエッチング工程が反射防止膜を貫通せずにエッチングすることを含む、請求の範囲第21項記載の除去されるべきレジスト層を有する半導体デバイスを製造する方法。
  23. 工程(a)が酸素、CF3及び形成ガスで行われる、請求の範囲第20項記載の除去されるべきレジスト層を有する半導体デバイスを製造する方法。
  24. 工程(b)が、CF4、NF3、CF4とN22との混合物、及びNF3とN22との混合物を有するグループから選択されたガスにより行われる、請求の範囲第20項記載の除去され得るレジスト層を有する半導体デバイスを製造する方法。
  25. 工程(c)が、脱イオン水により洗浄することを含む、請求の範囲第20項記載の除去され得るレジスト層を有する半導体デバイスを製造する方法。
JP2007049786A 1996-04-26 2007-02-28 半導体ウェハー表面からフォトレジストをクリーニングし、ストリッピングする方法 Expired - Fee Related JP4435797B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/638,279 US5882489A (en) 1996-04-26 1996-04-26 Processes for cleaning and stripping photoresist from surfaces of semiconductor wafers

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP1997538994A Division JP3995215B6 (ja) 1996-04-26 1997-04-23 半導体ウェハー表面からフォトレジストをクリーニングし、ストリッピングする方法

Publications (2)

Publication Number Publication Date
JP2007221150A true JP2007221150A (ja) 2007-08-30
JP4435797B2 JP4435797B2 (ja) 2010-03-24

Family

ID=24559375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007049786A Expired - Fee Related JP4435797B2 (ja) 1996-04-26 2007-02-28 半導体ウェハー表面からフォトレジストをクリーニングし、ストリッピングする方法

Country Status (3)

Country Link
US (1) US5882489A (ja)
JP (1) JP4435797B2 (ja)
WO (1) WO1997041488A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018201031A (ja) * 2011-10-27 2018-12-20 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 低k及びその他の誘電体膜をエッチングするための処理チャンバ

Families Citing this family (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5795831A (en) * 1996-10-16 1998-08-18 Ulvac Technologies, Inc. Cold processes for cleaning and stripping photoresist from surfaces of semiconductor wafers
US6026762A (en) * 1997-04-23 2000-02-22 Applied Materials, Inc. Apparatus for improved remote microwave plasma source for use with substrate processing systems
US5849639A (en) * 1997-11-26 1998-12-15 Lucent Technologies Inc. Method for removing etching residues and contaminants
US6296780B1 (en) * 1997-12-08 2001-10-02 Applied Materials Inc. System and method for etching organic anti-reflective coating from a substrate
US6080680A (en) * 1997-12-19 2000-06-27 Lam Research Corporation Method and composition for dry etching in semiconductor fabrication
US5970376A (en) * 1997-12-29 1999-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Post via etch plasma treatment method for forming with attenuated lateral etching a residue free via through a silsesquioxane spin-on-glass (SOG) dielectric layer
US6105588A (en) 1998-05-27 2000-08-22 Micron Technology, Inc. Method of resist stripping during semiconductor device fabrication
US6221752B1 (en) * 1998-08-20 2001-04-24 United Microelectronics Corp. Method of mending erosion of bonding pad
JP3781175B2 (ja) * 1998-12-28 2006-05-31 旭化成マイクロシステム株式会社 コンタクトホールの形成方法
US6303047B1 (en) 1999-03-22 2001-10-16 Lsi Logic Corporation Low dielectric constant multiple carbon-containing silicon oxide dielectric material for use in integrated circuit structures, and method of making same
US6524974B1 (en) 1999-03-22 2003-02-25 Lsi Logic Corporation Formation of improved low dielectric constant carbon-containing silicon oxide dielectric material by reaction of carbon-containing silane with oxidizing agent in the presence of one or more reaction retardants
US6204192B1 (en) 1999-03-29 2001-03-20 Lsi Logic Corporation Plasma cleaning process for openings formed in at least one low dielectric constant insulation layer over copper metallization in integrated circuit structures
US6030901A (en) * 1999-06-24 2000-02-29 Advanced Micro Devices, Inc. Photoresist stripping without degrading low dielectric constant materials
US6232658B1 (en) 1999-06-30 2001-05-15 Lsi Logic Corporation Process to prevent stress cracking of dielectric films on semiconductor wafers
US6114259A (en) * 1999-07-27 2000-09-05 Lsi Logic Corporation Process for treating exposed surfaces of a low dielectric constant carbon doped silicon oxide dielectric material to protect the material from damage
US6281135B1 (en) 1999-08-05 2001-08-28 Axcelis Technologies, Inc. Oxygen free plasma stripping process
US6492186B1 (en) 1999-08-05 2002-12-10 Eaton Corporation Method for detecting an endpoint for an oxygen free plasma process
JP2001077086A (ja) * 1999-08-31 2001-03-23 Oki Electric Ind Co Ltd 半導体装置のドライエッチング方法
US6296716B1 (en) 1999-10-01 2001-10-02 Saint-Gobain Ceramics And Plastics, Inc. Process for cleaning ceramic articles
US20050022839A1 (en) * 1999-10-20 2005-02-03 Savas Stephen E. Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing
US6756674B1 (en) 1999-10-22 2004-06-29 Lsi Logic Corporation Low dielectric constant silicon oxide-based dielectric layer for integrated circuit structures having improved compatibility with via filler materials, and method of making same
US6423628B1 (en) 1999-10-22 2002-07-23 Lsi Logic Corporation Method of forming integrated circuit structure having low dielectric constant material and having silicon oxynitride caps over closely spaced apart metal lines
US6391795B1 (en) * 1999-10-22 2002-05-21 Lsi Logic Corporation Low k dielectric composite layer for intergrated circuit structure which provides void-free low k dielectric material between metal lines while mitigating via poisoning
US6316354B1 (en) 1999-10-26 2001-11-13 Lsi Logic Corporation Process for removing resist mask of integrated circuit structure which mitigates damage to underlying low dielectric constant silicon oxide dielectric layer
US6147012A (en) * 1999-11-12 2000-11-14 Lsi Logic Corporation Process for forming low k silicon oxide dielectric material while suppressing pressure spiking and inhibiting increase in dielectric constant
US6399513B1 (en) * 1999-11-12 2002-06-04 Texas Instruments Incorporated Ozonated DI water process for organic residue and metal removal processes
US6547458B1 (en) 1999-11-24 2003-04-15 Axcelis Technologies, Inc. Optimized optical system design for endpoint detection
US6451158B1 (en) 1999-12-21 2002-09-17 Lam Research Corporation Apparatus for detecting the endpoint of a photoresist stripping process
US6852636B1 (en) 1999-12-27 2005-02-08 Lam Research Corporation Insitu post etch process to remove remaining photoresist and residual sidewall passivation
US6461973B1 (en) 2000-02-11 2002-10-08 Advanced Micro Devices, Inc. Method for forming high quality multiple thickness oxide layers by reducing descum induced defects
US6432618B1 (en) 2000-02-11 2002-08-13 Advanced Micro Devices, Inc. Method for forming high quality multiple thickness oxide layers by reducing descum induced defects
TW523557B (en) * 2000-02-21 2003-03-11 Nanya Technology Corp Exhausting method in a dry etching apparatus
US6479411B1 (en) 2000-03-21 2002-11-12 Angela T. Hui Method for forming high quality multiple thickness oxide using high temperature descum
US6412498B1 (en) * 2000-03-24 2002-07-02 Advanced Micro Devices, Inc. Low temperature plasma strip process
US6667244B1 (en) * 2000-03-24 2003-12-23 Gerald M. Cox Method for etching sidewall polymer and other residues from the surface of semiconductor devices
JP2001313280A (ja) * 2000-04-02 2001-11-09 Axcelis Technologies Inc ポスト・エッチ・フォトレジストおよび残留物の除去法
US6245666B1 (en) 2000-04-03 2001-06-12 Taiwan Semiconductor Manufacturing Company Method for forming a delamination resistant multi-layer dielectric layer for passivating a conductor layer
US6346490B1 (en) * 2000-04-05 2002-02-12 Lsi Logic Corporation Process for treating damaged surfaces of low k carbon doped silicon oxide dielectric material after plasma etching and plasma cleaning steps
US6426286B1 (en) 2000-05-19 2002-07-30 Lsi Logic Corporation Interconnection system with lateral barrier layer
US6506678B1 (en) 2000-05-19 2003-01-14 Lsi Logic Corporation Integrated circuit structures having low k porous aluminum oxide dielectric material separating aluminum lines, and method of making same
US6526996B1 (en) 2000-06-12 2003-03-04 Promos Technologies, Inc. Dry clean method instead of traditional wet clean after metal etch
US6346488B1 (en) 2000-06-27 2002-02-12 Lsi Logic Corporation Process to provide enhanced resistance to cracking and to further reduce the dielectric constant of a low dielectric constant dielectric film of an integrated circuit structure by implantation with hydrogen ions
US6492731B1 (en) 2000-06-27 2002-12-10 Lsi Logic Corporation Composite low dielectric constant film for integrated circuit structure
US6350700B1 (en) 2000-06-28 2002-02-26 Lsi Logic Corporation Process for forming trenches and vias in layers of low dielectric constant carbon-doped silicon oxide dielectric material of an integrated circuit structure
US6368979B1 (en) 2000-06-28 2002-04-09 Lsi Logic Corporation Process for forming trenches and vias in layers of low dielectric constant carbon-doped silicon oxide dielectric material of an integrated circuit structure
US6489242B1 (en) 2000-09-13 2002-12-03 Lsi Logic Corporation Process for planarization of integrated circuit structure which inhibits cracking of low dielectric constant dielectric material adjacent underlying raised structures
US6345399B1 (en) * 2000-09-27 2002-02-12 International Business Machines Corporation Hard mask process to prevent surface roughness for selective dielectric etching
DE10050047B4 (de) * 2000-10-10 2006-07-13 Promos Technologies, Inc. Trockenreinigungsverfahren statt der herkömmlichen Nassreinigung nach der Ätzung von Metallen
US6475298B1 (en) 2000-10-13 2002-11-05 Lam Research Corporation Post-metal etch treatment to prevent corrosion
GB2367788A (en) * 2000-10-16 2002-04-17 Seiko Epson Corp Etching using an ink jet print head
US6391768B1 (en) 2000-10-30 2002-05-21 Lsi Logic Corporation Process for CMP removal of excess trench or via filler metal which inhibits formation of concave regions on oxide surface of integrated circuit structure
TW455942B (en) * 2000-10-31 2001-09-21 Promos Technologies Inc Via etch post-clean process
US6423630B1 (en) 2000-10-31 2002-07-23 Lsi Logic Corporation Process for forming low K dielectric material between metal lines
US6537923B1 (en) 2000-10-31 2003-03-25 Lsi Logic Corporation Process for forming integrated circuit structure with low dielectric constant material between closely spaced apart metal lines
US6420277B1 (en) 2000-11-01 2002-07-16 Lsi Logic Corporation Process for inhibiting crack formation in low dielectric constant dielectric films of integrated circuit structure
TW464968B (en) * 2000-12-21 2001-11-21 Promos Technologies Inc Via etch post cleaning process
US6858195B2 (en) 2001-02-23 2005-02-22 Lsi Logic Corporation Process for forming a low dielectric constant fluorine and carbon-containing silicon oxide dielectric material
US6572925B2 (en) 2001-02-23 2003-06-03 Lsi Logic Corporation Process for forming a low dielectric constant fluorine and carbon containing silicon oxide dielectric material
US6649219B2 (en) 2001-02-23 2003-11-18 Lsi Logic Corporation Process for forming a low dielectric constant fluorine and carbon-containing silicon oxide dielectric material characterized by improved resistance to oxidation
US6503840B2 (en) 2001-05-02 2003-01-07 Lsi Logic Corporation Process for forming metal-filled openings in low dielectric constant dielectric material while inhibiting via poisoning
US20030005943A1 (en) * 2001-05-04 2003-01-09 Lam Research Corporation High pressure wafer-less auto clean for etch applications
US6559048B1 (en) 2001-05-30 2003-05-06 Lsi Logic Corporation Method of making a sloped sidewall via for integrated circuit structure to suppress via poisoning
US6583026B1 (en) 2001-05-31 2003-06-24 Lsi Logic Corporation Process for forming a low k carbon-doped silicon oxide dielectric material on an integrated circuit structure
US6562700B1 (en) 2001-05-31 2003-05-13 Lsi Logic Corporation Process for removal of resist mask over low k carbon-doped silicon oxide dielectric material of an integrated circuit structure, and removal of residues from via etch and resist mask removal
US6875702B2 (en) * 2001-06-11 2005-04-05 Lsi Logic Corporation Plasma treatment system
US6566171B1 (en) 2001-06-12 2003-05-20 Lsi Logic Corporation Fuse construction for integrated circuit structure having low dielectric constant dielectric material
US6930056B1 (en) * 2001-06-19 2005-08-16 Lsi Logic Corporation Plasma treatment of low dielectric constant dielectric material to form structures useful in formation of metal interconnects and/or filled vias for integrated circuit structure
US6559033B1 (en) 2001-06-27 2003-05-06 Lsi Logic Corporation Processing for forming integrated circuit structure with low dielectric constant material between closely spaced apart metal lines
US6673721B1 (en) 2001-07-02 2004-01-06 Lsi Logic Corporation Process for removal of photoresist mask used for making vias in low k carbon-doped silicon oxide dielectric material, and for removal of etch residues from formation of vias and removal of photoresist mask
US6660642B2 (en) * 2001-07-25 2003-12-09 Chartered Semiconductor Manufacturing Ltd. Toxic residual gas removal by non-reactive ion sputtering
US6723653B1 (en) 2001-08-17 2004-04-20 Lsi Logic Corporation Process for reducing defects in copper-filled vias and/or trenches formed in porous low-k dielectric material
US6881664B2 (en) * 2001-08-28 2005-04-19 Lsi Logic Corporation Process for planarizing upper surface of damascene wiring structure for integrated circuit structures
US20030062064A1 (en) * 2001-09-28 2003-04-03 Infineon Technologies North America Corp. Method of removing PECVD residues of fluorinated plasma using in-situ H2 plasma
US6528423B1 (en) 2001-10-26 2003-03-04 Lsi Logic Corporation Process for forming composite of barrier layers of dielectric material to inhibit migration of copper from copper metal interconnect of integrated circuit structure into adjacent layer of low k dielectric material
US6613665B1 (en) 2001-10-26 2003-09-02 Lsi Logic Corporation Process for forming integrated circuit structure comprising layer of low k dielectric material having antireflective properties in an upper surface
US6797627B1 (en) 2001-12-05 2004-09-28 Taiwan Semiconductor Manufacturing Company Ltd. Dry-wet-dry solvent-free process after stop layer etch in dual damascene process
US20030200835A1 (en) * 2002-04-02 2003-10-30 Snecma Services Diffusion-brazing filler powder for parts made of an alloy based on nickel, cobalt or iron
US7066789B2 (en) * 2002-07-29 2006-06-27 Manoclean Technologies, Inc. Methods for resist stripping and other processes for cleaning surfaces substantially free of contaminants
US7297286B2 (en) * 2002-07-29 2007-11-20 Nanoclean Technologies, Inc. Methods for resist stripping and other processes for cleaning surfaces substantially free of contaminants
US7134941B2 (en) * 2002-07-29 2006-11-14 Nanoclean Technologies, Inc. Methods for residue removal and corrosion prevention in a post-metal etch process
US7101260B2 (en) * 2002-07-29 2006-09-05 Nanoclean Technologies, Inc. Methods for resist stripping and other processes for cleaning surfaces substantially free of contaminants
US6764385B2 (en) * 2002-07-29 2004-07-20 Nanoclean Technologies, Inc. Methods for resist stripping and cleaning surfaces substantially free of contaminants
US20070051471A1 (en) * 2002-10-04 2007-03-08 Applied Materials, Inc. Methods and apparatus for stripping
US6683008B1 (en) 2002-11-19 2004-01-27 International Business Machines Corporation Process of removing ion-implanted photoresist from a workpiece
KR100454849B1 (ko) * 2002-12-20 2004-11-03 아남반도체 주식회사 반도체 소자의 제조방법
TWI245079B (en) * 2002-12-30 2005-12-11 Ind Tech Res Inst Method for growing highly-ordered nanofibers
US7821655B2 (en) * 2004-02-09 2010-10-26 Axcelis Technologies, Inc. In-situ absolute measurement process and apparatus for film thickness, film removal rate, and removal endpoint prediction
US20050279453A1 (en) * 2004-06-17 2005-12-22 Uvtech Systems, Inc. System and methods for surface cleaning
US20070186953A1 (en) * 2004-07-12 2007-08-16 Savas Stephen E Systems and Methods for Photoresist Strip and Residue Treatment in Integrated Circuit Manufacturing
US7135396B1 (en) * 2004-09-13 2006-11-14 Spansion Llc Method of making a semiconductor structure
US7195716B2 (en) * 2004-10-08 2007-03-27 United Microelectronics Corp. Etching process and patterning process
US7144673B2 (en) * 2004-10-21 2006-12-05 Taiwan Semiconductor Manufacturing Co., Ltd. Effective photoresist stripping process for high dosage and high energy ion implantation
US7413924B2 (en) * 2005-10-31 2008-08-19 Motorola, Inc. Plasma etch process for defining catalyst pads on nanoemissive displays
US8420947B2 (en) 2010-12-30 2013-04-16 Globalfoundries Singapore Pte. Ltd. Integrated circuit system with ultra-low k dielectric and method of manufacture thereof
WO2021092267A1 (en) * 2019-11-05 2021-05-14 Hzo, Inc. Sensor apparatus and plasma ashing system

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4357203A (en) * 1981-12-30 1982-11-02 Rca Corporation Plasma etching of polyimide
US4673456A (en) * 1985-09-17 1987-06-16 Machine Technology, Inc. Microwave apparatus for generating plasma afterglows
US4804431A (en) * 1987-11-03 1989-02-14 Aaron Ribner Microwave plasma etching machine and method of etching
US5198634A (en) * 1990-05-21 1993-03-30 Mattson Brad S Plasma contamination removal process
US5380401A (en) * 1993-01-14 1995-01-10 Micron Technology, Inc. Method to remove fluorine residues from bond pads
US5661083A (en) * 1996-01-30 1997-08-26 Integrated Device Technology, Inc. Method for via formation with reduced contact resistance

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018201031A (ja) * 2011-10-27 2018-12-20 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 低k及びその他の誘電体膜をエッチングするための処理チャンバ

Also Published As

Publication number Publication date
WO1997041488A3 (en) 1998-02-26
JP4435797B2 (ja) 2010-03-24
JP3995215B2 (ja) 2007-10-24
WO1997041488A2 (en) 1997-11-06
JP2000509211A (ja) 2000-07-18
US5882489A (en) 1999-03-16

Similar Documents

Publication Publication Date Title
JP4435797B2 (ja) 半導体ウェハー表面からフォトレジストをクリーニングし、ストリッピングする方法
JP4562813B2 (ja) 半導体ウェハー表面のフォトレジストのクリーニング及びストリッピング
US5795831A (en) Cold processes for cleaning and stripping photoresist from surfaces of semiconductor wafers
US5925577A (en) Method for forming via contact hole in a semiconductor device
JP5414179B2 (ja) フォトレジスト及びエッチング残余物の低圧除去
US6692903B2 (en) Substrate cleaning apparatus and method
KR100702290B1 (ko) 포토레지스트와 에칭 잔여물의 에싱방법 및 처리방법
US20030192856A1 (en) Method for removing photoresist and etch residues
US5851302A (en) Method for dry etching sidewall polymer
US6325861B1 (en) Method for etching and cleaning a substrate
US20050066994A1 (en) Methods for cleaning processing chambers
JP2002531932A (ja) 半導体製造法における乾式法によるフォトレジストの剥離方法と組成
JP2003332313A (ja) 半導体装置の製造方法
JP2724165B2 (ja) 有機化合物膜の除去方法及び除去装置
JPH08186099A (ja) レジストのアッシング方法
JP2009065125A (ja) 反応チャンバの光子誘起洗浄
JP2003023072A (ja) 半導体装置の製造方法および半導体装置の製造装置
JP2004517470A (ja) バイア形成工程において発生するエッチング残渣を除去する方法
JP3995215B6 (ja) 半導体ウェハー表面からフォトレジストをクリーニングし、ストリッピングする方法
JPH01200628A (ja) ドライエッチング方法
JP4548873B2 (ja) TiN層を等方性エッチングなしにアッシングするドライアッシング方法
JPS6191930A (ja) 半導体基板の清浄方法
KR100237020B1 (ko) 반도체 소자의 금속층 형성 방법
Gorowitz et al. Methods of Metal Patterning and Etching
JP2000031117A (ja) 金属エッチング後の乾式クリ―ニング方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070518

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20081024

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20081024

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090105

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090714

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091014

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091224

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160108

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees