JP3992367B2 - 半導体の実装方法および実装構造 - Google Patents
半導体の実装方法および実装構造 Download PDFInfo
- Publication number
- JP3992367B2 JP3992367B2 JP18127698A JP18127698A JP3992367B2 JP 3992367 B2 JP3992367 B2 JP 3992367B2 JP 18127698 A JP18127698 A JP 18127698A JP 18127698 A JP18127698 A JP 18127698A JP 3992367 B2 JP3992367 B2 JP 3992367B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- resin material
- circuit board
- semiconductor
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体素子を回路基板に実装する半導体の実装方法および実装構造に関するものである。
【０００２】
【従来の技術】
従来、半導体装置を製造するために、回路基板に半導体素子を実装する手段としては図５に示すように回路基板３１上に半導体素子３２を位置決めし載置した後に、半導体素子３２と回路基板３１との間に接合樹脂３３を注入して硬化させ、加熱ヒーター３４で加熱して接合樹脂３３を硬化させることで、半導体素子３２と回路基板３１とを密着させ固定している。
【０００３】
【発明が解決しようとする課題】
しかしながら、この半導体素子３２と回路基板３１との間に樹脂３３を注入し、硬化させる方法においては、半導体素子３２と回路基板３１との間の狭い間隙に樹脂を侵入させるために長い作業時間を要し、また半導体素子３２の回路面に誘電体が介在されるために、電気的特性が変化するという問題を有していた。
【０００４】
本発明は、作業時間が短くでき、電気的特性を変化させることのない半導体の実装方法および実装構造を提供することを目的とする。
【０００５】
【課題を解決するための手段】
この課題を解決するために本発明は、回路基板上に位置合わせして載置された半導体素子の周囲に樹脂材料を供給し、固定のための板材を半導体の背面と前記樹脂材料とにわたって配置することにより、樹脂材料が硬化するときの収縮を利用して板材を介して半導体素子を回路基板に圧接させて結合するものである。
【０００６】
本発明によれば、半導体素子の固定に樹脂材料の収縮を利用し押さえ用の板材を介することで、回路基板と半導体素子との固定を短時間で且つ強固に行うことができる。さらに、回路基板と半導体素子の隙間に樹脂材料が介在されないので、電気的特性を変化させることなく、生産性に優れ安定した半導体の実装方法および実装構造を提供することができる。
【０００７】
【発明の実施の形態】
本発明の請求項１に記載の半導体の実装方法は、回路基板に半導体素子を実装するに際し、前記回路基板上に前記半導体素子を電気的接合を得るように位置合わせして載置した後、この半導体素子の周部に第１の樹脂材料を供給し、半導体素子の背面と第１の樹脂材料とにわたって前記半導体素子の背面と接するように板材を載置し、第１の樹脂材料を硬化させて収縮させることにより前記板材を介して半導体素子を回路基板に結合させることを特徴とするものである。また、請求項４に記載の半導体の実装構造は、回路基板上に電気的接合を得るように位置合わせされた半導体素子と、この半導体素子の背面に接するように載置された板材と、この半導体素子の周部で回路基板と板材との間に供給されて硬化された第１の樹脂材料とを具備し、第１の樹脂材料を硬化させて収縮させることにより前記板材を介して半導体素子を回路基板に結合させるように構成したものである。上記構成によれば、半導体素子の周囲に供給した樹脂材料の硬化収縮によって発生する応力を平板を介して半導体素子の背面に伝達し、半導体素子を回路基板に圧接する圧縮力を与えることが可能となり、半導体素子を回路基板上に強固に固定することができる。さらに、半導体素子の配線面、すなわち半導体素子と回路基板との隙間に樹脂材料が存在しないために、電気的特性を変化させることなく、高い信頼性が得られる。
【０００８】
本発明の請求項２に記載の半導体の実装方法は、請求項１記載の半導体の実装方法において、前記板材の弾性率が前記第１の樹脂材料の弾性率よりも大きいことを特徴とするものである。また請求項５記載の半導体の実装構造は、請求項４記載の構成において、前記板材の弾性率が前記第１の樹脂材料の弾性率よりも大きいことを特徴とするものである。
【０００９】
本発明の請求項３に記載の半導体の実装方法は、回路基板に半導体素子を実装するに際し、前記回路基板上に前記半導体素子を電気的接合を得るように位置合わせして載置した後、この半導体素子の周部に第１の樹脂材料を供給し、半導体素子の背面と第１の樹脂材料とにわたって板材を載置し、第１の樹脂材料を硬化させて収縮させることにより前記板材を介して半導体素子を回路基板に結合させる場合に、前記半導体素子の背面と前記板材の間に、第２の樹脂材料を充填し、第２の樹脂材料の硬化温度を第１の樹脂材料の硬化温度よりも低く設定しておき、第１の樹脂材料と第２の樹脂材料とを第１の樹脂材料の硬化温度で硬化させ、これにより第２の樹脂材料を発泡させて体積を増加させ、結合力を増大させるものである。また請求項６記載の半導体の実装構造は、回路基板上に電気的接合を得るように位置合わせされた半導体素子と、この半導体素子の背面に第２の樹脂材料を介して接するように載置された板材と、この半導体素子の周部で回路基板と板材との間に供給されて硬化される第１の樹脂材料と、半導体素子の背面と板材の間に介在されて第１の樹脂材料より硬化温度が低い第２の樹脂材料とを具備し、第１の樹脂材料および第２の樹脂材料を第１の樹脂材料の硬化温度で硬化させることにより、第１の樹脂材料を硬化させて収縮させるとともに、第２の樹脂材料を発泡させて体積を増加させるように構成したものである。上記構成によれば、先の発明の作用効果に加えて、樹脂材料を硬化させる際に、背面に供給された第２の樹脂材料が硬化する温度よりも高い第１の樹脂材料の硬化温度で硬化させることで、第２の樹脂材料は硬化反応が急速に進行して発泡し、このため急激に体積が増加して半導体素子を回路基板側へ押し付ける応力を与えることが可能となる。従って半導体素子を強固に固定することができる。
【００１０】
以下、本発明の第１の実施の形態について図１〜図３を用いて説明する。
図１は本発明における半導体の実装構造を示す側面図、図２（ａ）〜（ｄ）はそれぞれ実装手順を説明する側面図である。
【００１１】
図１に示すように、半導体素子１上には、ボールボンディング法あるいはメッキ法などにより形成された突起電極２が突設され、これら突起電極２が回路基板３上の電極と電気的な導通が得られるように半導体素子１が回路基板３に向い合わせて位置合わせされている。そして回路基板３上の半導体素子１の周辺部、たとえば全周囲、または１８０°ごと、あるいは９０°ごとの対称位置の複数個所に、第１の樹脂材料である接合樹脂（たとえばエポキシ樹脂など）４が供給され、この接合樹脂４に密着するとともに半導体素子１の背面部に接して板材５が載置されている。
【００１２】
上記構成の半導体素子１を回路基板３に実装する手順を説明する。まず、この半導体素子１を突起電極２が回路基板３上の電極と接合されるように回路基板３上に位置決めして載置する（図２ａ，ｂ）。この後に、半導体素子１２の周囲に接合樹脂４を供給（図２ｃ）する。さらに板材１７を載置（図２ｄ）し、加熱することで接合樹脂４を硬化させる。
【００１３】
この実施の形態によれば、接合樹脂４を硬化させることで、接合樹脂４が硬化反応時に収縮するため、この収縮応力が板材５を介して半導体素子１を背面から回路基板３に押し付ける圧接力となる。これにより半導体素子１上に形成されている突起電極２が回路基板３の電極に密着される。ここで、板材５の材料としては、接合樹脂４の硬化物よりも弾性率が大きければよい。具体的には、半導体素子１と同じシリコンやアルミニウムといった金属材料を用いてもよい。
【００１４】
上記構成によれば、半導体素子１の周囲に供給した接合樹脂４の硬化時の収縮による体積減少によって発生する収縮応力を平板５を介して、半導体素子１を回路基板３に押し付ける圧縮力として与えることが可能となり、半導体素子１を回路基板３上に強固に固定することができる。さらに、半導体素子１の配線面に樹脂材料が存在しないために、電気的特性を変化させることなく、高い信頼性が得られる。
【００１５】
図３は第２の実施の形態を示し、（ｄ′）および（ｅ）それぞれ実装手順を説明する側面図である。この第２の実施の形態は、第１の実施の形態に加えて、板材５と半導体素子１との間に、樹脂材料（以下第２の接合樹脂１１という）を介在させたもので、第１の実施の形態と同一部材には、同一符号を付して説明を省略する。
【００１６】
すなわち、図２（ｃ）において半導体素子１の周囲に接合樹脂４（以下第１の接合樹脂４という）が供給されるとともに、半導体素子１の背面に所定量の第２の接合樹脂（第２の樹脂材料）１１が供給され図３（ｄ′）、さらに板材５を載置（図３ｄ）し、加熱することで第１の接合樹脂４および第２の接合樹脂１１を硬化させる。ここで、板材５の材料としては樹脂材料４，１１の硬化物の弾性率よりも大きいことを満たせば、それ以外の制約を特に要さない。
【００１７】
上記構成によれば、第１の実施の形態に加えて、半導体素子１の背面に供給された第２の接合樹脂１１により板材５と半導体素子１とを強固に接着することができる。なお、このとき、背面に供給した第２の接合樹脂材料１１も硬化収縮するものの、周囲に供給した第１の接合樹脂４の体積収縮よりも遥かに少ない量であるため、結果的に、第１の接合樹脂４の硬化収縮量が支配的となり、半導体素子１を強固に固定することができる。
【００１８】
図４は第３の実施の形態を示す側面図で、先の実施の形態と同一部材には同一符号を付して説明を省略する。この第３の実施の形態は、第２の実施の形態の第２の接合樹脂を硬化時に体積を膨張させるようにしたものである。
【００１９】
すなわち、第２の接合樹脂２１は、第１の接合樹脂４よりも硬化温度が低く設定され、この硬化温度以上で加熱されると、体積の増加を生じるものが選択される。すなわち、第１の接合樹脂４に所定の硬化温度で硬化収縮される樹脂が選択され、一方第２の接合樹脂２１に、その硬化温度より低い硬化温度で硬化され、かつ第１の樹脂の硬化温度で硬化された時に、硬化剤が一部がその反応を終えることができず、未反応硬化剤が沸点を越えて発泡されることでその体積が膨張する硬化剤が添加された樹脂が選択される。
【００２０】
そして、所定温度で第１の接合樹脂４と第２の接合樹脂２１とを同時に硬化させることにより、第１の接合樹脂４はその特性上、硬化反応時に収縮し、この収縮応力が、板材５を介して半導体素子１を回路基板３に圧接させる。一方、半導体素子１の背面で低い硬化温度を要求する第２の接合樹脂２１は、硬化温度以上で硬化させることで、硬化剤に急速な反応が起こり、発泡して体積が膨張する。これにより半導体素子１は回路基板３へ大きな応力で押し付けられ、半導体素子１の突起電極２が回路基板３により強固に密着される。
【００２１】
ここでたとえば第１の接合樹脂４としてビスフェノールＡ型エポキシ系樹脂が使用されて硬化剤として酸無水物が指定され、第２の接合樹脂２１にビスフェノールＡ型エポキシ系樹脂が使用されて硬化剤としてフェノールが指定される。これにより、第２の接合樹脂２１が１３０℃以上で硬化された時に確実に発泡させて膨張させることができる。
【００２２】
上記実施の形態によれば、第１の実施の形態に加えて、半導体素子１の背面に供給された第２の接合樹脂２１を同時に膨張させて半導体素子１を回路基板３に大きな応力で押し付けることができ、板材５と半導体素子１とをさらに強固に接着することができる。
【００２３】
【発明の効果】
以上のように本発明によれば、半導体素子の固定に樹脂材料の収縮を利用し押さえ用の板材を介することで、回路基板と半導体素子との固定を短時間で且つ強固に行うことができる。さらに、回路基板と半導体素子の隙間に樹脂材料が介在されないので、電気的特性を変化させることなく、生産性に優れ安定した半導体の実装方法および装置を提供することができる。
【図面の簡単な説明】
【図１】本発明に係る第１の実施の形態を示す半導体の実装構造を示す断面図である。
【図２】（ａ）〜（ｄ）は同半導体の実装手順を示し、（ａ）は実装前を示す断面図、（ｂ）は半導体の配置状態を示す断面図、（ｃ）は接合樹脂の供給状態を示す断面図、（ｄ）は実装状態の断面図である。
【図３】（ｄ′）および（ｅ）は本発明に係る第２の実施の形態を示す半導体の実装構造を示し、（ｄ′）は接合樹脂供給状態の断面図、（ｅ）は実装状態の断面図である。
【図４】本発明に係る第３の実施の形態を示す半導体の実装構造を示す断面図である。
【図５】従来の半導体の実装方法を示す断面図である。
【符号の説明】
１ 半導体素子
２ 突出電極
３ 回路基板
４ 接合樹脂（第１の樹脂材料）
５ 板材
１１ 第２の接合樹脂（第２の樹脂材料）
２１ 第２の接合樹脂（第２の樹脂材料）
【発明の属する技術分野】
本発明は半導体素子を回路基板に実装する半導体の実装方法および実装構造に関するものである。
【０００２】
【従来の技術】
従来、半導体装置を製造するために、回路基板に半導体素子を実装する手段としては図５に示すように回路基板３１上に半導体素子３２を位置決めし載置した後に、半導体素子３２と回路基板３１との間に接合樹脂３３を注入して硬化させ、加熱ヒーター３４で加熱して接合樹脂３３を硬化させることで、半導体素子３２と回路基板３１とを密着させ固定している。
【０００３】
【発明が解決しようとする課題】
しかしながら、この半導体素子３２と回路基板３１との間に樹脂３３を注入し、硬化させる方法においては、半導体素子３２と回路基板３１との間の狭い間隙に樹脂を侵入させるために長い作業時間を要し、また半導体素子３２の回路面に誘電体が介在されるために、電気的特性が変化するという問題を有していた。
【０００４】
本発明は、作業時間が短くでき、電気的特性を変化させることのない半導体の実装方法および実装構造を提供することを目的とする。
【０００５】
【課題を解決するための手段】
この課題を解決するために本発明は、回路基板上に位置合わせして載置された半導体素子の周囲に樹脂材料を供給し、固定のための板材を半導体の背面と前記樹脂材料とにわたって配置することにより、樹脂材料が硬化するときの収縮を利用して板材を介して半導体素子を回路基板に圧接させて結合するものである。
【０００６】
本発明によれば、半導体素子の固定に樹脂材料の収縮を利用し押さえ用の板材を介することで、回路基板と半導体素子との固定を短時間で且つ強固に行うことができる。さらに、回路基板と半導体素子の隙間に樹脂材料が介在されないので、電気的特性を変化させることなく、生産性に優れ安定した半導体の実装方法および実装構造を提供することができる。
【０００７】
【発明の実施の形態】
本発明の請求項１に記載の半導体の実装方法は、回路基板に半導体素子を実装するに際し、前記回路基板上に前記半導体素子を電気的接合を得るように位置合わせして載置した後、この半導体素子の周部に第１の樹脂材料を供給し、半導体素子の背面と第１の樹脂材料とにわたって前記半導体素子の背面と接するように板材を載置し、第１の樹脂材料を硬化させて収縮させることにより前記板材を介して半導体素子を回路基板に結合させることを特徴とするものである。また、請求項４に記載の半導体の実装構造は、回路基板上に電気的接合を得るように位置合わせされた半導体素子と、この半導体素子の背面に接するように載置された板材と、この半導体素子の周部で回路基板と板材との間に供給されて硬化された第１の樹脂材料とを具備し、第１の樹脂材料を硬化させて収縮させることにより前記板材を介して半導体素子を回路基板に結合させるように構成したものである。上記構成によれば、半導体素子の周囲に供給した樹脂材料の硬化収縮によって発生する応力を平板を介して半導体素子の背面に伝達し、半導体素子を回路基板に圧接する圧縮力を与えることが可能となり、半導体素子を回路基板上に強固に固定することができる。さらに、半導体素子の配線面、すなわち半導体素子と回路基板との隙間に樹脂材料が存在しないために、電気的特性を変化させることなく、高い信頼性が得られる。
【０００８】
本発明の請求項２に記載の半導体の実装方法は、請求項１記載の半導体の実装方法において、前記板材の弾性率が前記第１の樹脂材料の弾性率よりも大きいことを特徴とするものである。また請求項５記載の半導体の実装構造は、請求項４記載の構成において、前記板材の弾性率が前記第１の樹脂材料の弾性率よりも大きいことを特徴とするものである。
【０００９】
本発明の請求項３に記載の半導体の実装方法は、回路基板に半導体素子を実装するに際し、前記回路基板上に前記半導体素子を電気的接合を得るように位置合わせして載置した後、この半導体素子の周部に第１の樹脂材料を供給し、半導体素子の背面と第１の樹脂材料とにわたって板材を載置し、第１の樹脂材料を硬化させて収縮させることにより前記板材を介して半導体素子を回路基板に結合させる場合に、前記半導体素子の背面と前記板材の間に、第２の樹脂材料を充填し、第２の樹脂材料の硬化温度を第１の樹脂材料の硬化温度よりも低く設定しておき、第１の樹脂材料と第２の樹脂材料とを第１の樹脂材料の硬化温度で硬化させ、これにより第２の樹脂材料を発泡させて体積を増加させ、結合力を増大させるものである。また請求項６記載の半導体の実装構造は、回路基板上に電気的接合を得るように位置合わせされた半導体素子と、この半導体素子の背面に第２の樹脂材料を介して接するように載置された板材と、この半導体素子の周部で回路基板と板材との間に供給されて硬化される第１の樹脂材料と、半導体素子の背面と板材の間に介在されて第１の樹脂材料より硬化温度が低い第２の樹脂材料とを具備し、第１の樹脂材料および第２の樹脂材料を第１の樹脂材料の硬化温度で硬化させることにより、第１の樹脂材料を硬化させて収縮させるとともに、第２の樹脂材料を発泡させて体積を増加させるように構成したものである。上記構成によれば、先の発明の作用効果に加えて、樹脂材料を硬化させる際に、背面に供給された第２の樹脂材料が硬化する温度よりも高い第１の樹脂材料の硬化温度で硬化させることで、第２の樹脂材料は硬化反応が急速に進行して発泡し、このため急激に体積が増加して半導体素子を回路基板側へ押し付ける応力を与えることが可能となる。従って半導体素子を強固に固定することができる。
【００１０】
以下、本発明の第１の実施の形態について図１〜図３を用いて説明する。
図１は本発明における半導体の実装構造を示す側面図、図２（ａ）〜（ｄ）はそれぞれ実装手順を説明する側面図である。
【００１１】
図１に示すように、半導体素子１上には、ボールボンディング法あるいはメッキ法などにより形成された突起電極２が突設され、これら突起電極２が回路基板３上の電極と電気的な導通が得られるように半導体素子１が回路基板３に向い合わせて位置合わせされている。そして回路基板３上の半導体素子１の周辺部、たとえば全周囲、または１８０°ごと、あるいは９０°ごとの対称位置の複数個所に、第１の樹脂材料である接合樹脂（たとえばエポキシ樹脂など）４が供給され、この接合樹脂４に密着するとともに半導体素子１の背面部に接して板材５が載置されている。
【００１２】
上記構成の半導体素子１を回路基板３に実装する手順を説明する。まず、この半導体素子１を突起電極２が回路基板３上の電極と接合されるように回路基板３上に位置決めして載置する（図２ａ，ｂ）。この後に、半導体素子１２の周囲に接合樹脂４を供給（図２ｃ）する。さらに板材１７を載置（図２ｄ）し、加熱することで接合樹脂４を硬化させる。
【００１３】
この実施の形態によれば、接合樹脂４を硬化させることで、接合樹脂４が硬化反応時に収縮するため、この収縮応力が板材５を介して半導体素子１を背面から回路基板３に押し付ける圧接力となる。これにより半導体素子１上に形成されている突起電極２が回路基板３の電極に密着される。ここで、板材５の材料としては、接合樹脂４の硬化物よりも弾性率が大きければよい。具体的には、半導体素子１と同じシリコンやアルミニウムといった金属材料を用いてもよい。
【００１４】
上記構成によれば、半導体素子１の周囲に供給した接合樹脂４の硬化時の収縮による体積減少によって発生する収縮応力を平板５を介して、半導体素子１を回路基板３に押し付ける圧縮力として与えることが可能となり、半導体素子１を回路基板３上に強固に固定することができる。さらに、半導体素子１の配線面に樹脂材料が存在しないために、電気的特性を変化させることなく、高い信頼性が得られる。
【００１５】
図３は第２の実施の形態を示し、（ｄ′）および（ｅ）それぞれ実装手順を説明する側面図である。この第２の実施の形態は、第１の実施の形態に加えて、板材５と半導体素子１との間に、樹脂材料（以下第２の接合樹脂１１という）を介在させたもので、第１の実施の形態と同一部材には、同一符号を付して説明を省略する。
【００１６】
すなわち、図２（ｃ）において半導体素子１の周囲に接合樹脂４（以下第１の接合樹脂４という）が供給されるとともに、半導体素子１の背面に所定量の第２の接合樹脂（第２の樹脂材料）１１が供給され図３（ｄ′）、さらに板材５を載置（図３ｄ）し、加熱することで第１の接合樹脂４および第２の接合樹脂１１を硬化させる。ここで、板材５の材料としては樹脂材料４，１１の硬化物の弾性率よりも大きいことを満たせば、それ以外の制約を特に要さない。
【００１７】
上記構成によれば、第１の実施の形態に加えて、半導体素子１の背面に供給された第２の接合樹脂１１により板材５と半導体素子１とを強固に接着することができる。なお、このとき、背面に供給した第２の接合樹脂材料１１も硬化収縮するものの、周囲に供給した第１の接合樹脂４の体積収縮よりも遥かに少ない量であるため、結果的に、第１の接合樹脂４の硬化収縮量が支配的となり、半導体素子１を強固に固定することができる。
【００１８】
図４は第３の実施の形態を示す側面図で、先の実施の形態と同一部材には同一符号を付して説明を省略する。この第３の実施の形態は、第２の実施の形態の第２の接合樹脂を硬化時に体積を膨張させるようにしたものである。
【００１９】
すなわち、第２の接合樹脂２１は、第１の接合樹脂４よりも硬化温度が低く設定され、この硬化温度以上で加熱されると、体積の増加を生じるものが選択される。すなわち、第１の接合樹脂４に所定の硬化温度で硬化収縮される樹脂が選択され、一方第２の接合樹脂２１に、その硬化温度より低い硬化温度で硬化され、かつ第１の樹脂の硬化温度で硬化された時に、硬化剤が一部がその反応を終えることができず、未反応硬化剤が沸点を越えて発泡されることでその体積が膨張する硬化剤が添加された樹脂が選択される。
【００２０】
そして、所定温度で第１の接合樹脂４と第２の接合樹脂２１とを同時に硬化させることにより、第１の接合樹脂４はその特性上、硬化反応時に収縮し、この収縮応力が、板材５を介して半導体素子１を回路基板３に圧接させる。一方、半導体素子１の背面で低い硬化温度を要求する第２の接合樹脂２１は、硬化温度以上で硬化させることで、硬化剤に急速な反応が起こり、発泡して体積が膨張する。これにより半導体素子１は回路基板３へ大きな応力で押し付けられ、半導体素子１の突起電極２が回路基板３により強固に密着される。
【００２１】
ここでたとえば第１の接合樹脂４としてビスフェノールＡ型エポキシ系樹脂が使用されて硬化剤として酸無水物が指定され、第２の接合樹脂２１にビスフェノールＡ型エポキシ系樹脂が使用されて硬化剤としてフェノールが指定される。これにより、第２の接合樹脂２１が１３０℃以上で硬化された時に確実に発泡させて膨張させることができる。
【００２２】
上記実施の形態によれば、第１の実施の形態に加えて、半導体素子１の背面に供給された第２の接合樹脂２１を同時に膨張させて半導体素子１を回路基板３に大きな応力で押し付けることができ、板材５と半導体素子１とをさらに強固に接着することができる。
【００２３】
【発明の効果】
以上のように本発明によれば、半導体素子の固定に樹脂材料の収縮を利用し押さえ用の板材を介することで、回路基板と半導体素子との固定を短時間で且つ強固に行うことができる。さらに、回路基板と半導体素子の隙間に樹脂材料が介在されないので、電気的特性を変化させることなく、生産性に優れ安定した半導体の実装方法および装置を提供することができる。
【図面の簡単な説明】
【図１】本発明に係る第１の実施の形態を示す半導体の実装構造を示す断面図である。
【図２】（ａ）〜（ｄ）は同半導体の実装手順を示し、（ａ）は実装前を示す断面図、（ｂ）は半導体の配置状態を示す断面図、（ｃ）は接合樹脂の供給状態を示す断面図、（ｄ）は実装状態の断面図である。
【図３】（ｄ′）および（ｅ）は本発明に係る第２の実施の形態を示す半導体の実装構造を示し、（ｄ′）は接合樹脂供給状態の断面図、（ｅ）は実装状態の断面図である。
【図４】本発明に係る第３の実施の形態を示す半導体の実装構造を示す断面図である。
【図５】従来の半導体の実装方法を示す断面図である。
【符号の説明】
１ 半導体素子
２ 突出電極
３ 回路基板
４ 接合樹脂（第１の樹脂材料）
５ 板材
１１ 第２の接合樹脂（第２の樹脂材料）
２１ 第２の接合樹脂（第２の樹脂材料）
Claims (6)
- 回路基板に半導体素子を実装するに際し、前記回路基板上に前記半導体素子を電気的接合を得るように位置合わせして載置した後、この半導体素子の周部に第１の樹脂材料を供給し、半導体素子の背面と第１の樹脂材料とにわたって前記半導体素子の背面と接するように板材を載置し、第１の樹脂材料を硬化させて収縮させることにより前記板材を介して半導体素子を回路基板に結合させることを特徴とする半導体の実装方法。
- 前記板材の弾性率が前記第１の樹脂材料の弾性率よりも大きいことを特徴とする請求項１記載の半導体の実装方法。
- 回路基板に半導体素子を実装するに際し、前記回路基板上に前記半導体素子を電気的接合を得るように位置合わせして載置した後、この半導体素子の周部に第１の樹脂材料を供給し、半導体素子の背面と第１の樹脂材料とにわたって板材を載置し、第１の樹脂材料を硬化させて収縮させることにより前記板材を介して半導体素子を回路基板に結合させる場合に、前記半導体素子の背面と前記板材の間に、第２の樹脂材料を充填し、前記第２の樹脂材料の硬化温度を前記第１の樹脂材料の硬化温度よりも低く設定しておき、前記第１の樹脂材料と前記第２の樹脂材料とを前記第１の樹脂材料の硬化温度で硬化させ、これにより前記第２の樹脂材料を発泡させて体積を増加させ、結合力を増大させることを特徴とする半導体の実装方法。
- 回路基板上に電気的接合を得るように位置合わせされた半導体素子と、この半導体素子の背面に接するように載置された板材と、この半導体素子の周部で回路基板と板材との間に供給されて硬化された第１の樹脂材料とを具備し、
第１の樹脂材料を硬化させて収縮させることにより前記板材を介して半導体素子を回路基板に結合させるように構成したことを特徴とする半導体の実装構造。 - 前記板材の弾性率が前記第１の樹脂材料の弾性率よりも大きいことを特徴とする請求項４記載の半導体の実装構造。
- 回路基板上に電気的接合を得るように位置合わせされた半導体素子と、この半導体素子の背面に第２の樹脂材料を介して接するように載置された板材と、この半導体素子の周部で前記回路基板と前記板材との間に供給されて硬化される第１の樹脂材料と、半導体素子の背面と板材の間に介在されて第１の樹脂材料より硬化温度が低い第２の樹脂材料とを具備し、
第１の樹脂材料および第２の樹脂材料を第１の樹脂材料の硬化温度で硬化させることにより、第１の樹脂材料を硬化させて収縮させるとともに、第２の樹脂材料を発泡させて体積を増加させるように構成した
ことを特徴とする半導体の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18127698A JP3992367B2 (ja) | 1998-06-29 | 1998-06-29 | 半導体の実装方法および実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18127698A JP3992367B2 (ja) | 1998-06-29 | 1998-06-29 | 半導体の実装方法および実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000021927A JP2000021927A (ja) | 2000-01-21 |
| JP3992367B2 true JP3992367B2 (ja) | 2007-10-17 |
Family
ID=16097872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18127698A Expired - Fee Related JP3992367B2 (ja) | 1998-06-29 | 1998-06-29 | 半導体の実装方法および実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3992367B2 (ja) |
-
1998
- 1998-06-29 JP JP18127698A patent/JP3992367B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000021927A (ja) | 2000-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3092587B2 (ja) | 半導体装置の製造方法 | |
| US6919646B2 (en) | Semiconductor device with contacting electrodes | |
| JP3881751B2 (ja) | 半導体チップの実装構造および実装方法 | |
| JPH0638436B2 (ja) | 半導体ペレツトと基板の接合方法 | |
| JP2001308146A (ja) | チップキャリアに半導体チップを取り付けるための装置 | |
| JP3235454B2 (ja) | 電子部品の接合方法 | |
| JP3992367B2 (ja) | 半導体の実装方法および実装構造 | |
| JP2806348B2 (ja) | 半導体素子の実装構造及びその製造方法 | |
| JPS63151033A (ja) | 半導体装置の製造方法 | |
| JP2002198384A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH11103158A (ja) | プリント配線板へのフリップチップ実装方法および実装構造 | |
| JP2000306948A (ja) | 半導体装置、およびその製造方法 | |
| US6194780B1 (en) | Tape automated bonding method and bonded structure | |
| JP2002141373A (ja) | 半導体実装方法および半導体実装装置 | |
| JP2780499B2 (ja) | 半導体装置の実装方法 | |
| JP2002170848A (ja) | 回路基板 | |
| JP2001326246A (ja) | 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート | |
| JP2002170850A (ja) | 電子部品実装構造体とその製造方法 | |
| JP2002118148A (ja) | プリント配線基板に半導体チップを装着する方法及びその方法の実施に用いる装着用シート | |
| JP2000174165A5 (ja) | ||
| JP2940252B2 (ja) | 半導体素子の実装構造および実装方法 | |
| JP2986636B2 (ja) | マルチチップモジュールの実装方法 | |
| JP2002289644A (ja) | 半導体素子の接合方法及び接合装置 | |
| JP3344655B2 (ja) | プリント配線板の製造方法及びプリント配線板製造用のプレス装置 | |
| JP2753112B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050629 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050930 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070326 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070601 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070626 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070724 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |