JP3987164B2 - Ｉｃ ｐａｄ上への突起電極の形成方法 - Google Patents
Ｉｃ ｐａｄ上への突起電極の形成方法 Download PDFInfo
- Publication number
- JP3987164B2 JP3987164B2 JP21959697A JP21959697A JP3987164B2 JP 3987164 B2 JP3987164 B2 JP 3987164B2 JP 21959697 A JP21959697 A JP 21959697A JP 21959697 A JP21959697 A JP 21959697A JP 3987164 B2 JP3987164 B2 JP 3987164B2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- mesa
- protruding electrode
- film
- metal lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＩＣ ＰＡＤ上への突起電極の形成方法に関するものである。
【０００２】
【従来の技術】
近年、ＩＣをダイレクトに基板上にフェイスダウンでフリップチップ実装する工法が増えつつあり、生産量が増加するにつれて、ＩＣ ＰＡＤ上への突起電極形成工程の効率化が強く望まれている。
以下図面を参照しながら、従来のＩＣ ＰＡＤ上への突起電極の形成方法について説明する。
【０００３】
図２は従来の半導体の組み立て方法を示すものである。図２において、１はＩＣ、２はＩＣ ＰＡＤ、３は突起電極形成用ＴＯＯＬ、４は突起電極用ＴＯＯＬ３に挿通されたＡｕ線、５はＡｕ線４の先端に形成されるＡｕボール、６はＡｕボールにより形成される突起電極、７やボンディングステージである。
以上のように構成された半導体の組み立て方法について、以下にその動作を説明する。
【０００４】
まず、ＩＣ１のＩＣ ＰＡＤ２上に突起電極形成用ＴＯＯＬ３を介して、Ａｕ線４の先端部を当接し、Ａｕ線４の先端に形成されたＡｕボール５を熱、荷重および超音波によりＩＣ ＰＡＤ２に接合し、次に、Ａｕ線４を上部に引き上げることによりＩＣ ＰＡＤ２上に突起電極６を形成する。
【０００５】
【発明が解決しようとする課題】
しかしながら上記のような構成では、ＩＣ ＰＡＤ毎に突起電極を形成しなければならず、ＩＣ ＰＡＤ数の増加に比例して突起電極形成に要する時間も増加し、生産性が低下するという問題点と、各突起電極の品質が不安定の場合、突起電極形成不良が多発するという問題点を有していた。
【０００６】
本発明は上記問題点に鑑み、ＩＣ ＰＡＤの数に関係なく、一度に短時間でＩＣ ＰＡＤ上へ安定して突起電極を形成する突起電極形成方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記問題点を解決するために、本発明のＩＣ ＰＡＤ上への突起電極の形成方法は、ＩＣ ＰＡＤが露出する穴を有するフィルムをＩＣ表面に載置し、ＩＣ ＰＡＤにメサ状金属リードのメサ部分を当接し、加熱圧着手段によりメサ部分をＩＣ ＰＡＤに加熱圧着する工程と、その次工程にて、メサ部分をＩＣ ＰＡＤに圧着固定した状態でフィルムをＩＣ上部に引き上げ、金属リードのメサ部分の根元に形成された括れ部においてリードを切断する工程と、ＩＣ ＰＡＤ上に固定されたメサ部分を板状体により上部から押圧し、ＩＣ ＰＡＤ上に均一高さの複数の突起電極を同時に形成する工程を備えたことを特徴とするＩＣ ＰＡＤ上への突起電極形成方法である。
【０００８】
本発明によれば、フィルム状のテープにＩＣ ＰＡＤが露出する穴を開け、ＩＣ ＰＡＤにメサ状金属のメサ部分を当接し、メサ部分を熱ＴＯＯＬでＩＣ ＰＡＤに加熱圧着し、さらに、メサ部分をＩＣに固定した状態でフィルムをＩＣ上部に引き上げ、金属リードの括れ部でリードを切断し、ＩＣ ＰＡＤ上に残された突起電極の高さを板状体により均一に押圧形成するので、突起電極の品質が一定し、ＩＣ ＰＡＤの数に関係なく電極形成不良のない突起電極をＩＣ ＰＡＤ上に安定して形成することができる。
【０００９】
【発明の実施の形態】
本発明の請求項１に記載の発明は、ＩＣ ＰＡＤが露出する穴を有するフィルムをＩＣ表面に載置し、メサ状金属リードのメサ部分をＩＣ ＰＡＤに当接し、加熱圧着手段によりメサ部分をＩＣ ＰＡＤに加熱圧着する工程と、メサ部分をＩＣ ＰＡＤに圧着固定した状態でフィルムをＩＣ上部に引き上げ、金属リードのメサ部分の根元に形成された括れ部においてリードを切断する工程と、ＩＣ ＰＡＤ上に固定されたメサ部分を板状体により上部から押圧し、ＩＣ ＰＡＤ上に均一高さの突起電極を形成する工程を備えたことを特徴とするＩＣ ＰＡＤ上への突起電極の形成方法であり、ＰＡＤ数に関係なく一度に安定した状態でＩＣＰＡＤ上に突起電極を形成することができ、さらに突起電極の品質の不均一による突起電極形成不良の発生を防止することができる作用を有する。
【００１０】
以下本発明の一実施例について、図面を参照しながら説明する。
図１は本発明の実施例におけるＩＣ ＰＡＤ上に突起電極を形成する突起電極形成方法のプロセスを示すものである。
図１において、８はフィルム状のテープ、９は金属リード、１０は金属リード９の先端に形成されたメサ部分、１１は金属リード９の根元より細く形成した括れ部、１２は熱圧着ＴＯＯＬ、１３は突起電極、１４は板状材料である。
【００１１】
以下図１を用いて本発明の半導体の組み立て方法について、その動作を説明する。
図１（ａ）は、ＩＣ ＰＡＤが露出する穴を形成したフィルム状テープに載置されたメサ状金属リードと、メサ部分およびメサ部分の根元をリードより細く形成した括れ部を有するメサ状金属リードを示す斜視図で、フィルム状テープ８にはＩＣ ＰＡＤが露出する穴８ａが設けられている。
【００１２】
まず、図１（ｂ）に示すように、ＩＣ１上のＩＣ ＰＡＤ２にメサ状金属リード９のメサ部分１０を当接し、熱圧着ツール１２によりＩＣ ＰＡＤ２に加熱圧着する。
次に、メサ部分１０をＩＣ ＰＡＤ２に圧着固定した状態でフィルム８をＩＣ上部に引き上げ、図１（ｃ）に示すように、金属リード線９を括れ部１１で切断し、ＩＣ ＰＡＤ上に図１（ｄ）に示すような突起電極１３を形成する。
【００１３】
次に、突起電極１３の高さを均一にするため平面を有する板状体１４により上部から押圧し、ＩＣ ＰＡＤ上に均一高さの突起電極１３を形成する。
以上のように本実施例によれば、フィルム状のテープ８にＩＣ ＰＡＤ２が露出する穴８ａを開け、ＩＣ ＰＡＤ２にメサ状金属リード９のメサ部分１０を当接し、熱圧着ＴＯＯＬ１２によりメサ部分をＩＣ ＰＡＤ２に加熱圧着する工程と、ＩＣ１を固定した状態でフィルム状のテープ８をＩＣ１上部に引き上げ、ＩＣ ＰＡＤ２にメサ部分１０を残した状態で、金属リード９の括れ部１１で金属リード９を切る工程と、ＩＣ ＰＡＤ２上に残されたメサ部分が形成する突起電極１３の高さを均一にするために、平面を有する板状体１４で突起電極１３を上部から押圧することにより、ＩＣ ＰＡＤ上に一度に複数の突起電極を形成することができるため、ＰＡＤの数に関係なく短時間に均一な形態の突起電極をＩＣＰＡＤ上へ形成することができる。
【００１４】
【発明の効果】
以上のように本発明は、フィルム状のテープにＩＣ ＰＡＤが露出する穴を開け、ＩＣ ＰＡＤにメサ状金属リードのメサ部分を当接し、熱ＴＯＯＬでＩＣ ＰＡＤに加熱圧着する工程と、ＩＣを固定した状態でフィルムをＩＣ上部に引き上げ、ＩＣ ＰＡＤにメサ状の部分を残した状態で、細く形成した括れ部分でリードを切る工程と、ＩＣ ＰＡＤ上に残された突起電極の高さを均一にするために、平面を有する板状体で突起電極を上部から押圧する工程によりＩＣ ＰＡＤ上に突起電極を形成するので、ＩＣ ＰＡＤ数に関係なくＩＣ ＰＡＤ上に一度に複数の突起電極を形成することができるため、短時間に均一な形態の突起電極をＩＣ ＰＡＤ上へ形成することができる突起電極形成方法を実現できる。
【図面の簡単な説明】
【図１】（ａ）本発明の実施例における穴を設けたフィルム状のテープに載置されたメサ状金属リードと、メサ部分およびメサ状の根元の部分をリードより細く形成した括れ部を有するメサ状金属リードを示す斜視図である。
（ｂ）熱ＴＯＯＬでＩＣ ＰＡＤに加熱圧着している状態を示す側面図である。
（ｃ）ＩＣ ＰＡＤにメサ状の部分を残した状態で、括れ部分でリードを切る状態を示した側面図である。
（ｄ）ＩＣ ＰＡＤ上に残された突起電極を示した側面図である。
（ｅ）突起電極の高さを均一にするために、平面を有する板状体で突起電極を上部から押圧する状態を示した側面図である。
【図２】（ａ）ＩＣ上のＩＣ ＰＡＤ上に突起電極形成用ＴＯＯＬを介してＡｕ線の先端に形成されたＡｕボールを熱と荷重と超音波で接合した状態を示す斜視図である。
（ｂ）Ａｕ線を固定して上部に引き上げることでＩＣ ＰＡＤ上に突起電極を形成した状態を示した側面図である。
（ｃ）ＩＣ上に突起電極を形成した状態を示す側面図である。
【符号の説明】
１ ＩＣ
２ ＩＣ ＰＡＤ
３ 突起電極形成用ＴＯＯＬ
４ Ａｕ線
５ Ａｕボール
６ 突起電極
７ ボンディングステージ
８ フィルム状のテープ
９ メサ状金属リード
１０ メサ部分
１１ 括れ部
１２ 熱圧着ＴＯＯＬ
１３ 突起電極
１４ 板状体
【発明の属する技術分野】
本発明は、ＩＣ ＰＡＤ上への突起電極の形成方法に関するものである。
【０００２】
【従来の技術】
近年、ＩＣをダイレクトに基板上にフェイスダウンでフリップチップ実装する工法が増えつつあり、生産量が増加するにつれて、ＩＣ ＰＡＤ上への突起電極形成工程の効率化が強く望まれている。
以下図面を参照しながら、従来のＩＣ ＰＡＤ上への突起電極の形成方法について説明する。
【０００３】
図２は従来の半導体の組み立て方法を示すものである。図２において、１はＩＣ、２はＩＣ ＰＡＤ、３は突起電極形成用ＴＯＯＬ、４は突起電極用ＴＯＯＬ３に挿通されたＡｕ線、５はＡｕ線４の先端に形成されるＡｕボール、６はＡｕボールにより形成される突起電極、７やボンディングステージである。
以上のように構成された半導体の組み立て方法について、以下にその動作を説明する。
【０００４】
まず、ＩＣ１のＩＣ ＰＡＤ２上に突起電極形成用ＴＯＯＬ３を介して、Ａｕ線４の先端部を当接し、Ａｕ線４の先端に形成されたＡｕボール５を熱、荷重および超音波によりＩＣ ＰＡＤ２に接合し、次に、Ａｕ線４を上部に引き上げることによりＩＣ ＰＡＤ２上に突起電極６を形成する。
【０００５】
【発明が解決しようとする課題】
しかしながら上記のような構成では、ＩＣ ＰＡＤ毎に突起電極を形成しなければならず、ＩＣ ＰＡＤ数の増加に比例して突起電極形成に要する時間も増加し、生産性が低下するという問題点と、各突起電極の品質が不安定の場合、突起電極形成不良が多発するという問題点を有していた。
【０００６】
本発明は上記問題点に鑑み、ＩＣ ＰＡＤの数に関係なく、一度に短時間でＩＣ ＰＡＤ上へ安定して突起電極を形成する突起電極形成方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記問題点を解決するために、本発明のＩＣ ＰＡＤ上への突起電極の形成方法は、ＩＣ ＰＡＤが露出する穴を有するフィルムをＩＣ表面に載置し、ＩＣ ＰＡＤにメサ状金属リードのメサ部分を当接し、加熱圧着手段によりメサ部分をＩＣ ＰＡＤに加熱圧着する工程と、その次工程にて、メサ部分をＩＣ ＰＡＤに圧着固定した状態でフィルムをＩＣ上部に引き上げ、金属リードのメサ部分の根元に形成された括れ部においてリードを切断する工程と、ＩＣ ＰＡＤ上に固定されたメサ部分を板状体により上部から押圧し、ＩＣ ＰＡＤ上に均一高さの複数の突起電極を同時に形成する工程を備えたことを特徴とするＩＣ ＰＡＤ上への突起電極形成方法である。
【０００８】
本発明によれば、フィルム状のテープにＩＣ ＰＡＤが露出する穴を開け、ＩＣ ＰＡＤにメサ状金属のメサ部分を当接し、メサ部分を熱ＴＯＯＬでＩＣ ＰＡＤに加熱圧着し、さらに、メサ部分をＩＣに固定した状態でフィルムをＩＣ上部に引き上げ、金属リードの括れ部でリードを切断し、ＩＣ ＰＡＤ上に残された突起電極の高さを板状体により均一に押圧形成するので、突起電極の品質が一定し、ＩＣ ＰＡＤの数に関係なく電極形成不良のない突起電極をＩＣ ＰＡＤ上に安定して形成することができる。
【０００９】
【発明の実施の形態】
本発明の請求項１に記載の発明は、ＩＣ ＰＡＤが露出する穴を有するフィルムをＩＣ表面に載置し、メサ状金属リードのメサ部分をＩＣ ＰＡＤに当接し、加熱圧着手段によりメサ部分をＩＣ ＰＡＤに加熱圧着する工程と、メサ部分をＩＣ ＰＡＤに圧着固定した状態でフィルムをＩＣ上部に引き上げ、金属リードのメサ部分の根元に形成された括れ部においてリードを切断する工程と、ＩＣ ＰＡＤ上に固定されたメサ部分を板状体により上部から押圧し、ＩＣ ＰＡＤ上に均一高さの突起電極を形成する工程を備えたことを特徴とするＩＣ ＰＡＤ上への突起電極の形成方法であり、ＰＡＤ数に関係なく一度に安定した状態でＩＣＰＡＤ上に突起電極を形成することができ、さらに突起電極の品質の不均一による突起電極形成不良の発生を防止することができる作用を有する。
【００１０】
以下本発明の一実施例について、図面を参照しながら説明する。
図１は本発明の実施例におけるＩＣ ＰＡＤ上に突起電極を形成する突起電極形成方法のプロセスを示すものである。
図１において、８はフィルム状のテープ、９は金属リード、１０は金属リード９の先端に形成されたメサ部分、１１は金属リード９の根元より細く形成した括れ部、１２は熱圧着ＴＯＯＬ、１３は突起電極、１４は板状材料である。
【００１１】
以下図１を用いて本発明の半導体の組み立て方法について、その動作を説明する。
図１（ａ）は、ＩＣ ＰＡＤが露出する穴を形成したフィルム状テープに載置されたメサ状金属リードと、メサ部分およびメサ部分の根元をリードより細く形成した括れ部を有するメサ状金属リードを示す斜視図で、フィルム状テープ８にはＩＣ ＰＡＤが露出する穴８ａが設けられている。
【００１２】
まず、図１（ｂ）に示すように、ＩＣ１上のＩＣ ＰＡＤ２にメサ状金属リード９のメサ部分１０を当接し、熱圧着ツール１２によりＩＣ ＰＡＤ２に加熱圧着する。
次に、メサ部分１０をＩＣ ＰＡＤ２に圧着固定した状態でフィルム８をＩＣ上部に引き上げ、図１（ｃ）に示すように、金属リード線９を括れ部１１で切断し、ＩＣ ＰＡＤ上に図１（ｄ）に示すような突起電極１３を形成する。
【００１３】
次に、突起電極１３の高さを均一にするため平面を有する板状体１４により上部から押圧し、ＩＣ ＰＡＤ上に均一高さの突起電極１３を形成する。
以上のように本実施例によれば、フィルム状のテープ８にＩＣ ＰＡＤ２が露出する穴８ａを開け、ＩＣ ＰＡＤ２にメサ状金属リード９のメサ部分１０を当接し、熱圧着ＴＯＯＬ１２によりメサ部分をＩＣ ＰＡＤ２に加熱圧着する工程と、ＩＣ１を固定した状態でフィルム状のテープ８をＩＣ１上部に引き上げ、ＩＣ ＰＡＤ２にメサ部分１０を残した状態で、金属リード９の括れ部１１で金属リード９を切る工程と、ＩＣ ＰＡＤ２上に残されたメサ部分が形成する突起電極１３の高さを均一にするために、平面を有する板状体１４で突起電極１３を上部から押圧することにより、ＩＣ ＰＡＤ上に一度に複数の突起電極を形成することができるため、ＰＡＤの数に関係なく短時間に均一な形態の突起電極をＩＣＰＡＤ上へ形成することができる。
【００１４】
【発明の効果】
以上のように本発明は、フィルム状のテープにＩＣ ＰＡＤが露出する穴を開け、ＩＣ ＰＡＤにメサ状金属リードのメサ部分を当接し、熱ＴＯＯＬでＩＣ ＰＡＤに加熱圧着する工程と、ＩＣを固定した状態でフィルムをＩＣ上部に引き上げ、ＩＣ ＰＡＤにメサ状の部分を残した状態で、細く形成した括れ部分でリードを切る工程と、ＩＣ ＰＡＤ上に残された突起電極の高さを均一にするために、平面を有する板状体で突起電極を上部から押圧する工程によりＩＣ ＰＡＤ上に突起電極を形成するので、ＩＣ ＰＡＤ数に関係なくＩＣ ＰＡＤ上に一度に複数の突起電極を形成することができるため、短時間に均一な形態の突起電極をＩＣ ＰＡＤ上へ形成することができる突起電極形成方法を実現できる。
【図面の簡単な説明】
【図１】（ａ）本発明の実施例における穴を設けたフィルム状のテープに載置されたメサ状金属リードと、メサ部分およびメサ状の根元の部分をリードより細く形成した括れ部を有するメサ状金属リードを示す斜視図である。
（ｂ）熱ＴＯＯＬでＩＣ ＰＡＤに加熱圧着している状態を示す側面図である。
（ｃ）ＩＣ ＰＡＤにメサ状の部分を残した状態で、括れ部分でリードを切る状態を示した側面図である。
（ｄ）ＩＣ ＰＡＤ上に残された突起電極を示した側面図である。
（ｅ）突起電極の高さを均一にするために、平面を有する板状体で突起電極を上部から押圧する状態を示した側面図である。
【図２】（ａ）ＩＣ上のＩＣ ＰＡＤ上に突起電極形成用ＴＯＯＬを介してＡｕ線の先端に形成されたＡｕボールを熱と荷重と超音波で接合した状態を示す斜視図である。
（ｂ）Ａｕ線を固定して上部に引き上げることでＩＣ ＰＡＤ上に突起電極を形成した状態を示した側面図である。
（ｃ）ＩＣ上に突起電極を形成した状態を示す側面図である。
【符号の説明】
１ ＩＣ
２ ＩＣ ＰＡＤ
３ 突起電極形成用ＴＯＯＬ
４ Ａｕ線
５ Ａｕボール
６ 突起電極
７ ボンディングステージ
８ フィルム状のテープ
９ メサ状金属リード
１０ メサ部分
１１ 括れ部
１２ 熱圧着ＴＯＯＬ
１３ 突起電極
１４ 板状体
Claims (1)
- ＩＣ ＰＡＤが露出する穴を有するフィルムをＩＣ表面に載置し、フィルムに載置された複数のメサ状金属リードのメサ部分をＩＣ ＰＡＤに当接し、加熱圧着手段によりメサ部分をＩＣ ＰＡＤに加熱圧着する工程と、加熱圧着手段を外した後に、メサ部分をＩＣ ＰＡＤに圧着固定した状態でフィルムをＩＣ上部に引き上げ、金属リードのメサ部分の根元に形成された括れ部において金属リードを切断する工程と、ＩＣ ＰＡＤ上に固定されたメサ部分を板状体により上部から押圧し、ＩＣ ＰＡＤ上に均一高さの複数の突起電極を同時に形成する工程を備えたことを特徴とするＩＣ ＰＡＤ上への突起電極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21959697A JP3987164B2 (ja) | 1997-08-14 | 1997-08-14 | Ｉｃ ｐａｄ上への突起電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21959697A JP3987164B2 (ja) | 1997-08-14 | 1997-08-14 | Ｉｃ ｐａｄ上への突起電極の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1167773A JPH1167773A (ja) | 1999-03-09 |
| JP3987164B2 true JP3987164B2 (ja) | 2007-10-03 |
Family
ID=16738020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21959697A Expired - Fee Related JP3987164B2 (ja) | 1997-08-14 | 1997-08-14 | Ｉｃ ｐａｄ上への突起電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3987164B2 (ja) |
-
1997
- 1997-08-14 JP JP21959697A patent/JP3987164B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1167773A (ja) | 1999-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10275827A (ja) | フェイスダウンボンディング用リードフレーム | |
| JP3830125B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| US6474532B2 (en) | Apparatus for forming wire bonds from circuitry on a substrate to a semiconductor chip, and methods of forming semiconductor chip assemblies | |
| JP3987164B2 (ja) | Ｉｃ ｐａｄ上への突起電極の形成方法 | |
| JP2000323534A (ja) | 半導体素子の実装構造及び実装方法 | |
| JP3981817B2 (ja) | 半導体装置の製造方法 | |
| JP2606606B2 (ja) | 半導体装置の製造方法 | |
| JP3384762B2 (ja) | 半導体装置の製造方法 | |
| JP2590691B2 (ja) | 半導体装置のリードフレーム並びにその製造装置及び方法 | |
| JP3624857B2 (ja) | 半導体装置の実装構造 | |
| JP3202193B2 (ja) | ワイヤボンディング方法 | |
| JP3644189B2 (ja) | バンプ構造及びその製造方法 | |
| JP3233194B2 (ja) | ワイヤボンディング方法 | |
| JPH07153764A (ja) | はんだバンプ形成方法 | |
| JP3055285B2 (ja) | 中間基材のボンディング方法 | |
| JPH04130633A (ja) | 半導体装置とその製造方法およびそれに用いるキャピラリ | |
| JPH0697350A (ja) | リ−ドフレ−ム | |
| JPH0982742A (ja) | ワイヤボンディング方法 | |
| KR100721274B1 (ko) | 반도체 칩 조립체의 형성 방법 | |
| JPH10199913A (ja) | ワイヤボンディング方法 | |
| JP2003007773A (ja) | ボンディングツールおよびボンディング方法 | |
| JP4004237B2 (ja) | 半導体装置の製造方法 | |
| JP2737768B2 (ja) | 半導体素子の接続工法 | |
| JPH05326812A (ja) | 半導体装置用リードフレーム、ワイヤボンディング装置及びこれらを用いた半導体チップのワイヤボンディング方法 | |
| JPH11224888A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040806 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050304 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050426 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060516 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060710 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060816 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060908 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070523 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070712 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |