JP3981458B2 - デジタルフィルタ - Google Patents
デジタルフィルタ Download PDFInfo
- Publication number
- JP3981458B2 JP3981458B2 JP05845198A JP5845198A JP3981458B2 JP 3981458 B2 JP3981458 B2 JP 3981458B2 JP 05845198 A JP05845198 A JP 05845198A JP 5845198 A JP5845198 A JP 5845198A JP 3981458 B2 JP3981458 B2 JP 3981458B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital filter
- level
- input signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/04—Recursive filters
- H03H17/0461—Quantisation; Rounding; Truncation; Overflow oscillations or limit cycles eliminating measures
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/04—Recursive filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/04—Recursive filters
- H03H17/0461—Quantisation; Rounding; Truncation; Overflow oscillations or limit cycles eliminating measures
- H03H2017/0466—Reduction of limit cycle oscillation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、デジタルフィルタに関するものであり、特にはＩＩＲ形（巡回形）デジタルフィルタにおけるリミットサイクルの発生を防止する技術に関するものである。
【０００２】
【従来の技術】
デジタルフィルタ（特にＩＩＲ形デジタルフィルタ）では、入力信号の振幅レベルが或る入力レベル（これを臨界入力レベルという。）以下に落ち込んだ場合に、入力信号とは無関係な振動成分が出力に現れるという、いわゆるリミットサイクル現象が知られている。また、このときの出力の振幅レベルはデッドバンド振幅レベルといわれている。
リミットサイクルが発生すると、入力信号とは無関係な振動成分が出力に現れるため、一種の発振現象として観測される。そして、このようなリミットサイクルの発生は当該デジタルフィルタの後段に配置した装置を誤動作させる可能性がある。また、音声通信システムなどの場合は、リミットサイクルの発生による振動成分は入力信号とは無関係な成分であるため、受信者に不自然な印象を与える。
【０００３】
また、リミットサイクルが発生した出力には一種の発振信号が現れるため、デジタルフィルタの後段で信号の処理を行う場合に、目的信号とリミットサイクルによる出力とを判別することが困難になる場合がある。
このリミットサイクル現象は、デジタルフィルタの演算部が有限語長であることが一因であると考えられているので、演算語長を長くする、即ち量子化ステップを小さくすることによって、前記デッドバンド振幅レベルを小さくすること、もしくはリミットサイクルの発生を防止できることが可能であることが知られている。
【０００４】
【発明が解決しようとする課題】
しかし、リミットサイクルを防止するためにデジタルフィルタにおける演算語長を増加させることは、デジタルフィルタの構成の大型化および複雑化につながるという問題がある。
また、デジタルフィルタの係数をリミットサイクルの発生しない値にすると、デジタルフィルタの特性に制限を与えてしまうという問題がある。
そこで、デジタルフィルタへの入力信号の振幅レベルが前記臨界入力レベルより小さくならないように、前記臨界入力レベル以上の振幅のトーン信号をデジタルフィルタへの入力信号に加算するという手法がある。このようなトーン信号の加算によってリミットサイクルの発生が防止できる。しかし、このトーン信号の周波数をデジタルフィルタの通過帯域内に設定した場合には、出力側で前記トーン信号の除去処理が必要になる。
【０００５】
そこで、前記トーン信号の周波数をデジタルフィルタの阻止帯域に設定すると、トーン信号の除去処理は不要になる。しかし、デジタルフィルタが縦続接続形で構成されている場合には、デジタルフィルタの入力側で加えたトーン信号は当該デジタルフィルタの１段目における処理で抑圧されてしまうため、２段目以降でもリミットサイクル防止用のトーン信号を加えることが必要となる。したがって、フィルターの段数分だけのトーン信号の発生手段が必要になる。
また、トーン信号の代わりにディザと呼ばれるランダムなデータから構成されたノイズ信号を入力信号に加えるという手法もある。例えば、実開昭５６−１７６５２８号、特開平０５−０９０９００号、特開平０５−１１０３８４号等においては、別途生成したランダムデータ（ディザ）を入力信号に加算することによりリミットサイクルの発生を防止する技術が開示されている。
そして、特開平０５−１１０３８４号には、入力信号が零であることを検出したときには加えるべきノイズ信号のレベルを大きくして入力信号に加えるという技術も開示されている。
【０００６】
ところが上記のように別途ディザを生成することは、ＣＰＵ等の演算装置における演算量が増大して負荷が高くなる。もしくは、専用のハードウェアが必要となる。
また、ディザはできるだけランダムな信号がよいために白色雑音が望ましいが、人為的に生成するディザとしてはＭ系列信号等が用いられる。しかし、このＭ系列信号は、その周期をかなり長くしなければ、白色雑音と同等なものと見なすことはできない。周期が短い場合は、その周期に起因する周期的な成分を含んでしまい、その成分の周波数が当該デジタルフィルタの通過帯域内であれば、リミットサイクルが発生した場合と同様に受信者に不自然な印象を与える可能性がある。このような問題を防ぐために周期を長くすると、さらにその分だけＣＰＵ等の演算装置における演算量が増大する、もしくは専用のハードウエアが必要となるという問題が発生する。
【０００７】
そこで、本発明は、有限語長のＩＩＲ形デジタルフィルタにおいて、簡単な構成でリミットサイクルを防止する技術を提供することを目的としてなされたものである。
【０００８】
【課題を解決するための手段】
本発明にかかるデジタルフィルタの請求項１においては、ＩＩＲ形デジタルフィルタと、入力信号の下位の所定数ビットのみを抽出して出力する抽出手段と、前記抽出された信号の振幅レベルを、前記ＩＩＲ形デジタルフィルタにおいてリミットサイクルが発生する臨界入力レベルより大きなレベルに増幅して出力する増幅手段と、前記入力信号と前記増幅された抽出信号とを加算して前記ＩＩＲ形デジタルフィルタに入力する加算手段とを備えている。
【０００９】
請求項２においては、ＩＩＲ形デジタルフィルタと、入力信号の下位の所定数ビットのみを抽出して出力する抽出手段と、前記抽出された信号の振幅レベルを、前記ＩＩＲ形デジタルフィルタにおいてリミットサイクルが発生する臨界入力レベルより大きなレベルに増幅して出力する増幅手段と、前記入力信号の振幅レベルを検出して、臨界入力レベルと比較する比較手段と、前記入力信号の振幅レベルが臨界入力レベルより小さいときに、前記入力信号と前記増幅された抽出信号とを加算して前記ＩＩＲ形デジタルフィルタに入力する加算手段とを備えている。
請求項３においては、抽出手段にて抽出する所定数ビットを２ビット以上とする。
【００１０】
【発明の実施の形態】
以下に、本発明にかかるデジタルフィルタを、その実施の形態を示した図面に基づいて詳細に説明する。
【００１１】
１はＩＩＲ形デジタルフィルタであり、演算語長を16ビット（ダイナミックレンジは96dB）とする。このＩＩＲ形デジタルフィルタ１は、フルスケール振幅レベルを０dBとしたとき、入力信号の振幅レベルが−50dB以下になるとリミットサイクルが発生するものとする。即ち、臨界入力レベルは−50dBとする。
また、このＩＩＲ形デジタルフィルタ１の入力信号に含まれる残留雑音の振幅レベルは−84dB（下位２ビット）よりも大きいものとする。
【００１２】
２は抽出手段であり、入力信号Ｓ１の下位の２ビットのみを抽出した信号Ｓ２を出力する。ここにおける下位２ビットの抽出は、図３に示したように、下位２ビットが１で上位ビットは０である値Ｄとの論理積を行うことで実現できる。このようにして抽出した信号Ｓ２は残留雑音の下位２ビットであるので何らの規則性はなく、白色雑音と見なすことができる。
３は増幅率が36dBに設定された増幅手段であり、前記抽出された信号Ｓ２の振幅レベル（−84dB）を36dB増幅して振幅レベルが−48dBの抽出信号Ｓ３として出力する。なお、ここにおける36dBの増幅は図４に示したように、６ビット左にシフトすることで実現できる。
４は加算手段であり、前記入力信号Ｓ１と前記増幅された抽出信号Ｓ３とを加算して、加算信号Ｓ４を前記ＩＩＲ形デジタルフィルタ１に入力する。
【００１３】
以上の構成において、入力信号Ｓ１の目的とする信号のレベルが臨界入力レベルの−50dB以下になった場合、残留雑音の振幅レベルが下位２ビット（−84dB）以上であるので、抽出手段２による論理積処理によってその下位２ビットを抽出し、増幅手段３によって36dB増幅して、−48dBの抽出信号Ｓ３を得る。この抽出信号Ｓ３を入力信号Ｓ１に加算すると、抽出信号Ｓ３は臨界入力レベルより大きいため（−48dB＞−50dB）、ＩＩＲ形デジタルフィルタ１におけるリミットサイクルの発生を防止することができるのである。
【００１４】
ＩＩＲ形デジタルフィルタ１の出力信号Ｓ５には、当該フィルタの通過帯域に制限された雑音が出力されることになる。
音声通信システムなどの場合、リミットサイクルが発生した出力は入力信号とは無関係な振動成分であるため、受信者に不自然な印象を与えるが、上述した構成においてＩＩＲ形デジタルフィルタ１の出力信号Ｓ５に現れる成分は白色雑音を帯域制限したものであるため受信者に不自然な印象を与えない。
【００１５】
リミットサイクルが発生した出力は一種の発振信号であるため、デジタルフィルタの後段で信号の処理を行う場合に、目的の信号とリミットサイクルの出力とを判別することが困難になる場合があったが、白色雑音を加算してリミットサイクルを防止する場合には、目的信号と雑音との判別は容易になる。
また、デジタルフィルタが縦続接続形で構成されている場合であっても、白色雑音はデジタルフィルタの通過帯域内の成分も含んでいるため、デジタルフィルタの全ての段にリミットサイクル防止用の信号が供給されることになり、デジタルフィルタの初段に供給するだけでよい。
【００１６】
デジタルフィルタへの入力信号に一定量の残留雑音が存在する場合、目的信号が入力されていない状態では、入力信号のデジタル値の下位数ビット分は雑音の成分だけとなる。よって、この下位数ビットのデータを抽出して、当該デジタルフィルタの臨界入力レベルよりも大きい値に増幅することによって、リミットサイクル防止用の疑似白色雑音信号を得ることができるのである。
雑音ではない目的信号等の信号が入力される場合であっても、全体として（上記場合は１６ビットで）一つの信号となる入力信号の一部分（上記場合は下位２ビット）だけを取り出していることにより、取り出した信号は入力信号との相関が崩れているため、白色雑音と見なすことができる。よって、リミットサイクル防止用の疑似白色雑音信号を得ることができるのである。
また、抽出する下位ビットを２ビット以上（上記場合は２ビット）とするならば、振幅もランダムなものとなり、より実際の白色雑音に近い疑似白色雑音信号を得ることができる。
【００１７】
そして、上記場合の擬似白色雑音信号の発生方法は、論理積操作とビットシフト操作だけで実現できるので、特別のハードウエアを要しないとともに、必要とする演算量はごくわずかであるので、演算処理の負担にはならないとともに、処理時間もわずかでよい。
【００１８】
以上の実施の形態においては、擬似白色雑音信号を常時加算する構成を示したが、リミットサイクルが発生するのは入力信号が臨界入力レベル以下に落ち込んだときだけであるので、入力信号が臨界入力レベルより大きい場合には、擬似白色雑音信号の加算を停止すれば、デジタルフィルタの出力信号のＳＮ比を向上させることができる。
そこで、図２においては、入力信号の振幅レベルを臨界入力レベルと比較する比較手段を設けて、入力信号が臨界入力レベルよりも大きいときには、擬似白色雑音信号を加算しないように構成した例を示した。
【００１９】
即ち、図２において、符号１〜４は図１の場合と同様の構成である。
５はレベル比較手段であり、入力信号Ｓ１の振幅レベルを検出して、臨界入力レベルよりも僅かに大きいレベルに設定された比較レベルと比較して、入力信号Ｓ１の振幅レベルの方が小さいときには、加算指令Ｋを出力する。
６は信号切替え手段であり、加算指令Ｋに基づいて加算手段４へ出力する信号を、増幅された抽出信号Ｓ３もしくは値が零の信号の何れかに切り替える。即ち、加算指令Ｋを受けると増幅された抽出信号Ｓ３を加算手段４へ出力し、加算指令Ｋを受けないときには、抽出信号に代えて値が零の信号を加算手段４へ出力するように構成されている。
図２においては、加算手段４と信号切替え手段６とで請求項２の加算手段を構成している。
【００２０】
このようにして、図２においては、入力信号Ｓ１の振幅レベルを比較する比較手段５を設けて、入力信号Ｓ１が臨界入力レベルよりも大きいときには、擬似白色雑音信号としての抽出信号を加算手段４へ出力しないように構成することにより、入力信号Ｓ１が臨界入力レベルより大きい場合には、入力信号Ｓ１には擬似白色雑音信号が加算されないので、デジタルフィルタの出力信号Ｓ５のＳＮ比を向上させることができる。
【００２１】
以上の説明においては、抽出手段や増幅手段を論理演算操作によって実現したが、ハードウエアの回路によって実現してもよい。
また、抽出するビット数は２ビットに限定されるものではない。
【００２２】
【発明の効果】
請求項１によれば、入力信号の下位の所定数ビットのみを抽出した信号を臨界入力レベルより大きなレベルに増幅して、前記入力信号に加算してＩＩＲ形デジタルフィルタに入力するので、入力信号が小さいときであってもリミットサイクルの発生を防止できる。また入力信号に加える擬似白色雑音信号は、入力信号の下位ビットを抽出して増幅して生成するので、論理演算操作の場合には演算量を減少させ、ハードウエア構成の場合には回路構成をシンプル化できるという効果が得られる。
【００２３】
請求項２によれば、入力信号の振幅レベルが臨界入力レベルより小さいときには、入力信号に抽出信号を加算するが、臨界入力レベルより大きいときには、抽出信号を加算しないので、デジタルフィルタの出力信号のＳＮ比を向上させることができる。
請求項３によれば、抽出手段にて抽出する所定数ビットを２ビット以上とするので、抽出信号は振幅もランダムなものとなり、より実際の白色雑音に近い疑似白色雑音信号を入力信号に加算することになり、よりいっそう受信者に不自然さを与えることがなくなる。
【図面の簡単な説明】
【図１】本発明にかかるデジタルフィルタの実施の形態の構成を示した構成図である。
【図２】本発明の別の実施の形態の構成図である。
【図３】論理演算操作の説明図である。
【図４】論理演算操作の説明図である。
【符号の説明】
Ｓ１ 入力信号
１ ＩＩＲ形デジタルフィルタ
２ 抽出手段
３ 増幅手段
４ 加算手段
５ レベル比較手段
６ 信号切替え手段
【産業上の利用分野】
本発明は、デジタルフィルタに関するものであり、特にはＩＩＲ形（巡回形）デジタルフィルタにおけるリミットサイクルの発生を防止する技術に関するものである。
【０００２】
【従来の技術】
デジタルフィルタ（特にＩＩＲ形デジタルフィルタ）では、入力信号の振幅レベルが或る入力レベル（これを臨界入力レベルという。）以下に落ち込んだ場合に、入力信号とは無関係な振動成分が出力に現れるという、いわゆるリミットサイクル現象が知られている。また、このときの出力の振幅レベルはデッドバンド振幅レベルといわれている。
リミットサイクルが発生すると、入力信号とは無関係な振動成分が出力に現れるため、一種の発振現象として観測される。そして、このようなリミットサイクルの発生は当該デジタルフィルタの後段に配置した装置を誤動作させる可能性がある。また、音声通信システムなどの場合は、リミットサイクルの発生による振動成分は入力信号とは無関係な成分であるため、受信者に不自然な印象を与える。
【０００３】
また、リミットサイクルが発生した出力には一種の発振信号が現れるため、デジタルフィルタの後段で信号の処理を行う場合に、目的信号とリミットサイクルによる出力とを判別することが困難になる場合がある。
このリミットサイクル現象は、デジタルフィルタの演算部が有限語長であることが一因であると考えられているので、演算語長を長くする、即ち量子化ステップを小さくすることによって、前記デッドバンド振幅レベルを小さくすること、もしくはリミットサイクルの発生を防止できることが可能であることが知られている。
【０００４】
【発明が解決しようとする課題】
しかし、リミットサイクルを防止するためにデジタルフィルタにおける演算語長を増加させることは、デジタルフィルタの構成の大型化および複雑化につながるという問題がある。
また、デジタルフィルタの係数をリミットサイクルの発生しない値にすると、デジタルフィルタの特性に制限を与えてしまうという問題がある。
そこで、デジタルフィルタへの入力信号の振幅レベルが前記臨界入力レベルより小さくならないように、前記臨界入力レベル以上の振幅のトーン信号をデジタルフィルタへの入力信号に加算するという手法がある。このようなトーン信号の加算によってリミットサイクルの発生が防止できる。しかし、このトーン信号の周波数をデジタルフィルタの通過帯域内に設定した場合には、出力側で前記トーン信号の除去処理が必要になる。
【０００５】
そこで、前記トーン信号の周波数をデジタルフィルタの阻止帯域に設定すると、トーン信号の除去処理は不要になる。しかし、デジタルフィルタが縦続接続形で構成されている場合には、デジタルフィルタの入力側で加えたトーン信号は当該デジタルフィルタの１段目における処理で抑圧されてしまうため、２段目以降でもリミットサイクル防止用のトーン信号を加えることが必要となる。したがって、フィルターの段数分だけのトーン信号の発生手段が必要になる。
また、トーン信号の代わりにディザと呼ばれるランダムなデータから構成されたノイズ信号を入力信号に加えるという手法もある。例えば、実開昭５６−１７６５２８号、特開平０５−０９０９００号、特開平０５−１１０３８４号等においては、別途生成したランダムデータ（ディザ）を入力信号に加算することによりリミットサイクルの発生を防止する技術が開示されている。
そして、特開平０５−１１０３８４号には、入力信号が零であることを検出したときには加えるべきノイズ信号のレベルを大きくして入力信号に加えるという技術も開示されている。
【０００６】
ところが上記のように別途ディザを生成することは、ＣＰＵ等の演算装置における演算量が増大して負荷が高くなる。もしくは、専用のハードウェアが必要となる。
また、ディザはできるだけランダムな信号がよいために白色雑音が望ましいが、人為的に生成するディザとしてはＭ系列信号等が用いられる。しかし、このＭ系列信号は、その周期をかなり長くしなければ、白色雑音と同等なものと見なすことはできない。周期が短い場合は、その周期に起因する周期的な成分を含んでしまい、その成分の周波数が当該デジタルフィルタの通過帯域内であれば、リミットサイクルが発生した場合と同様に受信者に不自然な印象を与える可能性がある。このような問題を防ぐために周期を長くすると、さらにその分だけＣＰＵ等の演算装置における演算量が増大する、もしくは専用のハードウエアが必要となるという問題が発生する。
【０００７】
そこで、本発明は、有限語長のＩＩＲ形デジタルフィルタにおいて、簡単な構成でリミットサイクルを防止する技術を提供することを目的としてなされたものである。
【０００８】
【課題を解決するための手段】
本発明にかかるデジタルフィルタの請求項１においては、ＩＩＲ形デジタルフィルタと、入力信号の下位の所定数ビットのみを抽出して出力する抽出手段と、前記抽出された信号の振幅レベルを、前記ＩＩＲ形デジタルフィルタにおいてリミットサイクルが発生する臨界入力レベルより大きなレベルに増幅して出力する増幅手段と、前記入力信号と前記増幅された抽出信号とを加算して前記ＩＩＲ形デジタルフィルタに入力する加算手段とを備えている。
【０００９】
請求項２においては、ＩＩＲ形デジタルフィルタと、入力信号の下位の所定数ビットのみを抽出して出力する抽出手段と、前記抽出された信号の振幅レベルを、前記ＩＩＲ形デジタルフィルタにおいてリミットサイクルが発生する臨界入力レベルより大きなレベルに増幅して出力する増幅手段と、前記入力信号の振幅レベルを検出して、臨界入力レベルと比較する比較手段と、前記入力信号の振幅レベルが臨界入力レベルより小さいときに、前記入力信号と前記増幅された抽出信号とを加算して前記ＩＩＲ形デジタルフィルタに入力する加算手段とを備えている。
請求項３においては、抽出手段にて抽出する所定数ビットを２ビット以上とする。
【００１０】
【発明の実施の形態】
以下に、本発明にかかるデジタルフィルタを、その実施の形態を示した図面に基づいて詳細に説明する。
【００１１】
１はＩＩＲ形デジタルフィルタであり、演算語長を16ビット（ダイナミックレンジは96dB）とする。このＩＩＲ形デジタルフィルタ１は、フルスケール振幅レベルを０dBとしたとき、入力信号の振幅レベルが−50dB以下になるとリミットサイクルが発生するものとする。即ち、臨界入力レベルは−50dBとする。
また、このＩＩＲ形デジタルフィルタ１の入力信号に含まれる残留雑音の振幅レベルは−84dB（下位２ビット）よりも大きいものとする。
【００１２】
２は抽出手段であり、入力信号Ｓ１の下位の２ビットのみを抽出した信号Ｓ２を出力する。ここにおける下位２ビットの抽出は、図３に示したように、下位２ビットが１で上位ビットは０である値Ｄとの論理積を行うことで実現できる。このようにして抽出した信号Ｓ２は残留雑音の下位２ビットであるので何らの規則性はなく、白色雑音と見なすことができる。
３は増幅率が36dBに設定された増幅手段であり、前記抽出された信号Ｓ２の振幅レベル（−84dB）を36dB増幅して振幅レベルが−48dBの抽出信号Ｓ３として出力する。なお、ここにおける36dBの増幅は図４に示したように、６ビット左にシフトすることで実現できる。
４は加算手段であり、前記入力信号Ｓ１と前記増幅された抽出信号Ｓ３とを加算して、加算信号Ｓ４を前記ＩＩＲ形デジタルフィルタ１に入力する。
【００１３】
以上の構成において、入力信号Ｓ１の目的とする信号のレベルが臨界入力レベルの−50dB以下になった場合、残留雑音の振幅レベルが下位２ビット（−84dB）以上であるので、抽出手段２による論理積処理によってその下位２ビットを抽出し、増幅手段３によって36dB増幅して、−48dBの抽出信号Ｓ３を得る。この抽出信号Ｓ３を入力信号Ｓ１に加算すると、抽出信号Ｓ３は臨界入力レベルより大きいため（−48dB＞−50dB）、ＩＩＲ形デジタルフィルタ１におけるリミットサイクルの発生を防止することができるのである。
【００１４】
ＩＩＲ形デジタルフィルタ１の出力信号Ｓ５には、当該フィルタの通過帯域に制限された雑音が出力されることになる。
音声通信システムなどの場合、リミットサイクルが発生した出力は入力信号とは無関係な振動成分であるため、受信者に不自然な印象を与えるが、上述した構成においてＩＩＲ形デジタルフィルタ１の出力信号Ｓ５に現れる成分は白色雑音を帯域制限したものであるため受信者に不自然な印象を与えない。
【００１５】
リミットサイクルが発生した出力は一種の発振信号であるため、デジタルフィルタの後段で信号の処理を行う場合に、目的の信号とリミットサイクルの出力とを判別することが困難になる場合があったが、白色雑音を加算してリミットサイクルを防止する場合には、目的信号と雑音との判別は容易になる。
また、デジタルフィルタが縦続接続形で構成されている場合であっても、白色雑音はデジタルフィルタの通過帯域内の成分も含んでいるため、デジタルフィルタの全ての段にリミットサイクル防止用の信号が供給されることになり、デジタルフィルタの初段に供給するだけでよい。
【００１６】
デジタルフィルタへの入力信号に一定量の残留雑音が存在する場合、目的信号が入力されていない状態では、入力信号のデジタル値の下位数ビット分は雑音の成分だけとなる。よって、この下位数ビットのデータを抽出して、当該デジタルフィルタの臨界入力レベルよりも大きい値に増幅することによって、リミットサイクル防止用の疑似白色雑音信号を得ることができるのである。
雑音ではない目的信号等の信号が入力される場合であっても、全体として（上記場合は１６ビットで）一つの信号となる入力信号の一部分（上記場合は下位２ビット）だけを取り出していることにより、取り出した信号は入力信号との相関が崩れているため、白色雑音と見なすことができる。よって、リミットサイクル防止用の疑似白色雑音信号を得ることができるのである。
また、抽出する下位ビットを２ビット以上（上記場合は２ビット）とするならば、振幅もランダムなものとなり、より実際の白色雑音に近い疑似白色雑音信号を得ることができる。
【００１７】
そして、上記場合の擬似白色雑音信号の発生方法は、論理積操作とビットシフト操作だけで実現できるので、特別のハードウエアを要しないとともに、必要とする演算量はごくわずかであるので、演算処理の負担にはならないとともに、処理時間もわずかでよい。
【００１８】
以上の実施の形態においては、擬似白色雑音信号を常時加算する構成を示したが、リミットサイクルが発生するのは入力信号が臨界入力レベル以下に落ち込んだときだけであるので、入力信号が臨界入力レベルより大きい場合には、擬似白色雑音信号の加算を停止すれば、デジタルフィルタの出力信号のＳＮ比を向上させることができる。
そこで、図２においては、入力信号の振幅レベルを臨界入力レベルと比較する比較手段を設けて、入力信号が臨界入力レベルよりも大きいときには、擬似白色雑音信号を加算しないように構成した例を示した。
【００１９】
即ち、図２において、符号１〜４は図１の場合と同様の構成である。
５はレベル比較手段であり、入力信号Ｓ１の振幅レベルを検出して、臨界入力レベルよりも僅かに大きいレベルに設定された比較レベルと比較して、入力信号Ｓ１の振幅レベルの方が小さいときには、加算指令Ｋを出力する。
６は信号切替え手段であり、加算指令Ｋに基づいて加算手段４へ出力する信号を、増幅された抽出信号Ｓ３もしくは値が零の信号の何れかに切り替える。即ち、加算指令Ｋを受けると増幅された抽出信号Ｓ３を加算手段４へ出力し、加算指令Ｋを受けないときには、抽出信号に代えて値が零の信号を加算手段４へ出力するように構成されている。
図２においては、加算手段４と信号切替え手段６とで請求項２の加算手段を構成している。
【００２０】
このようにして、図２においては、入力信号Ｓ１の振幅レベルを比較する比較手段５を設けて、入力信号Ｓ１が臨界入力レベルよりも大きいときには、擬似白色雑音信号としての抽出信号を加算手段４へ出力しないように構成することにより、入力信号Ｓ１が臨界入力レベルより大きい場合には、入力信号Ｓ１には擬似白色雑音信号が加算されないので、デジタルフィルタの出力信号Ｓ５のＳＮ比を向上させることができる。
【００２１】
以上の説明においては、抽出手段や増幅手段を論理演算操作によって実現したが、ハードウエアの回路によって実現してもよい。
また、抽出するビット数は２ビットに限定されるものではない。
【００２２】
【発明の効果】
請求項１によれば、入力信号の下位の所定数ビットのみを抽出した信号を臨界入力レベルより大きなレベルに増幅して、前記入力信号に加算してＩＩＲ形デジタルフィルタに入力するので、入力信号が小さいときであってもリミットサイクルの発生を防止できる。また入力信号に加える擬似白色雑音信号は、入力信号の下位ビットを抽出して増幅して生成するので、論理演算操作の場合には演算量を減少させ、ハードウエア構成の場合には回路構成をシンプル化できるという効果が得られる。
【００２３】
請求項２によれば、入力信号の振幅レベルが臨界入力レベルより小さいときには、入力信号に抽出信号を加算するが、臨界入力レベルより大きいときには、抽出信号を加算しないので、デジタルフィルタの出力信号のＳＮ比を向上させることができる。
請求項３によれば、抽出手段にて抽出する所定数ビットを２ビット以上とするので、抽出信号は振幅もランダムなものとなり、より実際の白色雑音に近い疑似白色雑音信号を入力信号に加算することになり、よりいっそう受信者に不自然さを与えることがなくなる。
【図面の簡単な説明】
【図１】本発明にかかるデジタルフィルタの実施の形態の構成を示した構成図である。
【図２】本発明の別の実施の形態の構成図である。
【図３】論理演算操作の説明図である。
【図４】論理演算操作の説明図である。
【符号の説明】
Ｓ１ 入力信号
１ ＩＩＲ形デジタルフィルタ
２ 抽出手段
３ 増幅手段
４ 加算手段
５ レベル比較手段
６ 信号切替え手段
Claims (3)
- ＩＩＲ形デジタルフィルタと、
入力信号の下位の所定数ビットのみを抽出して出力する抽出手段と、
前記抽出された信号の振幅レベルを、前記ＩＩＲ形デジタルフィルタにおいてリミットサイクルが発生する臨界入力レベルより大きなレベルに増幅して出力する増幅手段と、
前記入力信号と前記増幅された抽出信号とを加算して前記ＩＩＲ形デジタルフィルタに入力する加算手段と
を備えたことを特徴とするデジタルフィルタ。 - ＩＩＲ形デジタルフィルタと、
入力信号の下位の所定数ビットのみを抽出して出力する抽出手段と、
前記抽出された信号の振幅レベルを、前記ＩＩＲ形デジタルフィルタにおいてリミットサイクルが発生する臨界入力レベルより大きなレベルに増幅して出力する増幅手段と、
前記入力信号の振幅レベルを検出して、臨界入力レベルと比較する比較手段と、前記入力信号の振幅レベルが臨界入力レベルより小さいときに、前記入力信号と前記増幅された抽出信号とを加算して前記ＩＩＲ形デジタルフィルタに入力する加算手段と
を備えたことを特徴とするデジタルフィルタ。 - 抽出手段にて抽出する所定数ビットを２ビット以上としたことを特徴とする請求項１もしくは２の何れかに記載のデジタルフィルタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05845198A JP3981458B2 (ja) | 1998-03-10 | 1998-03-10 | デジタルフィルタ |
| US09/265,421 US6301595B1 (en) | 1998-03-10 | 1999-03-10 | Digital filter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05845198A JP3981458B2 (ja) | 1998-03-10 | 1998-03-10 | デジタルフィルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11261375A JPH11261375A (ja) | 1999-09-24 |
| JP3981458B2 true JP3981458B2 (ja) | 2007-09-26 |
Family
ID=13084797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05845198A Expired - Lifetime JP3981458B2 (ja) | 1998-03-10 | 1998-03-10 | デジタルフィルタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6301595B1 (ja) |
| JP (1) | JP3981458B2 (ja) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3749895A (en) * | 1971-10-06 | 1973-07-31 | Bell Telephone Labor Inc | Apparatus for suppressing limit cycles due to quantization in digital filters |
| JP2957183B2 (ja) * | 1988-07-29 | 1999-10-04 | 日本電気株式会社 | 巡回型ディジタルフィルタ |
| JP2647967B2 (ja) * | 1989-06-08 | 1997-08-27 | 株式会社 ケンウッド | ディジタルフィルタ |
| JPH0590900A (ja) | 1991-09-27 | 1993-04-09 | Nec Corp | デイジタル信号処理回路 |
| JP2956314B2 (ja) | 1991-10-15 | 1999-10-04 | 松下電器産業株式会社 | ディザ回路 |
| JPH10233652A (ja) * | 1997-02-20 | 1998-09-02 | Mitsubishi Electric Corp | 巡回形ディジタルフィルタ |
-
1998
- 1998-03-10 JP JP05845198A patent/JP3981458B2/ja not_active Expired - Lifetime
-
1999
- 1999-03-10 US US09/265,421 patent/US6301595B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11261375A (ja) | 1999-09-24 |
| US6301595B1 (en) | 2001-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20060004695A (ko) | 오디오 신호의 대역을 확장하기 위한 방법 및 장치 | |
| US4034197A (en) | Digital filter circuit | |
| JPH09266447A (ja) | 語長変換装置及びデータ処理装置 | |
| JP3981458B2 (ja) | デジタルフィルタ | |
| US5629881A (en) | Method for filtering a digital value train with improved noise behavior, and circuit configuration for performing the method | |
| KR19980039128A (ko) | 디지탈 오디오 프로세서의 노이즈 게이트 장치 | |
| US8681853B2 (en) | Pulse density modulation method and apparatus | |
| US6624774B2 (en) | Delta sigma D/A converter | |
| JP2647967B2 (ja) | ディジタルフィルタ | |
| EP0545596B1 (en) | A deviation limiting transmission circuit | |
| JP3302574B2 (ja) | デルタシグマ変調回路 | |
| JP3388173B2 (ja) | フィードバック回路 | |
| JP2002111447A (ja) | ディジタルフィルタ | |
| EP0792024B1 (en) | Introduction of a whitener signal in a sigma delta modulator in the/a conversion of digital audio signals | |
| JPH08223683A (ja) | ハウリング抑制装置 | |
| JP2020190642A (ja) | Ａｎｃシステム | |
| JP3949817B2 (ja) | 音声ミュートユニット | |
| JP3420134B2 (ja) | Ｄ／ａ変換システムとｄ／ａ変換方法 | |
| US7346639B2 (en) | Method and apparatus for suppressing limit cycles in noise shaping filters | |
| JP2822734B2 (ja) | ノイズシェイパ | |
| JP2002076903A (ja) | デジタル・アナログ変換回路及びそれを用いた再生装置 | |
| KR970002195B1 (ko) | 디지탈기기의 음소거장치 및 음소거 제어방법 | |
| US11496049B2 (en) | Instantaneous power estimation in a continuous time digital signal processing system | |
| KR0152343B1 (ko) | 디지탈 트랜스폼 코더의 연산보정회로 | |
| JPH02294120A (ja) | デジタル信号のｄｃオフセット除去回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050118 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050526 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070702 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |