近年、半導体メモリ装置の高集積化及び高機能化が急速に進展する中で、容量素子を構成する容量絶縁膜として高誘電率材料を使用したDRAM又は強誘電体材料を使用したFeRAM(強誘電体メモリ)等の半導体メモリ装置が盛んに研究開発されている。高誘電率材料又は強誘電体材料としては、酸化タンタル、チタン酸ビスマスストロンチウム、チタン酸鉛、又はタンタル酸ビスマスストロンチウム等の絶縁性金属酸化物が主として用いられるが、これらの金属酸化物が有する高誘電率性能又は強誘電体性能を十分に発揮させるためには、一般に、成膜後に600℃〜800℃といった比較的高温での結晶化が必要となることがよく知られている。
一方、前述の半導体メモリ装置に対しては大容量化を目的としてさらなる集積化が要求されており、これを実現するためにはメモリセルを構成する容量素子の占有面積を削減することが最も有効である。従って、容量素子が導電性プラグ上に形成されるスタック型と呼ばれる構造がメモリセル構造として高集積化に適してるが、特に現状においては、容量素子を立体型の構造にすることによって同一占有面積に対する実効容量面積を増大させる技術が必要不可欠になっている。
立体型容量素子を形成する際には、段差を有する下地上に、容量下部電極、容量絶縁膜及び容量上部電極を順に形成する。しかしながら、段差を有する下地上に、段差被覆性に優れた容量下部電極を形成することは困難である場合が多く、特に段差の底部の隅部においては、容量下部電極の膜厚が局所的に薄くなりやすい。このような状況の下で、容量絶縁膜の堆積後に結晶化のための高温アニールを実施すると、温度変化によって容量下部電極中に発生する応力が膜厚の薄い段差の底部の隅部に特に集中することにより、段差の底部の隅部において容量下部電極に断線が発生する。従って、段差を有する下地上に容量素子を形成する場合には、特に段差の底部の隅部に形成される容量下部電極が十分な膜厚を確保できる構成が要求される(例えば、特許文献1参照)。
以下に、従来の容量素子の構造について、図7を参照しながら説明する。
図7に示すように、半導体基板1上には第1の絶縁膜2が形成されており、該第1の絶縁膜2には下端が半導体基板1に接続する導電性プラグ3が形成されている。第1の絶縁膜2の上には段差を有する第2の絶縁膜4が形成されており、該第2の絶縁膜4内には上端の開口幅が下端の開口幅よりも大きい、すなわち、側壁の形状が傾斜形状(テーパー形状)である段差が形成されている。第2の絶縁膜4の段差を覆うようにして、下面が導電性プラグ3の上端と電気的に接続する容量下部電極5が形成されており、該容量下部電極5の上には容量絶縁膜6及び容量上部電極7が順に形成されている。
次に、従来の容量素子の製造方法について、図8(a)〜(c)を参照しながら説明する。
まず、図8(a)に示すように、半導体基板1上に第1の絶縁膜2を形成した後、該第1の絶縁膜2内に下端が半導体基板1に到達する導電性プラグ3を形成する。
次に、図8(b)に示すように、第1の絶縁膜2の上に全面に亘って第2の絶縁膜4を形成した後、該第2の絶縁膜4に対してドライエッチングを行なって導電性プラグ3の上面を露出させ、第2の絶縁膜4内に上端の開口幅が下端の開口幅よりも大きい、すなわち、側壁の形状が傾斜形状(テーパー形状)である段差を形成する。この際、ドライエッチングに用いるエッチングガスとして例えば所望の混合比を有する四フッ化炭素と酸素との混合ガスを用いることによって、段差の側壁が傾斜形状を持つように形成することができる。
次に、図8(c)に示すように、第2の絶縁膜4の段差を覆うようにして、下端が導電性プラグ3の上端と電気的に接続する容量下部電極5を形成した後、該容量下部電極5の上に容量絶縁膜6及び容量上部電極7を順に形成する。
前述の従来の容量素子及びその製造方法においては、第2の絶縁膜4には上端の開口幅が下端の開口幅よりも大きい、すなわち、側壁が傾斜形状(テーパー形状)を有する段差が形成されているので、この段差を覆うようにして容量下部電極5を形成すると、容量下部電極5の膜厚が段差の隅部において局所的に薄くなることを抑制することができる。従って、容量下部電極5上に容量絶縁膜6を形成する際に高温アニールによる結晶化を実施しても、容量下部電極5が段差の底部の隅部において断線することを防止することが可能となっている。
特開昭52−40978号公報
しかしながら、前述の従来の容量素子及びその製造方法では、側壁が傾斜形状を持つ段差を形成することによって断線の防止を図っているので、段差の側壁が垂直形状になるように形成されている場合に比べて、側壁を傾斜形状にする分だけの付加的な段差形成領域が必要となる。このため、容量素子全体を形成するために必要な領域の面積、つまり容量素子の占有面積が大きくなってしまう。従って、容量素子の高集積化という観点においては、従来の容量素子及びその製造方法は極めて不利である。
前記に鑑み、本発明の目的は、段差の底部の隅部に形成される容量下部電極に断線が発生することを防止すると共に、高集積化に適した立体型の容量素子及びその製造方法を提供することである。
前記課題を解決するために、本発明に係る第1の容量素子は、半導体基板上の絶縁膜に形成されている段差の少なくとも壁面に順に形成された容量下部電極、容量絶縁膜及び容量上部電極からなる容量素子であって、容量下部電極は、段差における下面上の隅部に形成され、傾斜面を有する第1の導電膜と、第1の導電膜の上及び段差の壁面に形成された第2の導電膜とから構成されていることを特徴とする。
本発明に係る第1の容量素子によると、容量下部電極は、段差の下面上の隅部に形成されている傾斜面を有する第1の導電膜と、その上及び段差の壁面に形成されている第2の導電膜とによって一体的に構成されているため、容量下部電極が段差の底部の隅部において膜厚が局所的に薄くなることを抑制できるので、容量絶縁膜に対する高温アニール処理を施す等の場合であっても、段差の底部の隅部において断線が発生することを防止することができる。
本発明に係る第1の容量素子において、第1の導電膜は、段差部における隅部と、該隅部の下側に位置する底部とに形成されていることが好ましい。
このように、段差の隅部の下側に第1の導電膜が形成されているので、第1の導電膜は段差の底部の隅部においてより確実にまた容易に形成される。従って、第1の導電膜と第2の導電膜とからなる容量下部電極が段差の底部の隅部において膜厚が局所的に薄くなることを確実に抑制できるので、段差の底部の隅部において断線が発生することをより確実に防止することができる。
本発明に係る第2の容量素子は、半導体基板上の絶縁膜に形成されている凹部を有する段差の少なくとも壁面及び底面に順に形成された容量下部電極、容量絶縁膜及び容量上部電極からなる容量素子であって、容量下部電極は、凹部における底面上の隅部に形成され、傾斜面を有する第1の導電膜と、第1の導電膜の上及び凹部の壁面に形成された第2の導電膜とから構成されていることを特徴とする。
本発明に係る第2の容量素子によると、容量下部電極は、凹部における底面上の隅部に形成されている傾斜面を有する第1の導電膜と、その上及び凹部の壁面に形成されている第2の導電膜とによって一体的に構成されているため、容量下部電極が凹部における底面上の隅部において膜厚が局所的に薄くなることを抑制できるので、容量絶縁膜に対する高温アニール処理を施す等の場合であっても、凹部における底面上の隅部において断線が発生することを防止することができる。
本発明に係る第2の容量素子において、第1の導電膜は、凹部における隅部と、該隅部の下側に位置する底部とに形成されていることが好ましい。
このように、凹部における底面上の隅部の下側に第1の導電膜が形成されているので、第1の導電膜が凹部における底面上の隅部においてより確実にまた容易に形成される。従って、第1の導電膜と第2の導電膜とからなる容量下部電極が凹部における底面上の隅部において膜厚が局所的に薄くなることを確実に抑制できるので、凹部における底面上の隅部において断線が発生することをより確実に防止することができる。
本発明に係る第3の容量素子は、半導体基板上の絶縁膜に形成されている凸部を有する段差の下底面、壁面及び上底面に順に形成された容量下部電極、容量絶縁膜及び容量上部電極からなる容量素子であって、容量下部電極は、凸部における下底面上の隅部に形成され、傾斜面を有する第1の導電膜と、第1の導電膜の上並びに凸部の壁面及び上底面に形成された第2の導電膜とから構成されていることを特徴とする。
本発明に係る第3の容量素子によると、容量下部電極は、凸部における下底面上の隅部に形成されている傾斜面を有する第1の導電膜と、その上並びに凸部の壁面及び上底面に形成されている第2の導電膜とによって一体的に構成されているため、容量下部電極が凸部における下底面上の隅部において膜厚が局所的に薄くなることを抑制できるので、容量絶縁膜に対する高温アニール処理を施す等の場合であっても、凸部における下底面上の隅部において断線が発生することを防止することができる。
本発明に係る第3の容量素子において、第1の導電膜は、凸部における隅部と、該隅部の下側に位置する底部とに形成されていることが好ましい。
このように、凸部における下底面上の隅部の下側に第1の導電膜が形成されているので、第1の導電膜が凸部における下底面上の隅部においてより確実にまた容易に形成される。従って、第1の導電膜と第2の導電膜とからなる容量下部電極が凸部における下底面上の隅部において膜厚が局所的に薄くなることを確実に抑制できるので、凸部における下底面上の隅部において断線が発生することをより確実に防止することができる。
本発明に係る第1〜第3の容量素子において、第1の導電膜と第2の導電膜とは、同一の材質よりなることが好ましい。
このようにすると、第1の導電膜と第2の導電膜とは同一の材質よりなるなので、容量絶縁膜に対する高温アニール処理等によって発生する応力は、第1及び第2の導電膜に対して均等に及ぶ。このため、第1の導電膜と第2の導電膜との間の剥離を抑制できるので、より効果的に容量下部電極の断線を防止することができる。
本発明に係る第1〜第3の容量素子において、半導体基板と容量下部電極とは、導電性プラグを介して電気的に接続されていることが好ましい。
このようにすると、高集積化に適した立体型の容量素子を容易に実現することができる。
本発明に係る第1の容量素子の製造方法は、半導体基板上に第1の導電膜を形成する工程と、第1の導電膜の上を含む半導体基板上に絶縁膜を形成する工程と、絶縁膜に、第1の導電膜を露出させる段差を形成する工程と、段差の少なくとも壁面に容量下部電極を形成する工程と、容量下部電極の上に順に容量絶縁膜及び容量上部電極を形成する工程とを備え、容量下部電極を形成する工程は、段差に露出している第1の導電膜に対してエッチングを行なって、段差における下面上の隅部に、傾斜面を有する第1の導電膜を形成した後、傾斜面を有する第1の導電膜の上及び段差の壁面に第2の導電膜を成膜することにより、傾斜面を有する第1の導電膜と第2の導電膜とからなる容量下部電極を形成する工程であることを特徴とする。
本発明に係る第1の容量素子の製造方法によると、段差に露出している第1の導電膜に対するエッチングにより除去された第1の導電膜が、段差における下面上の隅部に再付着することにより、傾斜面を有する第1の導電膜が形成される。そして、傾斜面を有する第1の導電膜と、その上及び段差の壁面に成膜する第2の導電膜とから一体的に容量下部電極を形成するので、容量下部電極が段差の底部の隅部において膜厚が局所的に薄くなることを抑制できるので、容量絶縁膜に対する高温アニール処理を施す等の場合であっても、段差の底部の隅部において断線が発生することを防止することができる。
本発明に係る第2の容量素子の製造方法は、半導体基板上に第1の導電膜を形成する工程と、第1の導電膜の上を含む半導体基板上に絶縁膜を形成する工程と、絶縁膜に、第1の導電膜を露出させる凹部を有する段差を形成する工程と、凹部の少なくとも壁面及び底面に容量下部電極を形成する工程と、容量下部電極の上に順に容量絶縁膜及び容量上部電極を形成する工程とを備え、容量下部電極を形成する工程は、凹部に露出している第1の導電膜に対してエッチングを行なって、凹部における底面上の隅部に、傾斜面を有する第1の導電膜を形成した後、傾斜面を有する第1の導電膜の上及び凹部の壁面に第2の導電膜を成膜することにより、傾斜面を有する第1の導電膜と第2の導電膜とからなる容量下部電極を形成する工程であることを特徴とする。
本発明に係る第2の容量素子の製造方法によると、凹部を有する段差に露出している第1の導電膜に対するエッチングにより除去された第1の導電膜が、凹部における底面上の隅部に再付着することにより、傾斜面を有する第1の導電膜が形成される。そして、傾斜面を有する第1の導電膜と、その上及び凹部の壁面に成膜する第2の導電膜とから一体的に容量下部電極を形成するので、容量下部電極が凹部における底面上の隅部において膜厚が局所的に薄くなることを抑制できるので、容量絶縁膜に対する高温アニール処理を施す等の場合であっても、凹部における底面上の隅部において断線が発生することを防止することができる。
本発明に係る第3の容量素子の製造方法は、半導体基板上に第1の導電膜を形成する工程と、第1の導電膜の上を含む半導体基板上に絶縁膜を形成する工程と、絶縁膜に、第1の導電膜を露出させる凸部を有する段差を形成する工程と、凸部における下底面、壁面及び上底面に容量下部電極を形成する工程と、容量下部電極の上に順に容量絶縁膜及び容量上部電極を形成する工程とを備え、容量下部電極を形成する工程は、凸部に露出している第1の導電膜に対してエッチングを行なって、凸部における下底面上の隅部に、傾斜面を有する第1の導電膜を形成した後、傾斜面を有する第1の導電膜の上並びに凸部の壁面及び上底面に第2の導電膜を成膜することにより、傾斜面を有する第1の導電膜と第2の導電膜とからなる容量下部電極を形成する工程であることを特徴とする。
本発明に係る第3の容量素子の製造方法によると、凸を有する段差に露出している第1の導電膜に対するエッチングにより除去された第1の導電膜が、凸部における下底面上の隅部に再付着することにより、傾斜面を有する第1の導電膜が形成される。そして、傾斜面を有する第1の導電膜と、その上並びに凸部の壁面及び上底面に成膜する第2の導電膜とから一体的に容量下部電極を形成するので、容量下部電極が凸部における下底面上の隅部において膜厚が局所的に薄くなることを抑制できるので、容量絶縁膜に対する高温アニール処理を施す等の場合であっても、凸部における下底面上の隅部において断線が発生することを防止することができる。
本発明に係る第1〜第3の容量素子の製造方法において、エッチングは、第1の導電膜と化学的に反応しないエッチングガスを用いて行なうことが好ましい。
このようにすると、段差に露出している第1の導電膜に対するエッチングの際に、第1の導電膜とエッチングガスとの化学反応によって導電性を持たない反応生成物が生成されることがないので、傾斜面を有する第1の導電体は非導電性の反応生成物から構成されることなく導電性が損なわれることがない。このため、傾斜面を有する第1の導電膜と第2の導電膜とから容量下部電極を確実に一体的に形成することができる。
本発明に係る第1〜第3の容量素子の製造方法において、第1の導電膜と第2の導電膜とは、同一の材質よりなることが好ましい。
このようにすると、第1の導電膜と第2の導電膜とは同一の材質よりなるので、容量絶縁膜に対する高温アニール処理等によって発生する応力は、第1及び第2の導電膜に対して均等に及ぶ。このため、第1の導電膜と第2の導電膜との間の剥離を抑制できるので、より効果的に容量下部電極の断線を防止することができる。
本発明に係る第1〜第3の容量素子の製造方法において、第1の導電膜を形成する工程よりも前に、下端が半導体基板と電気的に接続する導電性プラグを形成する工程をさらに備え、第1の導電膜は、下面が導電性プラグの上端と電気的に接続するように形成されていることが好ましい。
このようにすると、高集積化に適した立体型の容量素子を容易に実現することができる。
以上のように、本発明に係る容量素子及びその製造方法によると、容量下部電極は、段差の底部の隅部に形成されている傾斜面を有する第1の導電膜と、その上及び段差の壁面に形成されている第2の導電膜とによって一体的に構成されているため、容量下部電極が段差の底部の隅部において膜厚が局所的に薄くなることを抑制できるので、容量絶縁膜に対する高温アニール処理を施す等の場合であっても、段差における下面上の隅部において断線が発生することを防止することができる。
以下に、本発明の各実施形態について、図面を参照しながら説明する。
(第1の実施形態)
以下に、本発明の第1の実施形態に係る容量素子の構造について、図1を参照しながら説明する。
図1に示すように、半導体基板10上には酸化シリコンよりなる第1の絶縁膜11が形成されており、該第1の絶縁膜11内には下端が半導体基板10に到達するタングステンからなる導電性プラグ12が形成されている。第1の絶縁膜11上には、下面が導電性プラグ12の上端と電気的に接続するように形成された白金からなる第1の導電膜13が形成されている。第1の絶縁膜11及び第1の導電膜13の上には、酸化シリコンからなる第2の絶縁膜14が形成されており、該第2の絶縁膜14には、凹部を有する段差が形成されている。第1の導電膜13は、凹部における底面上の隅部に形成された傾斜面を有する第1の導電膜13aと凹部における底面上の隅部の下側に位置する底部に形成された第1の導電膜13bとから構成されている。尚、第1の導電膜13aが有する傾斜面は、凹部における底面上の隅部が覆われるような方向に延びる傾斜を有する面である。第1の導電膜13並びに凹部の壁面及び上面には、白金からなる第2の導電膜15が形成されており、第1の導電膜13と第2の導電膜15とから容量下部電極が一体的に構成されている。第2の導電膜15の上には、タンタル酸ビスマスストロンチウムからなる容量絶縁膜16及び白金からなる容量上部電極17が順に形成されている。
以上のように、本発明の第1の実施形態に係る容量素子では、容量下部電極は凹部における底面上の隅部に形成された傾斜面を有する第1の導電膜13aと凹部の隅部の下側に位置する底部に形成された第1の導電膜13bとから一体的に構成されている。つまり、凹部における底面上の隅部には、第1の導電膜13と第2の導電膜15との積膜構造が形成されている。従って、壁面が垂直形状である凹部を有する段差を覆うように形成される第2の導電膜15の膜厚が凹部における底面上の隅部で局所的に薄くなってしまう場合であっても、この部分に第1の導電膜13を構成する傾斜面を有する第1の導電膜13aが存在しているので、容量下部電極が局所的に薄くなってしまうことが効果的に防止される。また、第2の導電膜15が例えばMOCVD法等の段差被覆性に優れた方法によって形成されている場合には、容量下部電極の膜厚を凹部における底面上の隅部において局所的に厚くすることも可能である。
従って、容量絶縁膜16を結晶化する際の高温アニールによって容量下部電極内に発生する応力が、凹部における底面上の隅部に集中することが緩和されるので、凹部における底面上の隅部において容量下部電極の断線が生じることを確実に防止することができる。
また、本発明の第1の実施形態に係る容量素子によると、凹部の壁面が傾斜を持たずに垂直形状であっても、断線が生じない容量下部電極を形成することができるため、容量素子の占有面積を増大させることがなくなるので、高集積化に適した凹型形状を有する立体型容量素子を形成することができる。
以下に、本発明の第1の実施形態に係る容量素子の製造方法について、図2(a)〜(d)を参照しながら説明する。
まず、図2(a)に示すように、半導体基板10上に酸化シリコンからなる第1の絶縁膜11を形成した後、第1の絶縁膜11内に下端が半導体基板10に到達するタングステンからなる導電性プラグ12を形成する。
次に、図2(b)に示すように、第1の絶縁膜11の上に、下面が導電性プラグ12の上端と電気的に接続するように、白金からなる第1の導電膜13cを形成する。次に、第1の絶縁膜11及び第1の導電膜13cの上に全面に亘って酸化シリコンからなる第2の絶縁膜14aを形成する。
次に、図2(c)に示すように、第2の絶縁膜14に対して第1のドライエッチングを行なうことにより、第1の導電膜13cを露出させる凹部を有する段差を形成する。次に、凹部に露出している第1の導電膜13cに対して第2のドライエッチングを行なって、凹部における底面上の隅部に、傾斜面を有する第1の導電膜13aを形成する。このように、凹部に露出している第1の導電膜13cに対する第2のドライエッチングにより除去された第1の導電膜13cが、凹部における底面上の隅部に再付着することにより、凹部における底面上の隅部に傾斜面を有する第1の導電膜13aが形成される。尚、第1の導電膜13aが有する傾斜面は、凹部における底面上の隅部が覆われるような方向に延びる傾斜を有する面である。
次に、図2(d)に示すように、傾斜面を有する第1の導電膜13aの上並びに凹部の壁面及び上面に第2の導電膜15を形成する。これにより、容量下部電極は、傾斜面を有する第1の導電膜13a及び第2のドライエッチング後の第1の導電膜13bよりなる第1の導電膜13と第2の導電膜15とから一体的に形成される。次に、第2の導電膜15の上に、タンタル酸ビスマスストロンチウムからなる容量絶縁膜16及び白金からなる容量上部電極17を順次形成する。
ここで、前記図2(c)に示した工程について、図3(a)及び(b)を参照しながら具体的に説明する。
図3(a)及び(b)に示すように、図2(c)における工程は、前述のように、第1及び第2のドライエッチングを行なう工程からなっている。
まず、図3(a)に示すように、第2の絶縁膜14に対して第1のドライエッチングを行なうことにより、第1の導電膜13cを露出させる凹部を有する段差を形成する。第1のドライエッチングは、例えば、エッチングガスとしてCHF3 を使用し、圧力5Pa、第1の導電膜13cの温度40℃、RFパワー1200Wのような条件下で行なう。また、第1のドライエッチングは第1の導電膜13cが露出した時点で停止させる。
次に、図3(b)に示すように、凹部に露出している第1の導電膜13cに対して第2のドライエッチングを行なうことにより、凹部に露出している第1の導電膜13cの表面をエッチング除去すると同時に、図3(b)の矢印に示すように、エッチングにより除去された第1の導電膜13cの成分を凹部における底面上の隅部に再付着させる。第2のドライエッチングは、例えば、エッチングガスとしてアルゴンを使用し、圧力10Pa、第1の導電膜13cの温度40℃、RFパワー1400Wのような条件下で行なう。このように、第2のドライエッチングは、スパッタリング効果の高いエッチング条件下で実施することにより、エッチングにより除去された第1の導電膜13cの成分が凹部における底面上の隅部に再付着する過程を容易に実現させることができる。
以上のように、第1の実施形態に係る容量素子の製造方法によると、凹部を有する段差の底面上の隅部に傾斜面を有する第1の導電膜13aを容易に形成することができる。そして、傾斜面を有する第1の導電膜13aの上並びに凹部の壁面及び上面に第2の導電膜15を形成するので、第2のエッチング後の第1の導電膜13b及び傾斜面を有する第1の導電膜13aと第2の導電膜15とから一体的に構成された容量下部電極を容易に形成することができる。
つまり、凹部における底面上の隅部には、第1の導電膜13と第2の導電膜15との積膜構造が形成されている。従って、壁面が垂直形状である凹部を有する段差を覆うように形成される第2の導電膜15の膜厚が凹部における底面上の隅部で局所的に薄くなってしまう場合であっても、この部分に第1の導電膜13を構成する傾斜面を有する第1の導電膜13aが存在しているので、容量下部電極が局所的に薄くなってしまうことを効果的に防止することができる。従って、容量絶縁膜16を結晶化する際の高温アニールによって容量下部電極内に発生する応力が、凹部における底面上の隅部に集中することが緩和されるので、凹部における底面上の隅部において容量下部電極の断線が生じることを確実に防止することができる。
また、本発明の第1の実施形態に係る容量素子によると、凹部の壁面が傾斜を持たずに垂直形状であっても、断線が生じない容量下部電極を形成することができるため、容量素子の占有面積を増大させることなくなるので、高集積化に適した凹型形状を有する立体型容量素子を形成することができる。
また、例えばMOCVD法等の段差被覆性に優れた方法により、第2の導電膜15を形成する場合には、容量下部電極の膜厚を凹部における底面上の隅部において局所的に厚くすることも可能である。
なお、本発明の第1の実施形態に係る容量素子の製造方法において、第2のドライエッチングは、エッチングガスとして、第1の導電膜13cと化学的に反応しないエッチングガス、例えばアルゴン等の不活性ガスを用いることが好ましい。このようにすれば、第2のドライエッチングによって除去される第1の導電膜13cの成分とエッチングガスとの化学反応によって導電性を持たない反応副生成物が生成することを防止できる。従って、凹部における底面上の隅部に導電性を有さない反応生成物が付着することを阻止することができるので、凹部における底面上の隅部に形成される傾斜面を有する第1の導電膜13aの導電性が損なわれることを防止することができる。
また、本発明の第1の実施形態に係る容量素子及びその製造方法においては、第1の導電膜13と第2の導電膜15とは同一の材質よりなることが好ましい。このようにすると、容量絶縁膜16に対する結晶化の際の高温アニールによって凹部における底面上の隅部に発生する応力は第1の導電膜13と第2の導電膜15とに対して均等に及ぶので、第1の導電膜13と第2の導電膜15との間で剥離が生じることを防止することができる。このため、凹部における底面上の隅部において、容量下部電極の断線が生じることをより確実に防止することができる。
(第2の実施形態)
以下に、本発明の第2の実施形態に係る容量素子の構造について、図4を参照しながら説明する。
図4に示すように、半導体基板20上には酸化シリコンからなる第1の絶縁膜21が形成されており、該第1の絶縁膜21内には下端が半導体基板20に到達するタングステンからなる導電性プラグ22が形成されている。第1の絶縁膜21上には、下面が導電性プラグ22の上端と電気的に接続するように形成された白金からなる第1の導電膜23が形成されている。第1の絶縁膜21及び第1の導電膜23の上には、凸部を有する段差を備えた酸化シリコンからなる第2の絶縁膜24が形成されている。第1の導電膜23は、凸部における下底面上の隅部に形成された傾斜面を有する第1の導電膜23aと凸部における下底面上の隅部の下側に位置する底部に形成された第1の導電膜23bとから構成されている。尚、第1の導電膜23aが有する傾斜面は、凸部における下底面上の隅部が覆われるような方向に延びる傾斜を有する面である。第1の導電膜23並びに凹部の壁面及び上底面には、白金からなる第2の導電膜25が形成されており、第1の導電膜23と第2の導電膜25とから容量下部電極が一体的に構成されている。第2の導電膜25の上には、タンタル酸ビスマスストロンチウムからなる容量絶縁膜26及び白金からなる容量上部電極27が順に形成されている。
以上のように、本発明の第2の実施形態に係る容量素子では、容量下部電極は凸部における下底面上の隅部に形成された傾斜面を有する第1の導電膜23aと凸部における下底面上の隅部の下側に位置する底部に形成された第1の導電膜23bとから一体的に構成されている。つまり、凸部における下底面上の隅部には、第1の導電膜23と第2の導電膜25との積膜構造が形成されている。従って、壁面が垂直形状である凸部を有する段差を覆うように形成される第2の導電膜25の膜厚が凸部における下底面上の隅部で局所的に薄くなってしまう場合であっても、この部分に第1の導電膜23を構成する傾斜面を有する第1の導電膜23aが存在しているので、容量下部電極が局所的に薄くなってしまうことが効果的に防止される。また、第2の導電膜25が例えばMOCVD法等の段差被覆性に優れた方法によって形成されている場合には、容量下部電極の膜厚を凸部における下底面上の隅部において局所的に厚くすることも可能である。
従って、容量絶縁膜26を結晶化する際の高温アニールによって容量下部電極内に発生する応力が、凸部における下底面上の隅部に集中することが緩和されるので、凹部における下底面上の隅部において容量下部電極の断線が生じることを確実に防止することができる。
また、本発明の第2の実施形態に係る容量素子によると、凸部の壁面が傾斜を持たずに垂直形状であっても、断線が生じない容量下部電極を形成することができるため、容量素子の占有面積を増大させることがなくなるので、高集積化に適した凸型形状を有する立体型容量素子を形成することができる。
以下に、本発明の第2の実施形態に係る容量素子の製造方法について、図5(a)〜(d)を参照しながら説明する。
まず、図5(a)に示すように、半導体基板20上に酸化シリコンからなる第1の絶縁膜21を形成した後、第1の絶縁膜21内に下端が半導体基板20に到達するタングステンからなる導電性プラグ22を形成する。
次に、図5(b)に示すように、第1の絶縁膜21の上に、下面が導電性プラグ22の上端と電気的に接続するように、白金からなる第1の導電膜23cを形成する。次に、第1の絶縁膜21及び第1の導電膜23cの上に全面に亘って酸化シリコンからなる第2の絶縁膜24aを形成する。
次に、図5(c)に示すように、第2の絶縁膜24aに対して第1のドライエッチングを行なうことにより、第1の導電膜23cを露出させる凸部を有する段差を形成する。次に、凸部に露出している第1の導電膜23cに対して第2のドライエッチングを行なって、凸部における下底面上の隅部に、傾斜面を有する第1の導電膜23aを形成する。このように、凸部に露出している第1の導電膜23cに対する第2のドライエッチングにより除去された第1の導電膜23cが、凸部における下底面上の隅部に再付着することにより、凸部における下底面上の隅部に傾斜面を有する第1の導電膜23aが形成される。尚、第1の導電膜23aが有する傾斜面は、凸部における下底面上の隅部が覆われるような方向に延びる傾斜を有する面である。
次に、図5(d)に示すように、傾斜面を有する第1の導電膜23aの上並びに凸部の壁面及び上底面に第2の導電膜25を形成する。これにより、容量下部電極は、傾斜面を有する第1の導電膜23a及び第2のドライエッチング後の第1の導電膜23bよりなる第1の導電膜23と第2の導電膜25とから一体的に形成される。次に、第2の導電膜25の上に、タンタル酸ビスマスストロンチウムからなる容量絶縁膜26及び白金からなる容量上部電極27を順に形成する。
ここで、前記図5(c)に示した工程について、図6(a)及び(b)を参照しながら具体的に説明する。
図6(a)及び(b)に示すように、前記図5(c)における工程は、前述のように、第1及び第2のドライエッチングを行なう工程からなっている。
まず、図6(a)に示すように、第2の絶縁膜24aに対して第1のドライエッチングを行なうことにより、第1の導電膜23cを露出させる凸部を有する段差を形成する。第1のドライエッチングは、例えば、エッチングガスとしてCHF3 を使用し、圧力5Pa、第1の導電膜23cの温度40℃、RFパワー1200Wのような条件下で行なう。また、第1のドライエッチングは第1の導電膜23cが露出した時点で停止させる。
次に、図6(b)に示すように、凸部に露出している第1の導電膜23cに対して第2のドライエッチングを行なうことにより、凸部に露出している第1の導電膜23cの表面をエッチング除去すると同時に、図6(b)の矢印に示すように、エッチングにより除去された第1の導電膜23cの成分を凸部における下底面上の隅部に再付着させる。第2のドライエッチングは、例えば、エッチングガスとしてアルゴンを使用し、圧力10Pa、第1の導電膜23cの温度40℃、RFパワー1400Wのような条件下で行なう。このように、第2のドライエッチングは、スパッタリング効果の高いエッチング条件下で実施することにより、エッチングにより除去された第1の導電膜23cの成分が凸部における下底面上の隅部に再付着する過程を容易に実現させることができる。
以上のように、第2の実施形態に係る容量素子の製造方法によると、凸部を有する段差の下底面上の隅部に傾斜面を有する第1の導電膜23aを容易に形成することができる。そして、傾斜面を有する第1の導電膜23aの上並びに凸部の壁面及び上底面に第2の導電膜25を形成するので、第2のエッチング後の第1の導電膜23b及び傾斜面を有する第1の導電膜23aと第2の導電膜25とから一体的に構成された容量下部電極を容易に形成することができる。
つまり、凸部における下底面上の隅部には、第1の導電膜23と第2の導電膜25との積膜構造が形成されている。従って、壁面が垂直形状である凸部を有する段差を覆うように形成される第2の導電膜25の膜厚が凸部における下底面上の隅部で局所的に薄くなってしまう場合であっても、この部分に第1の導電膜23を構成する傾斜面を有する第1の導電膜23aが存在しているので、容量下部電極が局所的に薄くなってしまうことを効果的に防止することができる。従って、容量絶縁膜26を結晶化する際の高温アニールによって容量下部電極内に発生する応力が、凸部における下底面上の隅部に集中することが緩和されるので、凸部における下底面上の隅部において容量下部電極の断線が生じることを確実に防止することができる。
また、本発明の第2の実施形態に係る容量素子によると、凸部の壁面が傾斜を持たずに垂直形状であっても、断線が生じない容量下部電極を形成することができるため、容量素子の占有面積を増大させることなくなるので、高集積化に適した凸型形状を有する立体型容量素子を形成することができる。
また、例えばMOCVD法等の段差被覆性に優れた方法により、第2の導電膜25を形成する場合には、容量下部電極の膜厚を凸部における下底面上の隅部において局所的に厚くすることも可能である。
なお、本発明の第2の実施形態に係る容量素子の製造方法において、第2のドライエッチングは、エッチングガスとして、第2の導電膜23cと化学的に反応しないエッチングガス、例えばアルゴン等の不活性ガスを用いることが好ましい。このようにすれば、第2のドライエッチングによって除去される第1の導電膜23cの成分とエッチングガスとの化学反応によって導電性を持たない反応副生成物が生成することを防止できる。従って、凸部における下底面上の隅部に導電性を有さない反応生成物が付着することを阻止することができるので、凸部における下底面上の隅部に形成される傾斜面を有する第1の導電膜23aの導電性が損なわれることを防止することができる。
また、本発明の第2の実施形態に係る容量素子及びその製造方法においては、第1の導電膜23と第2の導電膜25とは同一の材質よりなることが好ましい。このようにすると、容量絶縁膜26に対する結晶化の際の高温アニールによって凸部における下底面上の隅部に発生する応力は第1の導電膜23と第2の導電膜25とに対して均等に及ぶので、第1の導電膜23と第2の導電膜25との間で剥離が生じることを防止することができる。このため、凸部における下底面上の隅部において、容量下部電極の断線が生じることをより確実に防止することができる。
なお、本発明の第1及び第2の実施形態係る容量素子及びその製造方法においては、凹部又は凸部という単純な形状を有する段差の上に容量素子が形成される場合について説明したが、より複雑な形状を有する他のいかなる段差の上に容量素子が形成される場合であっても、同様の効果を実現することができる。
また、導電性プラグ12(又は22)が酸化されて高抵抗化することを防止するために、導電性プラグ12(又は22)と第1の導電膜13(又は23)との間に、適切な材質及び構造を有する酸素バリア膜が形成されていてもかまわない。