JP3968901B2

JP3968901B2 - Field effect transistor and manufacturing method thereof

Info

Publication number: JP3968901B2
Application number: JP01391899A
Authority: JP
Inventors: 正勝星
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 1999-01-22
Filing date: 1999-01-22
Publication date: 2007-08-29
Anticipated expiration: 2019-01-22
Also published as: JP2000216380A

Description

【０００１】
【発明の属する技術分野】
本発明はＳｉ（珪素）よりバンドギャップの広いＳｉＣ（炭化珪素）等の半導体からなるワイドバンドギャップ半導体基板を有するパワーＭＯＳＦＥＴ等の電界効果トランジスタおよび電界効果トランジスタの製造方法に関するものである。
【０００２】
【従来の技術】
図９は従来の電界効果トランジスタ（特開平９−７４１９１号公報）を示す断面図である。図に示すように、高濃度Ｎ⁺型ＳｉＣからなるワイドバンドギャップ半導体基板１０上にＮ型ＳｉＣからなるエピタキシャル領域２０が形成され、エピタキシャル領域２０上にＰ型ＳｉＣからなるエピタキシャル領域６０が形成され、エピタキシャル領域６０内に溝５０およびＮ⁺型ＳｉＣからなるソース領域４０が形成され、溝５０の側壁にＮ型ＳｉＣからなるチャンネル領域３０が形成され、溝５０内にゲート絶縁膜７０を介してゲート電極８０が形成されている。また、層間絶縁膜９０によりゲート電極８０と絶縁されてソース領域４０に接続されたソース電極１００が形成され、ワイドバンドギャップ半導体基板１０の裏面にドレイン電極１１０が形成されている。
【０００３】
この電界効果トランジスタにおいては、ドレイン電極１１０とソース電極１００との間に電圧が印加された状態で、ゲート電極８０に電圧が印加されると、ゲート電極８０に対向したチャンネル領域３０の表面にＮ型蓄積層型のチャンネルが形成され、ドレイン電極１１０からソース電極１００に電流が流れる。
【０００４】
【発明が解決しようとする課題】
しかし、図９に示した電界効果トランジスタにおいては、ドレイン電極１１０に高電圧が印加されたとき、溝５０の底部のゲート絶縁膜７０に電界が加わるので、ドレイン耐圧が低い。また、溝５０の側壁にチャンネル領域３０をエピタキシャル法によって形成するから、プロセス工程が複雑となる。そして、トレンチエッチングにより形成した溝５０の側壁にエピタキシャル法により均質で欠陥の少ないチャンネル領域３０を形成するのは困難であり、トレンチエッチングのダメージの影響によりチャンネル抵抗が高い。
【０００５】
本発明は上述の課題を解決するためになされたもので、ドレイン耐圧が高く、プロセス工程が単純であり、チャンネル抵抗が低い電界効果トランジスタ、電界効果トランジスタの製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
この目的を達成するため、本発明においては、Ｓｉよりバンドギャップの広い半導体からなるワイドバンドギャップ半導体基板を有する電界効果トランジスタにおいて、第１導伝型の上記ワイドバンドギャップ半導体基板の一主面の所定の領域に第１導伝型のチャンネル領域を形成し、上記チャンネル領域の一主面の所定の領域に上記チャンネル領域よりも不純物濃度の高い第１導伝型のソース領域を形成し、上記ソース領域を貫通し、上記ワイドバンドギャップ半導体基板に到達する溝を形成し、上記溝から上記ワイドバンドギャップ半導体基板に不純物を拡散させて、上記チャンネル領域と接した第２導伝型の第１の半導体領域を形成し、上記チャンネル領域の一主面上の所定の領域にゲート絶縁膜を形成し、上記ゲート絶縁膜により上記チャンネル領域と絶縁してゲート電極を形成し、上記ゲート電極に電圧が印加されていない状態で上記チャンネル領域を上記第１の半導体領域との間のビルトインポテンシャルにより空乏化させる。
【０００７】
この場合、上記チャンネル領域を第１導伝型の第２の半導体領域によって構成する。
【０００８】
これらの場合、上記ワイドバンドギャップ半導体基板としてＳｉＣからなるものを用いる。
また、Ｓｉよりバンドギャップの広い半導体からなるワイドバンドギャップ半導体基板を有する電界効果トランジスタを製造する電界効果トランジスタの製造方法において、第１導伝型の上記ワイドバンドギャップ半導体基板の一主面の所定の領域に第１導伝型のチャンネル領域および上記チャンネル領域よりも不純物濃度の高い第１導伝型のソース領域を形成し、上記ソース領域を貫通し、上記ワイドバンドギャップ半導体基板に到達する溝を形成し、上記溝から上記ワイドバンドギャップ半導体基板に不純物を拡散させて、上記チャンネル領域と接した第２導伝型の第１の半導体領域を形成し、上記チャンネル領域の一主面上の所定の領域にゲート絶縁膜および上記ゲート絶縁膜により上記チャンネル領域と絶縁されたゲート電極を形成し、上記ゲート電極に電圧が印加されていない状態で上記チャンネル領域を上記第１の半導体領域との間のビルトインポテンシャルにより空乏化させる。
【０００９】
【発明の効果】
本発明に係る電界効果トランジスタ、電界効果トランジスタの製造方法においては、ドレイン電極とソース電極との間に高電圧が印加された場合、第１の半導体領域から伸びる空乏層によってゲート絶縁膜にかかる電界がシールドされるから、ドレイン耐圧が高く、またチャンネル領域を溝の側壁に形成する必要がないから、プロセス工程が単純であり、また均質で欠陥の少ないチャンネル領域を形成することができるから、チャンネル抵抗が低い。
【００１０】
また、チャンネル領域を第１導伝型の第２の半導体領域によって構成したときには、蓄積層型のチャンネルが形成されるから、電子の移動度が向上するので、チャンネル抵抗を低減することができる。
【００１１】
また、ワイドバンドギャップ半導体基板としてＳｉＣからなるものを用いたときには、ＰＮ接合のビルトインポテンシャルが大きく、ゲート電極に電圧が印加されていない状態で電流が非導通状態となるような設計を容易に行なうことができる。
【００１２】
【発明の実施の形態】
図１は本発明に係る電界効果トランジスタを示す断面図である。図に示すように、Ｎ⁺型ＳｉＣからなるワイドバンドギャップ半導体基板２１０上にＮ型ＳｉＣからなるエピタキシャル領域２２０が形成され、エピタキシャル領域２２０上の所定の領域にＮ型ＳｉＣからなる第２の半導体領域（チャンネル領域）２３０およびＮ⁺型ＳｉＣからなるソース領域２４０が形成され、エピタキシャル領域２２０の一主面側のソース領域２４０が形成された領域に凹型の溝２５０が形成され、溝２５０の下面はエピタキシャル領域２２０に達しており、溝２５０の底部に沿ってＰ型ＳｉＣからなる第１の半導体領域２６０が形成され、半導体領域２３０上にゲート絶縁膜２７０を介してゲート電極２８０が形成されている。ここで、ゲート電極２８０の材料としては半導体領域２３０の多数キャリアが空乏化するような仕事関数の値を有するものを選択している。また、層間絶縁膜２９０によりゲート電極２８０と絶縁されてソース電極３００が形成され、ソース電極３００は溝２５０内にも形成され、ワイドバンドギャップ半導体基板２１０の裏面にドレイン電極３１０が形成されている。
【００１３】
この電界効果トランジスタにおいては、ゲート電極２８０に電圧が印加されていない状態では、ゲート電極２８０の直下のゲート電圧によって伝導度が変調されるチャンネル領域となる半導体領域２３０は、半導体領域２６０との間のビルトインポテンシャルにより多数キャリアが空乏化しており、ドレイン電極３１０とソース電極３００との間は電流が非導通状態となる。そして、ドレイン電極３１０とソース電極３００との間に電圧が印加された状態で、ゲート電極２８０に電圧が印加されると、ゲート電極２８０の直下の半導体領域２３０の表面にＮ型蓄積層型のチャンネルが形成され、ドレイン電極３１０からソース電極３００に電流が流れる。
【００１４】
このような電界効果トランジスタにおいては、ドレイン電極３１０とソース電極３００との間に高電圧が印加された場合、溝２５０の底部に沿って形成された半導体領域２６０から伸びる空乏層によってゲート絶縁膜２７０にかかる電界がシールドされるから、ドレイン耐圧が高い。また、半導体領域（チャンネル領域）２３０を溝２５０の側壁に形成する必要がないから、プロセス工程が単純である。また、半導体領域２３０へのプロセス形成上のダメージが少なく、均質で欠陥の少ない半導体領域２３０を形成することができるから、チャンネル抵抗が低い。また、チャンネル領域が半導体領域２６０とは反対導伝型の半導体領域２３０で構成されているから、蓄積層型のチャンネルが形成されるので、反転層型のチャンネルに比べて電子の移動度が向上するため、チャンネル抵抗を低減することができる。また、ワイドバンドギャップ半導体基板２１０、半導体領域（チャンネル領域）２３０がＳｉＣからなり、ＳｉＣはバンドギャップが大きいから、ＰＮ接合のビルトインポテンシャルが大きいので、ゲート電極２８０に電圧が印加されていない状態で電流が非導通状態となるような設計を容易に行なうことができる。また、ゲート電極２８０の材料として半導体領域２３０の多数キャリアが空乏化するような仕事関数の値を有するものを選択しているから、ゲート電極２８０に電圧が印加されない状態でチャンネルをオフにすることが容易である。
【００１５】
つぎに、図１に示した電界効果トランジスタの製造方法、すなわち本発明に係る電界効果トランジスタの製造方法を図２〜図７により説明する。まず、図２に示すように、ワイドバンドギャップ半導体基板２１０上に例えば不純物濃度が１×１０^１４〜１×１０^１８ｃｍ^−３、厚さが０．１〜数十μｍのエピタキシャル領域２２０を形成する。さらに、エピタキシャル領域２２０の表面に例えば不純物濃度が１×１０^１４〜１×１０^１７ｃｍ^−３、厚さが数十Å〜数μｍの半導体領域２３０を形成する。つぎに、図３に示すように、絶縁膜３２０を形成し、絶縁膜３２０をマスクとして、例えばイオン注入により不純物濃度が１×１０^１８〜１×１０^２１ｃｍ^−３のソース領域２４０を形成する。つぎに、図４に示すように、絶縁膜３２０を除去したのち、絶縁膜３３０を形成し、絶縁膜３３０をマスクとして溝２５０を形成し、さらに絶縁膜３３０をマスクとしてイオン注入を行なうことにより、溝２５０からの不純物の拡散によって溝２５０の底部に沿って半導体領域２６０を形成する。つぎに、絶縁膜３３０を除去したのち、例えばＡｒ雰囲気中で９００〜１８００℃の熱処理を行なうことにより、ソース領域２４０と半導体領域２６０とを活性化する。つぎに、図５に示すように、例えば厚さが１００〜３０００Åの酸化膜よりなるゲート絶縁膜２７０を形成し、さらに例えば厚さが１０００〜５０００Åの多結晶Ｓｉからなるゲート電極２８０を形成する。つぎに、図６に示すように、層間絶縁膜２９０を形成する。つぎに、図７に示すように、所定の領域の層間絶縁膜２９０を除去したのち、ソース電極３００を形成する。その後、ワイドバンドギャップ半導体基板２１０の裏面にドレイン電極３１０を形成する。
【００１６】
この電界効果トランジスタの製造方法においては、溝２５０からの不純物の拡散によって半導体領域２６０を形成することにより、チャンネル領域となる半導体領域２３０を半導体領域２６０とゲート絶縁膜２７０との間に形成しているから、ＳｉＣにおいては高温でも不純物が拡散しにくく、深い接合を形成することが困難であったとしても、深い拡散を必要とすることなく、半導体領域２３０を半導体領域２６０とゲート絶縁膜２７０との間に形成することできる。
【００１７】
図８は本発明に係る他の電界効果トランジスタを示す断面図である。図に示すように、Ｐ型ＳｉＣからなるワイドバンドギャップ半導体基板２１５上にＮ型ＳｉＣからなるエピタキシャル領域２２５が形成され、層間絶縁膜２９５によりゲート電極２８０と絶縁されてＮ⁺型ＳｉＣからなるドレイン領域２４５がエピタキシャル領域２２５の一主面上に形成され、ドレイン領域２４５に接続されたドレイン電極３１５が層間絶縁膜２９０上に形成されている。
【００１８】
この電界効果トランジスタにおいては、ソース電極３００とドレイン電極３１５とが同一主面上に形成されているので、複数の出力トランジスタを同一半導体チップ上に形成することが容易となる。
【００１９】
なお、上述実施の形態においては、第１導伝型をＮ型とし、第２導伝型をＰ型としたが、第１導伝型をＰ型とし、第２導伝型をＮ型としてもよい。
【図面の簡単な説明】
【図１】本発明に係る電界効果トランジスタを示す断面図である。
【図２】図１に示した電界効果トランジスタの製造方法の説明図である。
【図３】図１に示した電界効果トランジスタの製造方法の説明図である。
【図４】図１に示した電界効果トランジスタの製造方法の説明図である。
【図５】図１に示した電界効果トランジスタの製造方法の説明図である。
【図６】図１に示した電界効果トランジスタの製造方法の説明図である。
【図７】図１に示した電界効果トランジスタの製造方法の説明図である。
【図８】本発明に係る他の電界効果トランジスタを示す断面図である。
【図９】従来の電界効果トランジスタを示す断面図である。
【符号の説明】
２１０…ワイドバンドギャップ半導体基板
２１５…ワイドバンドギャップ半導体基板
２３０…第２の半導体領域
２５０…溝
２６０…第１の半導体領域
２７０…ゲート絶縁膜[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a field effect transistor such as a power MOSFET having a wide band gap semiconductor substrate made of a semiconductor such as SiC (silicon carbide) having a wider band gap than Si (silicon), and a method for manufacturing the field effect transistor .
[0002]
[Prior art]
FIG. 9 is a sectional view showing a conventional field effect transistor (Japanese Patent Laid-Open No. 9-74191). As shown in the figure, an epitaxial region 20 made of N-type SiC is formed on a wide band gap semiconductor substrate 10 made of high-concentration N ⁺ -type SiC, and an epitaxial region 60 made of P-type SiC is formed on the epitaxial region 20. The trench 50 and the source region 40 made of N ⁺ -type SiC are formed in the epitaxial region 60, the channel region 30 made of N-type SiC is formed on the sidewall of the trench 50, and the gate insulating film 70 is interposed in the trench 50. A gate electrode 80 is formed. A source electrode 100 is formed that is insulated from the gate electrode 80 by the interlayer insulating film 90 and connected to the source region 40, and a drain electrode 110 is formed on the back surface of the wide band gap semiconductor substrate 10.
[0003]
In this field effect transistor, when a voltage is applied between the drain electrode 110 and the source electrode 100 and a voltage is applied to the gate electrode 80, N is formed on the surface of the channel region 30 facing the gate electrode 80. A type accumulation layer type channel is formed, and a current flows from the drain electrode 110 to the source electrode 100.
[0004]
[Problems to be solved by the invention]
However, in the field effect transistor shown in FIG. 9, when a high voltage is applied to the drain electrode 110, an electric field is applied to the gate insulating film 70 at the bottom of the trench 50, so that the drain breakdown voltage is low. Further, since the channel region 30 is formed on the side wall of the groove 50 by the epitaxial method, the process steps become complicated. Further, it is difficult to form a uniform channel region 30 with few defects by the epitaxial method on the side wall of the groove 50 formed by trench etching, and the channel resistance is high due to the influence of the trench etching damage.
[0005]
The present invention has been made to solve the above-described problems, and an object thereof is to provide a field effect transistor having a high drain breakdown voltage, a simple process process, and a low channel resistance, and a method for manufacturing the field effect transistor. .
[0006]
[Means for Solving the Problems]
In order to achieve this object, in the present invention, in a field effect transistor having a wide band gap semiconductor substrate made of a semiconductor having a wider band gap than Si, one main surface of the first conduction type wide band gap semiconductor substrate is formed. Forming a first conductivity type channel region in a predetermined region; forming a first conductivity type source region having an impurity concentration higher than that of the channel region in a predetermined region on one main surface of the channel region; through the source region, to form a groove reaching said wide bandgap semiconductor substrate, from the groove by diffusing an impurity into the wide bandgap semiconductor substrate, a first second conductivity Den type in contact with the channel region And forming a gate insulating film in a predetermined region on one main surface of the channel region. Forming a gate electrode insulated from the channel region, it depletes the built-in potential between the channel region and the first semiconductor region in a state of voltage to the gate electrode is not applied.
[0007]
In this case, the channel region is constituted by the first conductive type second semiconductor region.
[0008]
In these cases, the wide band gap semiconductor substrate is made of SiC.
Further, in a method of manufacturing a field effect transistor having a wide band gap semiconductor substrate made of a semiconductor having a wider band gap than Si, a predetermined main surface of the first conduction type wide band gap semiconductor substrate is provided. Forming a first conductivity type channel region and a first conductivity type source region having an impurity concentration higher than that of the channel region in the region, and penetrating the source region to reach the wide band gap semiconductor substrate forming a, from the groove by diffusing an impurity into the wide bandgap semiconductor substrate, forming a first semiconductor region of a second conductivity Den type in contact with the channel region, on one main surface of the channel region forming a gate electrode insulated with the channel region by a gate insulating film and the gate insulating film in a predetermined region , Deplete the built-in potential between the channel region and the first semiconductor region in a state of voltage to the gate electrode is not applied.
[0009]
【The invention's effect】
In the field effect transistor and the method of manufacturing a field effect transistor according to the present invention, when a high voltage is applied between the drain electrode and the source electrode , the electric field applied to the gate insulating film by the depletion layer extending from the first semiconductor region. Since the channel is shielded, the drain breakdown voltage is high, and it is not necessary to form the channel region on the sidewall of the groove. Therefore, the process step is simple, and the channel region can be formed to be homogeneous and have few defects. Low resistance.
[0010]
Further, when the channel region is constituted by the first conductive type second semiconductor region, since the storage layer type channel is formed, the mobility of electrons is improved, so that the channel resistance can be reduced.
[0011]
Further, when a wide band gap semiconductor substrate made of SiC is used, it is easy to design such that the built-in potential of the PN junction is large and the current becomes non-conductive when no voltage is applied to the gate electrode. be able to.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a sectional view showing a field effect transistor according to the present invention. As shown in the figure, an epitaxial region 220 made of N-type SiC is formed on a wide band gap semiconductor substrate 210 made of N ⁺ -type SiC, and a second semiconductor made of N-type SiC is formed in a predetermined region on the epitaxial region 220. A region (channel region) 230 and a source region 240 made of N ⁺ -type SiC are formed, and a concave groove 250 is formed in a region where the source region 240 on one main surface side of the epitaxial region 220 is formed. Reaches the epitaxial region 220, the first semiconductor region 260 made of P-type SiC is formed along the bottom of the trench 250, and the gate electrode 280 is formed on the semiconductor region 230 via the gate insulating film 270. Yes. Here, as the material of the gate electrode 280, a material having a work function value such that majority carriers in the semiconductor region 230 are depleted is selected. Further, the source electrode 300 is formed by being insulated from the gate electrode 280 by the interlayer insulating film 290, the source electrode 300 is also formed in the groove 250, and the drain electrode 310 is formed on the back surface of the wide band gap semiconductor substrate 210. .
[0013]
In this field effect transistor, when no voltage is applied to the gate electrode 280, the semiconductor region 230, which is a channel region whose conductivity is modulated by the gate voltage immediately below the gate electrode 280, Majority carriers are depleted due to the built-in potential, and current does not flow between the drain electrode 310 and the source electrode 300. When a voltage is applied between the drain electrode 310 and the source electrode 300 and a voltage is applied to the gate electrode 280, an N-type accumulation layer type is formed on the surface of the semiconductor region 230 immediately below the gate electrode 280. A channel is formed, and a current flows from the drain electrode 310 to the source electrode 300.
[0014]
In such a field effect transistor, when a high voltage is applied between the drain electrode 310 and the source electrode 300, the gate insulating film 270 is formed by a depletion layer extending from the semiconductor region 260 formed along the bottom of the trench 250. As a result, the drain withstand voltage is high. Further, since it is not necessary to form the semiconductor region (channel region) 230 on the side wall of the groove 250, the process steps are simple. In addition, since the semiconductor region 230 can be formed with less damage in process formation to the semiconductor region 230 and uniform and less defective, the channel resistance is low. In addition, since the channel region is composed of a semiconductor region 230 having a conductivity type opposite to that of the semiconductor region 260, an accumulation layer type channel is formed, so that the electron mobility is improved as compared with the inversion layer type channel. Therefore, the channel resistance can be reduced. Further, since the wide band gap semiconductor substrate 210 and the semiconductor region (channel region) 230 are made of SiC, and SiC has a large band gap, the built-in potential of the PN junction is large, so that no voltage is applied to the gate electrode 280. It is possible to easily design the current to be in a non-conductive state. In addition, since a material having a work function value such that majority carriers in the semiconductor region 230 are depleted is selected as the material of the gate electrode 280, the channel is turned off in a state where no voltage is applied to the gate electrode 280. Is easy.
[0015]
Next, a method of manufacturing the field effect transistor shown in FIG. 1 , that is, a method of manufacturing the field effect transistor according to the present invention will be described with reference to FIGS. First, as shown in FIG. 2, an epitaxial region 220 having, for example, an impurity concentration of 1 × 10 ¹⁴ to 1 × 10 ¹⁸ cm ⁻³ and a thickness of 0.1 to several tens μm is formed on a wide band gap semiconductor substrate 210. To do. Furthermore, a semiconductor region 230 having, for example, an impurity concentration of 1 × 10 ¹⁴ to 1 × 10 ¹⁷ cm ⁻³ and a thickness of several tens to several μm is formed on the surface of the epitaxial region 220. Next, as shown in FIG. 3, an insulating film 320 is formed, and a source region 240 having an impurity concentration of 1 × 10 ¹⁸ to 1 × 10 ²¹ cm ⁻³ is formed by ion implantation, for example, using the insulating film 320 as a mask. . Next, as shown in FIG. 4, after the insulating film 320 is removed, the insulating film 330 is formed, the trench 250 is formed using the insulating film 330 as a mask, and ion implantation is performed using the insulating film 330 as a mask. The semiconductor region 260 is formed along the bottom of the trench 250 by diffusion of impurities from the trench 250. Next, after removing the insulating film 330, the source region 240 and the semiconductor region 260 are activated, for example, by performing heat treatment at 900 to 1800 ° C. in an Ar atmosphere. Next, as shown in FIG. 5, a gate insulating film 270 made of an oxide film having a thickness of, for example, 100 to 3000 mm, and a gate electrode 280 made of polycrystalline Si having a thickness of, for example, 1000 to 5000 mm are formed. . Next, as shown in FIG. 6, an interlayer insulating film 290 is formed. Next, as shown in FIG. 7, after removing the interlayer insulating film 290 in a predetermined region, the source electrode 300 is formed. Thereafter, the drain electrode 310 is formed on the back surface of the wide band gap semiconductor substrate 210.
[0016]
In this field effect transistor manufacturing method, the semiconductor region 260 is formed by diffusion of impurities from the trench 250, thereby forming the semiconductor region 230 to be the channel region between the semiconductor region 260 and the gate insulating film 270. Therefore, in SiC, impurities hardly diffuse even at high temperatures, and even if it is difficult to form a deep junction, the semiconductor region 230 and the gate insulating film 270 can be formed without requiring deep diffusion. Can be formed between.
[0017]
FIG. 8 is a sectional view showing another field effect transistor according to the present invention. As shown in the figure, an epitaxial region 225 made of N-type SiC is formed on a wide band gap semiconductor substrate 215 made of P-type SiC, and a drain made of N ⁺ -type SiC is insulated from the gate electrode 280 by an interlayer insulating film 295. Region 245 is formed on one main surface of epitaxial region 225, and drain electrode 315 connected to drain region 245 is formed on interlayer insulating film 290.
[0018]
In this field effect transistor, since the source electrode 300 and the drain electrode 315 are formed on the same main surface, it is easy to form a plurality of output transistors on the same semiconductor chip.
[0019]
In the above-described embodiment, the first conductivity type is the N type and the second conductivity type is the P type. However, the first conductivity type is the P type and the second conductivity type is the N type. Also good.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a field effect transistor according to the present invention.
2 is an explanatory diagram of a manufacturing method of the field effect transistor shown in FIG. 1. FIG.
3 is an explanatory diagram of a manufacturing method of the field effect transistor shown in FIG. 1. FIG.
4 is an explanatory diagram of a method of manufacturing the field effect transistor shown in FIG. 1. FIG.
5 is an explanatory diagram of a manufacturing method of the field effect transistor shown in FIG. 1. FIG.
6 is an explanatory diagram of a manufacturing method of the field effect transistor shown in FIG. 1. FIG.
7 is an explanatory diagram of a manufacturing method of the field effect transistor shown in FIG. 1. FIG.
FIG. 8 is a cross-sectional view showing another field effect transistor according to the present invention.
FIG. 9 is a cross-sectional view showing a conventional field effect transistor.
[Explanation of symbols]
210 ... Wide band gap semiconductor substrate 215 ... Wide band gap semiconductor substrate 230 ... Second semiconductor region 250 ... Groove 260 ... First semiconductor region 270 ... Gate insulating film

Claims

In a field effect transistor having a wide band gap semiconductor substrate made of a semiconductor having a wider band gap than Si,
Forming a first conductive type channel region in a predetermined region of one main surface of the first conductive type wide band gap semiconductor substrate;
Forming a first conductivity type source region having a higher impurity concentration than the channel region in a predetermined region of one main surface of the channel region;
Forming a groove that penetrates the source region and reaches the wide band gap semiconductor substrate;
From the groove by diffusing an impurity into the wide bandgap semiconductor substrate, forming a first semiconductor region of a second conductivity Den type in contact with the channel region,
Forming a gate insulating film in a predetermined region on one main surface of the channel region;
Insulating the channel region with the gate insulating film to form a gate electrode ,
The field effect transistor according to claim 1, wherein the channel region is depleted by a built-in potential between the gate region and the first semiconductor region when no voltage is applied to the gate electrode .

2. The field effect transistor according to claim 1, wherein the channel region is constituted by a first conductive type second semiconductor region.

3. The field effect transistor according to claim 1, wherein the wide band gap semiconductor substrate is made of SiC.

In a field effect transistor manufacturing method for manufacturing a field effect transistor having a wide band gap semiconductor substrate made of a semiconductor having a wider band gap than Si,
A first conductivity type channel region and a first conductivity type source region having an impurity concentration higher than that of the channel region are formed in a predetermined region of one main surface of the first conductivity type wide band gap semiconductor substrate. ,
Forming a groove that penetrates the source region and reaches the wide band gap semiconductor substrate;
From the groove by diffusing an impurity into the wide bandgap semiconductor substrate, forming a first semiconductor region of a second conductivity Den type in contact with the channel region,
Forming a gate insulating film and a gate electrode insulated from the channel region by the gate insulating film in a predetermined region on one main surface of the channel region ;
The method of manufacturing a field effect transistor, wherein the channel region is depleted by a built-in potential between the gate region and the first semiconductor region in a state where no voltage is applied to the gate electrode .