JP4450122B2 - Silicon carbide semiconductor device - Google Patents
Silicon carbide semiconductor device Download PDFInfo
- Publication number
- JP4450122B2 JP4450122B2 JP32693399A JP32693399A JP4450122B2 JP 4450122 B2 JP4450122 B2 JP 4450122B2 JP 32693399 A JP32693399 A JP 32693399A JP 32693399 A JP32693399 A JP 32693399A JP 4450122 B2 JP4450122 B2 JP 4450122B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- layer
- region
- type
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 33
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 16
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 13
- 239000010410 layer Substances 0.000 claims description 133
- 239000000758 substrate Substances 0.000 claims description 33
- 239000012535 impurity Substances 0.000 claims description 24
- 239000002344 surface layer Substances 0.000 claims description 10
- 150000002500 ions Chemical class 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 230000003213 activating effect Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 6
- 229910052799 carbon Inorganic materials 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001698 pyrogenic effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
- H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、パワーMOSFETやSIT等の半導体装置及びその製造方法に関するもので、特に炭化珪素よりなる半導体装置に用いて好適である。
【0002】
【従来の技術】
従来、MOSFETの高耐圧を維持するものとして、米国特許第5、438、215号明細書に提案されている構造がある。この構造を図8に示す。
【0003】
図8に示すように、半導体基板101上にエピタキシャル成長させたn型エピ層102の表層部にp型ベース領域103が形成されていると共に、p型ベース領域103内にn型ソース領域104が形成されている。そして、これらn型ソース領域104及びp型ベース領域103の下方には、n型層105とp型層106とが交互に並べられて複数のPN接合を構成したスーパージャンクションが形成されている。
【0004】
このように構成されたスーパージャンクションMOSFET(S.J.MOSFET)は、スーパージャンクションを構成する複数のPN接合部において空乏層が伸び、スーパージャンクション部分をピンチオフさせることで、MOSFETの耐圧が得られるようになっている。
【0005】
【発明が解決しようとする課題】
しかしながら、従来ではスーパージャンクションを構成する複数のPN接合を、p型ベース領域103やn型ソース領域104が形成される素子部にのみ選択的に形成するようにしているため、PN接合形成用マスクのマスクずれ等によってスーパージャンクションが正確に素子部に形成されない場合があり、p型ベース領域103及びn型ソース領域104下を完全にピンチオフさせることができず、耐圧が確保できないという問題がある。
【0006】
本発明は上記点に鑑みて、スーパージャンクションを構成する複数のPN接合が素子部に確実に配置されるようにし、確実にMOSFETの耐圧が得られるようにすることを目的とする。
【0007】
【課題を解決するための手段】
上記目的を達成するため、請求項1に記載の発明では、半導体基板(1)の主表面(1a)上に形成され、該主表面上において複数の第1導電型層(2)と複数の第2導電型層(3)とが交互に配置されて形成された複数のPN接合からなるスーパージャンクションを備え、スーパージャンクションを構成する第1導電型層及び第2導電型層は、半導体基板の主表面全面に形成されていることを特徴としている。
【0008】
このように、スーパージャンクションが半導体基板の主表面全面に形成されていれば、マスクずれ等によってスーパージャンクションの形成位置がずれても、必ずベース領域やソース領域下にスーパージャンクションが形成されるため、確実にMOSFETの耐圧を得ることができる。
【0011】
さらに、請求項1に記載の発明においては、セル領域及びガードリング領域の全域においてスーパージャンクションを備え、該スーパージャンクションを構成する第1導電型層及び第2導電型層が繰り返し連続的につながるようにしている。
【0012】
このように、セル領域を囲む外周部にガードリングを形成する場合には、ガードリング領域までスーパージャンクションを形成するようにしても、上記の効果を得ることができる。
【0013】
請求項2に記載の発明は、請求項1に記載の半導体装置の製造方法である。具体的には、半導体基板の主表面上全面に第1導電型層を形成し、該第1導電型層に第2導電型不純物のイオン注入を行ったあと、該第2導電型不純物を活性化させて第2導電型層を形成することで、半導体基板の主表面全面に第1導電型層と第2導電型層を形成することができる。
【0014】
この場合、第2導電型層を形成する工程において、第1導電型層のうち第2導電型不純物をイオン注入する領域に不活性なイオン種をイオン注入しておき、不活性なイオン種を注入したのち、第2導電型不純物を活性化させるようにすることができる。すなわち、不活性なイオン種によって炭素サイトの空孔を無くすことができるため、炭素サイトの空孔に基づく第2導電型不純物の拡散を抑制することができ、第1導電型層と第2導電型層の幅を正確に規定することができる。
【0015】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【0016】
【発明の実施の形態】
(第1実施形態)
図1に本発明の第1実施形態におけるスーパージャンクションMOSFETを示す。この図は半導体装置の素子部を構成するMOSFETの1ユニットセルを示したものであり、実際には複数のユニットセル若しくは他の回路素子と共に半導体装置を構成している。以下、図1に基づいて本実施形態におけるMOSFETの構成について説明する。
【0017】
図1に示すように、炭化珪素からなるn+ 型基板1は上面を主表面1aとし、主表面1aの反対面である下面を裏面1bとしている。このn+ 型基板1の主表面1aの上の全面に、炭化珪素からなるn型層2とp型層3とが延設され、これらn型層2とp型層3とが交互に並べられて複数のPN接合が形成されている。これら複数のPN接合がスーパージャンクションを構成している。このスーパージャンクションを構成するPN接合は、n+型基板1の主表面1aすべてに形成されている。すなわち、複数のユニットセル若しくは他の回路素子が形成される領域にもすべてスーパージャンクションが形成され、これらすべてのスーパージャンクションが断続せずに繰り返し連続的に繋がった状態となっている。
【0018】
スーパージャンクションの複数のPN接合を構成する各n型層2とp型層3は、同等の厚さ3μmで構成され、n型層2の幅Wnとp型層3の幅Wpとは同等で1μmとされている。また、n型層2は不純物濃度が2×1017cm-3程度とされており、p型層3は不純物濃度が2×1017cm-3程度とされている。
【0019】
この濃度と幅は、Jpn.J.Appl.Phys.Vol.36(1997)pp 6254−6262に記載されていた関係式を満たすように設定すればよい。
【0020】
スーパージャンクションを構成する複数のPN接合の上には、n+型基板1よりも低い不純物濃度を有する炭化珪素からなるn- 型エピタキシャル層4が厚さ2μm程度で積層されている。このn- 型エピ層4の不純物濃度はn型層2の不純物濃度と同等となっている。
【0021】
n- 型エピ層4の表層部における所定領域には、所定深さを有するp型ベース領域5が形成されている。このp- 型ベース領域5はBをドーパントとして形成されており、略1×1017cm-3以上の濃度となっている。
【0022】
また、p型ベース領域5の表層部の所定領域には、該ベース領域5よりも浅いn+ 型ソース領域6が形成されている。
【0023】
さらに、n+ 型ソース領域6とn- 型エピ層2とを繋ぐように、p型ベース領域5の表面部にはn- 型SiC層7が延設されている。このn- 型SiC層7は、エピタキシャル成長にて形成されたものであり、エピタキシャル膜の結晶が4H、6H、3C、15Rのものを用いる。尚、このn- 型SiC層7はデバイスの動作時にチャネル形成層として機能する。以下、n- 型SiC層7を表面チャネル層という。
【0024】
表面チャネル層7はN(窒素)をドーパントに用いて形成されており、そのドーパント濃度は、例えば1×1015cm-3〜1×1017cm-3程度の低濃度で、かつ、n- 型エピ層4及びp- 型ベース領域5のドーパント濃度以下となっている。これにより、低オン抵抗化が図られている。
【0025】
表面チャネル層7の上面およびn+ 型ソース領域6の上面には熱酸化にてゲート酸化膜8が形成されている。さらに、ゲート酸化膜8の上にはゲート電極9が形成されている。
【0026】
また、n+ 型ソース領域6およびp型ベース領域5と接するようにソース電極10が形成されている。また、n+ 型基板1の裏面1bには、ドレイン電極11が形成されている。
【0027】
なお、p型ベース領域5のうちソース電極10とコンタクトが取られる部位の下方は、p型ベース領域5の他の部分よりも接合深さが深くされたディープベース層5aとなっている。このディープベース層5aは、p型ベース領域5の他の部分よりもp型不純物濃度が高くされており、逆バイアス時に優先的にアバランシェブレークダウンするようになっている。
【0028】
そして、上記したスーパージャンクションを構成するPN接合のうちのp型層3とp型ベース領域5とが図1とは別断面において、アース接続されている。
【0029】
このように、各素子部のスーパージャンクションを断続させずに連続的に繋げた状態としているため、各素子部に確実にスーパージャンクションが備えられた状態となり、確実にp型ベース領域5及びn+型ソース領域6の下方をピンチオフさせることができ、確実にMOSFETの耐圧が得られるようにできる。
【0030】
上記構成のスーパージャンクションMOSFETの耐圧及びオン抵抗特性について実験により調べた。その結果をそれぞれ図2(a)、(b)に示す。
【0031】
図2(a)に示されるように、逆バイアス時においてドレイン電極11への印加電圧が1037Vのときにアバランシェブレークダウンが生じ、耐圧が得られるようになっている。
【0032】
一方、図2(b)に示すように、本実施形態におけるスーパージャンクションMOSFETはスーパージャンクションを形成していないMOSFETと比べてドレイン電流が大きくなっており、オン抵抗が低減されていることが判る。
【0033】
これは、スーパージャンクションを形成することにより、この領域の不純物濃度を高濃度にすること、つまり低抵抗にすることができるため、オン抵抗を低減することができるのである。
【0034】
このように、本実施形態によるスーパージャンクションMOSFETにより、確実にMOSFETの耐圧を得ることができると共に、MOSFETのオン抵抗を低減することができる。
【0035】
次に、図1に示すMOSFETの製造工程を、図3〜図6に基づいて説明する。
【0036】
〔図3(a)に示す工程〕
まず、n型4H、6H、3C、もしくは15R−SiC基板、すなわちn+ 型基板1を用意する。このn+ 型基板1は厚さが400μmであり、主表面1aが(0001)Si面、又は、(112−0)a面となっている。
【0037】
〔図3(b)に示す工程〕
n+型基板1の主表面1aに、厚さ3μmのn型層2をエピタキシャル成長させる。このとき、n型層2は下地のn+型基板1と同様の結晶が得られ、n型4H、6H、3Cもしくは15R−SiC層となる。
【0038】
〔図3(c)に示す工程〕
そして、n型層2の表面にp型層形成予定領域が開口するマスクを配置し、BやAl等のp型不純物をイオン注入したのち、p型不純物を熱処理によって活性化させてp型層3を形成する。このとき、p型層3をn+型基板1の全面(若しくは素子が形成されダイシングによって除去される不要部分とならない領域すべて)に形成する。
【0039】
これにより、n+型基板1の全面にn型層2とp型層3とが交互に並べられたスーパージャンクションが形成される。このため、このあとに形成する各素子部の形成時にマスクずれが生じても、各素子部のそれぞれに必ずスーパージャンクションが形成されていることになる。
【0040】
またこのとき、BやAlを注入する前にC(炭素)等の不活性なイオン種を注入してもよい。このように、p型不純物を活性化させる前にC等の不活性なイオン種を注入しておくことにより、エピタキシャル成長時等にn型層2に形成された炭素サイトの空孔内に不活性なイオン種が入り込み、n型層2の炭素サイトの空孔をなくすことができるため、炭素サイトの空孔に起因するp型不純物の拡散が抑制され、n型層2とp型層3との幅を正確に規定することができる。
【0041】
〔図4(a)に示す工程〕
次に、スーパージャンクションを構成するn型層2とp型層3の上に、厚さ5μm程度のn-型エピ層4をエピタキシャル成長させる。このとき、n-型エピ層4は下地のn型層2及びp型層3と同様の結晶が得られ、n型4H、6H、3C、もしくは15R−SiC層となる。
【0042】
〔図4(b)に示す工程〕
n- 型エピ層4の上の所定領域にLTO(Low Temperature Oxidation)膜20を配置し、これをマスクとしてB若しくはAl等のp型不純物のイオン注入を行う。このとき、イオン注入条件は、温度が700℃、ドーズ量が1×1016cm-2としている。これにより、n- 型エピ層4の表面から所定深さの位置に、Bよりなるボックスプロファイルが形成される。
【0043】
その後、熱処理として、1600℃、30分間の活性化アニールを施し、Bを活性化させてp型ベース領域5を形成する。
【0044】
このとき、上記p型層3の形成と同様に、p型ベース領域5とする部分にC等の不活性なイオン種をイオン注入しておけば、p型ベース領域形成用に注入されたp型不純物の熱拡散が抑制され、p型ベース領域5の形成位置が正確に規定される。これにより、p型ベース領域5の間が狭くなることを防止でき、J−FET部の幅が狭まらないようにすることができる。
【0045】
〔図5(a)に示す工程〕
LTO膜20を除去したのち、p型ベース領域5を含むn- 型エピ層4の表面に、例えば0.3μm以下の膜厚で表面チャネル層7をエピタキシャル成長させる。
【0046】
このとき、縦型パワーMOSFETをノーマリオフ型にするために、表面チャネル層7の厚み(膜厚)を、ゲート電極9に電圧を印加していない時におけるp型ベース領域5から表面チャネル層7に広がる空乏層の伸び量と、ゲート酸化膜8から表面チャネル層7に広がる空乏層の伸び量との和よりも小さくなるようにしている。
【0047】
具体的には、p型ベース領域5から表面チャネル層7に広がる空乏層の伸び量は、表面チャネル層7とp型ベース領域5とのPN接合のビルトイン電圧によって決定され、ゲート酸化膜8から表面チャネル層7に広がる空乏層の伸び量は、ゲート酸化膜8の電荷及びゲート電極9(金属)と表面チャネル層7(半導体)との仕事関数差によって決定されるため、これらに基づいて表面チャネル層7の膜厚を決定している。
【0048】
このようなノーマリオフ型の縦型パワーMOSFETは、故障などによってゲート電極に電圧が印加できないような状態となっても、電流が流れないようにすることができるため、ノーマリオン型のものと比べて安全性を確保することができる。
【0049】
〔図5(b)に示す工程〕
表面チャネル層7の上の所定領域にLTO膜21を配置したのち、これをマスクとしてB若しくはAl等のp型不純物をイオン注入し、ディープベース層5aを形成する。
【0050】
〔図6(a)に示す工程〕
表面チャネル層7の上の所定領域にLTO膜22を配置したのち、これをマスクとしてN(窒素)等のn型不純物をイオン注入し、n+ 型ソース領域6を形成する。このときのイオン注入条件は、700℃、ドーズ量は1×1015cm-2としている。
【0051】
〔図6(b)に示す工程〕
LTO膜22を除去した後、基板の上にウェット酸化(H2 +O2 によるパイロジェニック法を含む)によりゲート酸化膜8を形成する。このとき、雰囲気温度は1080℃とする。その後、ゲート酸化膜8の上にポリシリコンからなるゲート電極9をLPCVDにより堆積する。このときの成膜温度は600℃とする。そして、ゲート電極9及びゲート酸化膜8の不要部分を除去する。
【0052】
この後、図示しないがLTOよりなる絶縁膜を形成してゲート酸化膜8を覆ったのち、絶縁膜にコンタクトホールを形成し、室温での金属スパッタリングによりソース電極10及びドレイン電極11を配置し、成膜後に1000℃のアニールを行う。このようにして、図1に示す縦型パワーMOSFETが完成する。
【0053】
(第2実施形態)
本実施形態では、第1実施形態に示した縦型パワーMOSFETの周囲にガードリングやEQRを配置する場合について説明する。図7に、ガードリング及びEQRを備えた縦型パワーMOSFETの断面構成を示す。
【0054】
図7に示すように、図1と同様の構成のMOSFETが備えられている。このMOSFETから離間された位置において、n-型エピ層4の表層部には複数のp型層12が所定間隔おきに配置されている。このp型層12はMOSFETの周囲を囲むようにリング状に形成されている。これら複数のp型層12がガードリングを構成している。また、ガードリングを構成するp型層12のリング外側にはn-型エピ層4の表層部に形成されたn型層13及びn型層13の上に形成された電極14とからなるEQRが備えられている。
【0055】
そして、MOSFETが形成されたセル領域、ガードリングが形成されたガードリング領域、及びEQRが形成された領域全域において、n+型基板1の主表面1aの上には、全面にn型層2及びp型層3からなるスーパージャンクションが構成されている。このように、ガードリングやEQR等のMOSFETとは異なる部分を形成する場合においては、これらガードリングやEQRが形成される領域にもスーパージャンクションを形成するようにしている。
【0056】
このように、n+型基板1の全面にスーパージャンクションを構成するn型層2とp型層3を交互に配置することで、MOSFET等の形成時においてマスクずれ等が発生しても、MOSFETが形成される領域に必ずスーパージャンクションが配置されることになる。このため、確実にp型ベース領域5及びソース領域6下をピンチオフさせることができ、確実にMOSFETの耐圧が得られるようにできる。
【0057】
(他の実施形態)
上記実施形態では、スーパージャンクションを構成するn型層2とp型層3とが交互に配置されることについて説明したが、n型層2とp型層3とが交互に配置され、これらによって形成されるPN接合によってスーパージャンクションがピンチオフされるような構成であればどのようなレイアウトであってもよい。
【0058】
例えば、n型層2とp型層3とをストライプ状に配置してもよく、n+型基板1の主表面1aの垂直方向から見てn型層2とp型層3とが共に六角形状になるようにし、一断面を見るとn型層2とp型層3とが交互に配置されるようにしてもよい。
【図面の簡単な説明】
【図1】本発明の第1実施形態におけるスーパージャンクションMOSFETの断面構成を示す図である。
【図2】(a)は、図1のMOSFETの耐圧を示す特性図であり、(b)は図1のMOSFETのオン抵抗を示す特性図である。
【図3】図1に示す縦型パワーMOSFETの製造工程を示す図である。
【図4】図3に続く縦型パワーMOSFETの製造工程を示す図である。
【図5】図4に続く縦型パワーMOSFETの製造工程を示す図である。
【図6】図5に続く縦型パワーMOSFETの製造工程を示す図である。
【図7】本発明の第2実施形態における縦型パワーMOSFETにガードリング及びEQRを備えた場合の断面構成を示す図である。
【図8】従来のスーパージャンクションを備えたMOSFETの断面構成を示す図である。
【符号の説明】
1…n+型基板、2…n型層、3…p型層、4…n-型エピ層、
5…p型ベース領域、6…n+型ソース領域、7…表面チャネル層、
8…ゲート酸化膜、9…ゲート電極、10…ソース電極、11…ドレイン電極。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device such as a power MOSFET or SIT and a manufacturing method thereof, and is particularly suitable for use in a semiconductor device made of silicon carbide.
[0002]
[Prior art]
Conventionally, there is a structure proposed in US Pat. No. 5,438,215 for maintaining a high breakdown voltage of a MOSFET. This structure is shown in FIG.
[0003]
As shown in FIG. 8, a p-
[0004]
The super junction MOSFET (SJ MOSFET) configured as described above has a depletion layer extending at a plurality of PN junctions constituting the super junction and pinches off the super junction portion, so that the breakdown voltage of the MOSFET can be obtained. It has become.
[0005]
[Problems to be solved by the invention]
However, conventionally, a plurality of PN junctions constituting a super junction are selectively formed only in an element portion where the p-
[0006]
In view of the above-described points, an object of the present invention is to ensure that a plurality of PN junctions constituting a super junction are arranged in an element portion and to ensure the withstand voltage of a MOSFET.
[0007]
[Means for Solving the Problems]
In order to achieve the above object, according to the first aspect of the present invention, a plurality of first conductivity type layers (2) and a plurality of layers are formed on the main surface (1a) of the semiconductor substrate (1). The first conductivity type layer and the second conductivity type layer constituting the super junction are provided with a super junction composed of a plurality of PN junctions formed by alternately arranging the second conductivity type layers (3). It is characterized by being formed on the entire main surface.
[0008]
Thus, if the super junction is formed on the entire main surface of the semiconductor substrate, the super junction is always formed under the base region and the source region even if the super junction formation position is shifted due to mask displacement or the like. The breakdown voltage of the MOSFET can be reliably obtained.
[0011]
Further, in the first aspect of the present invention, a super junction is provided in the entire cell region and guard ring region, and the first conductivity type layer and the second conductivity type layer constituting the super junction are repeatedly and continuously connected. I have to.
[0012]
As described above, when the guard ring is formed on the outer peripheral portion surrounding the cell region, the above effect can be obtained even if the super junction is formed up to the guard ring region.
[0013]
A second aspect of the present invention is a method for manufacturing a semiconductor device according to the first aspect . Specifically, a first conductivity type layer is formed on the whole main surface of the semi-conductor substrate, after performing ion implantation of a second conductivity type impurity into the first conductivity type layer, a second conductivity type impurity By activating and forming the second conductivity type layer, the first conductivity type layer and the second conductivity type layer can be formed on the entire main surface of the semiconductor substrate.
[0014]
In this case , in the step of forming the second conductivity type layer, an inactive ion species is ion-implanted in a region of the first conductivity type layer where the second conductivity type impurity is ion-implanted, and the inactive ion species is After the implantation, the second conductivity type impurity can be activated. That is, since the vacancy of the carbon site can be eliminated by the inert ion species, diffusion of the second conductivity type impurity based on the vacancy of the carbon site can be suppressed, and the first conductivity type layer and the second conductivity type can be suppressed. The width of the mold layer can be accurately defined.
[0015]
In addition, the code | symbol in the bracket | parenthesis of each said means shows the correspondence with the specific means as described in embodiment mentioned later.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
FIG. 1 shows a super junction MOSFET according to a first embodiment of the present invention. This figure shows one unit cell of MOSFET constituting the element portion of the semiconductor device. In practice, the semiconductor device is constituted with a plurality of unit cells or other circuit elements. Hereinafter, the configuration of the MOSFET in this embodiment will be described with reference to FIG.
[0017]
As shown in FIG. 1, n + type substrate 1 made of silicon carbide has a top surface as
[0018]
Each n-
[0019]
This concentration and width are shown in Jpn. J. et al. Appl. Phys. Vol. 36 (1997) pp 6254-6262 may be set so as to satisfy the relational expression.
[0020]
On a plurality of PN junctions constituting a super junction, an n −
[0021]
A p-
[0022]
Further, an n +
[0023]
Further, an n −
[0024]
The
[0025]
A
[0026]
A
[0027]
Note that a portion of the p-
[0028]
The p-
[0029]
Thus, since the super junction of each element part is connected continuously without being interrupted, the super junction is surely provided in each element part, and the p-
[0030]
The breakdown voltage and on-resistance characteristics of the super junction MOSFET having the above-described configuration were examined by experiments. The results are shown in FIGS. 2 (a) and 2 (b), respectively.
[0031]
As shown in FIG. 2A, an avalanche breakdown occurs when the applied voltage to the
[0032]
On the other hand, as shown in FIG. 2B, it can be seen that the super junction MOSFET in the present embodiment has a larger drain current than the MOSFET not forming the super junction, and the on-resistance is reduced.
[0033]
This is because by forming a super junction, the impurity concentration in this region can be increased, that is, the resistance can be lowered, so that the on-resistance can be reduced.
[0034]
As described above, the super junction MOSFET according to the present embodiment can surely obtain the withstand voltage of the MOSFET and reduce the on-resistance of the MOSFET.
[0035]
Next, the manufacturing process of the MOSFET shown in FIG. 1 will be described with reference to FIGS.
[0036]
[Step shown in FIG. 3 (a)]
First, an n-type 4H, 6H, 3C, or 15R—SiC substrate, that is, an n + -
[0037]
[Step shown in FIG. 3B]
N-
[0038]
[Step shown in FIG. 3 (c)]
Then, a mask in which a p-type layer formation scheduled region is opened is arranged on the surface of the n-
[0039]
Thereby, a super junction in which the n-
[0040]
At this time, an inert ion species such as C (carbon) may be implanted before implanting B or Al. In this way, by injecting an inactive ion species such as C before activating the p-type impurity, it becomes inactive in the vacancy of the carbon site formed in the n-
[0041]
[Step shown in FIG. 4 (a)]
Next, an n −
[0042]
[Step shown in FIG. 4B]
An LTO (Low Temperature Oxidation)
[0043]
Thereafter, activation annealing is performed at 1600 ° C. for 30 minutes as a heat treatment, and B is activated to form the p-
[0044]
At this time, similarly to the formation of the p-
[0045]
[Step shown in FIG. 5A]
After removing the
[0046]
At this time, in order to make the vertical power MOSFET normally-off type, the thickness (film thickness) of the
[0047]
Specifically, the extension amount of the depletion layer extending from the p-
[0048]
Such a normally-off type vertical power MOSFET can prevent current from flowing even when a voltage cannot be applied to the gate electrode due to a failure or the like. Safety can be ensured.
[0049]
[Step shown in FIG. 5B]
After the
[0050]
[Step shown in FIG. 6A]
After the
[0051]
[Step shown in FIG. 6B]
After removing the
[0052]
Thereafter, although not shown, an insulating film made of LTO is formed and the
[0053]
(Second Embodiment)
In the present embodiment, a case where a guard ring or an EQR is arranged around the vertical power MOSFET shown in the first embodiment will be described. FIG. 7 shows a cross-sectional configuration of a vertical power MOSFET provided with a guard ring and an EQR.
[0054]
As shown in FIG. 7, a MOSFET having the same configuration as that of FIG. 1 is provided. A plurality of p-
[0055]
Then, in the entire cell region where the MOSFET is formed, the guard ring region where the guard ring is formed, and the region where the EQR is formed, the entire surface of the n + -
[0056]
In this way, by alternately arranging the n-
[0057]
(Other embodiments)
In the embodiment described above, the n-
[0058]
For example, the n-
[Brief description of the drawings]
FIG. 1 is a diagram showing a cross-sectional configuration of a super junction MOSFET in a first embodiment of the present invention.
2A is a characteristic diagram showing a withstand voltage of the MOSFET of FIG. 1, and FIG. 2B is a characteristic diagram showing an on-resistance of the MOSFET of FIG. 1;
3 is a diagram showing a manufacturing process of the vertical power MOSFET shown in FIG. 1. FIG.
4 is a diagram showing manufacturing steps of the vertical power MOSFET subsequent to FIG. 3. FIG.
5 is a diagram showing the manufacturing process of the vertical power MOSFET subsequent to FIG. 4. FIG.
6 is a diagram showing the manufacturing process of the vertical power MOSFET subsequent to FIG. 5. FIG.
FIG. 7 is a diagram showing a cross-sectional configuration when a vertical power MOSFET according to a second embodiment of the present invention includes a guard ring and an EQR.
FIG. 8 is a diagram showing a cross-sectional configuration of a MOSFET having a conventional super junction.
[Explanation of symbols]
1 ... n + type substrate, 2 ... n type layer, 3 ... p type layer, 4 ... n - type epi layer,
5 ... p-type base region, 6 ... n + type source region, 7 ... surface channel layer,
8 ... Gate oxide film, 9 ... Gate electrode, 10 ... Source electrode, 11 ... Drain electrode.
Claims (2)
前記半導体基板の前記主表面側に形成され前記半導体基板よりも高抵抗な第1導電型の半導体層(4)と、
前記半導体層の表層部の所定領域に形成され、所定深さを有する第2導電型のベース領域(5)と、
前記ベース領域の表層部の所定領域に形成され、該ベース領域の深さよりも浅い第1導電型のソース領域(6)と、
前記ベース領域のうち、前記半導体層及び前記ソース領域に挟まれた部分の上に形成されたゲート絶縁膜(8)と、
前記ゲート絶縁膜の上に形成されたゲート電極(9)と、
前記ベース領域及び前記ソース領域に接触するように形成されたソース電極(10)と、
前記半導体基板の前記裏面に形成されたドレイン電極(11)と、を有してなるFETが形成されるセル領域と、
該セル領域から所定間隔離間して該セル領域を囲むように、前記半導体層の表層部に形成された複数の第2導電型のウェル領域からなるガードリング領域と、を備え、
前記セル領域及び前記ガードリング領域の全域において、前記半導体基板と前記半導体層との間には、複数の第1導電型(2)と複数の第2導電型層(3)とが交互に配置されて形成された複数のPN接合からなるスーパージャンクションが備えられており、該スーパージャンクションを構成する前記第1導電型層及び前記第2導電型層が繰り返し連続的につながっていることを特徴とする炭化珪素半導体装置。A first conductivity type semiconductor substrate (1) having a main surface (1a) and a back surface (1b) opposite to the main surface and made of silicon carbide;
A first conductivity type semiconductor layer (4) formed on the main surface side of the semiconductor substrate and having a higher resistance than the semiconductor substrate;
A second conductivity type base region (5) formed in a predetermined region of a surface layer portion of the semiconductor layer and having a predetermined depth;
A source region (6) of a first conductivity type formed in a predetermined region of a surface layer portion of the base region and shallower than a depth of the base region;
A gate insulating film (8) formed on a portion of the base region sandwiched between the semiconductor layer and the source region;
A gate electrode (9) formed on the gate insulating film;
A source electrode (10) formed in contact with the base region and the source region;
A drain region (11) formed on the back surface of the semiconductor substrate, and a cell region in which an FET is formed,
A guard ring region composed of a plurality of second conductivity type well regions formed in a surface layer portion of the semiconductor layer so as to surround the cell region at a predetermined interval from the cell region,
A plurality of first conductivity type (2) and a plurality of second conductivity type layers (3) are alternately arranged between the semiconductor substrate and the semiconductor layer in the entire area of the cell region and the guard ring region. A super junction composed of a plurality of PN junctions formed, and the first conductivity type layer and the second conductivity type layer constituting the super junction are repeatedly connected continuously. A silicon carbide semiconductor device.
前記半導体基板の前記主表面上に第1導電型層(2)及び第2導電型層(3)を交互に配置し、複数のPN接合からなるスーパージャンクションを形成する工程と、
前記スーパージャンクション上に前記半導体基板よりも高抵抗な第1導電型の半導体層(4)を形成する工程と、
前記半導体層の表層部の所定領域に、所定深さを有する第2導電型のベース領域(5)を形成する工程と、
前記ベース領域の表層部の所定領域に、該ベース領域の深さよりも浅い第1導電型のソース領域(6)を形成する工程と、
前記ベース領域のうち、前記半導体層及び前記ソース領域に挟まれた部分の上にゲート絶縁膜(8)を形成する工程と、
前記ゲート絶縁膜の上にゲート電極(9)を形成する工程と、
前記ベース領域及び前記ソース領域に接触するようにソース電極(10)を形成する工程と、
前記半導体基板の前記裏面にドレイン電極(11)を形成する工程とを有し、
前記スーパージャンクションを形成する工程は、該スーパージャンクションを構成する前記第1導電型層及び前記第2導電型層が前記半導体基板の前記主表面全面に形成されるようにするもので、前記半導体基板の前記主表面上全面に前記第1導電型層を形成する工程と、前記第1導電型層に第2導電型不純物のイオン注入を行ったあと、該第2導電型不純物を活性化させ、前記第2導電型層を形成する工程と、を有し、
前記第2導電型層を形成する工程では、前記第1導電型層のうち前記第2導電型不純物をイオン注入する領域に不活性なイオン種をイオン注入する工程を有し、該不活性なイオン種を注入したのち、前記第2導電型不純物を活性化させることを特徴とする炭化珪素半導体装置の製造方法。Providing a first conductivity type semiconductor substrate (1) made of silicon carbide having a main surface (1a) and a back surface (1b) opposite to the main surface;
A step of alternately disposing a first conductivity type layer (2) and a second conductivity type layer (3) on the main surface of the semiconductor substrate to form a super junction comprising a plurality of PN junctions;
Forming a first conductive type semiconductor layer (4) having a higher resistance than the semiconductor substrate on the super junction;
Forming a second conductivity type base region (5) having a predetermined depth in a predetermined region of a surface layer portion of the semiconductor layer;
Forming a first conductivity type source region (6) shallower than a depth of the base region in a predetermined region of a surface layer portion of the base region;
Forming a gate insulating film (8) on a portion of the base region sandwiched between the semiconductor layer and the source region;
Forming a gate electrode (9) on the gate insulating film;
Forming a source electrode (10) in contact with the base region and the source region;
Forming a drain electrode (11) on the back surface of the semiconductor substrate,
As engineering of forming the super junction is intended to make the first conductivity type layer and the second conductivity type layer constituting the super junction is formed in the main the entire surface of the semiconductor substrate, the semiconductor Forming the first conductivity type layer over the entire main surface of the substrate; and ion-implanting the second conductivity type impurity into the first conductivity type layer, and then activating the second conductivity type impurity. And forming the second conductivity type layer,
The step of forming the second conductivity type layer includes a step of ion-implanting an inactive ion species into a region of the first conductivity type layer into which the second conductivity-type impurity is ion-implanted. A method for manufacturing a silicon carbide semiconductor device , wherein the second conductivity type impurity is activated after ion species are implanted .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32693399A JP4450122B2 (en) | 1999-11-17 | 1999-11-17 | Silicon carbide semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32693399A JP4450122B2 (en) | 1999-11-17 | 1999-11-17 | Silicon carbide semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001144292A JP2001144292A (en) | 2001-05-25 |
JP4450122B2 true JP4450122B2 (en) | 2010-04-14 |
Family
ID=18193400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32693399A Expired - Fee Related JP4450122B2 (en) | 1999-11-17 | 1999-11-17 | Silicon carbide semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4450122B2 (en) |
Families Citing this family (57)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3284120B2 (en) * | 2000-01-12 | 2002-05-20 | 株式会社日立製作所 | Static induction transistor |
US7745289B2 (en) | 2000-08-16 | 2010-06-29 | Fairchild Semiconductor Corporation | Method of forming a FET having ultra-low on-resistance and low gate charge |
JP3899231B2 (en) * | 2000-12-18 | 2007-03-28 | 株式会社豊田中央研究所 | Semiconductor device |
US6916745B2 (en) | 2003-05-20 | 2005-07-12 | Fairchild Semiconductor Corporation | Structure and method for forming a trench MOSFET having self-aligned features |
US6710403B2 (en) | 2002-07-30 | 2004-03-23 | Fairchild Semiconductor Corporation | Dual trench power MOSFET |
US6818513B2 (en) | 2001-01-30 | 2004-11-16 | Fairchild Semiconductor Corporation | Method of forming a field effect transistor having a lateral depletion structure |
US6803626B2 (en) | 2002-07-18 | 2004-10-12 | Fairchild Semiconductor Corporation | Vertical charge control semiconductor device |
US6713813B2 (en) | 2001-01-30 | 2004-03-30 | Fairchild Semiconductor Corporation | Field effect transistor having a lateral depletion structure |
JP3994703B2 (en) * | 2001-08-29 | 2007-10-24 | 株式会社デンソー | Silicon carbide semiconductor device and manufacturing method thereof |
JP3731520B2 (en) * | 2001-10-03 | 2006-01-05 | 富士電機デバイステクノロジー株式会社 | Semiconductor device and manufacturing method thereof |
JP3750622B2 (en) * | 2002-03-22 | 2006-03-01 | 株式会社デンソー | SiC wafer with epitaxial film, manufacturing method thereof, and SiC electronic device |
JP3776374B2 (en) * | 2002-04-30 | 2006-05-17 | 株式会社豊田中央研究所 | Method for producing SiC single crystal and method for producing SiC wafer with epitaxial film |
JP4122775B2 (en) * | 2002-01-11 | 2008-07-23 | 住友電気工業株式会社 | Vertical junction field effect transistor and method of manufacturing vertical junction field effect transistor |
US6949798B2 (en) | 2002-01-28 | 2005-09-27 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
JP3908572B2 (en) * | 2002-03-18 | 2007-04-25 | 株式会社東芝 | Semiconductor element |
JP4045893B2 (en) * | 2002-08-12 | 2008-02-13 | 住友電気工業株式会社 | Vertical junction field effect transistor |
JP4122880B2 (en) * | 2002-07-24 | 2008-07-23 | 住友電気工業株式会社 | Vertical junction field effect transistor |
US7576388B1 (en) | 2002-10-03 | 2009-08-18 | Fairchild Semiconductor Corporation | Trench-gate LDMOS structures |
US6710418B1 (en) | 2002-10-11 | 2004-03-23 | Fairchild Semiconductor Corporation | Schottky rectifier with insulation-filled trenches and method of forming the same |
JP2004147472A (en) * | 2002-10-28 | 2004-05-20 | Matsushita Electric Ind Co Ltd | Direct current-to-alternating current converter for photovoltaic power generation |
US6940110B2 (en) | 2002-11-29 | 2005-09-06 | Matsushita Electric Industrial Co., Ltd. | SiC-MISFET and method for fabricating the same |
US7652326B2 (en) | 2003-05-20 | 2010-01-26 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
KR100994719B1 (en) | 2003-11-28 | 2010-11-16 | 페어차일드코리아반도체 주식회사 | Superjunction semiconductor device |
US7368777B2 (en) | 2003-12-30 | 2008-05-06 | Fairchild Semiconductor Corporation | Accumulation device with charge balance structure and method of forming the same |
US7352036B2 (en) | 2004-08-03 | 2008-04-01 | Fairchild Semiconductor Corporation | Semiconductor power device having a top-side drain using a sinker trench |
AT504998A2 (en) | 2005-04-06 | 2008-09-15 | Fairchild Semiconductor | TRENCHED-GATE FIELD EFFECT TRANSISTORS AND METHOD FOR MAKING THE SAME |
US7446374B2 (en) | 2006-03-24 | 2008-11-04 | Fairchild Semiconductor Corporation | High density trench FET with integrated Schottky diode and method of manufacture |
JP4955292B2 (en) * | 2006-03-31 | 2012-06-20 | 株式会社豊田中央研究所 | Semiconductor device |
US7319256B1 (en) | 2006-06-19 | 2008-01-15 | Fairchild Semiconductor Corporation | Shielded gate trench FET with the shield and gate electrodes being connected together |
JP5098489B2 (en) * | 2007-07-27 | 2012-12-12 | 住友電気工業株式会社 | Manufacturing method of oxide field effect transistor |
JP5012286B2 (en) * | 2007-07-27 | 2012-08-29 | 住友電気工業株式会社 | Oxide field effect transistor |
EP2208229A4 (en) | 2007-09-21 | 2011-03-16 | Fairchild Semiconductor | Superjunction structures for power devices and methods of manufacture |
US7772668B2 (en) | 2007-12-26 | 2010-08-10 | Fairchild Semiconductor Corporation | Shielded gate trench FET with multiple channels |
JP2009194164A (en) * | 2008-02-14 | 2009-08-27 | Sumitomo Electric Ind Ltd | Insulation gate type field-effect transistor and manufacturing method therefor |
US20120273916A1 (en) | 2011-04-27 | 2012-11-01 | Yedinak Joseph A | Superjunction Structures for Power Devices and Methods of Manufacture |
US8319290B2 (en) | 2010-06-18 | 2012-11-27 | Fairchild Semiconductor Corporation | Trench MOS barrier schottky rectifier with a planar surface using CMP techniques |
US8836028B2 (en) | 2011-04-27 | 2014-09-16 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8786010B2 (en) | 2011-04-27 | 2014-07-22 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8673700B2 (en) | 2011-04-27 | 2014-03-18 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8772868B2 (en) | 2011-04-27 | 2014-07-08 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
KR101360070B1 (en) | 2012-12-27 | 2014-02-12 | 현대자동차 주식회사 | Semiconductor device and method manufacturing the same |
KR20140085141A (en) | 2012-12-27 | 2014-07-07 | 현대자동차주식회사 | Semiconductor device and method manufacturing the same |
JP5958352B2 (en) | 2013-01-15 | 2016-07-27 | 住友電気工業株式会社 | Silicon carbide semiconductor device and manufacturing method thereof |
JP2016066669A (en) | 2014-09-24 | 2016-04-28 | 住友電気工業株式会社 | Silicon carbide semiconductor device manufacturing method and silicon carbide semiconductor device |
JP6406021B2 (en) * | 2015-01-09 | 2018-10-17 | 株式会社デンソー | Semiconductor device |
US9735237B2 (en) * | 2015-06-26 | 2017-08-15 | General Electric Company | Active area designs for silicon carbide super-junction power devices |
JP6441190B2 (en) | 2015-09-11 | 2018-12-19 | 株式会社東芝 | Manufacturing method of semiconductor device |
CN106887451B (en) * | 2015-12-15 | 2020-04-07 | 深圳尚阳通科技有限公司 | Super junction device and manufacturing method thereof |
DE102016110523B4 (en) * | 2016-06-08 | 2023-04-06 | Infineon Technologies Ag | Processing a power semiconductor device |
JP6870546B2 (en) * | 2017-09-14 | 2021-05-12 | 株式会社デンソー | Semiconductor devices and their manufacturing methods |
CN107658215A (en) * | 2017-09-26 | 2018-02-02 | 中国科学院微电子研究所 | Silicon carbide device and manufacturing method thereof |
US11056586B2 (en) * | 2018-09-28 | 2021-07-06 | General Electric Company | Techniques for fabricating charge balanced (CB) trench-metal-oxide-semiconductor field-effect transistor (MOSFET) devices |
US11557671B2 (en) * | 2018-10-25 | 2023-01-17 | Mitsubishi Electric Corporation | Semiconductor device having trench gate electrodes formed in first pillars including source layers formed in the first pillars being deeper into the substrate than first source layers in second pillars |
CN111200010B (en) * | 2018-11-20 | 2023-09-29 | 深圳尚阳通科技股份有限公司 | Superjunction device and method of manufacturing the same |
WO2020114666A1 (en) * | 2018-12-07 | 2020-06-11 | Abb Schweiz Ag | A vertical silicon carbide power mosfet and igbt and a method of manufacturing the same |
CN111430449B (en) * | 2020-04-01 | 2023-06-02 | 清纯半导体(宁波)有限公司 | MOSFET device and preparation process thereof |
CN114050186B (en) * | 2021-10-03 | 2023-09-19 | 北京工业大学 | Irradiation reinforced SiC super junction MOS structure |
-
1999
- 1999-11-17 JP JP32693399A patent/JP4450122B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001144292A (en) | 2001-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4450122B2 (en) | Silicon carbide semiconductor device | |
JP4123636B2 (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
JP4186337B2 (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
KR101168782B1 (en) | Silicon carbide devices and fabricating methods therefor | |
JP4595144B2 (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
JP7190144B2 (en) | Super-junction silicon carbide semiconductor device and method for manufacturing super-junction silicon carbide semiconductor device | |
JP5586887B2 (en) | Semiconductor device and manufacturing method thereof | |
KR101347224B1 (en) | Silicon carbide semiconductor device and manufacturing method therefor | |
JP3719323B2 (en) | Silicon carbide semiconductor device | |
JP2000106371A (en) | Fabrication of silicon carbide semiconductor device | |
JPWO2004036655A1 (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
JP2000049167A (en) | Silicon carbide semiconductor device and manufacture thereof | |
JP6853977B2 (en) | Semiconductor devices and methods for manufacturing semiconductor devices | |
JP4568929B2 (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
JP2018110164A (en) | Semiconductor device | |
JP4538870B2 (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
JP2024096464A (en) | Semiconductor Device | |
JPWO2018117061A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP4568930B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
JP2003309262A (en) | Silicon carbide semiconductor device and its manufacturing method | |
JP4956776B2 (en) | Manufacturing method of semiconductor device | |
JP4839548B2 (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
JP4848607B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
JP2003031808A (en) | Semiconductor device and its manufacturing method | |
JP3785794B2 (en) | Silicon carbide semiconductor device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081008 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100106 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4450122 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100119 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140205 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |