JP3957670B2

JP3957670B2 - 進行波管用電源供給回路、進行波管装置、および進行波管用電源装置

Info

Publication number: JP3957670B2
Application number: JP2003324769A
Authority: JP
Inventors: 修司安孫子; 英次藤原
Original assignee: Ｎｅｃマイクロ波管株式会社
Priority date: 2003-09-17
Filing date: 2003-09-17
Publication date: 2007-08-15
Anticipated expiration: 2023-09-17
Also published as: EP1517352A3; EP1517352A2; EP1517352B1; US20050057159A1; US7034462B2; JP2005093229A

Description

本発明は、進行波管へ電源を供給するための構成に関する。

進行波管には、ヒータ電圧、カソード電圧、ヘリックス電圧、コレクタ電圧のように様々な電圧を供給する必要がある。また、過電流を防止するために、各電圧はアノードシーケンスと呼ばれる所定の手順にしたがって順次印加される。ヒータ電圧の印加によりヒータが十分に加熱された後（例えば数分後）に、ヘリックス電圧が印加される。そして、アノードシーケンスによれば、アノード電圧はヘリックス電圧よりも遅延して印加される。

このようなアノードシーケンスに従って進行波管に電源を供給するために、従来、リレーを含む回路が必要とされ、様々な構成の進行波管用電源装置が用いられてきた（例えば、特許文献１参照）。

図４は、従来の進行波管用電源装置の構成例を示すブロック図である。図４を参照すると、従来の進行波管用電源装置９０は、コレクタ電源９１、ヘリックス電源９２、ヒータ電源９３、およびアノード電源９４を有している。アノード電源９４は、抵抗９５、９８、制御回路９６、およびリレー９７を有している。

進行波管９９のプラス側のヒータ電極とカソード電極が共通となっており、以下、その電極をヒータ・カソード電極と称する。また、進行波管９９のマイナス側のヒータ電極を単にヒータ電極と称する。

ヒータ電源９３は、進行波管９９のヒータ・カソード電極とヒータ電極の間にヒータ電圧を供給する。コレクタ電源９１は、進行波管９９のコレクタ電極とヒータ・カソード電極の間にコレクタ電圧を供給する。ヘリックス電源９２は、進行波管９９のヘリックス電極とヒータ・カソード電極の間にヘリックス電圧を供給する。

アノード電源９４は、進行波管９９のヘリックス電極とヒータ・カソード電極の間に制御回路９６と抵抗９５が直列接続され、アノード電極とヒータ・カソード電極の間に抵抗９８が接続され、制御回路９６と抵抗９５の接続点がリレー９７を介してアノード電極に接続された構成である。アノード電源９４は、ヘリックス電圧に基づいてアノード電圧を生成し、進行波管９９のアノード電極とヒータ・カソード電極の間に供給する。

制御回路９６は、シリーズレギュレータ（不図示）を含んでおり、ヘリックス電圧を降下させ、かつ安定化し、制御回路９６と抵抗９５の接続点の電圧を、アノード電圧またはリレー９７の最大開閉電圧以下の電圧のいずれかに設定する。

このように、従来の進行波管用電源装置は、ヘリックス電圧の立上り、立下りを検出し、所定の処理によってアノード電圧のオンオフ制御を行う。従来の進行波管用電源装置は、この制御により、アノードシーケンスに従ってアノード電圧をヘリックス電圧より遅らせて印加し、ヘリックス電極を通じて進行波管に過大電流が流れるのを防止している。
特開平１１−１４９８８０号公報

図４に示した進行波管用電源装置９０では、ヘリックス電圧を検出し、所定の処理を行うために制御回路９６が必要であり、またリレー９７を駆動するためにリレー駆動用電源（不図示）が必要である。また、低電圧で動作する制御回路９６と高電圧で動作するリレー９７との間は、真空リレーなどによって絶縁される必要がある。そのため、従来の進行波管用電源装置は大型化し、また高コストになるという問題があった。また、一般にリレーは振動や衝撃により破壊されやすいので、進行波管用電源装置は振動や衝撃に弱いという問題があった。

本発明の目的は、小型、低コスト、かつ振動や衝撃に強い構成で進行波管に電源を供給する回路を提供することである。

上記目的を達成するために、本発明の進行波管用電源供給回路は、ヘリックス電極、プラス側のヒータ電極、マイナス側のヒータ電極、およびカソード電極に電源装置から電圧が印加される進行波管のアノード電極に電圧を印加するための進行波管用電源供給回路であって、
前記進行波管の前記ヘリックス電極と前記プラス側のヒータ電極または前記マイナス側のヒータ電極との間に直列接続された第１および第２の抵抗と、
半導体からなり、第１の端子、第２の端子、および第１の制御端子を有し、前記第１の端子が前記マイナス側のヒータ電極に接続され、前記第１の制御端子が前記第１の抵抗と前記第２の抵抗の接続点に接続され、前記プラス側のヒータ電極または前記マイナス側のヒータ電極の電位に対して前記ヘリックス電極の電位が前記第１の抵抗と前記第２の抵抗の値の比で決まる所定の閾値まで立ち上がるとオンし、前記第１の端子と前記第２の端子を導通する第１の制御素子と、
半導体からなり、第３の端子、第４の端子、および第２の制御端子を有し、前記第２の制御端子が前記第１の制御素子の前記第２の端子と接続され、前記第３の端子が前記進行波管の前記アノード電極に接続され、前記第４の端子が前記プラス側のヒータ電極または前記マイナス側のヒータ電極に接続され、前記第１の制御素子がオフのときオンして前記アノード電極と前記カソード電極を同電位に保っており、前記第１の制御素子がオンするとオフして前記アノード電極と前記カソード電極の間に電位差を生じさせることにより前記アノード電極に電圧を印加する第２の制御素子とを有している。

したがって、進行波管のヘリックス電極に電圧が印加されない状態では、第１の制御素子がオフし、第２の制御素子がオンしており、ヘリックス電極に電圧が印加され所定の閾値まで立ち上がると第１の制御素子がオンして第２の制御素子がオフし、進行波管にアノード電極に電圧が印加される構成なので、リレー駆動用電源のような電源を別途必要とせず進行波管に本来必要な電圧のみを用い、また大型のリレーを用いることなく半導体素子で構成した回路によってアノードシーケンスを実現することができ、小型、低コストの構成で進行波管に電源供給が可能であり、かつ振動や衝撃に強い進行波管を提供できる。また、特に、電圧安定性の要求が低いヒータ電極への電圧を用いてアノードシーケンスを実現しているので、アノードシーケンス実現のために電圧安定性の要求される他の電極への電圧に影響を与えることがない。

また、前記第２の制御素子はデプレション型ＦＥＴであり、前記第２の制御端子がゲートであり、前記第３の端子がドレインであり、前記第４の端子であるソースが前記プラス側のヒータ電極に接続されていてもよい。

したがって、進行波管にヘリックス電圧が印加されない状態では、デプレション型ＦＥＴである第２の制御素子はゲートとソースが同電位でオンしており、ヘリックス電圧が印加され所定の閾値まで立ち上がると第２の制御素子はゲートの電位がソースの電位より低くなるのでオフし、進行波管にアノード電圧が印加される。

また、前記第２の制御素子はエンハンスメント型ＦＥＴであり、前記第２の制御端子がゲートであり、前記第３の端子がドレインであり、前記第４の端子であるソースが前記マイナス側のヒータ電極に接続されていてもよい。

したがって、進行波管にヒータ電圧だけが印加され、ヘリックス電圧が印加されない状態では、第１の制御素子がオフし第２の制御素子がオンしており、ヘリックス電圧が印加され所定の閾値まで立ち上がると第１の制御素子がオンし、第１の制御素子がオンすると第２の制御素子のゲートがソースと同電位となるので第２の制御素子がオフし、進行波管にアノード電圧が印加される。

また、前記第２の制御素子はバイポーラ型トランジスタであり、前記第２の制御端子がベースであり、前記第３の端子がコレクタであり、前記第４の端子であるエミッタが前記マイナス側のヒータ電極に接続されていてもよい。

したがって、進行波管にヒータ電圧だけが印加され、ヘリックス電圧が印加されない状態では、第１の制御素子がオフし第２の制御素子がオンしており、ヘリックス電圧が印加され所定の閾値まで立ち上がると第１の制御素子がオンし、第１の制御素子がオンすると第２の制御素子のベースがエミッタと同電位となるので第２の制御素子がオフし、進行波管にアノード電圧が印加される。

本発明によれば、進行波管のヘリックス電極に電圧が印加されない状態では、第１の制御素子がオフし、第２の制御素子がオンしており、ヘリックス電極に電圧が印加され所定の閾値まで立ち上がると第１の制御素子がオンして第２の制御素子がオフし、進行波管にアノード電極に電圧が印加される構成なので、リレー駆動用電源のような電源を別途必要とせず進行波管に本来必要な電圧のみを用い、また大型のリレーを用いることなく半導体素子で構成した回路によってアノードシーケンスを実現することができ、小型、低コストの構成で進行波管に電源供給が可能であり、かつ振動や衝撃に強い進行波管を提供できる。また、特に、電圧安定性の要求が低いヒータ電極への電圧を用いてアノードシーケンスを実現しているので、アノードシーケンス実現のために電圧安定性の要求される他の電極への電圧に影響を与えることがなく、進行波管の動作が安定する。

本発明の一実施形態について図面を参照して詳細に説明する。

図１は、本発明の一実施形態の進行波管装置の構成を示すブロック図である。図１を参照すると、本実施形態の進行波管装置１０は、抵抗１２〜１５、ＦＥＴ１６、１７、および進行波管１８を有している。

進行波管１８のプラス側のヒータ電極とカソード電極が共通となっており、以下、その電極をヒータ・カソード電極と称する。また、進行波管１８のマイナス側のヒータ電極を単にヒータ電極と称する。

本実施形態の進行波管装置１０には電源１１から各種電圧が供給されている。電源１１は進行波管用の高圧電源であり、コレクタ電圧（ＣＯＬ電圧）を進行波管１８のコレクタ電極（図中のＣ）に、ヘリックス電圧（ＨＥＬ／Ａ電圧）をヘリックス電極（図中のＨＥＬ）に、ヒータ・カソード電圧（ＨＫ電圧）をヒータ・カソード電極（図中のＨＫ）に、ヒータ電圧（Ｈ電圧）をヒータ電極（図中のＨ）に供給している。

抵抗１２と抵抗１３が進行波管１８のヘリックス電極とヒータ電極の間に直列接続されている。抵抗１２と抵抗１３の接続点にＦＥＴ１６のゲートが接続されている。ＦＥＴ１６のソースは進行波管１８のヘリックス電極に接続されている。ＦＥＴ１６のドレインにはＦＥＴ１７のゲートと抵抗１４の一方の端子が接続されている。ＦＥＴ１７のソースと抵抗１４の他方の端子が進行波管１８のヒータ・カソード端子に接続されている。ＦＥＴ１７のドレインは抵抗１５の一方の端子と進行波管１８のアノード電極に接続されている。抵抗１５の他方の端子は進行波管１８のヘリックス電極に接続されている。

ＦＥＴ１６、１７は、半導体からなる制御素子であり、ゲートを制御端子としてドレインとソースの２つの端子間の導通をオンオフする。本実施形態では、ＦＥＴ１７はデプレション型ＦＥＴであり、ゲートをマイナス電位で制御可能である。ヘリックス電圧が９０％程度まで立ち上がったときに抵抗１２と抵抗１３による分圧によりＦＥＴ１６がオンするように、抵抗１２および抵抗１３の値が定められている。また、ＦＥＴ１６、１７は図１では１つの素子として示されているが、所定の耐圧が得られるように複数のＦＥＴを直列接続した構成であってもよい。

図２は、本実施形態の進行波管装置の動作を示すタイミングチャートである。進行波管の動作は、一般的にはヘリックスを基準に示されるが、図２ではヒータ・カソード電位が基準として示されている。

まず、電源１１がヒータ電極にヒータ電圧を印加する。ヒータ電位はマイナス数ボルトである。数分間のヒータ予熱時間の後、電源１１は、ヘリックス電圧およびコレクタ電圧を印加する。ヘリックス電圧およびコレクタ電圧は数キロボルトである。ヘリックス電圧が９０％まで立ち上がると、それまでオフだったＦＥＴ１６がオンする。ヘリックス電圧の立上りが開始され、９０％まで立上るまでの時間がアノード立上り遅延時間である。ＦＥＴ１６がオンするとＦＥＴ１７のゲートの電位がヒータ電圧になるので、それまでオンだったＦＥＴ１７がオフになる。ＦＥＴ１７がオフすると、進行波管１８のアノード電極にはアノード電圧が印加される。アノード電圧はヘリックス電圧とほぼ同電位の数キロボルトである。このように、アノード立上り遅延時間によってアノードシーケンスが確保される。

以上説明したように、進行波管１８にヘリックス電圧が印加されない状態では、ＦＥＴ１６がオフしており、デプレション型のＦＥＴ１７がゲートとソースが同電位でオンしており、ヘリックス電圧が印加され９０％まで立ち上がるとＦＥＴ１６がオンし、ＦＥＴ１６がオンするとＦＥＴ１７のゲートの電位がソースの電位より低くなるのでＦＥＴ１７がオフし、進行波管１８にアノード電圧が印加される構成なので、リレー駆動用電源のような電源を別途必要とせず進行波管１８に本来必要な電圧のみを用い、また大型のリレーを用いることなく半導体素子で構成した回路によってアノードシーケンスを実現することができ、小型、低コストの構成で進行波管１８に電源供給が可能であり、かつ振動や衝撃に強い進行波管１８を提供できる。また、特に、電圧安定性の要求が低いヒータ電圧を用いてアノードシーケンスを実現しているので、アノードシーケンス実現のために電圧安定性の要求される他の電極への電圧に影響を与えることがなく、進行波管の動作が安定する。

なお、ここでは進行波管装置１０に抵抗１２〜１５、ＦＥＴ１６、１７が内蔵された構成例を示したが、本発明はそれに限定されない。例えば、抵抗１２〜１５、ＦＥＴ１６、１７が進行波管用電源１１と共に進行波管電源装置に含まれる構成としてもよい。また、抵抗１２〜１５、ＦＥＴ１６、１７は、進行波管装置および電源装置のいずれにも含まれない独立した回路装置であってもよい。

また、ここではヘリックス電圧が９０％まで立ち上がったことによりアノード電圧の印加を開始する例を示したが、本発明は９０％に限定されるものではない。アノード電圧がヘリックス電圧より遅延して印加されることが確保されればよく、その条件内で分圧の比は選択可能である。

また、ここでは、抵抗１２および抵抗１３がヘリックス電極とヒータ電極の間に直列接続された例を示したが、ヘリックス電極とヒータ・カソード電極の間に直列接続されてもよい。

また、ここでは、進行波管１８のプラス側のヒータ電極とカソード電極が共通となっている構成を例示したが、本発明はそれに限定されない。ヒータ電極とカソード電極が互いに独立していてもよい。

また、ここでは、進行波管１８のコレクタ電極、ヘリックス電極、ヒータ・カソード電極、ヒータ電極に対して１つの電源１１から電圧が印加される構成を例示したが、本発明はそれに限定されない。カソード電極とプラス側のヒータ電極とが互いに独立した構成において、プラス側およびマイナス側のヒータ電極に電圧を印加する電源と、他の電極に電圧を印加する電源とを別個に設けてもよい。さらに、コレクタ電極、ヘリックス電極、カソード電極の各々に対して１つづつ電源を設けてもよい。

また、ここでは、抵抗１２と抵抗１３は進行波管１８のヘリックス電極とヒータ電極の間に直列接続されているが、ヘリックス電極とヒータ・カソード電極の間に直列接続されてもよい。

また、ここでは、ＦＥＴ１７が１つの場合を例示したが、ヘリックス電圧、アノード電圧がＦＥＴ１７のドレイン−ソース間の最大定格電圧を越える場合には、複数のＦＥＴ１７を直列接続する構成とすればよい。

また、ここでは、ヘリックス電圧とアノード電圧が同一電圧である場合を図２に例示したが、アノード電圧がヘリックス電圧より低い場合には抵抗１５をヘリックス電圧とアノード電圧の比に比例した２つの抵抗に置き換え、２つの抵抗の接続点をアノード電極に接続する構成とすればよい。

本発明の他の実施形態について説明する。

図３は、本発明の他の実施形態の進行波管装置の構成を示すブロック図である。図３を参照すると、本実施形態の進行波管装置３０は、抵抗１２〜１５、ＦＥＴ１６、３１、および進行波管１８を有している。

図１に示した実施形態と同様に、電源１１は、コレクタ電圧（ＣＯＬ電圧）を進行波管１８のコレクタ電極（図中のＣ）に、ヘリックス電圧（ＨＥＬ／Ａ電圧）をヘリックス電極（図中のＨＥＬ）に、ヒータ・カソード電圧（ＨＫ電圧）をヒータ・カソード電極（図中のＨＫ）に、ヒータ電圧（Ｈ電圧）をヒータ電極（図中のＨ）に供給している。

抵抗１２と抵抗１３が進行波管１８のヘリックス電極とヒータ電極の間に直列接続されている。抵抗１２と抵抗１３の接続点にＦＥＴ１６のゲートが接続されている。ＦＥＴ１６のソースは進行波管１８のヘリックス電極に接続されている。ＦＥＴ１６のドレインにはＦＥＴ３１のゲートと抵抗１４の一方の端子が接続されている。抵抗１４の他方の端子が進行波管１８のヒータ・カソード端子に接続されている。ＦＥＴ３１のドレインは抵抗１５の一方の端子と進行波管１８のアノード電極に接続されている。抵抗１５の他方の端子は進行波管１８のヘリックス電極に接続されている。ここまでは、図１に示した実施形態と同じ接続であるが、ＦＥＴ３１のソースは進行波管１８のヒータ電極に接続されている。また、ＦＥＴ３１はデプレション型ＦＥＴではなく、通常のエンハンスメント型ＦＥＴである点で図１のものと異なる。

ヘリックス電圧が９０％程度まで立ち上がったときに抵抗１２と抵抗１３による分圧によりＦＥＴ１６がオンするように、抵抗１２および抵抗１３の値が定められている。また、ＦＥＴ１６、３１は図１では１つの素子として示されているが、所定の耐圧が得られるように複数のＦＥＴを直列接続した構成であってもよい。

本実施形態の進行波管装置の動作は図２に示したものと同様である。

まず、電源１１がヒータ電極にヒータ電圧を印加する。ヒータ電位はマイナス数ボルトである。ＦＥＴ３１は、ヒータ・カソード電圧およびヒータ電圧の印加が開始されると同時にオンする。数分間のヒータ予熱時間の後、電源１１は、ヘリックス電圧およびコレクタ電圧を印加する。ヘリックス電位およびコレクタ電位は数キロボルトである。ヘリックス電圧が９０％まで立ち上がると、それまでオフだったＦＥＴ１６がオンする。ヘリックス電圧の立上りが開始され、９０％まで立上るまでの時間がアノード立上り遅延時間である。ＦＥＴ１６がオンするとＦＥＴ３１のゲートの電位がヒータ電圧になるので、それまでオンだったＦＥＴ３１がオフになる。ＦＥＴ３１がオフすると、進行波管１８のアノード電極にはアノード電圧が印加される。アノード電圧はヘリックス電圧とほぼ同電位の数キロボルトである。このように、アノード立上り遅延時間によってアノードシーケンスが確保される。

以上説明したように、進行波管１８にヒータ電圧だけが印加され、ヘリックス電圧が印加されない状態では、ＦＥＴ１６がオフしＦＥＴ３１がオンしており、ヘリックス電圧が印加され９０％まで立ち上がるとＦＥＴ１６がオンし、ＦＥＴ１６がオンするとＦＥＴ３１のゲートがソースと同電位となるのでＦＥＴ３１がオフし、進行波管１８にアノード電圧が印加される構成なので、デプレション型ＦＥＴを用いなくとも図１の構成と同様に、リレー駆動用電源のような電源を別途必要とせず進行波管１８に本来必要な電圧のみを用い、また大型のリレーを用いることなく半導体素子で構成した回路によってアノードシーケンスを実現することができるので、小型、低コストの構成で進行波管１８に電源供給が可能であり、かつ振動や衝撃に強い進行波管１８を提供できる。

なお、本実施形態では、ＦＥＴ３１としてエンハンスメント型ＦＥＴを用いることとしたが、本発明はそれに限定されない。例えば、ＦＥＴ３１の代わりにバイポーラ型トランジスタを用いてもよい。その場合、図３のＦＥＴ３１のゲートはバイポーラ型トランジスタのベースとなり、ＦＥＴ３１のドレインはバイポーラ型トランジスタのコレクタとなり、ＦＥＴ３１のソースはバイポーラ型トランジスタのエミッタとなればよい。

本発明の一実施形態の進行波管装置の構成を示すブロック図である。本実施形態の進行波管装置の動作を示すタイミングチャートである。本発明の他の実施形態の進行波管装置の構成を示すブロック図である。従来の進行波管用電源装置の構成例を示すブロック図である。

符号の説明

１０、３０進行波管装置
１１電源
１２〜１５抵抗
１６、１７、３１ＦＥＴ
１８進行波管

Claims

ヘリックス電極、プラス側のヒータ電極、マイナス側のヒータ電極、およびカソード電極に電源装置から電圧が印加される進行波管のアノード電極に電圧を印加するための進行波管用電源供給回路であって、
前記進行波管の前記ヘリックス電極と前記プラス側のヒータ電極または前記マイナス側のヒータ電極との間に直列接続された第１および第２の抵抗と、
半導体からなり、第１の端子、第２の端子、および第１の制御端子を有し、前記第１の端子が前記マイナス側のヒータ電極に接続され、前記第１の制御端子が前記第１の抵抗と前記第２の抵抗の接続点に接続され、前記プラス側のヒータ電極または前記マイナス側のヒータ電極の電位に対して前記ヘリックス電極の電位が前記第１の抵抗と前記第２の抵抗の値の比で決まる所定の閾値まで立ち上がるとオンし、前記第１の端子と前記第２の端子を導通する第１の制御素子と、
半導体からなり、第３の端子、第４の端子、および第２の制御端子を有し、前記第２の制御端子が前記第１の制御素子の前記第２の端子と接続され、前記第３の端子が前記進行波管の前記アノード電極に接続され、前記第４の端子が前記プラス側のヒータ電極または前記マイナス側のヒータ電極に接続され、前記第１の制御素子がオフのときオンして前記アノード電極と前記カソード電極を同電位に保っており、前記第１の制御素子がオンするとオフして前記アノード電極と前記カソード電極の間に電位差を生じさせることにより前記アノード電極に電圧を印加する第２の制御素子とを有する進行波管用電源供給回路。
前記第２の制御素子はデプレション型ＦＥＴであり、前記第２の制御端子がゲートであり、前記第３の端子がドレインであり、前記第４の端子であるソースが前記プラス側のヒータ電極に接続されている、請求項１記載の進行波管用電源供給回路。
前記第２の制御素子はエンハンスメント型ＦＥＴであり、前記第２の制御端子がゲートであり、前記第３の端子がドレインであり、前記第４の端子であるソースが前記マイナス側のヒータ電極に接続されている、請求項１記載の進行波管用電源供給回路。
前記第２の制御素子はバイポーラ型トランジスタであり、前記第２の制御端子がベースであり、前記第３の端子がコレクタであり、前記第４の端子であるエミッタが前記マイナス側のヒータ電極に接続されている、請求項１記載の進行波管用電源供給回路。
外部の電源装置からヘリックス電極、プラス側のヒータ電極、マイナス側のヒータ電極、およびカソード電極に電圧が印加される進行波管と、
前記進行波管の前記ヘリックス電極と前記プラス側のヒータ電極または前記マイナス側のヒータ電極との間に直列接続された第１および第２の抵抗と、
半導体からなり、第１の端子、第２の端子、および第１の制御端子を有し、前記第１の端子が前記マイナス側のヒータ電極に接続され、前記第１の制御端子が前記第１の抵抗と前記第２の抵抗の接続点に接続され、前記プラス側のヒータ電極または前記マイナス側のヒータ電極の電位に対して前記ヘリックス電極の電位が前記第１の抵抗と前記第２の抵抗の値の比で決まる所定の閾値まで立ち上がるとオンし、前記第１の端子と前記第２の端子を導通する第１の制御素子と、
半導体からなり、第３の端子、第４の端子、および第２の制御端子を有し、前記第２の制御端子が前記第１の制御素子の前記第２の端子と接続され、前記第３の端子が前記進行波管のアノード電極に接続され、前記第４の端子が前記プラス側のヒータ電極または前記マイナス側のヒータ電極に接続され、前記第１の制御素子がオフのときオンして前記アノード電極と前記カソード電極を同電位に保っており、前記第１の制御素子がオンするとオフして前記アノード電極と前記カソード電極の間に電位差を生じさせることにより前記アノード電極に電圧を印加する第２の制御素子とを有する進行波管装置。
前記第２の制御素子はデプレション型ＦＥＴであり、前記第２の制御端子がゲートであり、前記第３の端子がドレインであり、前記第４の端子であるソースが前記プラス側のヒータ電極に接続されている、請求項５記載の進行波管装置。
前記第２の制御素子はエンハンスメント型ＦＥＴであり、前記第２の制御端子がゲートであり、前記第３の端子がドレインであり、前記第４の端子であるソースが前記マイナス側のヒータ電極に接続されている、請求項５記載の進行波管装置。
前記第２の制御素子はバイポーラ型トランジスタであり、前記第２の制御端子がベースであり、前記第３の端子がコレクタであり、前記第４の端子であるエミッタが前記マイナス側のヒータ電極に接続されている、請求項５記載の進行波管装置。
進行波管のヘリックス電極、プラス側のヒータ電極、マイナス側のヒータ電極、カソード電極、およびアノード電極に電圧を印加する進行波管用電源装置であって、
前記進行波管の前記ヘリックス電極、前記プラス側のヒータ電極、前記マイナス側のヒータ電極、前記カソード電極に電圧を供給する電源と、
前記進行波管の前記ヘリックス電極と前記プラス側のヒータ電極または前記マイナス側のヒータ電極との間に直列接続される第１および第２の抵抗と、
半導体からなり、第１の端子、第２の端子、および第１の制御端子を有し、前記第１の端子が前記マイナス側のヒータ電極に接続され、前記第１の制御端子が前記第１の抵抗と前記第２の抵抗の接続点に接続され、前記プラス側のヒータ電極または前記マイナス側のヒータ電極の電位に対して前記ヘリックス電極の電位が前記第１の抵抗と前記第２の抵抗の値の比で決まる所定の閾値まで立ち上がるとオンし、前記第１の端子と前記第２の端子を導通する第１の制御素子と、
半導体からなり、第３の端子、第４の端子、および第２の制御端子を有し、前記第２の制御端子が前記第１の制御素子の前記第２の端子と接続され、前記第３の端子が前記進行波管の前記アノード電極に接続され、前記第４の端子が前記プラス側のヒータ電極または前記マイナス側のヒータ電極に接続され、前記第１の制御素子がオフのときオンして前記アノード電極と前記カソード電極を同電位に保っており、前記第１の制御素子がオンするとオフして前記アノード電極と前記カソード電極の間に電位差を生じさせることにより前記アノード電極に電圧を印加する第２の制御素子とを有する進行波管用電源装置。
前記第２の制御素子はデプレション型ＦＥＴであり、前記第２の制御端子がゲートであり、前記第３の端子がドレインであり、前記第４の端子であるソースが前記プラス側のヒータ電極に接続されている、請求項９記載の進行波管用電源装置。
前記第２の制御素子はエンハンスメント型ＦＥＴであり、前記第２の制御端子がゲートであり、前記第３の端子がドレインであり、前記第４の端子であるソースが前記マイナス側のヒータ電極に接続されている、請求項９記載の進行波管用電源装置。
前記第２の制御素子はバイポーラ型トランジスタであり、前記第２の制御端子がベースであり、前記第３の端子がコレクタであり、前記第４の端子であるエミッタが前記マイナス側のヒータ電極に接続されている、請求項９記載の進行波管用電源装置。