JP3954209B2 - 半導体装置のオープンドレイン入出力端構造及びその製造方法 - Google Patents
半導体装置のオープンドレイン入出力端構造及びその製造方法 Download PDFInfo
- Publication number
- JP3954209B2 JP3954209B2 JP23391198A JP23391198A JP3954209B2 JP 3954209 B2 JP3954209 B2 JP 3954209B2 JP 23391198 A JP23391198 A JP 23391198A JP 23391198 A JP23391198 A JP 23391198A JP 3954209 B2 JP3954209 B2 JP 3954209B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- conductivity type
- region
- open drain
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 47
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000012535 impurity Substances 0.000 claims description 69
- 239000000758 substrate Substances 0.000 claims description 56
- 238000002513 implantation Methods 0.000 claims description 40
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 229920005591 polysilicon Polymers 0.000 claims description 19
- 238000005468 ion implantation Methods 0.000 claims description 18
- 229910021332 silicide Inorganic materials 0.000 claims description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 10
- 239000002356 single layer Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 12
- 125000006850 spacer group Chemical group 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 239000007943 implant Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
- H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に係るもので、詳しくはオープンドレイン入出力端（以下、Ｉ／Ｏという）の実現に際して、別途の不純物イオン注入工程なしで容易にプルアップ抵抗用ｎチャンネルデプレッショントランジスタをエンハンスメントトランジスタ化し得る半導体装置のオープンドレインＩ／Ｏ構造及びその製造方法に関する。
【０００２】
【従来の技術】
一般に、マスクＲＯＭ埋込みＭＣＵ（Ｍｅｍｏｒｙ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）では、Ｉ／Ｏ実現時にオープンドレインオプションとプルアップオプションとを同一レイアウトに持っており、オープンドレインオプションに利用されるセルのチャンネル領域のみに選択的にゲート形成後ｐ型不純物を更にイオン注入してデプレッショントランジスタをエンハンスメントトランジスタに変換させることにより、半導体装置のオープンドレインＩ／Ｏを実現している。
【０００３】
このように、デプレッショントランジスタを選択的にエンハンスメントトランジスタに変換させる理由は、オープンドレインＩ／Ｏでは通常外部高電圧を用いて素子制御を行っていて、プルアップ抵抗型Ｉ／Ｏのプルアップ抵抗の両端にチップの電源と外部高電圧が掛かる場合、プルアップ抵抗を通じて電流の流れが発生して外部素子制御が行われないので、不純物イオン注入工程によりプルアップ抵抗に用いられるデプレッショントランジスタをオフさせるためである。
即ち、デプレッショントランジスタはプルアップ抵抗に用いるが、これをオープンドレインＩ／Ｏに利用しようとする場合、ゲートパターニング後チャンネル領域に不純物イオン注入を行ってエンハンスメントトランジスタに変換させてオフさせるものである。
【０００４】
図１０は、従来の半導体装置のオープンドレインＩ／Ｏ構造を示す回路図である。即ち、従来のオープンドレインＩ／Ｏは、それぞれの内部ロジック回路10a,10b と個別的に接続された二つのトランジスタ（ｎチャンネルオープンドレイントランジスタＡと、ゲート形成後に実施された不純物イオン注入工程によりエンハンスメントトランジスタになったｎチャンネルデプレッショントランジスタＢ（理解を助けるため便宜上これをエンハンスメントトランジスタという））が直列接続され、これに入出力パッド20が接続され、このパッド20にはＭＯＳ型ＬＳＩとは異なる外部高電圧印加用の外部アナログＩＣが接続されている。ここで、符号Ｃはオープンドレイン回路で短絡される地点を示し、ＤはオープンドレインＩ／Ｏの出力端を示し、Ｅは外部素子を示し、Ｖｄｄは内部電圧を示す。
このとき、エンハンスメントトランジスタＢは常時オフされているべきなので、第１内部ロジック回路10a の信号はローレベル信号を維持しなければならず、、第２内部ロジック回路10b の信号がハイレベルである場合のみにパッド20を通じて外部信号が印加されるときオープンドレイントランジスタＡに電流が流れて外部素子駆動が行われる。
【０００５】
図１１及び図１２は、図１０に示したオープンドレインＩ／Ｏの入出力パッド20に接続されたそれぞれのトランジスタ構造を示す断面図である。ここで、図１１はｎチャンネルオープンドレイントランジスタＡの構造を示す断面図、図１２は本発明と直接に関連するエンハンスメントトランジスタＢの構造を示す断面図である。
【０００６】
図１１によると、ｎチャンネルオープンドレイントランジスタＡは、フィールド酸化膜32を備えた第１導電型（例えばｐ型）半導体基板30上のアクティブ領域Ｆにゲート絶縁膜34が形成され、その上の所定部分にＷ（タングステン）シリサイド36b ／ポリシリコン36a 積層構造のゲート36が形成され、ゲート36の両側壁に絶縁膜材質のスペーサ38が形成され、ゲート36両側の基板30内部にはＬＤＤ40を備える第２導電型（例えばｎ型）のソース／ドレイン領域42が形成されて構成されている。図１１で符号W1はゲート36の長さを示す。
【０００７】
図１２によると、エンハンスメントトランジスタＢは上記のｎチャンネルトランジスタと基本構造は同様であり、図中同一部分に同一符号を付すが、ゲート36下部のチャンネル領域に第２導電型（例えばｎ型）の不純物注入領域44が形成され、この不純物注入領域44間に第１導電型（例えばｐ型）不純物注入領域46が更に形成されて、ハイレベルの信号が印加されるときを除き常時オフ特性を有するように構成されている。図１２中、符号W2はゲート36の長さを示す。
【０００８】
このエンハンスメントトランジスタＢは、ゲートの形成後にプルアップ抵抗として用いられるｎチャンネルデプレッショントランジスタのチャンネル領域に第１導電型の不純物を更にイオン注入して形成するもので、図１３は図１２に示したトランジスタＢのゲート形成後のレイアウト構造を示す平面図である。即ち、ゲート36が第２導電型不純物注入領域44上に位置するように形成され、第１導電型不純物注入領域46がゲート36下部の第２導電型不純物注入領域44間に形成されるように位置している。
【０００９】
【発明が解決しようとする課題】
しかるに、前記構造を有するようにオープンドレインＩ／Ｏを形成する場合、次のような問題点が発生する。
（１）オープンドレインＩ／Ｏを実現するために、プルアップ抵抗として用いられるｎチャンネルデプレッショントランジスタを前記のようにエンハンスメントトランジスタ化する場合、ゲート形成後に第１導電型不純物注入領域46を形成するための別途の不純物イオン注入工程を一回実施しなければならないため、工程が複雑化するとともに、費用の上昇を招く問題が発生する。
（２）システムメーカがプログラム開発及び早急な市場適用を目的としてＥＰＲＯＭのようなＮＶＭ(non-volatile memory)セルに適用してＥＰＲＯＭ埋込みＭＣＵを実現する場合、既存マスクＲＯＭ埋込みＭＣＵと異なる工程及び他のレイアウトを用いてオープンドレインＩ／Ｏを実現する場合は別に問題は発生しないが、既存マスクＲＯＭ埋込みＭＣＵで使用したものと同様なレイアウトでＩ／Ｏを実現する場合は次のような問題が発生する。通常、ＥＰＲＯＭ埋込みＭＣＵの場合、マスクＲＯＭ埋込みＭＣＵのプログラム方式のＡＧＰ(after gate programming)コーディング法を用いず工程進行中にゲート形成後の不純物イオン注入工程自体がなくなる。従って、前述の方法でＥＰＲＯＭ埋込みＭＣＵのプルアップ抵抗型Ｉ／ＯとオープンドレインＩ／Ｏを選択的に実現することができなくなる。即ち、マスクＲＯＭ埋込みＭＣＵでは前記構造のオープンドレインＩ／Ｏを用いてプルアップ抵抗型Ｉ／ＯとオープンドレインＩ／Ｏのすべてを実現できるが、ＥＰＲＯＭ埋込みＭＣＵではプルアップ抵抗型Ｉ／Ｏだけを実現できる。すなわち、同一レイアウトのオープンドレインＩ／ＯをマスクＲＯＭ埋込みＭＣＵとＥＰＲＯＭ埋込みＭＣＵの全てに広く適用することができないという問題点が発生する。
【００１０】
本発明の目的は、入出力パッドと接続されたエンハンスメントトランジスタのゲート構造変更を通じて別途の工程追加（例えば不純物イオン注入工程）なしに容易にマスクＲＯＭ埋込みＭＣＵとＥＰＲＯＭ埋込みＭＣＵの全てに適用可能なオープンドレインＩ／Ｏを実現し得る半導体装置のオープンドレインＩ／Ｏ構造を提供することにある。
本発明の他の目的は、Ｉ／Ｏのオープンドレイン構造を効果的に製造できる半導体装置のオープンドレインＩ／Ｏ製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の第１の半導体装置のオープンドレインＩ／Ｏ構造は、オープンドレイントランジスタとエンハンスメントトランジスタとを具備したオープンドレインＩ／Ｏを有する半導体装置において、前記エンハンスメントトランジスタは、ゲート絶縁膜を備えた第１導電型半導体基板上の所定部分に形成されたゲートと、このゲート両側の前記基板内部に形成された第２導電型ソース／ドレイン領域と、このソース／ドレイン領域中選択されたいずれか一つの領域と一体に接続されるように前記ゲート下部の基板チャンネル領域所定部分に形成された第２導電型不純物注入領域とからなることを特徴とする。
【００１２】
本発明の第２の半導体装置のオープンドレインＩ／Ｏ構造は、オープンドレイントランジスタとエンハンスメントトランジスタとを具備したオープンドレインＩ／Ｏを有する半導体装置において、前記エンハンスメントトランジスタは、ゲート絶縁膜を備えた第１導電型半導体基板上の所定部分に形成されたゲートと、このゲート両側の前記基板内部に形成された第２導電型のソース／ドレイン領域と、このソース／ドレイン領域と所定間隔離隔されて前記ゲート下部の基板チャンネル領域所定部分に形成された第２導電型の不純物注入領域とからなることを特徴とする。
【００１３】
本発明の第１の半導体装置のオープンドレインＩ／Ｏ製造方法は、オープンドレイントランジスタとエンハンスメントトランジスタとを具備した半導体装置のオープンドレインＩ／Ｏ製造方法において、前記エンハンスメントトランジスタの製造方法は、第１導電型半導体基板上のアクティブ領域にゲート絶縁膜を形成する工程と、第２導電型の低濃度不純物イオン注入工程を通じて前記ゲート絶縁膜下部の前記基板内部所定部分に不純物注入領域を形成する工程と、前記不純物注入領域の部分とこれの一端に隣接する部分の前記基板表面上に前記ゲート絶縁膜を挟んでゲートを形成する工程と、第２導電型の高濃度不純物イオン注入工程を通じて前記ゲート両側の前記基板内部にソース／ドレイン領域を形成する工程とからなることを特徴とする。
【００１４】
本発明の第２の半導体装置のオープンドレインＩ／Ｏ製造方法は、オープンドレイントランジスタとエンハンスメントトランジスタとを具備した半導体装置のオープンドレインＩ／Ｏ製造方法において、前記エンハンスメントトランジスタの製造方法は、第１導電型半導体基板上のアクティブ領域にゲート絶縁膜を形成する工程と、第２導電型の低濃度不純物イオン注入工程を通じて前記ゲート絶縁膜下部の前記基板内部所定部分に不純物注入領域を形成する工程と、前記不純物注入領域の部分とその両側の隣接部の部分の前記基板表面上に前記ゲート絶縁膜を挟んでゲートを形成する工程と、第２導電型の高濃度不純物イオン注入工程を通じて前記ゲート両側の前記基板内部にソース／ドレイン領域を形成する工程とからなることを特徴とする。
【００１５】
上記のような本発明によれば、半導体装置のオープンドレインＩ／Ｏを形成する場合、ｎチャンネルデプレッショントランジスタのゲートサイズを既存サイズよりもやや長くするだけでデプレッショントランジスタをエンハンスメントトランジスタ化できるので、ゲート形成後にオープンドレインＩ／Ｏを実現するための別途の不純物イオン注入工程がいらなくなる。したがって、前記構造のオープンドレインＩ／Ｏを用いてマスクＲＯＭ埋込みＭＣＵ、ＥＰＲＯＭ埋込みＭＣＵのプルアップ抵抗型Ｉ／Ｏ、及びオープンドレインＩ／Ｏの全てを実現し得るようになる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を説明する。
本発明は、半導体装置のオープンドレインＩ／Ｏの製造において、ゲートの構造変更を通じて、ゲート形成後に施される不純物イオン注入工程なしでｎチャンネルデプレッショントランジスタをエンハンスメントトランジスタ化できるように工程を進行することにより、マスクＲＯＭ埋込みＭＣＵとＥＰＲＯＭ埋込みＭＣＵの全てに適用可能でありながら工程の単純化に伴う費用節減効果を図り得る技術であって、これを図１乃至図９に基づき説明する。
【００１７】
まず、図１乃至図３に示す図面を参照して本発明の第１実施形態から説明する。ここで、図１は最終的に作られた本発明によるオープンドレインＩ／Ｏのエンハンスメントトランジスタの構造を示す断面図であり、図２は図１に示したトランジスタのゲート形成後のレイアウト構造を示す平面図、図３は図１の等価回路図である。この場合、ｎチャンネルオープンドレイントランジスタは従来と同様な構造を有するように製造されるので、ここではそれと関連した説明は省略し、図１０のＩ部分に示されたエンハンスメントトランジスタＢの製造と関連した技術を中心に説明する。
【００１８】
図１に示すように、本発明の第１実施形態のエンハンスメントトランジスタは、フィールド酸化膜32が形成された第１導電型（例えばｐ型）半導体基板30上のアクティブ領域Ｆにゲート絶縁膜34が形成され、その上の所定部分にＷシリサイド36b ／ポリシリコン36a 積層構造（或いはポリシリコンの単層構造）のゲート36が形成され、このゲート36の両側壁に絶縁膜材質のスペーサ38が形成され、ゲート36両側の基板30内部にはＬＤＤ40を有する第２導電型（例えばｎ型）のソース／ドレイン領域42が形成され、ゲート36下部の基板チャンネル領域にはソース領域と一体に接続される一方、ドレイン領域とは所定間隔離隔されるように第２導電型（例えばｎ型）の不純物注入領域44が形成されて構成されている。
【００１９】
この構造のトランジスタは次の４段階工程を経て製造される。
第１段階として、フィールド酸化膜32が形成された第１導電型半導体基板30上のアクティブ領域Ｆにゲート絶縁膜34を形成した後、その上の所定部分に選択的に第２導電型の不純物をイオン注入してゲート絶縁膜34下部の基板30内部所定部分に第２導電型不純物注入領域44を形成する。
【００２０】
第２段階として、不純物注入領域44の部分とこれの一端に隣接する部分の基板30表面上に前記ゲート絶縁膜34を挟んでゲート36を形成する。ここでは便宜上ゲート36をＷシリサイド36b ／ポリシリコン36a の積層構造で形成しているが、場合によってはポリシリコンの単層構造にゲート36を製作してもかまわない。このようにゲート36を不純物注入領域44より所定長さだけ長くして、既存のW2サイズよりもやや長いW3のサイズを有するように製作する理由は、ゲート36下部に形成されるチャンネル領域の所定部分のみに第２導電型の不純物注入領域44が形成されるようにして、以後チャンネルをオープンさせるための別途の第１導電型不純物イオン注入工程なしでオープンドレイン構造を実現し得るようにするためである。本実施形態の理解を高めるため図２にはゲート36が形成された状態の全体的な素子レイアウト構造の平面図を示す。
【００２１】
第３段階として、ゲート36をマスクとして基板30上に低濃度の第２導電型不純物をイオン注入してゲート36両側の基板30内部にＬＤＤ40を形成する。
第４段階として、ゲート36の両側壁に絶縁膜（例えば酸化膜）材質のスペーサ38を形成し、これをマスクとして基板30上に高濃度の第２導電型不純物をイオン注入して基板30内にソース／ドレイン領域42を形成して、全工程を終了する。
【００２２】
図３は図１に示されたトランジスタの等価回路図である。この回路図は従来の技術と異なる図１０のＩ部分だけを示したものである。この図から、前記トランジスタが、第２導電型不純物注入領域44が形成されたチャンネル領域ではデプレッショントランジスタB2として動作し、不純物注入領域44が形成されないチャンネル領域（図１中" ０" で表示された部分）ではエンハンスメントトランジスタB1として動作するようになって、ソース領域にＶｄｄが印加された状態でゲートに印加される内部信号がローレベルである場合にエンハンスメントトランジスタがオフすることが分かる。
【００２３】
次に、図４乃至図６に示された図面を参照して本発明の第２実施形態を説明する。ここで、図４は最終的に作られた本発明のオープンドレインＩ／Ｏのエンハンスメントトランジスタの構造を示す断面図であり、図５は図４に示したトランジスタのゲート形成後のレイアウトの構造を示す平面図、図６は図４の等価回路図である。
【００２４】
図４に示すように、本発明の第２実施形態のエンハンスメントトランジスタは、フィールド酸化膜32が形成された第１導電型（例えばｐ型）半導体基板30上のアクティブ領域Ｆにゲート絶縁膜34が形成され、その上の所定部分にＷシリサイド36b ／ポリシリコン36a 積層構造（或いはポリシリコンの単層構造）のゲート36が形成され、このゲート36の両側壁に絶縁膜材質のスペーサ38が形成され、ゲート36両側の基板30内部にはＬＤＤ40を有する第２導電型（例えばｎ型）のソース／ドレイン領域42が形成され、ゲート36下部の基板チャンネル領域にはドレイン領域と一体に接続される一方、ソース領域とは所定間隔離隔されるように第２導電型（例えばｎ型）の不純物注入領域44が形成されて構成されている。W3はゲート長さを示す。
【００２５】
このエンハンスメントトランジスタは、図５に示す平面図から分かるように、図１の第１実施形態のエンハンスメントトランジスタと不純物注入領域が形成される位置が異なるだけである。したがって、製造方法の基本工程は第１実施形態で示された工程と同様であり、ここでは重複を避けるため製造方法の説明は省略する。
【００２６】
図６は、図４に示したトランジスタの等価回路図である。この回路図から、前記トランジスタが第２導電型の不純物注入領域44が形成されないチャンネル領域（図４中"o" で表示された部分）ではエンハンスメントトランジスタB1として動作し、不純物注入領域44が形成されたチャンネル領域ではデプレッショントランジスタB2として動作するようになって、ソース領域にＶｄｄが印加された状態でゲートに印加される内部信号がローレベルである場合にエンハンスメントトランジスタがオフすることが分かる。
【００２７】
次に、図７乃至図９に示された図面を参照して本発明の第３実施形態を説明する。ここで、図７は最終的に作られた本発明によるオープンドレインＩ／Ｏのエンハンスメントトランジスタの構造を示す断面図であり、図８は図７に示したトランジスタのゲート形成後のレイアウト構造を示す平面図、図９は図７の等価回路図を示す。
【００２８】
図７に示すように、本発明の第３実施形態のエンハンスメントトランジスタは、フィールド酸化膜32が形成された第１導電型（例えばｐ型）半導体基板30上のアクティブ領域Ｆにゲート絶縁膜34が形成され、その上の所定部分にＷシリサイド36b ／ポリシリコン36a 積層構造（或いはポリシリコンの単層構造）のゲート36が形成され、このゲート36の両側壁に絶縁膜材質のスペーサ38が形成され、ゲート36両側の基板30内部にはＬＤＤ40を有する第２導電型（例えばｎ型）のソース／ドレイン領域42が形成され、ゲート36下部の基板チャンネル領域にはソース／ドレイン領域42と所定間隔離隔されるように第２導電型の不純物注入領域44が形成されて構成されている。W3はゲート長さを示す。
【００２９】
この構造のトランジスタは次の４段階の工程を経て製造される。
第１段階として、フィールド酸化膜32が形成された第１導電型半導体基板30上のアクティブ領域Ｆにゲート絶縁膜34を形成した後、その上の所定部分に選択的に第２導電型の不純物をイオン注入してゲート絶縁膜34下部の基板30内部所定部分に第２導電型不純物注入領域44を形成する。
【００３０】
第２段階として、不純物注入領域44の部分とその両側の隣接部の部分の基板30表面上にゲート絶縁膜34を挟んでゲート36を形成する。この場合も前記ゲート36はＷシリサイド36b ／ポリシリコン36a の積層構造或いはポリシリコンの単層構造に形成する。図８は本実施形態の理解を高めるためゲート36が形成された状態の全体的な素子レイアウト構造を示す。
【００３１】
第３段階として、ゲート36をマスクとして基板30上に低濃度の第２導電型不純物をイオン注入してゲート36両側の基板30内部にＬＤＤ40を形成する。
第４段階として、ゲート36の両側壁に絶縁膜材質のスペーサ38を形成し、これをマスクとして基板30上に高濃度の第２導電型不純物をイオン注入して基板30内にソース／ドレイン領域42を形成して、全工程を終了する。
【００３２】
図９は、図７に示したトランジスタの等価回路図である。図７の構造によれば、不純物注入領域44によるデプレッションのチャンネル領域の両側（図７中"o" で表示された部分）にエンハンスメントのチャンネル領域が構成されていることを確認できる。従って、前記構造のトランジスタは、図９に示すように、不純物注入領域44部分ではデプレッショントランジスタB2として動作し、その両側の部分ではエンハンスメントトランジスタB1,B1'として動作し、ソース領域にＶｄｄが印加された状態でゲートに印加される内部信号がローレベルである場合にエンハンスメントトランジスタの役割をするB1とB1' トランジスタをオフさせることができる。
【００３３】
【発明の効果】
以上詳細に説明したように本発明によれば、
（１）オープンドレインＩ／Ｏ実現時にｎチャンネルデプレッショントランジスタのゲート長さを既存の場合よりもやや長くするだけで簡単にデプレッショントランジスタをエンハンスメントトランジスタ化できるので、ゲート形成後の不純物イオン注入工程が不要になって工程の単純化及び費用の節減を図り得、
（２）よって、同一レイアウト構造でもマスクＲＯＭ埋込みＭＣＵ、ＥＰＲＯＭ埋込みＭＣＵのプルアップ抵抗型Ｉ／Ｏ、及びオープンドレインＩ／Ｏの全てを実現できるので各ＭＣＵ製造時互換性を有して使用し得る
という効果がある。
【図面の簡単な説明】
【図１】本発明の第１実施形態を説明するための図で、オープンドレインＩ／Ｏのエンハンスメントトランジスタ構造を示す断面図。
【図２】図１に示したトランジスタのゲート形成後のレイアウト構造を示す平面図。
【図３】図１の等価回路図。
【図４】本発明の第２実施形態を説明するための図で、オープンドレインＩ／Ｏのエンハンスメントトランジスタ構造を示す断面図。
【図５】図４に示したトランジスタのゲート形成後のレイアウト構造を示す平面図。
【図６】図４の等価回路図。
【図７】本発明の第３実施形態を説明するための図で、オープンドレインＩ／Ｏのエンハンスメントトランジスタ構造を示す断面図。
【図８】図７に示したトランジスタのゲート形成後のレイアウト構造を示す平面図。
【図９】図７の等価回路図。
【図１０】従来の半導体装置のオープンドレインＩ／Ｏ構造を示す回路図。
【図１１】図１０のオープンドレイントランジスタ構造を示す断面図。
【図１２】図１０のエンハンスメントトランジスタ構造を示す断面図。
【図１３】図１２に示したトランジスタのゲート形成後のレイアウト構造を示す平面図。
【符号の説明】
30 半導体基板
34 ゲート絶縁膜
36 ゲート
42 ソース／ドレイン領域
44 第２導電型不純物注入領域
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に係るもので、詳しくはオープンドレイン入出力端（以下、Ｉ／Ｏという）の実現に際して、別途の不純物イオン注入工程なしで容易にプルアップ抵抗用ｎチャンネルデプレッショントランジスタをエンハンスメントトランジスタ化し得る半導体装置のオープンドレインＩ／Ｏ構造及びその製造方法に関する。
【０００２】
【従来の技術】
一般に、マスクＲＯＭ埋込みＭＣＵ（Ｍｅｍｏｒｙ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）では、Ｉ／Ｏ実現時にオープンドレインオプションとプルアップオプションとを同一レイアウトに持っており、オープンドレインオプションに利用されるセルのチャンネル領域のみに選択的にゲート形成後ｐ型不純物を更にイオン注入してデプレッショントランジスタをエンハンスメントトランジスタに変換させることにより、半導体装置のオープンドレインＩ／Ｏを実現している。
【０００３】
このように、デプレッショントランジスタを選択的にエンハンスメントトランジスタに変換させる理由は、オープンドレインＩ／Ｏでは通常外部高電圧を用いて素子制御を行っていて、プルアップ抵抗型Ｉ／Ｏのプルアップ抵抗の両端にチップの電源と外部高電圧が掛かる場合、プルアップ抵抗を通じて電流の流れが発生して外部素子制御が行われないので、不純物イオン注入工程によりプルアップ抵抗に用いられるデプレッショントランジスタをオフさせるためである。
即ち、デプレッショントランジスタはプルアップ抵抗に用いるが、これをオープンドレインＩ／Ｏに利用しようとする場合、ゲートパターニング後チャンネル領域に不純物イオン注入を行ってエンハンスメントトランジスタに変換させてオフさせるものである。
【０００４】
図１０は、従来の半導体装置のオープンドレインＩ／Ｏ構造を示す回路図である。即ち、従来のオープンドレインＩ／Ｏは、それぞれの内部ロジック回路10a,10b と個別的に接続された二つのトランジスタ（ｎチャンネルオープンドレイントランジスタＡと、ゲート形成後に実施された不純物イオン注入工程によりエンハンスメントトランジスタになったｎチャンネルデプレッショントランジスタＢ（理解を助けるため便宜上これをエンハンスメントトランジスタという））が直列接続され、これに入出力パッド20が接続され、このパッド20にはＭＯＳ型ＬＳＩとは異なる外部高電圧印加用の外部アナログＩＣが接続されている。ここで、符号Ｃはオープンドレイン回路で短絡される地点を示し、ＤはオープンドレインＩ／Ｏの出力端を示し、Ｅは外部素子を示し、Ｖｄｄは内部電圧を示す。
このとき、エンハンスメントトランジスタＢは常時オフされているべきなので、第１内部ロジック回路10a の信号はローレベル信号を維持しなければならず、、第２内部ロジック回路10b の信号がハイレベルである場合のみにパッド20を通じて外部信号が印加されるときオープンドレイントランジスタＡに電流が流れて外部素子駆動が行われる。
【０００５】
図１１及び図１２は、図１０に示したオープンドレインＩ／Ｏの入出力パッド20に接続されたそれぞれのトランジスタ構造を示す断面図である。ここで、図１１はｎチャンネルオープンドレイントランジスタＡの構造を示す断面図、図１２は本発明と直接に関連するエンハンスメントトランジスタＢの構造を示す断面図である。
【０００６】
図１１によると、ｎチャンネルオープンドレイントランジスタＡは、フィールド酸化膜32を備えた第１導電型（例えばｐ型）半導体基板30上のアクティブ領域Ｆにゲート絶縁膜34が形成され、その上の所定部分にＷ（タングステン）シリサイド36b ／ポリシリコン36a 積層構造のゲート36が形成され、ゲート36の両側壁に絶縁膜材質のスペーサ38が形成され、ゲート36両側の基板30内部にはＬＤＤ40を備える第２導電型（例えばｎ型）のソース／ドレイン領域42が形成されて構成されている。図１１で符号W1はゲート36の長さを示す。
【０００７】
図１２によると、エンハンスメントトランジスタＢは上記のｎチャンネルトランジスタと基本構造は同様であり、図中同一部分に同一符号を付すが、ゲート36下部のチャンネル領域に第２導電型（例えばｎ型）の不純物注入領域44が形成され、この不純物注入領域44間に第１導電型（例えばｐ型）不純物注入領域46が更に形成されて、ハイレベルの信号が印加されるときを除き常時オフ特性を有するように構成されている。図１２中、符号W2はゲート36の長さを示す。
【０００８】
このエンハンスメントトランジスタＢは、ゲートの形成後にプルアップ抵抗として用いられるｎチャンネルデプレッショントランジスタのチャンネル領域に第１導電型の不純物を更にイオン注入して形成するもので、図１３は図１２に示したトランジスタＢのゲート形成後のレイアウト構造を示す平面図である。即ち、ゲート36が第２導電型不純物注入領域44上に位置するように形成され、第１導電型不純物注入領域46がゲート36下部の第２導電型不純物注入領域44間に形成されるように位置している。
【０００９】
【発明が解決しようとする課題】
しかるに、前記構造を有するようにオープンドレインＩ／Ｏを形成する場合、次のような問題点が発生する。
（１）オープンドレインＩ／Ｏを実現するために、プルアップ抵抗として用いられるｎチャンネルデプレッショントランジスタを前記のようにエンハンスメントトランジスタ化する場合、ゲート形成後に第１導電型不純物注入領域46を形成するための別途の不純物イオン注入工程を一回実施しなければならないため、工程が複雑化するとともに、費用の上昇を招く問題が発生する。
（２）システムメーカがプログラム開発及び早急な市場適用を目的としてＥＰＲＯＭのようなＮＶＭ(non-volatile memory)セルに適用してＥＰＲＯＭ埋込みＭＣＵを実現する場合、既存マスクＲＯＭ埋込みＭＣＵと異なる工程及び他のレイアウトを用いてオープンドレインＩ／Ｏを実現する場合は別に問題は発生しないが、既存マスクＲＯＭ埋込みＭＣＵで使用したものと同様なレイアウトでＩ／Ｏを実現する場合は次のような問題が発生する。通常、ＥＰＲＯＭ埋込みＭＣＵの場合、マスクＲＯＭ埋込みＭＣＵのプログラム方式のＡＧＰ(after gate programming)コーディング法を用いず工程進行中にゲート形成後の不純物イオン注入工程自体がなくなる。従って、前述の方法でＥＰＲＯＭ埋込みＭＣＵのプルアップ抵抗型Ｉ／ＯとオープンドレインＩ／Ｏを選択的に実現することができなくなる。即ち、マスクＲＯＭ埋込みＭＣＵでは前記構造のオープンドレインＩ／Ｏを用いてプルアップ抵抗型Ｉ／ＯとオープンドレインＩ／Ｏのすべてを実現できるが、ＥＰＲＯＭ埋込みＭＣＵではプルアップ抵抗型Ｉ／Ｏだけを実現できる。すなわち、同一レイアウトのオープンドレインＩ／ＯをマスクＲＯＭ埋込みＭＣＵとＥＰＲＯＭ埋込みＭＣＵの全てに広く適用することができないという問題点が発生する。
【００１０】
本発明の目的は、入出力パッドと接続されたエンハンスメントトランジスタのゲート構造変更を通じて別途の工程追加（例えば不純物イオン注入工程）なしに容易にマスクＲＯＭ埋込みＭＣＵとＥＰＲＯＭ埋込みＭＣＵの全てに適用可能なオープンドレインＩ／Ｏを実現し得る半導体装置のオープンドレインＩ／Ｏ構造を提供することにある。
本発明の他の目的は、Ｉ／Ｏのオープンドレイン構造を効果的に製造できる半導体装置のオープンドレインＩ／Ｏ製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の第１の半導体装置のオープンドレインＩ／Ｏ構造は、オープンドレイントランジスタとエンハンスメントトランジスタとを具備したオープンドレインＩ／Ｏを有する半導体装置において、前記エンハンスメントトランジスタは、ゲート絶縁膜を備えた第１導電型半導体基板上の所定部分に形成されたゲートと、このゲート両側の前記基板内部に形成された第２導電型ソース／ドレイン領域と、このソース／ドレイン領域中選択されたいずれか一つの領域と一体に接続されるように前記ゲート下部の基板チャンネル領域所定部分に形成された第２導電型不純物注入領域とからなることを特徴とする。
【００１２】
本発明の第２の半導体装置のオープンドレインＩ／Ｏ構造は、オープンドレイントランジスタとエンハンスメントトランジスタとを具備したオープンドレインＩ／Ｏを有する半導体装置において、前記エンハンスメントトランジスタは、ゲート絶縁膜を備えた第１導電型半導体基板上の所定部分に形成されたゲートと、このゲート両側の前記基板内部に形成された第２導電型のソース／ドレイン領域と、このソース／ドレイン領域と所定間隔離隔されて前記ゲート下部の基板チャンネル領域所定部分に形成された第２導電型の不純物注入領域とからなることを特徴とする。
【００１３】
本発明の第１の半導体装置のオープンドレインＩ／Ｏ製造方法は、オープンドレイントランジスタとエンハンスメントトランジスタとを具備した半導体装置のオープンドレインＩ／Ｏ製造方法において、前記エンハンスメントトランジスタの製造方法は、第１導電型半導体基板上のアクティブ領域にゲート絶縁膜を形成する工程と、第２導電型の低濃度不純物イオン注入工程を通じて前記ゲート絶縁膜下部の前記基板内部所定部分に不純物注入領域を形成する工程と、前記不純物注入領域の部分とこれの一端に隣接する部分の前記基板表面上に前記ゲート絶縁膜を挟んでゲートを形成する工程と、第２導電型の高濃度不純物イオン注入工程を通じて前記ゲート両側の前記基板内部にソース／ドレイン領域を形成する工程とからなることを特徴とする。
【００１４】
本発明の第２の半導体装置のオープンドレインＩ／Ｏ製造方法は、オープンドレイントランジスタとエンハンスメントトランジスタとを具備した半導体装置のオープンドレインＩ／Ｏ製造方法において、前記エンハンスメントトランジスタの製造方法は、第１導電型半導体基板上のアクティブ領域にゲート絶縁膜を形成する工程と、第２導電型の低濃度不純物イオン注入工程を通じて前記ゲート絶縁膜下部の前記基板内部所定部分に不純物注入領域を形成する工程と、前記不純物注入領域の部分とその両側の隣接部の部分の前記基板表面上に前記ゲート絶縁膜を挟んでゲートを形成する工程と、第２導電型の高濃度不純物イオン注入工程を通じて前記ゲート両側の前記基板内部にソース／ドレイン領域を形成する工程とからなることを特徴とする。
【００１５】
上記のような本発明によれば、半導体装置のオープンドレインＩ／Ｏを形成する場合、ｎチャンネルデプレッショントランジスタのゲートサイズを既存サイズよりもやや長くするだけでデプレッショントランジスタをエンハンスメントトランジスタ化できるので、ゲート形成後にオープンドレインＩ／Ｏを実現するための別途の不純物イオン注入工程がいらなくなる。したがって、前記構造のオープンドレインＩ／Ｏを用いてマスクＲＯＭ埋込みＭＣＵ、ＥＰＲＯＭ埋込みＭＣＵのプルアップ抵抗型Ｉ／Ｏ、及びオープンドレインＩ／Ｏの全てを実現し得るようになる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を説明する。
本発明は、半導体装置のオープンドレインＩ／Ｏの製造において、ゲートの構造変更を通じて、ゲート形成後に施される不純物イオン注入工程なしでｎチャンネルデプレッショントランジスタをエンハンスメントトランジスタ化できるように工程を進行することにより、マスクＲＯＭ埋込みＭＣＵとＥＰＲＯＭ埋込みＭＣＵの全てに適用可能でありながら工程の単純化に伴う費用節減効果を図り得る技術であって、これを図１乃至図９に基づき説明する。
【００１７】
まず、図１乃至図３に示す図面を参照して本発明の第１実施形態から説明する。ここで、図１は最終的に作られた本発明によるオープンドレインＩ／Ｏのエンハンスメントトランジスタの構造を示す断面図であり、図２は図１に示したトランジスタのゲート形成後のレイアウト構造を示す平面図、図３は図１の等価回路図である。この場合、ｎチャンネルオープンドレイントランジスタは従来と同様な構造を有するように製造されるので、ここではそれと関連した説明は省略し、図１０のＩ部分に示されたエンハンスメントトランジスタＢの製造と関連した技術を中心に説明する。
【００１８】
図１に示すように、本発明の第１実施形態のエンハンスメントトランジスタは、フィールド酸化膜32が形成された第１導電型（例えばｐ型）半導体基板30上のアクティブ領域Ｆにゲート絶縁膜34が形成され、その上の所定部分にＷシリサイド36b ／ポリシリコン36a 積層構造（或いはポリシリコンの単層構造）のゲート36が形成され、このゲート36の両側壁に絶縁膜材質のスペーサ38が形成され、ゲート36両側の基板30内部にはＬＤＤ40を有する第２導電型（例えばｎ型）のソース／ドレイン領域42が形成され、ゲート36下部の基板チャンネル領域にはソース領域と一体に接続される一方、ドレイン領域とは所定間隔離隔されるように第２導電型（例えばｎ型）の不純物注入領域44が形成されて構成されている。
【００１９】
この構造のトランジスタは次の４段階工程を経て製造される。
第１段階として、フィールド酸化膜32が形成された第１導電型半導体基板30上のアクティブ領域Ｆにゲート絶縁膜34を形成した後、その上の所定部分に選択的に第２導電型の不純物をイオン注入してゲート絶縁膜34下部の基板30内部所定部分に第２導電型不純物注入領域44を形成する。
【００２０】
第２段階として、不純物注入領域44の部分とこれの一端に隣接する部分の基板30表面上に前記ゲート絶縁膜34を挟んでゲート36を形成する。ここでは便宜上ゲート36をＷシリサイド36b ／ポリシリコン36a の積層構造で形成しているが、場合によってはポリシリコンの単層構造にゲート36を製作してもかまわない。このようにゲート36を不純物注入領域44より所定長さだけ長くして、既存のW2サイズよりもやや長いW3のサイズを有するように製作する理由は、ゲート36下部に形成されるチャンネル領域の所定部分のみに第２導電型の不純物注入領域44が形成されるようにして、以後チャンネルをオープンさせるための別途の第１導電型不純物イオン注入工程なしでオープンドレイン構造を実現し得るようにするためである。本実施形態の理解を高めるため図２にはゲート36が形成された状態の全体的な素子レイアウト構造の平面図を示す。
【００２１】
第３段階として、ゲート36をマスクとして基板30上に低濃度の第２導電型不純物をイオン注入してゲート36両側の基板30内部にＬＤＤ40を形成する。
第４段階として、ゲート36の両側壁に絶縁膜（例えば酸化膜）材質のスペーサ38を形成し、これをマスクとして基板30上に高濃度の第２導電型不純物をイオン注入して基板30内にソース／ドレイン領域42を形成して、全工程を終了する。
【００２２】
図３は図１に示されたトランジスタの等価回路図である。この回路図は従来の技術と異なる図１０のＩ部分だけを示したものである。この図から、前記トランジスタが、第２導電型不純物注入領域44が形成されたチャンネル領域ではデプレッショントランジスタB2として動作し、不純物注入領域44が形成されないチャンネル領域（図１中" ０" で表示された部分）ではエンハンスメントトランジスタB1として動作するようになって、ソース領域にＶｄｄが印加された状態でゲートに印加される内部信号がローレベルである場合にエンハンスメントトランジスタがオフすることが分かる。
【００２３】
次に、図４乃至図６に示された図面を参照して本発明の第２実施形態を説明する。ここで、図４は最終的に作られた本発明のオープンドレインＩ／Ｏのエンハンスメントトランジスタの構造を示す断面図であり、図５は図４に示したトランジスタのゲート形成後のレイアウトの構造を示す平面図、図６は図４の等価回路図である。
【００２４】
図４に示すように、本発明の第２実施形態のエンハンスメントトランジスタは、フィールド酸化膜32が形成された第１導電型（例えばｐ型）半導体基板30上のアクティブ領域Ｆにゲート絶縁膜34が形成され、その上の所定部分にＷシリサイド36b ／ポリシリコン36a 積層構造（或いはポリシリコンの単層構造）のゲート36が形成され、このゲート36の両側壁に絶縁膜材質のスペーサ38が形成され、ゲート36両側の基板30内部にはＬＤＤ40を有する第２導電型（例えばｎ型）のソース／ドレイン領域42が形成され、ゲート36下部の基板チャンネル領域にはドレイン領域と一体に接続される一方、ソース領域とは所定間隔離隔されるように第２導電型（例えばｎ型）の不純物注入領域44が形成されて構成されている。W3はゲート長さを示す。
【００２５】
このエンハンスメントトランジスタは、図５に示す平面図から分かるように、図１の第１実施形態のエンハンスメントトランジスタと不純物注入領域が形成される位置が異なるだけである。したがって、製造方法の基本工程は第１実施形態で示された工程と同様であり、ここでは重複を避けるため製造方法の説明は省略する。
【００２６】
図６は、図４に示したトランジスタの等価回路図である。この回路図から、前記トランジスタが第２導電型の不純物注入領域44が形成されないチャンネル領域（図４中"o" で表示された部分）ではエンハンスメントトランジスタB1として動作し、不純物注入領域44が形成されたチャンネル領域ではデプレッショントランジスタB2として動作するようになって、ソース領域にＶｄｄが印加された状態でゲートに印加される内部信号がローレベルである場合にエンハンスメントトランジスタがオフすることが分かる。
【００２７】
次に、図７乃至図９に示された図面を参照して本発明の第３実施形態を説明する。ここで、図７は最終的に作られた本発明によるオープンドレインＩ／Ｏのエンハンスメントトランジスタの構造を示す断面図であり、図８は図７に示したトランジスタのゲート形成後のレイアウト構造を示す平面図、図９は図７の等価回路図を示す。
【００２８】
図７に示すように、本発明の第３実施形態のエンハンスメントトランジスタは、フィールド酸化膜32が形成された第１導電型（例えばｐ型）半導体基板30上のアクティブ領域Ｆにゲート絶縁膜34が形成され、その上の所定部分にＷシリサイド36b ／ポリシリコン36a 積層構造（或いはポリシリコンの単層構造）のゲート36が形成され、このゲート36の両側壁に絶縁膜材質のスペーサ38が形成され、ゲート36両側の基板30内部にはＬＤＤ40を有する第２導電型（例えばｎ型）のソース／ドレイン領域42が形成され、ゲート36下部の基板チャンネル領域にはソース／ドレイン領域42と所定間隔離隔されるように第２導電型の不純物注入領域44が形成されて構成されている。W3はゲート長さを示す。
【００２９】
この構造のトランジスタは次の４段階の工程を経て製造される。
第１段階として、フィールド酸化膜32が形成された第１導電型半導体基板30上のアクティブ領域Ｆにゲート絶縁膜34を形成した後、その上の所定部分に選択的に第２導電型の不純物をイオン注入してゲート絶縁膜34下部の基板30内部所定部分に第２導電型不純物注入領域44を形成する。
【００３０】
第２段階として、不純物注入領域44の部分とその両側の隣接部の部分の基板30表面上にゲート絶縁膜34を挟んでゲート36を形成する。この場合も前記ゲート36はＷシリサイド36b ／ポリシリコン36a の積層構造或いはポリシリコンの単層構造に形成する。図８は本実施形態の理解を高めるためゲート36が形成された状態の全体的な素子レイアウト構造を示す。
【００３１】
第３段階として、ゲート36をマスクとして基板30上に低濃度の第２導電型不純物をイオン注入してゲート36両側の基板30内部にＬＤＤ40を形成する。
第４段階として、ゲート36の両側壁に絶縁膜材質のスペーサ38を形成し、これをマスクとして基板30上に高濃度の第２導電型不純物をイオン注入して基板30内にソース／ドレイン領域42を形成して、全工程を終了する。
【００３２】
図９は、図７に示したトランジスタの等価回路図である。図７の構造によれば、不純物注入領域44によるデプレッションのチャンネル領域の両側（図７中"o" で表示された部分）にエンハンスメントのチャンネル領域が構成されていることを確認できる。従って、前記構造のトランジスタは、図９に示すように、不純物注入領域44部分ではデプレッショントランジスタB2として動作し、その両側の部分ではエンハンスメントトランジスタB1,B1'として動作し、ソース領域にＶｄｄが印加された状態でゲートに印加される内部信号がローレベルである場合にエンハンスメントトランジスタの役割をするB1とB1' トランジスタをオフさせることができる。
【００３３】
【発明の効果】
以上詳細に説明したように本発明によれば、
（１）オープンドレインＩ／Ｏ実現時にｎチャンネルデプレッショントランジスタのゲート長さを既存の場合よりもやや長くするだけで簡単にデプレッショントランジスタをエンハンスメントトランジスタ化できるので、ゲート形成後の不純物イオン注入工程が不要になって工程の単純化及び費用の節減を図り得、
（２）よって、同一レイアウト構造でもマスクＲＯＭ埋込みＭＣＵ、ＥＰＲＯＭ埋込みＭＣＵのプルアップ抵抗型Ｉ／Ｏ、及びオープンドレインＩ／Ｏの全てを実現できるので各ＭＣＵ製造時互換性を有して使用し得る
という効果がある。
【図面の簡単な説明】
【図１】本発明の第１実施形態を説明するための図で、オープンドレインＩ／Ｏのエンハンスメントトランジスタ構造を示す断面図。
【図２】図１に示したトランジスタのゲート形成後のレイアウト構造を示す平面図。
【図３】図１の等価回路図。
【図４】本発明の第２実施形態を説明するための図で、オープンドレインＩ／Ｏのエンハンスメントトランジスタ構造を示す断面図。
【図５】図４に示したトランジスタのゲート形成後のレイアウト構造を示す平面図。
【図６】図４の等価回路図。
【図７】本発明の第３実施形態を説明するための図で、オープンドレインＩ／Ｏのエンハンスメントトランジスタ構造を示す断面図。
【図８】図７に示したトランジスタのゲート形成後のレイアウト構造を示す平面図。
【図９】図７の等価回路図。
【図１０】従来の半導体装置のオープンドレインＩ／Ｏ構造を示す回路図。
【図１１】図１０のオープンドレイントランジスタ構造を示す断面図。
【図１２】図１０のエンハンスメントトランジスタ構造を示す断面図。
【図１３】図１２に示したトランジスタのゲート形成後のレイアウト構造を示す平面図。
【符号の説明】
30 半導体基板
34 ゲート絶縁膜
36 ゲート
42 ソース／ドレイン領域
44 第２導電型不純物注入領域
Claims (8)
- オープンドレイントランジスタとエンハンスメントトランジスタとを具備したオープンドレイン入出力端を有する半導体装置において、
前記エンハンスメントトランジスタは、
ゲート絶縁膜を備えた第１導電型半導体基板上の所定部分に形成されたゲートと、
このゲート両側の前記基板内部に形成された第２導電型ソース／ドレイン領域と、
このソース／ドレイン領域中選択されたいずれか一つの領域と所定間隔離隔されて前記ゲート下部の基板チャンネル領域所定部分に形成された第２導電型不純物注入領域とからなり、
この第２導電型不純物注入領域は、デプレッショントランジスタの部分において第２導電型ソース／ドレイン領域と一体に接続されるように基板チャンネル領域に形成される第２導電型不純物注入領域と、ゲート長方向に実質的に同じ長さを有するものであることを特徴とする半導体装置のオープンドレイン入出力端構造。 - 前記ゲートはポリシリコン単層構造或いはＷシリサイド／ポリシリコンの積層構造を有することを特徴とする請求項１に記載の半導体装置のオープンドレイン入出力端構造。
- オープンドレイントランジスタとエンハンスメントトランジスタとを具備したオープンドレイン入出力端を有する半導体装置において、
前記エンハンスメントトランジスタは、
ゲート絶縁膜を備えた第１導電型半導体基板上の所定部分に形成されたゲートと、
このゲート両側の前記基板内部に形成された第２導電型のソース／ドレイン領域と、
このソース／ドレイン領域と所定間隔離隔されて前記ゲート下部の基板チャンネル領域所定部分に形成された第２導電型の不純物注入領域とからなり、
この第２導電型不純物注入領域は、デプレッショントランジスタの部分において第２導電型ソース／ドレイン領域と一体に接続されるように基板チャンネル領域に形成される第２導電型不純物注入領域と、ゲート長方向に実質的に同じ長さを有するものであることを特徴とする半導体装置のオープンドレイン入出力端構造。 - 前記ゲートはポリシリコンの単層構造或いはＷシリサイド／ポリシリコンの積層構造を有することを特徴とする請求項３に記載の半導体装置のオープンドレイン入出力端構造。
- オープンドレイントランジスタとエンハンスメントトランジスタとを具備した半導体装置のオープンドレイン入出力端製造方法において、
前記エンハンスメントトランジスタの製造方法は、
第１導電型半導体基板上のアクティブ領域にゲート絶縁膜を形成する工程と、
第２導電型の低濃度不純物イオン注入工程を通じて前記ゲート絶縁膜下部の前記基板内部所定部分に不純物注入領域を形成する工程と、
前記不純物注入領域の部分とこれの一端に隣接する部分の前記基板表面上に前記ゲート絶縁膜を挟んでゲートを形成する工程と、
第２導電型の高濃度不純物イオン注入工程を通じて前記ゲート両側の前記基板内部にソース／ドレイン領域を形成する工程とからなり、
前記不純物注入領域は、デプレッショントランジスタの部分において第２導電型ソース／ドレイン領域と一体に接続されるように基板チャンネル領域に形成される第２導電型不純物注入領域と、ゲート長方向に実質的に同じ長さを有するように形成されることを特徴とする半導体装置のオープンドレイン入出力端製造方法。 - 前記ゲートはポリシリコンの単層構造或いはＷシリサイド／ポリシリコンの積層構造で形成することを特徴とする請求項５に記載の半導体装置のオープンドレイン入出力端製造方法。
- オープンドレイントランジスタとエンハンスメントトランジスタとを具備した半導体装置のオープンドレイン入出力端製造方法において、
前記エンハンスメントトランジスタの製造方法は、
第１導電型半導体基板上のアクティブ領域にゲート絶縁膜を形成する工程と、
第２導電型の低濃度不純物イオン注入工程を通じて前記ゲート絶縁膜下部の前記基板内部所定部分に不純物注入領域を形成する工程と、
前記不純物注入領域の部分とその両側の隣接部の部分の前記基板表面上に前記ゲート絶縁膜を挟んでゲートを形成する工程と、
第２導電型の高濃度不純物イオン注入工程を通じて前記ゲート両側の前記基板内部にソース／ドレイン領域を形成する工程とからなり、
前記不純物注入領域は、デプレッショントランジスタの部分において第２導電型ソース／ドレイン領域と一体に接続されるように基板チャンネル領域に形成される第２導電型不純物注入領域と、ゲート長方向に実質的に同じ長さを有するように形成されることを特徴とする半導体装置のオープンドレイン入出力端製造方法。 - 前記ゲートはポリシリコンの単層構造或いはＷシリサイド／ポリシリコンの積層構造で形成することを特徴とする請求項７に記載の半導体装置のオープンドレイン入出力端製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1998P-15975 | 1998-05-04 | ||
| KR1019980015975A KR100262457B1 (ko) | 1998-05-04 | 1998-05-04 | 반도체 장치의 오픈 드레인 입출력단 구조 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11330265A JPH11330265A (ja) | 1999-11-30 |
| JP3954209B2 true JP3954209B2 (ja) | 2007-08-08 |
Family
ID=19537024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23391198A Expired - Fee Related JP3954209B2 (ja) | 1998-05-04 | 1998-08-20 | 半導体装置のオープンドレイン入出力端構造及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US20010003368A1 (ja) |
| JP (1) | JP3954209B2 (ja) |
| KR (1) | KR100262457B1 (ja) |
| TW (1) | TW434831B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030227320A1 (en) | 2002-06-05 | 2003-12-11 | Intel Corporation | Buffer, buffer operation and method of manufacture |
| JP4426166B2 (ja) | 2002-11-01 | 2010-03-03 | ユー・エム・シー・ジャパン株式会社 | 半導体装置の設計方法、半導体装置設計用プログラム、及び半導体装置 |
| SG111289A1 (en) * | 2003-11-05 | 2005-05-30 | Asml Masktools Bv | A method for performing transmission tuning of a mask pattern to improve process latitude |
| US7250660B1 (en) * | 2004-07-14 | 2007-07-31 | Altera Corporation | ESD protection that supports LVDS and OCT |
| JP2006202948A (ja) * | 2005-01-20 | 2006-08-03 | Toshiba Corp | 半導体素子 |
| US8598642B2 (en) * | 2011-02-14 | 2013-12-03 | Synopsys, Inc. | Very dense NVM bitcell |
| CN102842595B (zh) * | 2011-06-20 | 2015-12-02 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN113066726B (zh) * | 2021-03-19 | 2021-11-16 | 弘大芯源(深圳)半导体有限公司 | 一种场效应晶体管的实现方法 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3895966A (en) * | 1969-09-30 | 1975-07-22 | Sprague Electric Co | Method of making insulated gate field effect transistor with controlled threshold voltage |
| US3775191A (en) * | 1971-06-28 | 1973-11-27 | Bell Canada Northern Electric | Modification of channel regions in insulated gate field effect transistors |
| DE2619663C3 (de) * | 1976-05-04 | 1982-07-22 | Siemens AG, 1000 Berlin und 8000 München | Feldeffekttransistor, Verfahren zu seinem Betrieb und Verwendung als schneller Schalter sowie in einer integrierten Schaltung |
| US4171229A (en) * | 1977-06-24 | 1979-10-16 | International Business Machines Corporation | Improved process to form bucket brigade device |
| JPS56116670A (en) * | 1980-02-20 | 1981-09-12 | Hitachi Ltd | Semiconductor integrated circuit device and manufacture thereof |
| JP2723147B2 (ja) * | 1986-06-25 | 1998-03-09 | 株式会社日立製作所 | 半導体集積回路装置の製造方法 |
| EP0487022B1 (en) * | 1990-11-23 | 1997-04-23 | Texas Instruments Incorporated | A method of simultaneously fabricating an insulated gate-field-effect transistor and a bipolar transistor |
| US5091763A (en) * | 1990-12-19 | 1992-02-25 | Intel Corporation | Self-aligned overlap MOSFET and method of fabrication |
| US5739569A (en) * | 1991-05-15 | 1998-04-14 | Texas Instruments Incorporated | Non-volatile memory cell with oxide and nitride tunneling layers |
| US5218222A (en) * | 1992-09-16 | 1993-06-08 | Micron Semiconductor, Inc. | Output ESD protection circuit |
| US5319593A (en) * | 1992-12-21 | 1994-06-07 | National Semiconductor Corp. | Memory array with field oxide islands eliminated and method |
| US5372957A (en) * | 1993-07-22 | 1994-12-13 | Taiwan Semiconductor Manufacturing Company | Multiple tilted angle ion implantation MOSFET method |
| US5401987A (en) * | 1993-12-01 | 1995-03-28 | Imp, Inc. | Self-cascoding CMOS device |
| US5701024A (en) * | 1995-10-05 | 1997-12-23 | Cypress Semiconductor Corp. | Electrostatic discharge (ESD) protection structure for high voltage pins |
| US5917219A (en) * | 1995-10-09 | 1999-06-29 | Texas Instruments Incorporated | Semiconductor devices with pocket implant and counter doping |
| US5668021A (en) * | 1996-06-04 | 1997-09-16 | Motorola, Inc. | Process for fabricating a semiconductor device having a segmented channel region |
| KR100238199B1 (ko) * | 1996-07-30 | 2000-01-15 | 윤종용 | 플레쉬 이이피롬(eeprom) 장치 및 그 제조방법 |
| JPH10154816A (ja) * | 1996-11-21 | 1998-06-09 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US5780341A (en) * | 1996-12-06 | 1998-07-14 | Halo Lsi Design & Device Technology, Inc. | Low voltage EEPROM/NVRAM transistors and making method |
| US6586806B1 (en) * | 1997-06-20 | 2003-07-01 | Cypress Semiconductor Corporation | Method and structure for a single-sided non-self-aligned transistor |
| US5952693A (en) * | 1997-09-05 | 1999-09-14 | Advanced Micro Devices, Inc. | CMOS semiconductor device comprising graded junctions with reduced junction capacitance |
| US6114210A (en) * | 1997-11-26 | 2000-09-05 | Advanced Micro Devices, Inc. | Method of forming semiconductor device comprising a drain region with a graded N-LDD junction with increased HCI lifetime |
| US20020063263A1 (en) * | 2000-11-30 | 2002-05-30 | Scott David B. | Metal oxide semiconductor transistor with self-aligned channel implant |
| US6274446B1 (en) * | 1999-09-28 | 2001-08-14 | International Business Machines Corporation | Method for fabricating abrupt source/drain extensions with controllable gate electrode overlap |
| US6297098B1 (en) * | 1999-11-01 | 2001-10-02 | Taiwan Semiconductor Manufacturing Company | Tilt-angle ion implant to improve junction breakdown in flash memory application |
-
1998
- 1998-05-04 KR KR1019980015975A patent/KR100262457B1/ko not_active IP Right Cessation
- 1998-08-20 JP JP23391198A patent/JP3954209B2/ja not_active Expired - Fee Related
- 1998-12-04 TW TW087120170A patent/TW434831B/zh not_active IP Right Cessation
-
1999
- 1999-05-04 US US09/305,240 patent/US20010003368A1/en not_active Abandoned
-
2005
- 2005-01-20 US US11/039,970 patent/US20050124119A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20050124119A1 (en) | 2005-06-09 |
| TW434831B (en) | 2001-05-16 |
| KR100262457B1 (ko) | 2000-08-01 |
| US20010003368A1 (en) | 2001-06-14 |
| JPH11330265A (ja) | 1999-11-30 |
| KR19990084322A (ko) | 1999-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100474631B1 (ko) | 반도체디바이스의제조방법 | |
| KR930007195B1 (ko) | 반도체 장치와 그 제조 방법 | |
| US5321287A (en) | Semiconductor device wherein n-channel MOSFET, p-channel MOSFET and nonvolatile memory cell are formed in one chip | |
| KR100253075B1 (ko) | 고내압 반도체 장치 및 그의 제조 방법 | |
| US20050124119A1 (en) | Open drain input/output structure and manufacturing method thereof in semiconductor device | |
| US20020053710A1 (en) | Semiconductor device having a high breakdown voltage | |
| KR100546360B1 (ko) | Ｎｏｒ형 마스크 ｒｏｍ 소자 및 이를 포함하는 반도체소자의 제조 방법 | |
| US7750411B2 (en) | Semiconductor integrated circuit device | |
| US7307320B2 (en) | Differential mechanical stress-producing regions for integrated circuit field effect transistors | |
| US5795807A (en) | Semiconductor device having a group of high performance transistors and method of manufacture thereof | |
| US7468540B2 (en) | Semiconductor device and method for manufacturing the same | |
| US5891781A (en) | Method for coding mask read-only memory | |
| KR100624922B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| JP4417445B2 (ja) | 半導体装置及びその製造方法 | |
| JPS60247975A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3970689B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0770628B2 (ja) | 半導体装置およびその製造方法 | |
| KR940004610B1 (ko) | Nand형 마스크 rom 및 그 제조방법 | |
| US20020008259A1 (en) | Method of fabricating a semiconductor device with an open drain input/output terminal | |
| KR100602128B1 (ko) | 고전압 트랜지스터의 제조 방법 | |
| US7157336B2 (en) | Method of manufacturing semiconductor device | |
| JPH06232153A (ja) | 半導体装置及びその製造方法 | |
| KR20080074573A (ko) | 온 셀 영역에서 단채널을 갖는 마스크롬의 제조 방법 및이에 의해 제조된 마스크롬 | |
| KR100243293B1 (ko) | 고내압 트랜지스터 및 그 제조방법 | |
| KR100947566B1 (ko) | 마스크롬 셀 트랜지스터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050808 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070306 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070403 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070426 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |