JP3945170B2 - 電源装置 - Google Patents
電源装置 Download PDFInfo
- Publication number
- JP3945170B2 JP3945170B2 JP2001031953A JP2001031953A JP3945170B2 JP 3945170 B2 JP3945170 B2 JP 3945170B2 JP 2001031953 A JP2001031953 A JP 2001031953A JP 2001031953 A JP2001031953 A JP 2001031953A JP 3945170 B2 JP3945170 B2 JP 3945170B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switching element
- terminal
- control
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、各種電子機器に用いられる電源装置に関するものである。
【０００２】
【従来の技術】
従来のこの種電源装置は図９に示すような構成になっていた。図９において１は入力端子で、この入力端子１と出力端子１４の間には入力端子１側から順に整流回路３、突入電流防止回路４、昇圧回路５、コンバータ回路１０、トランス１１が設けられている。前記昇圧回路５は、突入電流防止回路４からトランス１１に向けて順に設けたチョークコイル６、整流素子７、および整流素子７の前後に並列に設けたスイッチング素子８とコンデンサ９とから構成されている。
【０００３】
また、前記トランス１１のバイアス巻線１１ｃには整流素子１８を介してコンデンサ１７が接続され、さらにコンデンサ１７にコンバータ回路１０を制御するための第１の制御回路１６および前記昇圧回路５を制御するための第２の制御回路１５が接続されている。
【０００４】
このような状態においてスイッチ２をオンすると整流回路３で全波整流されたものが突入電流防止回路４の抵抗４ａを介して昇圧回路５で昇圧され、その電圧をコンバータ回路１０を介してトランス１１の１次巻線１１ａに供給し、その結果としてトランス１１の２次巻線１１ｂには降圧した電圧が発生して、これは整流素子１２を介してコンデンサ１３で平滑され、出力端子１４には所定の出力電圧が出力されるようになっていた。
【０００５】
そして、このようにトランス１１の１次巻線１１ａに電圧が発生したときにはバイアス巻線１１ｄにも電圧が発生し、突入電流防止回路４の抵抗４ａに並列接続したスイッチング素子４ｂがオンになり、以後はこちらの方に電流が流れて前記の電圧変換が行われる。
【０００６】
【発明が解決しようとする課題】
上記従来においてコンバータ回路１０が動作中にスイッチ２をオフして、直ちにそれを再びオン状態にすると昇圧回路５のスイッチング素子８が損傷してしまうという課題があった。すなわちスイッチ２を一旦オフした状態においても、コンバータ回路１０の前段であるコンデンサ９の電荷によりコンバータ回路１０は動作しており、バイアス巻線１１ｄにも電圧が発生しているため突入電流防止回路４ではスイッチング素子４ｂが選択されている。この状態において再びスイッチ２をオンした場合、この経路を介してスイッチング素子８に大電流が流れ込み損傷してしまうといった問題があった。そこで本発明は昇圧回路５のスイッチング素子８の損傷を防止することを目的とする。
【０００７】
【課題を解決するための手段】
そしてその目的を達成するために本発明は前記バイアス巻線にスイッチング素子の保護回路を接続した構成とし、前記保護回路は、入力端子と突入電流防止回路間と、接地間との間に直列接続した第１、第２の抵抗と、これらの第１、第２の抵抗間にその制御端子が接続された第２のスイッチング素子と、この第２のスイッチング素子の制御端子と接地間に設けた第２のコンデンサと、前記第２のスイッチング素子の入力端子にその制御端子が接続されるとともにその入力端子が前記第１のスイッチング素子の制御端子に接続された第３のスイッチング素子とを有し、前記第３のスイッチング素子の出力端子と前記第２のスイッチング素子の出力端子とを同電位とし、前記第２のスイッチング素子をオフ状態とすることによって前記第３のスイッチング素子をオン状態とし、この第３のスイッチング素子をオン状態とすることによって昇圧回路のスイッチング素子のスイッチング動作を停止させてオフ状態とする構成としたものである。すなわちバイアス巻線に電圧が発生している状態において再びスイッチがオンされると、スイッチング素子が損傷してしまうため、バイアス巻線に電圧が発生しているときには保護回路により一時的にスイッチング素子をオフさせるものである。
【０００８】
【発明の実施の形態】
以下本発明の第１の実施形態を添付図面に従って説明する。なお本第１の実施形態は図１に示すような構成となっており、従来例と同一部分については同一番号を付してその説明を簡略化する。すなわち本第１の実施形態において特徴となるのは図１に示すようにバイアス巻線１１ｃに保護回路１９を接続したことである。
【０００９】
この保護回路１９は整流回路３とチョークコイル６の間からバイアス巻線１１ｃの接地側に直列に接続された抵抗２４と抵抗２５と、その抵抗２５に並列に接続されたコンデンサ２３と、バイアス巻線１１ｃに並列接続された抵抗２２、トランジスタ２１の直列体と、スイッチング素子８にそのコレクタが接続されたトランジスタ２０とにより構成されている。なお、トランジスタ２０のベースはトランジスタ２１のコレクタと抵抗２２の接続点に接続され、またトランジスタ２０のエミッタは接地側に接続されている。さらにトランジスタ２１のベースは抵抗２４と抵抗２５との接続点に接続され、またそのエミッタは接地側に接続されている。
【００１０】
コンバータ回路１０が動作しバイアス巻線１１ｃに電圧が発生しているときには、この保護回路１９は入力電圧を監視しているため抵抗２４と抵抗２５の分割比によりトランジスタ２１はオン状態になり、トランジスタ２０はオフしている。このときは第２の制御回路１５によって昇圧回路５は動作している。
【００１１】
スイッチ２をオフした場合には、入力電圧がなくなるためコンデンサ２３の電荷は抵抗２５を介して放電し、この結果としてトランジスタ２１はオフする。一方、この様にスイッチ２をオフしてもコンデンサ９の電荷が残存している間はトランス１１には電圧が発生している。この時にはバイアス巻線１１ｃにも電圧が発生し、その電圧によりトランジスタ２０はオンし、スイッチング素子８をオフ状態にさせるため昇圧回路５は停止する。この状態はコンバータ回路１０が停止しバイアス巻線１１ｃに電圧がなくなり、トランジスタ２０がオフするまで継続する。そしてこの様にコンバータ回路１０が停止しバイアス巻線１１ｃの電圧がなくなるということは、バイアス巻線１１ｄの電圧もなくなり突入電流防止回路４のスイッチング素子４ｂが抵抗４ａに切り替わるまで昇圧回路５が停止するということである。
【００１２】
またバイアス巻線１１ｃの電圧がなくなる前、つまりスイッチ２をオフした後に直ちにオンした場合でも、次の理由によりスイッチング素子８が損傷してしまうことはない。すなわち、トランジスタ２１のベースにはコンデンサ２３が接続されており、このコンデンサ２３の電荷は上記スイッチ２のオフにより直ちに抵抗２５を介して放電され、よってトランジスタ２１は直ちにオフとなる。そしてこの状態から上記のごとくスイッチ２を直ちにオンにしてもコンデンサ２３の充電経路に抵抗２４が介在することにより直ちには所定値まで充電されず、よってトランジスタ２１はオンできず、その結果として例えバイアス巻線１１ｃの電圧によりトランジスタ２０がオンしていてもこのトランジスタ２０をオフしてスイッチング素子８をオンにすることはできない。
【００１３】
したがって、この様にスイッチ２を直ちにオンすることによりスイッチング素子４ｂを介して流れようとする大電流によりスイッチング素子８が損傷することはない。
【００１４】
そしてこのスイッチ２のオン後にコンデンサ２３の充電が完了してトランジスタ２１がオンし、トランジスタ２０がオフする時にはコンデンサ９の電荷が放電され、コンバータ回路１０とトランス１１が停止し、これによりスイッチング素子４ｂもオフの状態となっている。
【００１５】
このため上述のごとくスイッチ２を直ちにオンした後にトランジスタ２０がオフしてスイッチング素子８がオンできる時には必ず抵抗４ａを介して電流が流れることとなるので、このスイッチング素子８が損傷することはない。
【００１６】
図２は第２の制御回路１５の内部構成を示し、１５ａは電源端子、１５ｂはグランド端子、１５ｃは電圧検出端子、１５ｄは過電流検出端子、１５ｅは出力端子となっている。
【００１７】
なおこの図２には図示していないが電源端子１５ａからの供給電圧は基準電圧回路１５ｆ、過電流検出回路１５ｇ、ＰＷＭ回路１５ｈ、比較回路１５ｉ、出力回路１５ｊ等に供給されるようになっている。
【００１８】
そしてこの様な電源供給が行われている状態において図１のコンデンサ９の電圧、つまり昇圧回路５の出力電圧を図２の電圧検出端子１５ｃを介して比較回路１５ｉの比較端子（＋）に供給し、基準電圧回路１５ｆを介して基準端子（−）に供給された基準電圧と比較し、これによりＰＷＭ回路１５ｈのオンオフデューティー制御を行う。そしてこのＰＷＭ回路１５ｈの出力が出力回路１５ｊ、出力端子１５ｅを介してスイッチング素子８に供給され、これによりスイッチング素子８のオン、オフ制御、つまり昇圧回路５の出力制御が行われるようになっている。なお出力回路１５ｊのトランジスタ１５ｋは出力端子１５ｅから出力時にオンしてＶｃｃを出力端子１５ｅに出力するもので、トランジスタ１５ｌは出力端子１５ｅの出力をオフする時にオンして出力端子１５ｅをグランド端子１５ｂに接続するものである。
【００１９】
なお第２の制御回路１５の出力端子１５ｅからの出力の有無にかかわらず、上述した保護回路１９のトランジスタ２０がオンの時にはスイッチング素子８をオンにすることができない。
【００２０】
また過電流検出端子１５ｄからの入力によりスイッチング素子８に流れる電流が過電流であると過電流検出回路１５ｇで検出された時にはＰＷＭ回路１５ｈを停止するようにしている。
【００２１】
なお図１、図２に示したものではトランジスタ２０のオン、オフによりスイッチング素子８をオン、オフ制御することで昇圧回路５のオン、オフ制御を行ったが、他にスイッチング素子を設けて昇圧回路５のオン、オフ制御を行っても良い。
【００２２】
図３は本発明の第２の実施形態を示し、この第２の実施形態では保護回路１９の一部が図１、図２に示すものから変更されている。具体的には、保護回路１９は、入力端子１と突入電流防止回路４間と、接地間との間に直列接続した二つの抵抗２４，２５と、これらの二つの抵抗２４，２５間にそのベース（制御端子）が接続されたトランジスタ（スイッチング素子）２１ａと、このトランジスタ２１ａと接地間に設けたコンデンサ２３と、トランジスタ２１ａによってオン、オフ制御が行われ、前記バイアス巻線１１ｃから第２の制御回路１５への通電制御を行うトランジスタ（スイッチング素子）２０ａとを有する構成とした。
【００２３】
つまりスイッチ２がオンして抵抗２４を介してコンデンサ２３が充電されるとトランジスタ２１ａはオフとなり、これによりトランジスタ２０ａはオンして図２にも示した第２の制御回路１５の電源端子１５ａにはバイアス巻線１１ｃから電源供給が行われている。
【００２４】
この時スイッチ２をオフすると直ちにコンデンサ２３の電荷は抵抗２５を介して充電されることになる。
【００２５】
このため上記スイッチ２のオフ後直ちにこれをオンした時には、このスイッチ２のオンによりコンデンサ２３の充電が行われ、この時にはトランジスタ２１ａはオンしてトランジスタ２０ａはオフとなる。
【００２６】
このため第２の制御回路１５はオフ、スイッチング素子８もオフとなり、このスイッチング素子８が損傷してしまうことはない。
【００２７】
図４は本発明の第３の実施形態を示し、この第３の実施形態では保護回路１９の一部が図１〜図３に示すものから変更されている。
【００２８】
具体的には保護回路１９は、入力端子１と突入電流防止回路４間と、接地間との間に直列接続した二つの抵抗２４，２５と、これら二つの抵抗２４，２５間にそのベース（制御端子）が接続されたトランジスタ２１（スイッチング素子）と、このトランジスタ２１のベースと接地間に設けたコンデンサ２３と、このトランジスタ２１によってオン、オフ制御が行われ、バイアス巻線１１ｃから第２の制御回路１５への通電のオン、オフ制御を行うトランジスタ２０（スイッチング素子）とを有する構成とした。
【００２９】
つまりスイッチ２がオンして抵抗２４を介してコンデンサ２３が充電されるとトランジスタ２１はオンとなり、これによりトランジスタ２０はオフして図２にも示した第２の制御回路１５の電源端子１５ａにはバイアス巻線１１ｃから電源供給が行われている。
【００３０】
この時スイッチ２をオフすると直ちにコンデンサ２３の電荷は抵抗２５を介して充電されることになる。
【００３１】
このため上記スイッチ２のオフ後直ちにこれをオンした時には、このスイッチ２のオンによりコンデンサ２３の充電が行われ、この時にはトランジスタ２１はオフしてトランジスタ２０はオンとなり、電源端子１５ａが短絡される。このため第２の制御回路１５はオフ、スイッチング素子８もオフとなり、このスイッチング素子８が損傷してしまうことはない。
【００３２】
図５、図６は本発明の第４の実施形態を示し、この第４の実施形態では保護回路１９と第２の制御回路１５の一部が図１、図２に示すものから変更されている。
【００３３】
具体的には保護回路１９は、入力端子１と突入電流防止回路４間と、接地間との間に直列接続した二つの抵抗２４，２５と、これら二つの抵抗２４，２５間にそのベース（制御端子）が接続されたトランジスタ（スイッチング素子）２１と、このトランジスタ２１のベースと接地間に設けたコンデンサ２３とを有し、前記トランジスタ２１によって第２の制御回路１５内の過電流検出回路１５ｇをオン、オフ制御する構成とした。
【００３４】
そしてそのためにトランジスタ２１のコレクタを他の過電流検出端子１５ｍに接続した。
【００３５】
つまりスイッチ２がオンして抵抗２４を介してコンデンサ２３が充電されるとトランジスタ２１はオンとなり、これにより第２の制御回路１５の過電流検出端子１５ｍの入力が低下し、この結果過電流検出回路１５ｇは動作しない。このためこの第２の制御回路１５の電源端子１５ａにはバイアス巻線１１ｃから電源供給が行われている。
【００３６】
この時スイッチ２をオフすると直ちにコンデンサ２３の電荷は抵抗２５を介して充電されることになる。
【００３７】
このため上記スイッチ２のオフ後直ちにこれをオンした時には、このスイッチ２のオンによりコンデンサ２３の充電が行われ、この時にはトランジスタ２１はオフし、過電流検出端子１５ｍの電位が上昇し、過電流検出回路１５ｇが動作する。
【００３８】
このためＰＷＭ回路１５ｈはオフ、スイッチング素子８もオフとなり、このスイッチング素子８が損傷してしまうことはない。
【００３９】
図７、図８は本発明の第５の実施形態を示し、この第５の実施形態では保護回路１９と第２の制御回路１５の一部が図１、図２に示すものから変更されている。
【００４０】
具体的には保護回路１９は、入力端子１と突入電流防止回路４間と、接地間との間に直列接続した二つの抵抗２４，２５と、これら二つの抵抗２４，２５間にそのゲート（制御端子）が接続されたトランジスタ（スイッチング素子）２１と、このトランジスタ２１のゲートと接地間に設けたコンデンサ２３とを有し、前記トランジスタ２１によって第２の制御回路１５内のＰＷＭ回路１５ｈをオン、オフ制御する構成とした。
【００４１】
つまりスイッチ２がオンして抵抗２４を介してコンデンサ２３が充電されるとトランジスタ２１はオンとなり、これにより第２の制御回路１５の電源端子１５ｎの入力が低下し、この結果ＰＷＭ回路１５ｈは動作する。このためこの第２の制御回路１５によりスイッチング素子８をオン、オフ制御することができる。
【００４２】
この時スイッチ２をオフすると直ちにコンデンサ２３の電荷は抵抗２５を介して充電されることになる。
【００４３】
このため上記スイッチ２のオフ後直ちにこれをオンした時には、このスイッチ２のオンによりコンデンサ２３の充電が行われ、この時にはトランジスタ２１はオフし、検出端子１５ｎの電位が上昇する。このためＰＷＭ回路１５ｈはオフし、スイッチング素子８もオフとなり、このスイッチング素子８が損傷してしまうことはない。
【００４４】
【発明の効果】
以上の説明のように本発明はバイアス巻線にスイッチング素子の保護回路を設け、前記保護回路は、入力端子と突入電流防止回路間と、接地間との間に直列接続した第１、第２の抵抗と、これらの第１、第２の抵抗間にその制御端子が接続された第２のスイッチング素子と、この第２のスイッチング素子の制御端子と接地間に設けた第２のコンデンサと、前記第２のスイッチング素子の入力端子にその制御端子が接続されるとともにその入力端子が前記第１のスイッチング素子の制御端子に接続された第３のスイッチング素子とを有し、前記第３のスイッチング素子の出力端子と前記第２のスイッチング素子の出力端子とを同電位とし、前記第２のスイッチング素子をオフ状態とすることによって前記第３のスイッチング素子をオン状態とし、この第３のスイッチング素子をオン状態とすることによって昇圧回路のスイッチング素子のスイッチング動作を停止させてオフ状態とする構成としたものであるから、突入電流防止回路の状態をコンバータ回路の動作状態から間接的に検知してスイッチング素子の損傷を防止することができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態の回路図
【図２】 同第２の制御回路のブロック図
【図３】 本発明の第２の実施形態の回路図
【図４】 本発明の第３の実施形態の回路図
【図５】 本発明の第４の実施形態の回路図
【図６】 同第２の制御回路のブロック図
【図７】 本発明の第５の実施形態の回路図
【図８】 同第２の制御回路のブロック図
【図９】 従来例の回路図
【符号の説明】
１ 入力端子
２ スイッチ
３ 整流回路
４ 突入電流防止回路
４ａ，２２，２４，２５ 抵抗
４ｂ スイッチング素子
５ 昇圧回路
６ チョークコイル
７，１２，１８ 整流素子
８ スイッチング素子
９，１３，１７，２３ コンデンサ
１０ コンバータ回路
１１ トランス
１１ａ トランスの１次巻線
１１ｂ トランスの２次巻線
１１ｃ，１１ｄ トランスのバイアス巻線
１４ 出力端子
１５ 第２の制御回路
１６ 第１の制御回路
１９ 保護回路
２０，２１ トランジスタ
【発明の属する技術分野】
本発明は、各種電子機器に用いられる電源装置に関するものである。
【０００２】
【従来の技術】
従来のこの種電源装置は図９に示すような構成になっていた。図９において１は入力端子で、この入力端子１と出力端子１４の間には入力端子１側から順に整流回路３、突入電流防止回路４、昇圧回路５、コンバータ回路１０、トランス１１が設けられている。前記昇圧回路５は、突入電流防止回路４からトランス１１に向けて順に設けたチョークコイル６、整流素子７、および整流素子７の前後に並列に設けたスイッチング素子８とコンデンサ９とから構成されている。
【０００３】
また、前記トランス１１のバイアス巻線１１ｃには整流素子１８を介してコンデンサ１７が接続され、さらにコンデンサ１７にコンバータ回路１０を制御するための第１の制御回路１６および前記昇圧回路５を制御するための第２の制御回路１５が接続されている。
【０００４】
このような状態においてスイッチ２をオンすると整流回路３で全波整流されたものが突入電流防止回路４の抵抗４ａを介して昇圧回路５で昇圧され、その電圧をコンバータ回路１０を介してトランス１１の１次巻線１１ａに供給し、その結果としてトランス１１の２次巻線１１ｂには降圧した電圧が発生して、これは整流素子１２を介してコンデンサ１３で平滑され、出力端子１４には所定の出力電圧が出力されるようになっていた。
【０００５】
そして、このようにトランス１１の１次巻線１１ａに電圧が発生したときにはバイアス巻線１１ｄにも電圧が発生し、突入電流防止回路４の抵抗４ａに並列接続したスイッチング素子４ｂがオンになり、以後はこちらの方に電流が流れて前記の電圧変換が行われる。
【０００６】
【発明が解決しようとする課題】
上記従来においてコンバータ回路１０が動作中にスイッチ２をオフして、直ちにそれを再びオン状態にすると昇圧回路５のスイッチング素子８が損傷してしまうという課題があった。すなわちスイッチ２を一旦オフした状態においても、コンバータ回路１０の前段であるコンデンサ９の電荷によりコンバータ回路１０は動作しており、バイアス巻線１１ｄにも電圧が発生しているため突入電流防止回路４ではスイッチング素子４ｂが選択されている。この状態において再びスイッチ２をオンした場合、この経路を介してスイッチング素子８に大電流が流れ込み損傷してしまうといった問題があった。そこで本発明は昇圧回路５のスイッチング素子８の損傷を防止することを目的とする。
【０００７】
【課題を解決するための手段】
そしてその目的を達成するために本発明は前記バイアス巻線にスイッチング素子の保護回路を接続した構成とし、前記保護回路は、入力端子と突入電流防止回路間と、接地間との間に直列接続した第１、第２の抵抗と、これらの第１、第２の抵抗間にその制御端子が接続された第２のスイッチング素子と、この第２のスイッチング素子の制御端子と接地間に設けた第２のコンデンサと、前記第２のスイッチング素子の入力端子にその制御端子が接続されるとともにその入力端子が前記第１のスイッチング素子の制御端子に接続された第３のスイッチング素子とを有し、前記第３のスイッチング素子の出力端子と前記第２のスイッチング素子の出力端子とを同電位とし、前記第２のスイッチング素子をオフ状態とすることによって前記第３のスイッチング素子をオン状態とし、この第３のスイッチング素子をオン状態とすることによって昇圧回路のスイッチング素子のスイッチング動作を停止させてオフ状態とする構成としたものである。すなわちバイアス巻線に電圧が発生している状態において再びスイッチがオンされると、スイッチング素子が損傷してしまうため、バイアス巻線に電圧が発生しているときには保護回路により一時的にスイッチング素子をオフさせるものである。
【０００８】
【発明の実施の形態】
以下本発明の第１の実施形態を添付図面に従って説明する。なお本第１の実施形態は図１に示すような構成となっており、従来例と同一部分については同一番号を付してその説明を簡略化する。すなわち本第１の実施形態において特徴となるのは図１に示すようにバイアス巻線１１ｃに保護回路１９を接続したことである。
【０００９】
この保護回路１９は整流回路３とチョークコイル６の間からバイアス巻線１１ｃの接地側に直列に接続された抵抗２４と抵抗２５と、その抵抗２５に並列に接続されたコンデンサ２３と、バイアス巻線１１ｃに並列接続された抵抗２２、トランジスタ２１の直列体と、スイッチング素子８にそのコレクタが接続されたトランジスタ２０とにより構成されている。なお、トランジスタ２０のベースはトランジスタ２１のコレクタと抵抗２２の接続点に接続され、またトランジスタ２０のエミッタは接地側に接続されている。さらにトランジスタ２１のベースは抵抗２４と抵抗２５との接続点に接続され、またそのエミッタは接地側に接続されている。
【００１０】
コンバータ回路１０が動作しバイアス巻線１１ｃに電圧が発生しているときには、この保護回路１９は入力電圧を監視しているため抵抗２４と抵抗２５の分割比によりトランジスタ２１はオン状態になり、トランジスタ２０はオフしている。このときは第２の制御回路１５によって昇圧回路５は動作している。
【００１１】
スイッチ２をオフした場合には、入力電圧がなくなるためコンデンサ２３の電荷は抵抗２５を介して放電し、この結果としてトランジスタ２１はオフする。一方、この様にスイッチ２をオフしてもコンデンサ９の電荷が残存している間はトランス１１には電圧が発生している。この時にはバイアス巻線１１ｃにも電圧が発生し、その電圧によりトランジスタ２０はオンし、スイッチング素子８をオフ状態にさせるため昇圧回路５は停止する。この状態はコンバータ回路１０が停止しバイアス巻線１１ｃに電圧がなくなり、トランジスタ２０がオフするまで継続する。そしてこの様にコンバータ回路１０が停止しバイアス巻線１１ｃの電圧がなくなるということは、バイアス巻線１１ｄの電圧もなくなり突入電流防止回路４のスイッチング素子４ｂが抵抗４ａに切り替わるまで昇圧回路５が停止するということである。
【００１２】
またバイアス巻線１１ｃの電圧がなくなる前、つまりスイッチ２をオフした後に直ちにオンした場合でも、次の理由によりスイッチング素子８が損傷してしまうことはない。すなわち、トランジスタ２１のベースにはコンデンサ２３が接続されており、このコンデンサ２３の電荷は上記スイッチ２のオフにより直ちに抵抗２５を介して放電され、よってトランジスタ２１は直ちにオフとなる。そしてこの状態から上記のごとくスイッチ２を直ちにオンにしてもコンデンサ２３の充電経路に抵抗２４が介在することにより直ちには所定値まで充電されず、よってトランジスタ２１はオンできず、その結果として例えバイアス巻線１１ｃの電圧によりトランジスタ２０がオンしていてもこのトランジスタ２０をオフしてスイッチング素子８をオンにすることはできない。
【００１３】
したがって、この様にスイッチ２を直ちにオンすることによりスイッチング素子４ｂを介して流れようとする大電流によりスイッチング素子８が損傷することはない。
【００１４】
そしてこのスイッチ２のオン後にコンデンサ２３の充電が完了してトランジスタ２１がオンし、トランジスタ２０がオフする時にはコンデンサ９の電荷が放電され、コンバータ回路１０とトランス１１が停止し、これによりスイッチング素子４ｂもオフの状態となっている。
【００１５】
このため上述のごとくスイッチ２を直ちにオンした後にトランジスタ２０がオフしてスイッチング素子８がオンできる時には必ず抵抗４ａを介して電流が流れることとなるので、このスイッチング素子８が損傷することはない。
【００１６】
図２は第２の制御回路１５の内部構成を示し、１５ａは電源端子、１５ｂはグランド端子、１５ｃは電圧検出端子、１５ｄは過電流検出端子、１５ｅは出力端子となっている。
【００１７】
なおこの図２には図示していないが電源端子１５ａからの供給電圧は基準電圧回路１５ｆ、過電流検出回路１５ｇ、ＰＷＭ回路１５ｈ、比較回路１５ｉ、出力回路１５ｊ等に供給されるようになっている。
【００１８】
そしてこの様な電源供給が行われている状態において図１のコンデンサ９の電圧、つまり昇圧回路５の出力電圧を図２の電圧検出端子１５ｃを介して比較回路１５ｉの比較端子（＋）に供給し、基準電圧回路１５ｆを介して基準端子（−）に供給された基準電圧と比較し、これによりＰＷＭ回路１５ｈのオンオフデューティー制御を行う。そしてこのＰＷＭ回路１５ｈの出力が出力回路１５ｊ、出力端子１５ｅを介してスイッチング素子８に供給され、これによりスイッチング素子８のオン、オフ制御、つまり昇圧回路５の出力制御が行われるようになっている。なお出力回路１５ｊのトランジスタ１５ｋは出力端子１５ｅから出力時にオンしてＶｃｃを出力端子１５ｅに出力するもので、トランジスタ１５ｌは出力端子１５ｅの出力をオフする時にオンして出力端子１５ｅをグランド端子１５ｂに接続するものである。
【００１９】
なお第２の制御回路１５の出力端子１５ｅからの出力の有無にかかわらず、上述した保護回路１９のトランジスタ２０がオンの時にはスイッチング素子８をオンにすることができない。
【００２０】
また過電流検出端子１５ｄからの入力によりスイッチング素子８に流れる電流が過電流であると過電流検出回路１５ｇで検出された時にはＰＷＭ回路１５ｈを停止するようにしている。
【００２１】
なお図１、図２に示したものではトランジスタ２０のオン、オフによりスイッチング素子８をオン、オフ制御することで昇圧回路５のオン、オフ制御を行ったが、他にスイッチング素子を設けて昇圧回路５のオン、オフ制御を行っても良い。
【００２２】
図３は本発明の第２の実施形態を示し、この第２の実施形態では保護回路１９の一部が図１、図２に示すものから変更されている。具体的には、保護回路１９は、入力端子１と突入電流防止回路４間と、接地間との間に直列接続した二つの抵抗２４，２５と、これらの二つの抵抗２４，２５間にそのベース（制御端子）が接続されたトランジスタ（スイッチング素子）２１ａと、このトランジスタ２１ａと接地間に設けたコンデンサ２３と、トランジスタ２１ａによってオン、オフ制御が行われ、前記バイアス巻線１１ｃから第２の制御回路１５への通電制御を行うトランジスタ（スイッチング素子）２０ａとを有する構成とした。
【００２３】
つまりスイッチ２がオンして抵抗２４を介してコンデンサ２３が充電されるとトランジスタ２１ａはオフとなり、これによりトランジスタ２０ａはオンして図２にも示した第２の制御回路１５の電源端子１５ａにはバイアス巻線１１ｃから電源供給が行われている。
【００２４】
この時スイッチ２をオフすると直ちにコンデンサ２３の電荷は抵抗２５を介して充電されることになる。
【００２５】
このため上記スイッチ２のオフ後直ちにこれをオンした時には、このスイッチ２のオンによりコンデンサ２３の充電が行われ、この時にはトランジスタ２１ａはオンしてトランジスタ２０ａはオフとなる。
【００２６】
このため第２の制御回路１５はオフ、スイッチング素子８もオフとなり、このスイッチング素子８が損傷してしまうことはない。
【００２７】
図４は本発明の第３の実施形態を示し、この第３の実施形態では保護回路１９の一部が図１〜図３に示すものから変更されている。
【００２８】
具体的には保護回路１９は、入力端子１と突入電流防止回路４間と、接地間との間に直列接続した二つの抵抗２４，２５と、これら二つの抵抗２４，２５間にそのベース（制御端子）が接続されたトランジスタ２１（スイッチング素子）と、このトランジスタ２１のベースと接地間に設けたコンデンサ２３と、このトランジスタ２１によってオン、オフ制御が行われ、バイアス巻線１１ｃから第２の制御回路１５への通電のオン、オフ制御を行うトランジスタ２０（スイッチング素子）とを有する構成とした。
【００２９】
つまりスイッチ２がオンして抵抗２４を介してコンデンサ２３が充電されるとトランジスタ２１はオンとなり、これによりトランジスタ２０はオフして図２にも示した第２の制御回路１５の電源端子１５ａにはバイアス巻線１１ｃから電源供給が行われている。
【００３０】
この時スイッチ２をオフすると直ちにコンデンサ２３の電荷は抵抗２５を介して充電されることになる。
【００３１】
このため上記スイッチ２のオフ後直ちにこれをオンした時には、このスイッチ２のオンによりコンデンサ２３の充電が行われ、この時にはトランジスタ２１はオフしてトランジスタ２０はオンとなり、電源端子１５ａが短絡される。このため第２の制御回路１５はオフ、スイッチング素子８もオフとなり、このスイッチング素子８が損傷してしまうことはない。
【００３２】
図５、図６は本発明の第４の実施形態を示し、この第４の実施形態では保護回路１９と第２の制御回路１５の一部が図１、図２に示すものから変更されている。
【００３３】
具体的には保護回路１９は、入力端子１と突入電流防止回路４間と、接地間との間に直列接続した二つの抵抗２４，２５と、これら二つの抵抗２４，２５間にそのベース（制御端子）が接続されたトランジスタ（スイッチング素子）２１と、このトランジスタ２１のベースと接地間に設けたコンデンサ２３とを有し、前記トランジスタ２１によって第２の制御回路１５内の過電流検出回路１５ｇをオン、オフ制御する構成とした。
【００３４】
そしてそのためにトランジスタ２１のコレクタを他の過電流検出端子１５ｍに接続した。
【００３５】
つまりスイッチ２がオンして抵抗２４を介してコンデンサ２３が充電されるとトランジスタ２１はオンとなり、これにより第２の制御回路１５の過電流検出端子１５ｍの入力が低下し、この結果過電流検出回路１５ｇは動作しない。このためこの第２の制御回路１５の電源端子１５ａにはバイアス巻線１１ｃから電源供給が行われている。
【００３６】
この時スイッチ２をオフすると直ちにコンデンサ２３の電荷は抵抗２５を介して充電されることになる。
【００３７】
このため上記スイッチ２のオフ後直ちにこれをオンした時には、このスイッチ２のオンによりコンデンサ２３の充電が行われ、この時にはトランジスタ２１はオフし、過電流検出端子１５ｍの電位が上昇し、過電流検出回路１５ｇが動作する。
【００３８】
このためＰＷＭ回路１５ｈはオフ、スイッチング素子８もオフとなり、このスイッチング素子８が損傷してしまうことはない。
【００３９】
図７、図８は本発明の第５の実施形態を示し、この第５の実施形態では保護回路１９と第２の制御回路１５の一部が図１、図２に示すものから変更されている。
【００４０】
具体的には保護回路１９は、入力端子１と突入電流防止回路４間と、接地間との間に直列接続した二つの抵抗２４，２５と、これら二つの抵抗２４，２５間にそのゲート（制御端子）が接続されたトランジスタ（スイッチング素子）２１と、このトランジスタ２１のゲートと接地間に設けたコンデンサ２３とを有し、前記トランジスタ２１によって第２の制御回路１５内のＰＷＭ回路１５ｈをオン、オフ制御する構成とした。
【００４１】
つまりスイッチ２がオンして抵抗２４を介してコンデンサ２３が充電されるとトランジスタ２１はオンとなり、これにより第２の制御回路１５の電源端子１５ｎの入力が低下し、この結果ＰＷＭ回路１５ｈは動作する。このためこの第２の制御回路１５によりスイッチング素子８をオン、オフ制御することができる。
【００４２】
この時スイッチ２をオフすると直ちにコンデンサ２３の電荷は抵抗２５を介して充電されることになる。
【００４３】
このため上記スイッチ２のオフ後直ちにこれをオンした時には、このスイッチ２のオンによりコンデンサ２３の充電が行われ、この時にはトランジスタ２１はオフし、検出端子１５ｎの電位が上昇する。このためＰＷＭ回路１５ｈはオフし、スイッチング素子８もオフとなり、このスイッチング素子８が損傷してしまうことはない。
【００４４】
【発明の効果】
以上の説明のように本発明はバイアス巻線にスイッチング素子の保護回路を設け、前記保護回路は、入力端子と突入電流防止回路間と、接地間との間に直列接続した第１、第２の抵抗と、これらの第１、第２の抵抗間にその制御端子が接続された第２のスイッチング素子と、この第２のスイッチング素子の制御端子と接地間に設けた第２のコンデンサと、前記第２のスイッチング素子の入力端子にその制御端子が接続されるとともにその入力端子が前記第１のスイッチング素子の制御端子に接続された第３のスイッチング素子とを有し、前記第３のスイッチング素子の出力端子と前記第２のスイッチング素子の出力端子とを同電位とし、前記第２のスイッチング素子をオフ状態とすることによって前記第３のスイッチング素子をオン状態とし、この第３のスイッチング素子をオン状態とすることによって昇圧回路のスイッチング素子のスイッチング動作を停止させてオフ状態とする構成としたものであるから、突入電流防止回路の状態をコンバータ回路の動作状態から間接的に検知してスイッチング素子の損傷を防止することができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態の回路図
【図２】 同第２の制御回路のブロック図
【図３】 本発明の第２の実施形態の回路図
【図４】 本発明の第３の実施形態の回路図
【図５】 本発明の第４の実施形態の回路図
【図６】 同第２の制御回路のブロック図
【図７】 本発明の第５の実施形態の回路図
【図８】 同第２の制御回路のブロック図
【図９】 従来例の回路図
【符号の説明】
１ 入力端子
２ スイッチ
３ 整流回路
４ 突入電流防止回路
４ａ，２２，２４，２５ 抵抗
４ｂ スイッチング素子
５ 昇圧回路
６ チョークコイル
７，１２，１８ 整流素子
８ スイッチング素子
９，１３，１７，２３ コンデンサ
１０ コンバータ回路
１１ トランス
１１ａ トランスの１次巻線
１１ｂ トランスの２次巻線
１１ｃ，１１ｄ トランスのバイアス巻線
１４ 出力端子
１５ 第２の制御回路
１６ 第１の制御回路
１９ 保護回路
２０，２１ トランジスタ
Claims (5)
- 入力端子と出力端子間に入力端子側から順に設けた、突入電流防止回路、昇圧回路、コンバータ回路、トランスと、前記トランスのバイアス巻線に接続した前記コンバータ用の第１の制御回路と、前記バイアス巻線に接続した前記昇圧回路用の第２の制御回路とを備え、前記昇圧回路は前記突入電流防止回路からコンバータ回路に向けて順に設けたチョークコイル、整流素子と、前記整流素子の前後において並列に設けた第１のスイッチング素子および第１のコンデンサとを有し、前記バイアス巻線に前記第１のスイッチング素子の保護回路を接続した構成とし、前記保護回路は、入力端子と突入電流防止回路間と、接地間との間に直列接続した第１、第２の抵抗と、これらの第１、第２の抵抗間にその制御端子が接続された第２のスイッチング素子と、この第２のスイッチング素子の制御端子と接地間に設けた第２のコンデンサと、前記第２のスイッチング素子の入力端子にその制御端子が接続されるとともにその入力端子が前記第１のスイッチング素子の制御端子に接続された第３のスイッチング素子とを有し、前記第３のスイッチング素子の出力端子と前記第２のスイッチング素子の出力端子とを同電位とし、前記第２のスイッチング素子をオフ状態とすることによって前記第３のスイッチング素子をオン状態とし、この第３のスイッチング素子をオン状態とすることによって前記第１のスイッチング素子のスイッチング動作を停止させてオフ状態とする電源装置。
- 入力端子と出力端子間に入力端子側から順に設けた、突入電流防止回路、昇圧回路、コンバータ回路、トランスと、前記トランスのバイアス巻線に接続した前記コンバータ用の第１の制御回路と、前記バイアス巻線に接続した前記昇圧回路用の第２の制御回路とを備え、前記昇圧回路は前記突入電流防止回路からコンバータ回路に向けて順に設けたチョークコイル、整流素子と、前記整流素子の前後において並列に設けた第１のスイッチング素子および第１のコンデンサとを有し、前記バイアス巻線に前記第１のスイッチング素子の保護回路を接続した構成とし、前記保護回路は、入力端子と突入電流防止回路間と、接地間との間に直列接続した第１、第２の抵抗と、これらの第１、第２の抵抗間にその制御端子が接続された第２のスイッチング素子と、この第２のスイッチング素子の制御端子と接地間に設けた第２のコンデンサと、前記第２のスイッチング素子の入力端子にその制御端子が接続されるとともにその入力端子が前記第２のスイッチング素子の入力端子に第３の抵抗を介して接続された第３のスイッチング素子とを有し、前記第３のスイッチング素子の出力端子を前記第２の制御回路の電源端子に接続し、この第２の制御回路の出力端子を前記第１のスイッチング素子の制御端子に接続し、前記第２のスイッチング素子をオン状態とすることによって前記第３のスイッチング素子をオフ状態とし、この第３のスイッチング素子をオフ状態とすることによって前記第２の制御回路をオフ状態とし、前記第２の制御回路をオフ状態とすることによって前記第１のスイッチング素子のスイッチング動作を停止させてオフ状態とする電源装置。
- 入力端子と出力端子間に入力端子側から順に設けた、突入電流防止回路、昇圧回路、コンバータ回路、トランスと、前記トランスのバイアス巻線に接続した前記コンバータ用の第１の制御回路と、前記バイアス巻線に接続した前記昇圧回路用の第２の制御回路とを備え、前記昇圧回路は前記突入電流防止回路からコンバータ回路に向けて順に設けたチョークコイル、整流素子と、前記整流素子の前後において並列に設けた第１のスイッチング素子および第１のコンデンサとを有し、前記バイアス巻線に前記第１のスイッチング素子の保護回路を接続した構成とし、前記保護回路は、入力端子と突入電流防止回路間と、接地間との間に直列接続した第１、第２の抵抗と、これらの第１、第２の抵抗間にその制御端子が接続された第２のスイッチング素子と、この第２のスイッチング素子の制御端子と接地間に設けた第２のコンデンサと、前記第２のスイッチング素子の入力端子にその制御端子が接続されるとともにその入力端子が前記第２のスイッチング素子の入力端子に第３の抵抗を介して接続された第３のスイッチング素子とを有し、前記第２のスイッチング素子の出力端子と前記第３のスイッチング素子の出力端子とを同電位とし、前 記第３のスイッチング素子を前記第２の制御回路の電源端子に接続し、この第２の制御回路の出力端子を前記第１のスイッチング素子の制御端子に接続し、前記第２のスイッチング素子をオフ状態にすることによって前記第３のスイッチング素子をオン状態とし、この第３のスイッチング素子をオン状態とすることによって前記第２の制御回路をオフ状態とし、この第２の制御回路をオフ状態とすることによって前記第１のスイッチング素子のスイッチング動作を停止させてオフ状態とする電源装置。
- 入力端子と出力端子間に入力端子側から順に設けた、突入電流防止回路、昇圧回路、コンバータ回路、トランスと、前記トランスのバイアス巻線に接続した前記コンバータ用の第１の制御回路と、前記バイアス巻線に接続した前記昇圧回路用の第２の制御回路とを備え、前記昇圧回路は前記突入電流防止回路からコンバータ回路に向けて順に設けたチョークコイル、整流素子と、前記整流素子の前後において並列に設けた第１のスイッチング素子および第１のコンデンサとを有し、前記バイアス巻線に前記第１のスイッチング素子の保護回路を接続した構成とし、前記保護回路は、入力端子と突入電流防止回路間と、接地間との間に直列接続した第１、第２の抵抗と、これらの第１、第２の抵抗間にその制御端子が接続された第２のスイッチング素子と、この第２のスイッチング素子の制御端子と接地間に設けた第２のコンデンサとを有し、前記第２のスイッチング素子の入力端子を前記第２の制御回路の過電流制御端子に接続し、この第２の制御回路の出力端子を前記第１のスイッチング素子の制御端子に接続し、前記第２の制御回路内には過電流検出回路を設け、前記第２のスイッチング素子をオフ状態とすることによって前記過電流検出回路をオン状態とし、この過電流検出回路をオン状態とすることによって前記第１のスイッチング素子のスイッチング動作を停止させてオフ状態とする電源装置。
- 入力端子と出力端子間に入力端子側から順に設けた、突入電流防止回路、昇圧回路、コンバータ回路、トランスと、前記トランスのバイアス巻線に接続した前記コンバータ用の第１の制御回路と、前記バイアス巻線に接続した前記昇圧回路用の第２の制御回路とを備え、前記昇圧回路は前記突入電流防止回路からコンバータ回路に向けて順に設けたチョークコイル、整流素子と、前記整流素子の前後において並列に設けた第１のスイッチング素子および第１のコンデンサとを有し、前記バイアス巻線に前記第１のスイッチング素子の保護回路を接続した構成とし、前記保護回路は、入力端子と突入電流防止回路間と、接地間との間に直列接続した第１、第２の抵抗と、これらの第１、第２の抵抗間にその制御端子が接続された第２のスイッチング素子と、この第２のスイッチング素子の制御端子と接地間に設けた第２のコンデンサとを有し、前記第２のスイッチング素子入力端子を前記第２の制御回路の電位検出端子に接続し、この第２の制御回路の出力端子を前記第１のスイッチング素子の制御端子に接続し、前記第２の制御回路内にはＰＷＭ回路を設け、前記第２のスイッチング素子をオフ状態とすることによって前記ＰＷＭ回路をオフ状態とし、このＰＷＭ回路をオフ状態とすることによって前記第１のスイッチング素子のスイッチング動作を停止させてオフ状態とする電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001031953A JP3945170B2 (ja) | 2000-02-15 | 2001-02-08 | 電源装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000036133 | 2000-02-15 | ||
| JP2000-36133 | 2000-02-15 | ||
| JP2001031953A JP3945170B2 (ja) | 2000-02-15 | 2001-02-08 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001309658A JP2001309658A (ja) | 2001-11-02 |
| JP3945170B2 true JP3945170B2 (ja) | 2007-07-18 |
Family
ID=26585355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001031953A Expired - Fee Related JP3945170B2 (ja) | 2000-02-15 | 2001-02-08 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3945170B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9413324B2 (en) | 2014-06-27 | 2016-08-09 | Murata Manufacturing Co., Ltd. | Electronic component |
-
2001
- 2001-02-08 JP JP2001031953A patent/JP3945170B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9413324B2 (en) | 2014-06-27 | 2016-08-09 | Murata Manufacturing Co., Ltd. | Electronic component |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001309658A (ja) | 2001-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08140260A (ja) | 電源装置 | |
| JP2007014193A (ja) | デュアルゲート双方向ｈｅｍｔをもつ効率的な突入電流制限回路 | |
| US6381152B1 (en) | Method of driving semiconductor switching device in non-saturated state and power supply apparatus containing such a switching device | |
| JP3397189B2 (ja) | Ｄｃ−ｄｃコンバータ装置 | |
| JP3945170B2 (ja) | 電源装置 | |
| JP6109976B1 (ja) | 自動電圧調整器 | |
| JP3775641B2 (ja) | 突入電流抑制回路 | |
| JPH07231650A (ja) | 昇圧チョッパー回路 | |
| JPH07194100A (ja) | 昇圧型ｄｃ−ｄｃコンバータの出力スイッチ装置 | |
| JPH099626A (ja) | スイッチングレギュレータ | |
| JP3267204B2 (ja) | トランス駆動回路 | |
| JP3292066B2 (ja) | 電源装置及びこれを用いた電気機器 | |
| JP2573123B2 (ja) | 溶接機 | |
| JPH10309078A (ja) | スイッチング型直流電源装置 | |
| JP3616028B2 (ja) | スイッチングコンバータに用いられる立ち上がり制御回路 | |
| JPH09266667A (ja) | 過電流・過負荷保護回路、電源装置、電気機器および複写機 | |
| JPH01136562A (ja) | インバータ装置の保護回路 | |
| JP3527066B2 (ja) | パルス幅変調制御コンバータの補助電源回路 | |
| JPH11266580A (ja) | 電源装置 | |
| JPS6046769A (ja) | スイッチング電源 | |
| JPH0660791A (ja) | 回路遮断器の電源装置 | |
| JP3240773B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JP2816672B2 (ja) | 直流電源装置 | |
| JP2919363B2 (ja) | 電源回路 | |
| JP2629585B2 (ja) | 突入電流抑制回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041006 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050630 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060926 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061211 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070320 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070402 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |