JP3940804B2 - ハイブリッド型半導体装置及びその製造方法 - Google Patents
ハイブリッド型半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3940804B2 JP3940804B2 JP25604197A JP25604197A JP3940804B2 JP 3940804 B2 JP3940804 B2 JP 3940804B2 JP 25604197 A JP25604197 A JP 25604197A JP 25604197 A JP25604197 A JP 25604197A JP 3940804 B2 JP3940804 B2 JP 3940804B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- semiconductor device
- semiconductor substrate
- hybrid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、2つの半導体基板を複数の接続部を介して電気的及び機械的に接続した構造を有するハイブリッド型半導体装置及びその製造方法に関するものである。
【0002】
【従来の技術】
従来から、所定の素子が形成された第1の半導体基板と、所定の素子が形成された第2の半導体基板とを、複数の接続部を介して互いに電気的及び機械的に接続した種々のハイブリッド型半導体装置が提供されているが、いずれの従来のハイブリッド型半導体装置においても、前記接続部として、金属柱が用いられていた。
【0003】
ここで、このような従来のハイブリッド型半導体装置の一例として、赤外線撮像装置として構成されたハイブリッド型半導体装置について、図10を参照して説明する。図10は、この従来の装置を示す概略断面図である。
【0004】
この従来の装置は、Si(シリコン)基板(p型半導体基板)1と、InSb(インジウムアンチモン)基板(p型半導体基板)2とを備えている。
【0005】
InSb基板2には、複数のn型拡散層3が2次元状に配置するように形成されている。この各n型拡散層3と当該基板2のp型領域とのPN接合がそれぞれホトダイオードを構成しており、赤外線を検出する光電変換素子を構成している。すなわち、InSb基板2には、光電変換素子が2次元状に配置された光電変換部が形成されている。なお、1画素当たり1個のホトダイオードが形成されている。InSb基板2の表面には、絶縁膜としてInSb酸化膜4が形成されている。該InSb酸化膜4には、n型拡散層3を露出させる開口が形成され、当該開口を介してn型拡散層3上に金属柱としてのIn柱(インジウム柱)5がメッキ法又は蒸着により形成されている。また、InSb酸化膜4には、画素領域(イメージエリア)外の領域の所定箇所においてInSb基板2のp型領域の表面を露出させる開口も形成され、当該開口を介してInSb基板2のp型領域の表面上にもIn柱5が形成されている。
【0006】
一方、Si基板1上には絶縁膜としてSiO2膜6が形成され、その上に図示しない所定パターンの転送電極が形成され、更にSi基板1には前記n型拡散層3と対応する位置に、入力ダイオードの一部を構成するn型拡散層7が形成されている。これにより、Si基板1には、前記ホトダイオードにより得られた電荷を読み出す電荷読み出し部としてのSi−CCDが形成されている。そして、SiO2膜6には、前記InSb酸化膜4の開口と対応する位置に開口が形成され、n型拡散層7上、及び、画素領域(イメージエリア)外の領域の所定箇所のSi基板1のp型領域上に、In柱8が形成されている。
【0007】
そして、In柱5とIn柱8とを圧着して接合することにより、Si基板1とInSb基板2とが結合されている。すなわち、Si基板1とInSb基板2とは、接続部としての金属柱5,8を介して電気的及び機械的に接続されている。
【0008】
なお、In柱5,8の対は、柱状をなして圧着により接合されることから、比較的断面積の大きなものとならざるを得ず、1画素当たり1個しか設けられていない。このため、In柱5,8の対は、前述したように画素領域外の領域にも設けられている。画素領域外に設けられたIn柱5,8は、InSb基板2のp型領域を共通電極として用い、各画素のホトダイオードのp側を共通にして電荷読み出し部に電気的に接続するためのものである。
【0009】
また、各基板1,2はそれぞれ一体に構成されており、基板1,2のいずれも複数のブロックには分割されていない。
【0010】
この装置によれば、図10中の上方から赤外線が入射すると、当該赤外線がInSb基板2に形成された前記ホトダイオードにより光電変換され、この光電変換された電荷が金属柱5,8を介してSi基板1に形成された前記電荷読み出し部により読み出される。
【0011】
【発明が解決しようとする課題】
前述した図10に示すようなハイブリッド型半導体装置の使用温度は77゜Kであるとともに、不使用時に当該装置が設置される環境温度は室温であることから、このハイブリッド型半導体装置は、室温と77゜Kとの間を反復する温度サイクルにさらされることになる。
【0012】
したがって、Si基板1とInSb基板2とを接続している金属柱5,8は、基板1と基板2との間に熱膨張係数の差があるために、この温度サイクルによってストレスを受ける。
【0013】
しかしながら、前記図10に示す従来のハイブリッド型半導体装置では、基板1と基板2とを接続する接続部がIn柱5,8、すなわち、金属柱で構成されており、当該金属柱は実質的に剛体であることから、前記ストレスによって、当該金属柱が破損したりn型拡散層3,7から剥がれたりし易い。したがって、図10に示す従来のハイブリッド型半導体装置では、基板1と基板2との間の所望の電気的な接続が失われ易く、画素欠陥などの不良を招き易かった。
【0014】
このような状況は、赤外線撮像装置として構成されたハイブリッド型半導体装置のみならず、他の種々のハイブリッド型半導体装置においても同様であった。
【0015】
本発明は、このような事情に鑑みてなされたもので、2つの半導体基板の熱膨張係数の差に起因して生ずるストレスによる接続不良を防止することができるハイブリッド型半導体装置及びその製造方法を提供することを目的とする。
【0016】
【課題を解決するための手段】
前記課題を解決のため、本発明の第1の態様によるハイブリッド型半導体装置は、所定の素子が形成された第1の半導体基板と、所定の素子が形成された第2の半導体基板とを、複数の接続部を介して互いに電気的及び機械的に接続したハイブリッド型半導体装置において、前記複数の接続部がバネ性を有するように構成されたものである。
【0017】
この第1の態様によれば、接続部がバネ性を有するように構成されているので、第1及び第2の半導体基板の熱膨張係数の差に起因してストレスが生じても、当該接続部のバネ性により吸収されることとなる。したがって、接続部が破損したり接続部が第1及び第2の半導体基板の所定箇所から剥がれたりし難くなり、接続不良が発生し難くなる。
【0018】
本発明の第2の態様によるハイブリッド型半導体装置は、前記第1の態様によるハイブリッド型半導体装置において、前記各接続部が1層又は複数層の薄膜で形成された板バネを有するものである。
【0019】
この第2の態様は接続部の具体例を挙げたものであるが、接続部が薄膜で形成された板バネを有していれば、接続部にバネ性を付与することができるとともに、接続部を微細加工が可能な周知の半導体プロセス技術を用いて形成することができ、微細に作製可能となる。
【0020】
なお、前記薄膜は、導電膜単層でもよいし、必要に応じて接続部の機械的強度を増すために、複数の導電層(例えば、AlとTiなど)、あるいは絶縁膜と導電体層との複合層(例えば、SiN−Al−SiNなど)としてもよい。
【0021】
本発明の第3の態様によるハイブリッド型半導体装置は、前記第2の態様によるハイブリッド型半導体装置において、前記板バネが前記第1の半導体基板側から前記第2の半導体基板側にかけて斜めに立ち上がっているものである。
【0022】
本発明の第4の態様によるハイブリッド型半導体装置は、前記第3の態様によるハイブリッド型半導体装置において、前記板バネが、平板状あるいは湾曲板状あるいは波板状に、斜めに立ち上がっているものである。
【0023】
本発明の第5の態様によるハイブリッド型半導体装置は、前記第2の態様によるハイブリッド型半導体装置において、前記板バネが、前記第1の半導体基板側から前記第2の半導体基板側にかけて、ジグザグ状に立ち上がっているものである。
【0024】
本発明の第6の態様によるハイブリッド型半導体装置は、前記第2の態様によるハイブリッド型半導体装置において、前記板バネが、波板状に、前記第1及び第2の半導体基板の面と略々平行な方向に延びているものである。
【0025】
前記第3乃至第6の態様は、前記板バネの具体例を挙げたものであるが、板バネをジグザグ状や波板状に形成しておけば、板バネを平板状や湾曲板状に形成する場合に比べて、板バネの変形の自由度が増すため、一層、接続部が破損したり接続部が第1及び第2の半導体基板の所定箇所から剥がれたりし難くなり、接続不良が一層発生し難くなる。
【0026】
本発明の第7の態様によるハイブリッド型半導体装置は、前記第1乃至第6のいずれかの態様によるハイブリッド型半導体装置において、前記第1の半導体基板と前記第2の半導体基板とを機械的に接続するが電気的には接続しない複数のダミー接続部であって、バネ性を有するように構成された複数のダミー接続部を備えたものである。前記ダミー接続部は、前記接続部と同様に構成することができる。ただし、前記ダミー接続部は、前記接続部と異なり電気的な接続を行うものではないので、導電膜を用いて構成する必要はない。
【0027】
この第7の態様のように、接続部のみならずダミー接続部を設けると、第1及び第2の半導体基板間の機械的な接続の強度を高めることができる。
【0028】
本発明の第8の態様によるハイブリッド型半導体装置は、前記第1乃至第7のいずれかの態様によるハイブリッド型半導体装置において、前記第2の半導体基板が複数のブロックに分割され、当該各ブロックが、前記複数の接続部のうちの少なくとも2つの接続部を介して前記第1の半導体基板に電気的及び機械的に接続されたものである。
【0029】
この第8の態様によれば、第2の半導体基板が複数のブロックに分割されているので、2つの半導体基板の熱膨張係数の差に起因して接続部が受けるストレスの大きさが、複数のブロックに分割されていない場合に比べて低減されることとなる。したがって、前記第8の態様によれば、一層、接続部が破損したり接続部が第1及び第2の半導体基板の所定箇所から剥がれたりし難くなり、接続不良が一層発生し難くなる。
【0030】
なお、前述した図10に示す従来の装置では、接続部としての金属柱5,8は、比較的大きなものとならざるを得ないことから、1画素当たり1個しか設けられておらず、InSb基板2のp型領域が共通電極として用いられている。このため、InSb基板2を複数のブロックに分割しようとしても、その分割を行えばInSb基板2に形成された各画素のホトダイオードのp側をSi基板1に形成された読み出し部に接続できなくなってしまうので、その分割は不可能である。これに対し、前記第8の態様では、接続部を微細に形成することができることから、各ブロックに少なくとも2つの接続部を設けている。そのため、第2の基板全体を共通電極として用いる必要がなくなり、例えば、第2の基板を画素毎のブロックに分割したような場合であっても、当該画素のホトダイオード等の素子の両側を第1の基板にそれぞれ接続することができ、第2の半導体基板の分割が可能となっているのである。
【0031】
本発明の第9の態様によるハイブリッド型半導体装置の製造方法は、前記第1乃至第8のいずれかの態様によるハイブリッド型半導体装置を製造する方法であって、前記第1の半導体基板上に、斜面を有する犠牲層を形成する段階と、前記板バネを形成する前記薄膜を、前記犠牲層の前記斜面の少なくとも一部に沿うように、かつ、前記第1の半導体基板の所定箇所に電気的に接続されるように、形成する段階と、前記第2の半導体基板の所定箇所が前記薄膜と電気的に接続されるように、前記第1の半導体基板と前記第2の半導体基板とを結合する段階と、前記結合する段階の後に前記犠牲層を除去する段階と、を備えたものである。
【0032】
この第9の態様によれば、犠牲層の斜面を巧みに利用することによって接続部を形成することができ、しかも、各段階はいずれも半導体微細加工技術そのものを応用したものとすることができるため、容易に製造することができるとともに、微細な接続部を形成することができる。また、製造途中においては、接続部は犠牲層を除去するまで当該犠牲層に支持され固定されているため、接続部が変形したり破損したりしてしまう不良は全く生じない。
【0033】
なお、前記犠牲層に斜面を形成する際には、例えば、テーパーエッチ又はリフロー法により犠牲層に当該斜面を形成することができる。このように、周知のウエットエッチ法、ドライエッチ法を用いたテーパー形成技術、あるいは、レジスト、SiO2などのリフロー技術を用いることにより、前記斜面は容易に形成することができる。
【0034】
また、前記結合する段階における結合は、例えば、熱処理による融着、機械的圧力による圧着、及び超音波による接合のうちの、いずれか又はその組合せにより行うことができる。このような方法を採用すれば、容易かつ確実に当該結合を行うことができる。
【0035】
さらに、前記犠牲層の除去は、例えば、ウエットエッチング法又はアッシング法により行うことができる。これらの方法を採用すれば、容易に犠牲層のみを除去することができる。特に、アッシング法を用いた場合には、その後の乾燥工程は不要である。ウエットエッチング法により犠牲層を除去した場合には、エッチング液をリンスした後、フリーズドライ法などにより乾燥を行えばよい。
【0036】
本発明の第10の態様によるハイブリッド型半導体装置の製造方法は、前記第9の態様による製造方法において、前記結合する段階の後であって前記除去する段階の前に、前記第2の半導体基板を複数のブロックに分割する段階を備えたものである。
【0037】
前記第8の態様のように第2の半導体基板を複数のブロックに分割する場合、この第10の態様のように当該分割を犠牲層の除去の前に行えば、当該分割の際には接続部が犠牲層に支持され固定されているため、接続部が変形したり破損したりすることがなくなり、歩留りが極めて高くなる。
【0038】
本発明の第11の態様によるハイブリッド型半導体装置の製造方法は、前記第9又は第10の態様による製造方法において、前記結合する段階の後であって前記除去する段階の前に、前記結合された第1及び第2半導体基板を個々のチップに分割する段階を備えたものである。
【0039】
前記第9及び第10の態様では、2枚の同じ半導体基板を用いて複数のハイブリッド型半導体装置を同時に製造する場合にはダイシング等により個々のチップに分割することになるが、この場合、前記第11の態様のように当該分割を犠牲層の除去の前に行えば、当該分割の際には接続部が犠牲層に支持され固定されているため、接続部が変形したり破損したりすることがなくなり、歩留りが極めて高くなる。
【0040】
なお、本発明のハイブリッド型半導体装置は、例えば、赤外線撮像装置に適用することができる。この場合、例えば、前記第1乃至第7のいずれかの態様によるハイブリッド型半導体装置において、前記第2の半導体基板には、赤外線を検出する光電変換素子が1次元状又は2次元状に配置された光電変換部を形成しておき、また、前記第1の半導体基板には、前記光電変換部で得られた電荷を読み出す読み出し部を形成しておけばよい。もっとも、本発明のハイブリッド型半導体装置は、赤外線撮像装置以外の他の種々のハイブリッド型半導体装置に適用することができる。
【0041】
【発明の実施の形態】
以下、本発明によるハイブリッド型半導体装置及びその製造方法について、図面を参照して説明する。
【0042】
(第1の実施の形態)
まず、本発明の第1の実施の形態によるハイブリッド型半導体装置としての赤外線撮像装置について、図1を参照して説明する。図1は、本実施の形態による赤外線撮像装置を示す概略断面図である。
【0043】
本実施の形態による赤外線撮像装置は、第1の半導体基板としてのp型のSi基板11と、第2の半導体基板としてのp型のInSb基板12とを備えている。
【0044】
InSb基板12には、複数のn型拡散層13が2次元状に配置するように形成されている。この各n型拡散層13と当該基板12のp型領域とのPN接合がそれぞれホトダイオードを構成しており、赤外線を検出する光電変換素子を構成している。すなわち、InSb基板12には、光電変換素子が2次元状に配置された光電変換部が形成されている。なお、本実施の形態では、1画素当たり1個のホトダイオードが形成されている。InSb基板12の表面には、InSb酸化膜や陽極酸化膜などの保護膜14が形成され、更に該保護膜14上にSiN膜15が形成されている。前記膜14,15にはn型拡散層13の一部を露出させるようにコンタクトホール16が形成され、該コンタクトホール16付近に、Tiからなる接続パッド17がn型拡散層13とオーミックコンタクトをとるように形成されている。
【0045】
一方、Si基板11上には図示しないが電荷読み出し部を構成するSi−CCD転送電極が所定のパターンで形成され、更にその上にはSiO2膜18が形成され、該SiO2膜18上にSiN膜19が形成され、また、Si基板11には、前記n型拡散層13と対応し前記コンタクトホール16及び電極パッド17に対して横方向にずれた位置に、入力ダイオードの一部を構成するn型拡散層(n+層)20が形成されている。これにより、Si基板11には、前記ホトダイオードにより得られた電荷を読み出す電荷読み出し部としてのSi−CCDが形成されている。前記膜18,19には、前記n型拡散層20の一部を露出させるようにコンタクトホール21が形成され、コンタクトホール21の部分のn型拡散層20上には、図示しないごく薄いTi膜が被着されている。
【0046】
そして、以上のように構成されたSi基板11とInSb基板12とは、複数の接続部22を介して互いに電気的及び機械的に接続されている。本実施の形態では、各接続部22は、Cu薄膜23で形成された板バネとして構成されている。すなわち、本実施の形態では、Cu薄膜23は、Si基板11側のコンタクトホール21内におけるn型拡散層20上に形成された前記図示しないTi膜とオーミックコンタクトをとるように、コンタクトホール21内及び当該コンタクトホール21周辺のSiN膜19上に形成されるとともに、そこから斜めに平板状に立ち上がって更にInSb基板12側の接続パッド17の図1中の下面に沿って延びるように、形成されている。このCu薄膜23における接続パッド17の下面に沿った部分は、当該接続パッド17の下面に接合されている。したがって、各基板11,12にそれぞれ形成されたn型拡散層20,13間が、コンタクトホール21内のn型拡散層20上に形成された図示しないごく薄いTi膜、接続部22としてのCu薄膜23及び接続パッド17を介して、電気的に接続され、これにより、InSb基板12に形成された各ホトダイオードで発生した電荷をSi基板11に形成されたSi−CCDで読み出すことができるようになっている。また、Cu薄膜23が前述したような形状に形成されているので、当該Cu薄膜23は、板バネとなり、バネ性を有している。
【0047】
なお、本実施の形態では、前述した図10に示す赤外線撮像装置と同様に、接続部22(すなわち、Cu薄膜23)が1画素当たり1個設けられている。そこで、図面には示していないが、InSb基板12のp型領域を共通電極として用い、各画素のホトダイオードのp側を共通にして電荷読み出し部に電気的に接続するために、画素領域(イメージエリア)外の領域において、前記接続部22(Cu薄膜23)を介して、Si基板11のp型領域とInSb基板12のp型領域とが電気的に接続されている。この接続構造は、前述したSi基板11のn型拡散層20とInSb基板12のn型拡散層13との接続構造と同様である。
【0048】
本実施の形態による赤外線撮像装置では、図1中の上方から赤外線が入射すると、当該赤外線がInSb基板12に形成された前記ホトダイオードにより光電変換され、この光電変換された電荷が接続部22としてのCu薄膜23を介してSi基板11に形成された前記電荷読み出し部により読み出される。
【0049】
本実施の形態による赤外線撮像装置によれば、接続部22がCu薄膜23により形成された板バネにより構成されているので、Si基板11及びInSb基板12の熱膨張係数の差に起因してストレスが生じても、当該接続部22のバネ性により吸収されることとなる。したがって、接続部22が破損したり接続部22がSi基板11及びInSb基板12の所定箇所から剥がれたりし難くなり、接続不良が発生し難くなる。
【0050】
次に、図1に示す赤外線撮像装置の製造方法の一例について、図2及び図3を参照して説明する。
【0051】
図2は図1に示す赤外線撮像装置の製造工程を示す概略断面図で、図3は図2に示す工程に引き続く工程を示す概略断面図である。なお、図2及び図3において、図1中の要素と同一又は対応する要素には同一符号を付している。
【0052】
図2(a)は、p型Si基板11に電荷読み出し回路を作製し、その表面をSiO2膜18及びSiN膜19で保護した状態を示す。なお、Si基板11には、前記n型拡散層20が形成されている。
【0053】
次に、図2(a)に示す状態の基板11上(SiN膜19側)に、厚さ5μm程度のSiO2層30を犠牲層としてスパッタやCVD法などで形成する(図2(b))。
【0054】
その後、ウエットエッチング又はドライエッチングによるテーパーエッチ技術により、SiO2層30をテーパーエッチし、当該SiO2層30に斜面30aを形成する(図2(c))。このテーパーエッチにより、n型拡散層20(n+層)付近のSiN膜19は露出する。後述する説明からわかるように、斜面30aが前記Cu薄膜23の斜めに立ち上がる形状を転写する型となる。
【0055】
次いで、上方からSiN膜19及びSiO2膜18の一部をフォトリソエッチング法によりエッチング除去してコンタクトホール21を開口し、当該コンタクトホール21からn型拡散層20を露出させる(図2(d))。図面には示していないが、画素領域以外の領域に対応する箇所のコンタクトホール21からは、Si基板11のp型領域の表面を露出させる。
【0056】
次に、図2(d)に示す状態となった基板11の上面の全体に、Cu薄膜23をスパッタや蒸着などによって形成する(図2(e))。なお、Cu薄膜23の形成前に、コンタクトホール21から露出したn型拡散層20及びSi基板11のp型領域の表面に、図示しないTi膜をごく薄く形成しておく。
【0057】
その後、Cu薄膜23を所定のパターンにパターニングし、前記接続部22を作製する(図3(a))。この状態では、接続部22としてのCu薄膜23は、犠牲層としてのSiO2層30により支持され固定されており、バネ性を発揮しない。
【0058】
一方、図3(b)に示すように、InSb基板12に対しては、前記ホトダイオードの一部を構成するn型拡散層13形成のためのプロセスを終了させ、その表面をInSb酸化膜や陽極酸化膜などの保護膜14、及びSiN膜15で保護し、該膜14,15にコンタクトホール16を形成し、Tiからなる接続パッド17を形成しておく。
【0059】
以上の工程までで、Si基板11側とInSb基板12側の個別のプロセスは終了する。
【0060】
その後、Cu薄膜23の上側部分と接続パッド17とを、熱処理による融着、機械的圧力による圧着、及び超音波による接合のうちの、いずれか又はその組合せにより接合することによって、Si基板11とInSb基板12とを結合する(図3(c))。この結合の際には、接続部22としてのCu薄膜23は、犠牲層としてのSiO2層30により支持され固定されているので、当該Cu薄膜23が変形したり破損したりするおそれはない。
【0061】
次いで、図面には示していないが、このようにして結合されたSi基板11及びInSb基板12を、ダイシングなどにより個々のチップ(個々の赤外線撮像装置に相当する部分)に分割する。この分割の際にも、接続部22としてのCu薄膜23は、犠牲層としてのSiO2層30により支持され固定されているので、当該Cu薄膜23が変形したり破損したりするおそれはない。
【0062】
最後に、犠牲層としてのSiO2層30をウエットエッチングにより除去する。ここで初めて、接続部22がバネ性を発揮し、図1に示す赤外線撮像装置が完成する。
【0063】
以上説明した製造方法の各工程は周知の半導体微細加工技術そのものを応用したものであり、この製造方法によれば、図1に示す赤外線撮像装置を容易に製造することができるとともに、微細な接続部22を形成することもできる。
【0064】
(第2の実施の形態)
次に、本発明の第2の実施の形態によるハイブリッド型半導体装置としての赤外線撮像装置について、図4を参照して説明する。
【0065】
図4は本実施の形態による赤外線撮像装置を示す図であり、図4(a)はその概略断面図、図4(b)は図4(a)中のB−B’矢視図、図4(c)は図4(a)中のC−C’矢視図である。理解を容易にするため、図4(b)には、実際には既に除去されて存在しない後述する犠牲層としてのSiO2層30も、併せて示している。したがって、正確に言えば、図4(b)は、後述する犠牲層としてのSiO2層30を除去する前の状態である図6(b)に示す状態の基板11の平面図を示すことになる。なお、図4(b)中の▲1▼〜▲4▼は、図6(b)中の▲1▼〜▲4▼にそれぞれ対応している。また、理解を容易にするため、図4(c)では、破線で表されるべき要素は接続パッド17及びダミーパッド45のみとし、他の要素は省略している。なお、図4(b)(c)中のA−A’線に沿った断面が図4(a)に対応している。
【0066】
なお、図4において、図1中の要素と同一又は対応する要素には同一符号を付し、その重複した説明は省略する。
【0067】
本実施の形態による赤外線撮像装置が前記第1の実施の形態による図1に示す赤外線撮像装置と異なる所は、以下の点のみである。
【0068】
すなわち、前記第1の実施の形態では、接続部22がCu薄膜23の単層構造となっていたのに対し、本実施の形態では、接続部22の強度を向上させるため、図4(a)に示すように、接続部22がTi膜41及びAl膜42の2層からなる薄膜として構成されている。なお、本実施の形態では、接続部22は、このように複数の導電膜41,42の複合層による薄膜により構成されているが、例えば、SiN層などの絶縁膜と導電層との複合層からなる薄膜により構成してもよい。
【0069】
また、前記第1の実施の形態では、接続部22のみでSi基板11とInSb基板12とが機械的に接続されていたのに対し、本実施の形態では、両基板11,12間の機械的な接続の強度を上げるため、Si基板11とInSb基板12とを機械的に接続するが電気的には接続しないダミー接続部43が、各画素について2個ずつ追加されている。さらに、本実施の形態では、ダミー接続部43の追加に伴い、InSb12上の所定箇所には、Tiからなるダミーパッド45が形成されている。ダミー接続部43はSiN膜(導電膜でもよい)44で構成されており、ダミー接続部43も、接続部22と同様にバネ性を有するように構成されている。すなわち、本実施の形態では、SiN膜44は、Si基板11上のSiN膜19上に部分的に形成されるとともに、そこから斜めに平板状に立ち上がって更にInSb基板12側のダミーパッド45の図4中の下面に沿って延びるように、形成されている。このSiN膜44におけるダミーパッド45の下面に沿った部分は、当該ダミーパッド45の下面に接合されている。
【0070】
また、前記第1の実施の形態では、前述したように、接続部22が1画素当たり1個設けられ、当該接続部22及びこれに接合された接続パッド17を介して各基板11,12に形成されたn型拡散層20,13間が電気的に接続され、画素領域外の領域において設けられた接続部22及びこれに接合された接続パッド17を介して各基板11,12のp型領域間が電気的に接続されていた。すなわち、各画素のホトダイオードのn側はSi基板11に形成された電荷読み出し部にそれぞれ独立して電気的に接続されているが、各画素のホトダイオードのp側はInSb基板12のp型領域を共通電極として前記電荷読み出し部に共通して電気的に接続されていた。
【0071】
これに対し、本実施の形態では、図4(b)に示すように、接続部22が1画素当たり2個設けられている。そして、各画素に設けられた2つの接続部22のうちの一方(図4(b)中の上側の接続部22であり、Si基板11のn型拡散層20とオーミックコンタクトがとられている。)及びこれに接合された接続パッド17(図4(c)中の上側の接続パッド17であり、InSb基板12のn型拡散層13とオーミックコンタクトがとられている。)を介して、各基板11,12に形成されたn型拡散層20,13間がそれぞれ独立して電気的に接続されている。各画素に設けられた2つの接続部22のうちの他方(図4(b)中の下側の接続部22であり、Si基板11のp型領域とオーミックコンタクトがとられている。)及びこれに接合された接続パッド17(図4(c)中の下側の接続パッド17であり、InSb基板12のp型領域とオーミックコンタクトがとられている。)を介して、各基板11,12のp型領域間がそれぞれ独立して電気的に接続されている。すなわち、各画素のホトダイオードのn側がSi基板11に形成された電荷読み出し部にそれぞれ独立して電気的に接続されているのみならず、各画素のホトダイオードのp側もSi基板11に形成された電荷読み出し部にそれぞれ独立して電気的に接続されている。このため、本実施の形態では、画素領域外の領域においては各基板11,12のp型領域間は電気的に接続されておらず、InSb基板12のp型領域は共通電極として用いられていない。
【0072】
なお、図4(b)において、22aは接続部22におけるSi基板11のn型拡散層20とのコンタクト部分、22bは接続部22におけるSi基板11のp型領域とのコンタクト部分を示す。また、図4(b)において、X,Zはそれぞれ各接続部22の一部分を示し、Y,Wはそれぞれ各ダミー接続部43の接合部分を示し、図4(c)において、α,γはそれぞれ各接続部17の接合部分を示し、Xとα、Yとβ、Zとγ、Wとδが、それぞれ互いに接合されている。
【0073】
また、前記第1の実施の形態ではInSb基板12が複数のブロックに分割されていなかったのに対し、本実施の形態では、図4(a)(c)に示すように、InSb基板12が各画素毎のブロックに分割されている。図4(a)(c)において、50は各ブロック間の隙間を示す。前記第1の実施の形態では、InSb基板12を複数のブロックに分割しようとしても、その分割を行えばInSb基板12に形成された各画素のホトダイオードのp側をSi基板11に形成された読み出し部に接続できなくなってしまうので、その分割は不可能である。これに対し、本実施の形態では、前述したように、1画素当たり2個の接続部22が設けられ、各画素のホトダイオードの両側がSi基板11に形成された電荷読み出し部にそれぞれ独立して電気的に接続されているので、InSb基板12の分割が可能になっているのである。もっとも、本実施の形態において、InSb基板12を複数のブロックに分割しないようにしてもよいし、InSb基板12を各画素毎のブロックに分割するのではなく複数画素毎のブロックに分割するようにしてもよい。
【0074】
なお、図4(b)において、破線間の領域Hは、電荷読み出し回路を形成する領域を示す。
【0075】
本実施の形態によれば、前記第1の実施の形態と同様に、薄膜41,42により形成された接続部22及び薄膜44により形成されたダミー接続部43が共に板バネにより構成されているので、Si基板11及びInSb基板12の熱膨張係数の差に起因してストレスが生じても、当該接続部22及びダミー接続部43のバネ性により吸収されることとなる。のみならず、本実施の形態によれば、InSb基板12が複数のブロックに分割されているので、Si基板11及びInSb基板12の熱膨張係数の差に起因して接続部22が受けるストレスの大きさ自体が、複数のブロックに分割されていない場合に比べて低減されることとなる。したがって、本実施の形態によれば、前記第1の実施の形態と比べて、一層、接続部22が破損したり接続部が第1及び第2の半導体基板の所定箇所から剥がれたりし難くなり、接続不良が一層発生し難くなる。
【0076】
また、本実施の形態によれば、ダミー接続部43が追加されているので、Si基板11とInSb基板12との間の機械的な接続の強度を高めることができる。
【0077】
次に、図4に示す赤外線撮像装置の製造方法の一例について、図5及び図6を参照して説明する。
【0078】
図5は図4に示す赤外線撮像装置の製造工程を示す概略断面図で、図6は図5に示す工程に引き続く工程を示す概略断面図である。図5及び図6に示す断面は、図4(a)に示す断面に相当している。なお、図5及び図6において、図4中の要素と同一又は対応する要素には同一符号を付している。
【0079】
図5(a)は、p型Si基板11にMOS型電荷読み出し回路を作製し、その表面をSiO2膜18及びSiN膜19で保護した状態を示す。なお、Si基板11には、前記n型拡散層(n+層)20が形成されている。
【0080】
次に、図5(a)に示す状態の基板11上(SiN膜19側)に、厚さ5μm程度のSiO2層30を犠牲層としてスパッタやCVD法などで形成する(図5(b))。
【0081】
その後、ウエットエッチング又はドライエッチングによるテーパーエッチ技術により、SiO2層30をテーパーエッチし、当該SiO2層30に斜面30aを形成する(図5(c))。このテーパーエッチにより、n型拡散層20付近のSiN膜19は露出する。後述する説明からわかるように、斜面30aが前記薄膜41,42の斜めに立ち上がる形状及び前記SiN膜44の斜めに立ち上がる形状を転写する型となる。
【0082】
次いで、図5(c)に示す状態となった基板11の上面の全体に、Ti膜41を被着させる(図5(d))。
【0083】
次いで、上方からTi膜41、SiN膜19及びSiO2膜18の一部を順次フォトリソエッチング法によりエッチング除去してコンタクトホール21を開口し、当該各コンタクトホール21のうちの一部のコンタクトホール21からn型拡散層20を露出させる(図5(e))とともに、残りのコンタクトホール21から基板11のp型領域の表面を露出させる(図示せず)。
【0084】
次に、この状態となった基板11の上面の全体に、Al膜42をスパッタや蒸着などによって形成する(図5(f))。
【0085】
その後、Al膜42及びTi膜41を所定のパターンにパターニングし、前記接続部22を作製する(図6(a))。この状態では、接続部22としてのAl膜42及びTi膜41は、犠牲層としてのSiO2層30により支持され固定されており、バネ性を発揮しない。
【0086】
次に、同様に、図6(a)に示す状態の基板11の上面の全体にSiN膜44を形成し、当該SiN膜44を所定のパターンにパターニングし、ダミー接続部43を作製する(図6(b))。なお、既に述べたように、図6(b)に示す状態の基板11の平面図は、図4(b)に示すようになる。
【0087】
一方、図6(c)に示すように、InSb基板12に対しては、前記ホトダイオードの一部を構成するn型拡散層13形成のためのプロセスを終了させ、その表面をInSb酸化膜や陽極酸化膜などの保護膜14、及びSiN膜15で保護し、該膜14,15にコンタクトホール16を形成し、Tiからなる接続パッド17を形成しておく。また、接続パッド17の形成と同時に、SiN膜15上に同じTiからなるダミーパッド45を形成しておく。
【0088】
以上の工程までで、Si基板11側とInSb基板12側の個別のプロセスは終了する。
【0089】
その後、Al膜42の上側部分と接続パッド17とを、またSiN膜44の上側部分とダミーパッド45とを、熱処理による融着、機械的圧力による圧着、及び超音波による接合のうちの、いずれか又はその組合せにより接合することによって、Si基板11とInSb基板12とを結合する(図6(d))。この結合の際には、接続部22としてのTi膜41及びAl膜42、及び、ダミー接続部43としてのSiN膜44は、犠牲層としてのSiO2層30により支持され固定されているので、当該各膜41,42,44が変形したり破損したりするおそれはない。
【0090】
次に、図6(d)中の点線K(前記各ブロックの隙間50に対応)に沿って、イオンミリング法やレーザーミリング法などによりInSb基板12を切断し、InSb基板12を各画素毎のブロックに分割する。この分割の際にも、接続部22としてのTi膜41及びAl膜42並びにダミー接続部43としてのSiN膜44は、犠牲層としてのSiO2層30により支持され固定されているので、当該各膜41,42,44が変形したり破損したりするおそれはない。
【0091】
その後、図面には示していないが、Si基板11をダイシング等することにより、個々のチップ(個々の赤外線撮像装置に相当する部分)に分割する。この分割の際にも、接続部22としてのTi膜41及びAl膜42並びにダミー接続部43としてのSiN膜44は、犠牲層としてのSiO2層30により支持され固定されているので、当該各膜41,42,44が変形したり破損したりするおそれはない。
【0092】
最後に、犠牲層としてのSiO2層30をウエットエッチングにより除去する。ここで初めて、接続部22及びダミー接続部43がバネ性を発揮し、図4に示す赤外線撮像装置が完成する。
【0093】
以上説明した製造方法の各工程は周知の半導体微細加工技術そのものを応用したものであり、この製造方法によれば、図4に示す赤外線撮像装置を容易に製造することができるとともに、微細な接続部22及びダミー接続部43を形成することができる。このように、微細な接続部22の形成が可能であるので、1画素当たり複数の接続部22を設けることが可能となっている。
【0094】
(第3の実施の形態)
次に、本発明の第3の実施の形態によるハイブリッド型半導体装置としての赤外線撮像装置について、図7を参照して説明する。
【0095】
図7は本実施の形態による赤外線撮像装置を示す概略断面図である。図7において、図4中の要素と同一又は対応する要素には同一符号を付し、その重複した説明は省略する。
【0096】
本実施の形態による赤外線撮像装置が前記第2の実施の形態による図4に示す赤外線撮像装置と異なる所は、以下の点のみである。
【0097】
すなわち、前記第2の実施の形態では、接続部22がTi膜41及びAl膜42の2層からなる薄膜として構成されていたのに対し、本実施の形態では、接続部22がSiN膜71、Al膜72及びSiN膜73の3層からなる薄膜として構成されている。また、前記第2の実施の形態では、ダミー接続部43がSiN膜44の単層構造となっていたのに対し、本実施の形態では、ダミー接続部43がSiN膜74及びSiN膜75の2層からなる薄膜として構成されている。さらに、前記第2の実施の形態では、接続部22及びダミー接続部43が平板状に構成されていたのに対し、本実施の形態では、接続部22及びダミー接続部43が湾曲板状に構成されている。
【0098】
また、前記第2の実施の形態においてInSb基板12上に形成されていたSiN膜15及びSi基板11上に形成されていたSiN膜19は、本実施の形態では形成されていない。これは、前記第2の実施の形態では、製造時に犠牲層としてSiO2層30を用い、最後にこのSiO2層30をウエットエッチングにより除去していたので、当該ウエットエッチングに対するエッチストップとしてSiN膜15,19が必要であったが、本実施の形態では、後述するように、製造時に犠牲層としてSiO2層30に代えてレジスト膜を用い、最後にこのレジスト膜をアッシング法により除去することとしたため、SiN膜15,19が不要となったことによる。
【0099】
本実施の形態による図7に示す赤外線撮像装置は、例えば、前述した図4に示す赤外線撮像装置の製造方法と同様の製造方法によって製造することができる。ただし、図7に示す赤外線撮像装置を製造する場合には、犠牲層としてSiO2層30に代えてレジスト膜を形成し、当該レジスト膜を所定のパターンにパターニングした後リフロー法により斜面(湾曲した斜面であり、接続部22及びダミー接続部43の形状を転写する型となる。)を形成し、最後に当該レジスト膜をアッシング法により除去する。
【0100】
本実施の形態によっても、前記第2の実施の形態と同様の利点が得られる。
【0101】
(第4の実施の形態)
次に、本発明の第4の実施の形態によるハイブリッド型半導体装置としての赤外線撮像装置について、図8を参照して説明する。
【0102】
図8は本実施の形態による赤外線撮像装置を示す概略断面図である。図8において、図4中の要素と同一又は対応する要素には同一符号を付し、その重複した説明は省略する。
【0103】
本実施の形態による赤外線撮像装置が前記第2の実施の形態による図4に示す赤外線撮像装置と異なる所は、以下の点のみである。
【0104】
すなわち、本実施の形態では、前記第2の実施の形態においてInSb基板12上に形成されていた保護膜14に代えてSiN膜15が形成され、前記第2の実施の形態においてSi基板11上に形成されていたSiO2膜18に代えてSiN膜19が形成されている。もっとも、前記第2の実施の形態と同様に、InSb基板12とSiN膜15との間に保護膜14を形成してもよいし、Si基板11上とSiN膜19との間にSiO2膜18を形成してもよい。
【0105】
また、前記第2の実施の形態では、接続部22がTi層41及びAl層42の2層からなる薄膜として構成されていたのに対し、本実施の形態では、接続部22がAl膜81,82の単層(厳密には、折り返しのような部分は当該Al膜81,82の2層)からなる薄膜として構成されている。また、前記第2の実施の形態では、ダミー接続部43がSiN膜44の単層構造となっていたのに対し、本実施の形態では、SiN膜83,84の単層(厳密には、折り返しのような部分は当該SiN膜83,84の2層)からなる薄膜として構成されている。さらに、前記第2の実施の形態では、接続部22及びダミー接続部43が平板状に構成されていたのに対し、本実施の形態では、接続部22及びダミー接続部43が2段のジグザグ状に構成されている。すなわち、接続部22について説明すると、Al膜81は、コンタクトホール21内及び当該コンタクトホール21周辺のSiN膜19上に形成されるとともに、そこから斜めに立ち上がって更に水平に延び、Al膜82は、Al膜81の当該水平部分上に形成されるとともに、そこから斜めに逆方向に立ち上がって更に接続パッド17の下面に沿って延びている。そして、このAl膜82における接続パッド17の下面に沿った部分は、当該接続パッド17に接合されている。ダミー接続部43についても、接続部22と同様である。接続部22及びダミー接続部43は、本実施の形態ではこのように2段のジグザグ状に(すなわち、「く」の字状に)構成されているが、3段以上のジグザグ状に構成してもよい。
【0106】
本実施の形態による図8に示す赤外線撮像装置は、例えば、前述した図4に示す赤外線撮像装置の製造方法と同様の製造方法によって製造することができる。ただし、図8に示す赤外線撮像装置を製造する場合、図6(b)と同様の状態になった後に、当該状態の基板11の全面にSiO2を堆積させてその表面を平坦化することによって、図5(b)と同様の表面状態を再度作製し、再び図5(c)から図6(b)に示すような工程を行う。
【0107】
本実施の形態によれば、前記第2の実施の形態と同様の利点が得られる他、接続部22及びダミー接続部43がジグザグ状に構成され、パンタグラフのような形状となっているので、その変形の自由度が増し、そのスプリング性能ひいてはストレス吸収性能が大きく向上している。したがって、本実施の形態によれば、一層、接続部22が破損したり接続部22がSi基板11及びInSb基板12の所定箇所から剥がれたりし難くなり、接続不良が一層発生し難くなる。
【0108】
(第5の実施の形態)
次に、本発明の第5の実施の形態によるハイブリッド型半導体装置としての赤外線撮像装置について、図9を参照して説明する。
【0109】
図9は本実施の形態による赤外線撮像装置を示す概略断面図である。図9において、図1中の要素と同一又は対応する要素には同一符号を付し、その重複した説明は省略する。
【0110】
本実施の形態による赤外線撮像装置が前記第1の実施の形態による図1に示す赤外線撮像装置と異なる所は、前記第1の実施の形態では、接続部22は斜めに平板状に立ち上がるCu薄膜23によって構成されていたのに対し、本実施の形態では、接続部22は基板11,12と略々平行な方向に波板状に延びたCu薄膜23によって構成されている点のみである。
【0111】
本実施の形態による図9に示す赤外線撮像装置は、例えば、前述した図1に示す赤外線撮像装置の製造方法と同様の製造方法によって製造することができる。ただし、図9に示す赤外線撮像装置を製造する場合には、犠牲層としてのSiO2層30の斜面を単位画素内で数多く形成するように、SiO2層30に対してパターニングを行い、さらにリフロー法を適用する。なお、犠牲層としてレジスト膜を用い、最後に当該レジスト膜をアッシング法により除去してもよいことは、勿論である。この場合には、図9中のSiN膜15及びSiN膜19は、不要である。
【0112】
本実施の形態によれば、前記第1の実施の形態と同様の利点が得られる他、接続部22が波板状に構成されているので、その変形の自由度が増し、そのスプリング性能ひいてはストレス吸収性能が大きく向上している。したがって、本実施の形態によれば、一層、接続部22が破損したり接続部22がSi基板11及びInSb基板12の所定箇所から剥がれたりし難くなり、接続不良が一層発生し難くなる。
【0113】
以上、本発明の各実施の形態について説明したが、本発明はこれらの実施の形態に限定されるものではない。
【0114】
例えば、前記光電変換部や前記読み出し部の構成は、前述した構成に限定されるものではない。また、基板11,12の材質もSiやInSbに限定されるものではない。
【0115】
また、前述した各実施の形態は本発明を赤外線撮像装置に適用した例であったが、本発明は他の種々のハイブリッド型半導体装置に適用することができる。
【0116】
【発明の効果】
以上説明したように、本発明によれば、2つの半導体基板の熱膨張係数の差に起因して生ずるストレスによる接続不良を防止することができるハイブリッド型半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態による赤外線撮像装置を示す概略断面図である。
【図2】図1に示す赤外線撮像装置の製造工程を示す概略断面図である。
【図3】図2に示す工程に引き続く工程を示す概略断面図である。
【図4】本発明の第2の実施の形態による赤外線撮像装置を示す図であり、図4(a)はその概略断面図、図4(b)は図4(a)中のB−B’矢視図、図4(c)は図4(a)中のC−C’矢視図である。
【図5】図4に示す赤外線撮像装置の製造工程を示す概略断面図である。
【図6】図5に示す工程に引き続く工程を示す概略断面図である。
【図7】本発明の第3の実施の形態による赤外線撮像装置を示す概略断面図である。
【図8】本発明の第4の実施の形態による赤外線撮像装置を示す概略断面図である。
【図9】本発明の第5の実施の形態による赤外線撮像装置を示す概略断面図である。
【図10】従来の赤外線撮像装置を示す概略断面図である。
【符号の説明】
11 Si基板(第1の半導体基板)
12 InSb基板(第2の半導体基板)
13,20 n型拡散層
17 接続パッド
22 接続部
30 SiO2層(犠牲層)
30a 斜面
43 ダミー接続部
45 ダミーパッド
50 隙間
Claims (7)
- 所定の素子が形成された第1の半導体基板と、所定の素子が形成された第2の半導体基板とを、複数の接続部を介して互いに電気的及び機械的に接続したハイブリッド型半導体装置において、前記複数の接続部がバネ性を有するように構成され、
前記第1の半導体基板と前記第2の半導体基板とを機械的に接続するが電気的には接続しない複数のダミー接続部であって、バネ性を有するように構成された複数のダミー接続部を備えたことを特徴とするハイブリッド型半導体装置。 - 前記各接続部が1層又は複数層の薄膜で形成された板バネを有することを特徴とする請求項1記載のハイブリッド型半導体装置。
- 前記板バネが前記第1の半導体基板側から前記第2の半導体基板側にかけて斜めに立ち上がっていることを特徴とする請求項2記載のハイブリッド型半導体装置。
- 前記板バネが、平板状又は湾曲板状に、斜めに立ち上がっていることを特徴とする請求項3記載のハイブリッド型半導体装置。
- 前記板バネが、前記第1の半導体基板側から前記第2の半導体基板側にかけて、ジグザグ状に立ち上がっていることを特徴とする請求項2記載のハイブリッド型半導体装置。
- 前記板バネが、波板状に、前記第1及び第2の半導体基板の面と略々平行な方向に延びていることを特徴とする請求項2記載のハイブリッド型半導体装置。
- 請求項1乃至6のいずれかに記載のハイブリッド型半導体装置を製造する方法であって、
前記第1の半導体基板上に、斜面を有する犠牲層を形成する段階と、
前記板バネを形成する前記薄膜を、前記犠牲層の前記斜面の少なくとも一部に沿うように、かつ、前記第1の半導体基板の所定箇所に電気的に接続されるように、形成する段階と、
前記第2の半導体基板の所定箇所が前記薄膜と電気的に接続されるように、前記第1の半導体基板と前記第2の半導体基板とを結合する段階と、
前記結合する段階の後に、前記犠牲層を除去する段階と、
を備えたことを特徴とするハイブリッド型半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25604197A JP3940804B2 (ja) | 1997-09-04 | 1997-09-04 | ハイブリッド型半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25604197A JP3940804B2 (ja) | 1997-09-04 | 1997-09-04 | ハイブリッド型半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1187682A JPH1187682A (ja) | 1999-03-30 |
JP3940804B2 true JP3940804B2 (ja) | 2007-07-04 |
Family
ID=17287096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25604197A Expired - Lifetime JP3940804B2 (ja) | 1997-09-04 | 1997-09-04 | ハイブリッド型半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3940804B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6794725B2 (en) * | 1999-12-21 | 2004-09-21 | Xerox Corporation | Amorphous silicon sensor with micro-spring interconnects for achieving high uniformity in integrated light-emitting sources |
DE10142531A1 (de) * | 2001-08-30 | 2003-03-20 | Philips Corp Intellectual Pty | Sensoranordnung aus licht- und/oder röntgenstrahlungsempfindlichen Sensoren |
JP2007214191A (ja) * | 2006-02-07 | 2007-08-23 | Sumitomo Heavy Ind Ltd | 放射線検出器および放射線検査装置 |
JP4636292B2 (ja) | 2008-08-27 | 2011-02-23 | 株式会社村田製作所 | 電子部品及び電子部品の製造方法 |
RU2014102182A (ru) * | 2011-06-24 | 2015-07-27 | Боли Медиа Коммуникейшнз (Шэньчжэнь) Ко., Лтд | Группа смешанных многоспектральных светочувствительных пикселей, светочувствительное устройство и светочувствительная система |
-
1997
- 1997-09-04 JP JP25604197A patent/JP3940804B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH1187682A (ja) | 1999-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5388847B2 (ja) | 個別電子コンポーネントのマトリクスを形成する方法および形成されるマトリクス | |
TW200910584A (en) | Electronic device wafer level scale packages and fabrication methods thereof | |
JP6291822B2 (ja) | 基板および基板接合方法 | |
JP3940804B2 (ja) | ハイブリッド型半導体装置及びその製造方法 | |
US20170117318A1 (en) | Rear-face illuminated solid state image sensors | |
JP5141247B2 (ja) | イメージセンサ及びその製造方法 | |
JP2014082359A (ja) | 半導体基板、半導体装置、および固体撮像装置、並びに半導体基板の製造方法 | |
TWI591780B (zh) | 使用微影圖案化聚合物基板之無載體矽中介層 | |
JPH0587028B2 (ja) | ||
JP5810987B2 (ja) | 冷却型半導体素子 | |
JP4774649B2 (ja) | 固体撮像素子およびその製造方法 | |
US4025793A (en) | Radiation detector with improved electrical interconnections | |
CN110010628B (zh) | 用于均匀晶圆平坦化和接合的锚定结构和方法 | |
JPS6142869B2 (ja) | ||
JP2004015017A (ja) | マルチチップモジュールおよびその製造方法 | |
JPH118373A (ja) | 赤外線固体撮像装置およびその製造方法 | |
JPH11274449A (ja) | 固体撮像素子及びその製造方法 | |
JPH05343407A (ja) | 基板接続用バンプ電極 | |
EP0444469B1 (en) | High density internconnect | |
CN115064612B (zh) | 一种光电探测器的制造方法 | |
JP4090221B2 (ja) | 固体撮像装置およびその製造方法 | |
US7884485B1 (en) | Semiconductor device interconnect systems and methods | |
JP3011232B2 (ja) | 固体撮像素子及びその製造方法 | |
JP2531435B2 (ja) | 固体撮像装置及びその製造方法 | |
JPH08306701A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040817 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070312 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140413 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |