JP3939503B2 - 磁気検出素子及びその製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、磁気抵抗効果を利用して磁界を検出する磁気検出素子に係り、特に、実効トラック幅を狭くして高記録密度化に対応することのできる磁気検出素子およびその製造方法に関する。
【０００２】
【従来の技術】
図２８は従来の磁気検出素子を記録媒体との対向面側からみた断面図である。
図２８に示す磁気検出素子では、下部シールド層８上に下部ギャップ層９が積層され、下部ギャップ層９上に下地層１０を介して反強磁性層１１が、図示Ｘ方向に長く形成され、Ｘ方向の中心では反強磁性層１１が高さ寸法ｄ１だけ突出して形成されている。そしてこの突出した反強磁性層１１上に、固定磁性層１２、非磁性導電層１３、フリー磁性層１４、及び保護層１５が形成され、下地層１０から保護層１５までの積層体が多層膜１６として構成されている。
【０００３】
反強磁性層１１はＰｔ−Ｍｎ（白金−マンガン）合金などの反強磁性材料により形成されている。
【０００４】
前記固定磁性層１２およびフリー磁性層１４は、Ｎｉ−Ｆｅ（ニッケル−鉄）合金、Ｃｏ（コバルト）、Ｃｏ−Ｆｅ（コバルト−鉄）合金、Ｃｏ−Ｆｅ−Ｎｉ合金などで形成されており、前記非磁性導電層１３は、Ｃｕ（銅）などの電気抵抗の低い非磁性導電材料で形成されている。
【０００５】
そして図２８に示すように、図示Ｘ方向に延ばされて形成された反強磁性層１１の幅寸法Ｔ８上から、固定磁性層１２、非磁性導電層１３、及びフリー磁性層１４の側面にかけて、Ｃｒなどで形成された緩衝膜及び配向膜となる金属膜１７が形成されており、この金属膜１７の形成によって、後述するハードバイアス層１８から発生するバイアス磁界を増大させることができる。
【０００６】
金属膜１７の上には、例えばＣｏ−Ｐｔ（コバルト−白金）合金やＣｏ−Ｃｒ−Ｐｔ（コバルト−クロム−白金）合金などで形成されたハードバイアス層１８が形成されている。
【０００７】
ハードバイアス層１８は図示Ｘ方向（トラック幅方向）に着磁されており、ハードバイアス層１８からのＸ方向へのバイアス磁界により、フリー磁性層１４の磁化は図示Ｘ方向に揃えられている。
【０００８】
またハードバイアス層１８上には、Ｔａなどの非磁性材料で形成された中間層１９が形成され、この中間層１９の上に、Ｃｒ、Ａｕ、Ｔａ、Ｗなどで形成された電極層２０が形成されている。
【０００９】
さらに、多層膜１６及び電極層２０上に絶縁材料からなる上部ギャップ層２１が積層され、磁性材料からなる上部ギャップ層２１上に上部シールド層２２が形成される。
【００１０】
ここで、電極層２０が形成されていない多層膜１６の上面の幅寸法が、光学的トラック幅寸法Ｏ−Ｔｗであり、多層膜１６の中央と重なる位置における上部シールド層２２と下部シールド層８間の距離がギャップ長Ｇｌである。
【００１１】
【発明が解決しようとする課題】
近年、磁気記録媒体の高記録密度化がますます進み、線記録密度を大きくするために、磁気検出素子のギャップ長Ｇｌをますます短くすることが要求されるようになってきた。ギャップ長Ｇｌを短くするためには、下部ギャップ層９及び上部ギャップ層２１の膜厚を小さくする必要がある。
【００１２】
しかし、図２８に示されたような従来の磁気検出素子の構造では、上部ギャップ層２１の形成面には、多層膜１６の表面１６ａと電極層２０の側面２０ａとによって段差が形成されている。この段差上には上部ギャップ層２１を形成するための絶縁性材料が積層されにくい。従って、前記段差が形成された状態のまま、上部ギャップ層２１の膜厚を小さくしていくと、この段差上に上部ギャップ層２１が形成されにくくなり、上部シールド層２２と電極層２０の間が電気的に短絡しやすくなる。
【００１３】
また、検出対象の記録トラックの両側にある記録トラックから発生する記録媒体からの磁界が磁気検出素子に侵入し、多層膜１６の両側部に近い領域において感知されるという現象が生じる。この現象は、磁気検出素子のトラック幅寸法及びトラックピッチ間隔が広ければ、例えばトラック幅寸法が０．２μｍ以上であるときには、無視していてもよかった。しかし、前記トラック幅寸法が０．２μｍ以下になってくるとトラックピッチ間隔も狭くなり、検出対象の記録トラックからの磁界の大きさに対する、両側にある記録トラックから侵入してくる磁界の大きさの割合が大きくなり、その結果実効トラック幅寸法が光学的トラック幅寸法Ｏ−Ｔｗより大きくなってしまうという現象が生じ、磁気検出素子が記録媒体の高記録密度化に対応できなくなるという問題が生じていた。
【００１４】
本発明は上記従来の課題を解決するためのものであり、磁気検出素子の狭ギャップ化、狭トラック幅化を進めることのできる磁気検出素子及びその製造方法を提供することを目的としている。
【００１５】
【課題を解決するための手段】
本発明は、基板上に、磁性材料からなる下部シールド層と、この下部シールド層上に積層される絶縁性材料からなる下部ギャップ層と、反強磁性層、前記反強磁性層との交換結合磁界により磁化方向が固定される固定磁性層、非磁性材料層、及び磁化が外部磁界に対し変動するフリー磁性層を有し、前記下部ギャップ層上に積層される多層膜と、前記フリー磁性層の磁化方向を一定方向に揃えるための一対のハードバイアス層と、前記ハードバイアス層の一部に重なる位置に形成された前記多層膜に電流を供給するための一対の電極部と、前記多層膜上、前記ハードバイアス層上及び前記電極部上に積層される絶縁性材料からなる上部ギャップ層と、前記上部ギャップ層上に積層される磁性材料からなる上部シールド層とを有する磁気検出素子において、
前記一対の電極部は、前記多層膜の両側領域に、前記一対のハードバイアス層のトラック幅方向の間隔よりも広い間隔を開けて形成された第２電極層を有し、
前記第２電極層よりもトラック幅方向での前記多層膜側であって、前記ハードバイアス層と重なる領域での前記上部シールド層と前記下部シールド層間の距離Ｇｌｓは、前記多層膜の中央と重なる位置における前記上部シールド層と前記下部シールド層間の距離Ｇｌｃよりも小さく、
前記Ｇｌｓと前記Ｇｌｃとの差は、磁気検出素子の実効トラック幅が０．１７μｍとなる値以下に設定されることを特徴とするものである。
【００１６】
本発明では、前記多層膜の両側領域であって、前記ハードバイアス層と前記第２電極層との間には、前記第２電極層よりもトラック幅方向に間隔が狭い前記電極部の最下層としての第１電極層が設けられ、前記第２電極層よりもトラック幅方向での前記多層膜側であって、前記ハードバイアス層及び前記第１電極層と重なる領域での前記上部シールド層と前記下部シールド層間の距離Ｇｌｓは、前記多層膜の中央と重なる位置における前記上部シールド層と前記下部シールド層間の距離Ｇｌｃよりも小さいことが好ましい。
【００１７】
本発明では、前記フリー磁性層の磁化方向を一定方向に揃える能力の高い強磁性材料からなるハードバイアス層を用いて、前記フリー磁性層を単磁区化している。
【００１８】
しかし、ハードバイアス層を用いると、このハードバイアス層に重なる位置に前記電極部を形成しなくてはならなくなり、前記多層膜の表面と前記電極部の側面とによって形成される段差が高くなり、上部ギャップ層が確実に形成されにくくなる。
【００１９】
本発明では、前記電極部を、前記一対のハードバイアス層のトラック幅方向の間隔よりも広い間隔を開けて形成された第２電極層を有して構成し、前記多層膜近傍においては前記電極部を薄く形成し、前記多層膜から離れたところで、前記電極層を複数層積層することによって、前記電極部の膜厚を大きくしている。
【００２０】
従って本発明では、前記多層膜近傍においては前記電極部を薄く形成できるので、前記多層膜の表面と前記電極部の側面とによって形成される段差を低くでき、この段差上に前記上部ギャップ層が確実に形成されるようにできる。すなわち、前記上部シールド層と前記電極層との間の電気的短絡をより確実に防止できるようになる。
【００２１】
本発明では、前記電極部は上層の電極層ほど膜厚が厚くなることが好ましい。また、前記第１電極層のハイト方向の奥行長さが、前記多層膜のハイト方向の奥行長さより長くすることにより、磁気検出素子の直流抵抗値を小さくできる。
【００２２】
また、磁気検出素子の記録媒体との対向面を研磨して直流抵抗値を調節する工程においてスメアが発生しにくいように前記第１電極層の材料をＷ、Ｔａ、Ｒｈ、Ｉｒ、Ｒｕのいずれか１種または２種以上とし、前記第１電極層以外の電極層の材料をＣｒ、Ｃｕ、Ａｕ、Ｔａのいずれか１種または２種以上で形成することが好ましい。
【００２３】
なお、前記ハードバイアス層は、前記多層膜側の側面が、前記フリー磁性層の側面と直接接しているか、または前記フリー磁性層の側面と非磁性材料からなる膜厚１ｎｍ以下のバイアス下地層を介して対向していると、前記ハードバイアス層と前記フリー磁性層が磁気的に連続体となり、安定性が増すので好ましい。
【００２４】
また、前記第２電極層上と上部シールド層との間に、前記上部ギャップ層とは別に絶縁層が設けられていることが好ましい。
【００２５】
実効トラック幅は、例えば、フルトラックプロファイル法によって測定される。以下、フルトラックプロファイル法について図２７を参照しながら説明する。
【００２６】
記録媒体上に磁気検出素子Ｒの素子幅よりも幅広の記録トラック幅Ｗｗの記録トラックで信号を記録しておき、磁気検出素子を、記録トラック上でトラック幅方向（Ｘ方向）に走査させて、磁気検出素子の記録トラック幅方向（Ｘ方向）の位置と再生出力との関係を測定する。その測定結果は、図２７の上側に示されている。
【００２７】
この測定結果の再生波形を見ると、記録トラックの中央付近では、再生出力が高くなり、記録トラックの中央から離れるにつれて再生出力は低くなることがわかる。
【００２８】
再生波形上の再生出力が最大値の５０％となる点Ｐａ及び点Ｐｂにおける接線とＸ軸との交点を、それぞれ点Ｐｃ、点Ｐｄとする。点Ｐｃと点Ｐｄの間の距離Ａと点Ｐａと点Ｐｂ間の距離（半値幅）Ｂの差が磁気検出素子の実効トラック幅となる。ここで、Ｘ軸の単位は、半値幅Ｂ＝記録トラック幅Ｗｗとなるように規格化する。
【００２９】
本発明は、基板上に、磁性材料からなる下部シールド層と、この下部シールド層上に積層される絶縁性材料からなる下部ギャップ層と、反強磁性層、前記反強磁性層との交換結合磁界により磁化方向が固定される固定磁性層、非磁性材料層、及び磁化が外部磁界に対し変動するフリー磁性層を有し、前記下部ギャップ層上に積層される多層膜と、前記フリー磁性層の磁化方向を一定方向に揃えるための一対のハードバイアス層と、前記ハードバイアス層の一部に重なる位置に形成された前記多層膜に電流を供給するための一対の電極部と、前記多層膜上、前記ハードバイアス層上及び前記電極部上に積層される絶縁性材料からなる上部ギャップ層と、前記上部ギャップ層上に積層される磁性材料からなる上部シールド層とを有する磁気検出素子の製造方法において、以下の工程を有することを特徴とするものである。
【００３０】
（ａ）基板上に前記下部シールド層、前記下部ギャップ層、及び前記多層膜を成膜する工程と、
（ｂ）前記多層膜上に、レジスト層を形成する工程と、
（ｃ）前記多層膜の前記レジスト層によって覆われていない領域を削る工程と、
（ｄ）前記多層膜の両側領域に、一対のハードバイアス層を形成し、このとき、前記ハードバイアス層の表面を前記多層膜の表面よりも低い位置に形成する工程と、
（ｅ）切り込み部の形成されたリフトオフ用のレジスト層を前記多層膜及び前記ハードバイアス層上に形成する工程と、
（ｆ）前記基板の法線方向に対し所定の角度から、前記ハードバイアス層上に、前記一対のハードバイアス層のトラック幅方向の間隔よりも広い間隔を有する第２電極層を形成する工程と、
（ｇ）前記リフトオフ用の前記レジスト層を除去する工程と、
（ｈ）前記多層膜、前記一対のハードバイアス層及び前記一対の第２電極層上に上部ギャップ層を成膜し、このとき、トラック幅方向での前記多層膜と前記第２電極層間に露出する前記ハードバイアス層上に形成される前記上部ギャップ層の上面を前記多層膜の上面よりも低い位置に形成する工程と、
（ｉ）前記上部ギャップ層上に上部シールド層を成膜し、このとき、前記（ｄ）工程、前記（ｆ）工程及び前記（ｈ）工程を経ることで、前記第２電極層よりもトラック幅方向での前記多層膜側であって、前記ハードバイアス層と重なる領域での前記上部シールド層と前記下部シールド層間の距離Ｇｌｓを、前記多層膜の中央と重なる位置における前記上部シールド層と前記下部シールド層間の距離Ｇｌｃよりも小さく、前記Ｇｌｓと前記Ｇｌｃとの差を、磁気検出素子の実効トラック幅が０．１７μｍとなる値以下に設定する工程。
【００３１】
本発明では、前記（ｄ）工程と、前記（ｅ）工程の間に、
（ｊ）前記一対のハードバイアス層上に、一対の第１電極層を形成し、このとき、前記第１電極層の表面を前記多層膜の表面よりも低い位置に形成する工程、
を有し、前記（ｈ）工程にて、トラック幅方向での前記多層膜と前記第２電極層間に露出する前記第１電極層上に形成される前記上部ギャップ層の上面を前記多層膜の上面よりも低い位置に形成することが好ましい。
【００３２】
また、前記（ｊ）の工程において、前記第１電極層のハイト方向の奥行長さを、前記多層膜のハイト方向の奥行長さより長く形成することが好ましい。
【００３３】
また、前記（ｊ）の工程において、前記第１電極層の材料をＷ，Ｔａ、Ｒｈ，Ｉｒ，Ｒｕのうちいずれか１種または２種以上とし、前記（ｆ）工程において、第２電極層をＣｒ、Ｃｕ、Ａｕ，Ｔａのうちいずれか１種または２種以上とすることが好ましい。
【００３４】
【発明の実施の形態】
図１は、参考例の形態の磁気検出素子を記録媒体との対向面側からみた断面図である。
図１では、下地層３３、反強磁性層３４、第１の固定磁性層３５ａ、非磁性中間層３５ｂ、第２の固定磁性層３５ｃからなるシンセティックフェリピンド型の固定磁性層３５、非磁性材料層３６、第２のフリー磁性層３７ａ、非磁性中間層３７ｂ、第１フリー磁性層３７ｃからなるシンセティックフェリフリー型のフリー磁性層３７、保護層３８が積層された多層膜Ｔが形成されている。
【００３５】
多層膜Ｔの下層には、基板（図示せず）上に、アルミナなどの絶縁性材料からなる下地層（図示せず）を介して、下部シールド層３１、下部ギャップ層３２が成膜されている。
【００３６】
多層膜Ｔ中の反強磁性層３４は図示Ｘ方向に延長され、この延出部３４ｂの上面と固定磁性層３５の側面、非磁性材料層３６の側面、及び第２のフリー磁性層３７ａの側面に接してＣｒ、Ｔｉ、Ｍｏ、Ｗ₅₀Ｍｏ₅₀などによってバイアス下地層３９が形成されている。バイアス下地層３９の上には、例えばＣｏ−Ｐｔ（コバルト−白金）合金やＣｏ−Ｃｒ−Ｐｔ（コバルト−クロム−白金）合金などで形成されたハードバイアス層４０が形成されている。
【００３７】
ハードバイアス層４０上には、Ｔａなどの非磁性材料で形成された中間層４１が形成され、この中間層４１の上に、Ｃｒ，Ａｕ，Ｔａ，Ｗ，Ｒｈ、Ｉｒ、Ｒｕのいずれか１種または２種以上、などで形成された第１電極層４２，４２が形成されている。
【００３８】
第１電極層４２，４２は、多層膜Ｔの両側領域に、トラック幅方向に所定の間隔Ｓｐ１を開けて形成された一対の電極からなっている。第１電極層４２，４２上にはＣｒ、Ａｕ、Ｃｕ，Ｔａなどで形成された第２電極層４３，４３が積層されている。第２電極層４３，４３は、第１電極層４２，４２より、一対の電極のトラック幅方向の間隔Ｓｐ２が大きくされている。
【００３９】
多層膜Ｔの表面、第１電極層４２，４２の表面、及び第２電極層４３，４３の表面には、上部ギャップ層４４が成膜され、上部ギャップ層４４上には上部シールド４５が形成されている。上部シールド層４５は、無機絶縁材料からなる保護層４６によって覆われる。または、上部シールド層４５の上に記録用のインダクティプヘッドを形成してもよい。
【００４０】
下部シールド層３１、下部ギャップ層３２、下地層３３、反強磁性層３４、固定磁性層３５、非磁性材料層３６、フリー磁性層３７、保護層３８、バイアス下地層３９、ハードバイアス層４０、中間層４１、第１電極層４２、第２電極層４３、上部ギャップ層４４、上部シールド層４５、及び保護層４６はスパッタ法や蒸着法などの薄膜形成プロセスによって形成される。
【００４１】
下部シールド層３１及び上部シールド層４５はＮｉＦｅなどの磁性材料を用いて形成される。なお、下部シールド層３１及び上部シールド層４５は磁化容易軸がトラック幅方向（図示Ｘ方向）を向いていることが好ましい。下部シールド層３１及び上部シールド層４５は、電解メッキ法によって形成されてもよい。
【００４２】
下部ギャップ層３２、上部ギャップ層４４、及び保護層４６はＡｌ₂Ｏ₃やＳｉＯ₂などの非磁性無機材料を用いて形成される。
【００４３】
下地層３３はＴａなどを用いて形成する。
反強磁性層３４は、ＰｔＭｎ合金、または、Ｘ―Ｍｎ（ただしＸは、Ｐｄ，Ｉｒ，Ｒｈ，Ｒｕ，Ｏｓ，Ｎｉ，Ｆｅのいずれか１種または２種以上の元素である）合金で、あるいはＰｔ―Ｍｎ―Ｘ′（ただしＸ′は、Ｐｄ，Ｉｒ，Ｒｈ，Ｒｕ，Ａｕ，Ａｇ，Ｏｓ，Ｃｒ，Ｎｉ，Ａｒ，Ｎｅ，Ｘｅ，Ｋｒのいずれか１または２種以上の元素である）合金で形成する。
【００４４】
これらの合金は、成膜直後の状態では、不規則系の面心立方構造（ｆｃｃ）であるが、熱処理によってＣｕＡｕＩ型の規則型の面心正方構造（ｆｃｔ）に構造変態する。
【００４５】
反強磁性層３４の膜厚は、トラック幅方向の中心付近において８０〜３００Å、例えば２００Åである。
【００４６】
ここで、反強磁性層３４を形成するための、前記ＰｔＭｎ合金及び前記Ｘ−Ｍｎの式で示される合金において、ＰｔあるいはＸが３７〜６３ａｔ％の範囲であることが好ましい。また、前記ＰｔＭｎ合金及び前記Ｘ−Ｍｎの式で示される合金において、ＰｔあるいはＸが４７〜５７ａｔ％の範囲であることがより好ましい。特に規定しない限り、〜で示す数値範囲の上限と下限は以下、以上を意味する。
【００４７】
また、Ｐｔ−Ｍｎ−Ｘ’の式で示される合金において、Ｘ’＋Ｐｔが３７〜６３ａｔ％の範囲であることが好ましい。また、前記Ｐｔ−Ｍｎ−Ｘ’の式で示される合金において、Ｘ’＋Ｐｔが４７〜５７ａｔ％の範囲であることがより好ましい。さらに、前記Ｐｔ−Ｍｎ−Ｘ’の式で示される合金において、Ｘ’が０．２〜１０ａｔ％の範囲であることが好ましい。ただし、Ｘ’がＰｄ，Ｉｒ，Ｒｈ，Ｒｕ，Ｏｓ，Ｎｉ，Ｆｅのいずれか１種または２種以上の元素である場合には、Ｘ’は０．２〜４０ａｔ％の範囲であることが好ましい。
【００４８】
これらの合金を使用し、これを熱処理することにより、大きな交換結合磁界を発生する反強磁性層３４を得ることができる。特に、ＰｔＭｎ合金であれば、４８ｋＡ／ｍ以上、例えば６４ｋＡ／ｍを越える交換結合磁界を有し、前記交換結合磁界を失うブロッキング温度が３８０℃と極めて高い優れた反強磁性層３４を得ることができる。
【００４９】
第１固定磁性層３５ａ及び第２固定磁性層３５ｃは、強磁性材料により形成されるもので、例えばＮｉＦｅ合金、Ｃｏ、ＣｏＦｅＮｉ合金、ＣｏＦｅ合金、ＣｏＮｉ合金などにより形成されるものであり、特にＣｏＦｅ合金またはＣｏにより形成されることが好ましい。また、第１固定磁性層３５ａ及び第２固定磁性層３５ｃは同一の材料で形成されることが好ましい。
【００５０】
また、非磁性中間層３５ｂは、非磁性材料により形成されるもので、Ｒｕ、Ｒｈ、Ｉｒ、Ｃｒ、Ｒｅ、Ｃｕのうち１種またはこれらの２種以上の合金で形成されている。特にＲｕによって形成されることが好ましい。
【００５１】
非磁性材料層３６は、固定磁性層３５とフリー磁性層３７との磁気的な結合を防止し、またセンス電流が主に流れる層であり、Ｃｕ，Ｃｒ，Ａｕ，Ａｇなど導電性を有する非磁性材料により形成されることが好ましい。特にＣｕによって形成されることが好ましい。
【００５２】
第１フリー磁性層３７ｃ及び第２フリー磁性層３７ａは、強磁性材料により形成されるもので、例えばＮｉＦｅ合金、Ｃｏ、ＣｏＦｅＮｉ合金、ＣｏＦｅ合金、ＣｏＮｉ合金などにより形成されるものであり、特にＮｉＦｅ合金またはＣｏＦｅ合金、ＣｏＦｅＮｉ合金により形成されることが好ましい。
【００５３】
非磁性中間層３７ｂは、非磁性材料により形成されるもので、Ｒｕ、Ｒｈ、Ｉｒ、Ｃｒ、Ｒｅ、Ｃｕのうち１種またはこれらの２種以上の合金で形成されている。特にＲｕによって形成されることが好ましい。
【００５４】
保護層３８はＴａなどを用いて形成される。
バイアス下地層３９を結晶構造がｂｃｃ（体心立方格子）構造であるＣｒ、、Ｔｉ、Ｍｏ、Ｗ₅₀Ｍｏ₅₀などを用いて下地層を形成すると、ハードバイアス層４０の保磁力及び角形比が大きくなりバイアス磁界を大きくできる。
【００５５】
ハードバイアス層４０の多層膜Ｔと対向する側の側面４０ａは、固定磁性層３５の側面、非磁性材料層３６の側面、及び第２のフリー磁性層３７ａの側面とのみ対向しており、第１フリー磁性層３７ｃの側面とは対向していない。
【００５６】
ハードバイアス層４０は図示Ｘ方向（トラック幅方向）に着磁されており、ハードバイアス層４０からのＸ方向へのバイアス磁界により、第２のフリー磁性層３７ａの磁化は図示Ｘ方向に揃えられている。
【００５７】
フリー磁性層３７は、磁気モーメントの大きさが異なる第２のフリー磁性層３７ａと第１のフリー磁性層３７ｃが、非磁性中間層３７ｂを介して積層され、第２のフリー磁性層３７ａと第１のフリー磁性層３７ｃの磁化方向が反平行となるフェリ磁性状態である。このとき、磁気モーメントが大きい方、例えば、第２フリー磁性層３７ａの磁化方向が、ハードバイアス層４０から発生する磁界の方向に向き、第１フリー磁性層３７ｃの磁化方向が、１８０度反対方向に向いた状態になる。
【００５８】
第２フリー磁性層３７ａと第１フリー磁性層３７ｃの磁化方向が１８０度異なる反平行のフェリ磁性状態になると、フリー磁性層３７の膜厚を薄くすることと同等の効果が得られ、単位面積あたりの実効的な磁気モーメントが小さくなり、フリー磁性層３７の磁化が変動しやすくなって、磁気検出素子の磁界検出感度が向上する。
【００５９】
第１フリー磁性層３７ｃの磁気モーメントと第２フリー磁性層３７ａの磁気モーメントを足し合わせた合成磁気モーメントの方向がフリー磁性層３７の磁化方向となる。
【００６０】
ただし、固定磁性層３５の磁化方向との関係で出力に寄与するのは第２フリー磁性層３７ａの磁化方向のみである。
【００６１】
ハードバイアス層４０は、フリー磁性層３７を構成する第２フリー磁性層３７ａと第１フリー磁性層３７ｃのうち、一方の磁化方向を揃えるだけでよい。図１では、第２フリー磁性層３７ａの磁化方向のみをそろえている。第２フリー磁性層３７ａの磁化方向が一定方向に揃えられると、第１フリー磁性層３７ｃは磁化方向が反平行となるフェリ磁性状態となり、フリー磁性層３７全体の磁化方向が一定方向に揃えられる。
【００６２】
本形態では、ハードバイアス層４０は図示Ｘ方向の静磁界を、主に第２のフリー磁性層３７ａに与える。従って、ハードバイアス層４０から発生する図示Ｘ方向の静磁界によって、第１フリー磁性層３７ｃの磁化方向（図示Ｘ方向と逆向き）が乱されることを抑えることができる。
【００６３】
また、図１では、磁気モーメントが異なる第１固定磁性層３５ａと第２固定磁性層３５ｃが、非磁性中間層３５ｂを介して積層されたものが、一つの固定磁性層３５として機能する。
【００６４】
第１固定磁性層３５ａは反強磁性層３４と接して形成され、磁場中アニールが施されることにより、第１固定磁性層３５ａと反強磁性層３４との界面にて交換結合による交換異方性磁界が生じ、第１固定磁性層３５ａの磁化方向が図示Ｙ方向に固定される。第１固定磁性層３５ａの磁化方向が図示Ｙ方向に固定されると、非磁性中間層３５ｂを介して対向する第２固定磁性層３５ｃの磁化方向が、前記第１固定磁性層３５ａの磁化方向と反平行の状態で固定される。
【００６５】
このように、第１固定磁性層３５ａと第２固定磁性層３５ｃの磁化方向が、反平行となるフェリ磁性状態になっていると、第１固定磁性層３５ａと第２固定磁性層３５ｃとが互いに他方の磁化方向を固定しあうので、全体として固定磁性層３５の磁化方向を一定方向に強力に固定することができる。
【００６６】
なお、第１固定磁性層３５ａの磁気モーメントと第２固定磁性層３５ｃの磁気モーメントを足し合わせた合成磁気モーメントの方向が固定磁性層３５の磁化方向となる。
【００６７】
図１では、第１固定磁性層３５ａ及び第２固定磁性層３５ｃを同じ材料を用いて形成し、さらに、それぞれの膜厚を異ならせることにより、それぞれの磁気モーメントを異ならせている。
【００６８】
また、第１固定磁性層３５ａ及び第２固定磁性層３５ｃの固定磁化による反磁界（双極子磁界）を、第１固定磁性層３５ａ及び第２固定磁性層３５ｃの静磁界結合同士が相互に打ち消し合うことによりキャンセルできる。これにより、固定磁性層３５の固定磁化による反磁界（双極子磁界）からの、フリー磁性層３７の変動磁化への寄与を減少させることができる。
【００６９】
従って、フリー磁性層３７の変動磁化の方向を所望の方向に補正することがより容易になり、アシンメトリーの小さい対称性の優れたスピンバルブ型薄膜磁気素子を得ることが可能になる。
【００７０】
ここで、アシンメトリーとは、再生出力波形の非対称性の度合いを示すものであり、再生出力波形が与えられた場合、波形が対称であればアシンメトリーが小さくなる。従って、アシンメトリーが０に近づく程再生出力波形が対称性に優れていることになる。
【００７１】
前記アシンメトリーは、フリー磁性層３７の磁化の方向と固定磁性層３５の固定磁化の方向とが直交しているときに０となる。アシンメトリーが大きくずれるとメディアからの情報の読み取りが正確にできなくなり、エラーの原因となる。このため、前記アシンメトリーが小さいものほど、再生信号処理の信頼性が向上することになり、スピンバルブ薄膜磁気素子として優れたものとなる。
【００７２】
また、固定磁性層の固定磁化による反磁界（双極子磁界）Ｈｄは、素子高さ方向において、その端部で大きく中央部で小さいという不均一な分布を持ち、フリー磁性層３７内における単磁区化が妨げられる場合があるが、固定磁性層３５を上記の積層構造とすることにより双極子磁界ＨｄをほぼＨｄ＝０とすることができ、これによってフリー磁性層３７内に磁壁ができて磁化の不均一が発生しバルクハウゼンノイズなどが発生することを防止することができる。
【００７３】
第１電極層４２とハードバイアス層４０との間に、ＴａまたはＣｒからなる中間層４１が設けられると、熱拡散を防ぐことができ、ハードバイアス層４０の磁気特性の劣化を防止できる。
【００７４】
第１電極層４２としてＴａを用いる場合には、Ｃｒの中間層４１を設けることによってＣｒの上層に積層されるＴａの結晶構造を低抵抗の体心立方構造にしやすくなる。
【００７５】
また、第１電極層４２としてＣｒを用いる場合には、Ｔａの中間層４１を設けることにより、Ｃｒがエピタキシャルに成長して、抵抗値を低減できる。
【００７６】
図１に示された磁気検出素子は、いわゆるスピンバルブ型磁気検出素子であり、固定磁性層３５の磁化方向が、適正に図示Ｙ方向に平行な方向に固定され、しかもフリー磁性層３７の磁化が適正に図示Ｘ方向に揃えられており、固定磁性層３５とフリー磁性層３７の磁化が直交関係にある。そして記録媒体からの外部磁界に対し、フリー磁性層３７の磁化が感度良く変動し、この磁化方向の変動と、固定磁性層３５の固定磁化方向との関係で電気抵抗が変化し、この電気抵抗値の変化に基づく電圧変化により、記録媒体からの洩れ磁界が検出される。
【００７７】
ただし、電気抵抗値の変化（出力）に直接寄与するのは第２固定磁性層３５ｃの磁化方向と第２フリー磁性層３７ａの磁化方向の相対角であり、これらの相対角が検出電流が通電されている状態かつ信号磁界が印加されていない状態で直交していることが好ましい。
【００７８】
本形態では、第１電極層４２，４２と第２電極層４３，４３が２層構造の電極部を形成している。第１電極層４２，４２が本発明における最下層の電極層である。
【００７９】
また、本形態では、第１電極層４２，４２と第２電極層４３，４３のうち、最下層の第１電極層４２，４２のみと重なる領域Ｓ，Ｓにおける上部シールド層４５と下部シールド層３１間の距離をＧｌｓ、多層膜Ｔの中央Ｃと重なる位置における上部シールド層４５と下部シールド層３１間の距離をＧｌｃとしたときに、前記ＧｌｓとＧｌｃの差の値を、磁気検出素子の実効トラック幅Ｅ−Ｔｗが０．１７μｍとなる値以下となるように設定している。実効トラック幅Ｅ−Ｔｗとは、前述したフルトラックプロファイル法やマイクロトラックプロファイル法などによって測定された、磁気検出素子の実質上のトラック幅であり、一般的には、光学トラック幅Ｏ−Ｔｗが０．２μｍ以下になると、Ｅ−Ｔｗ＞Ｏ−Ｔｗとなる傾向があった。なお、多層膜Ｔの中央Ｃと重なる位置における上部シールド層４５と下部シールド層３１間の距離Ｇｌｃは、いわゆるギャップ長である。
【００８０】
具体的には、前記Ｇｌｓと前記Ｇｌｃの値を、Ｇｌｃ−２０ｎｍ≦Ｇｌｓ≦Ｇｌｃ＋９０ｎｍを満たす範囲に設定することが好ましい。より好ましくは、前記Ｇｌｓと前記Ｇｌｃの値を、Ｇｌｃ−２０ｎｍ≦Ｇｌｓ≦Ｇｌｃ＋７０ｎｍを満たす範囲に設定することである。さらに好ましくは、前記Ｇｌｓと前記Ｇｌｃの値を、Ｇｌｃ−２０ｎｍ≦Ｇｌｓ≦Ｇｌｃ＋３０ｎｍを満たす範囲に設定することである。
【００８１】
あるいは、前記Ｇｌｓと前記Ｇｌｃの値を、０．６７≦Ｇｌｓ／Ｇｌｃ≦２．５０を満たす範囲に設定することが好ましい。より好ましくは、前記Ｇｌｓと前記Ｇｌｃの値を、０．６７≦Ｇｌｓ／Ｇｌｃ≦２．１７を満たす範囲に設定することである。さらに好ましくは、前記Ｇｌｓと前記Ｇｌｃの値を、０．６７≦Ｇｌｓ／Ｇｌｃ≦１．５０を満たす範囲に設定することである。
【００８２】
図１は、上述した前記Ｇｌｓと前記Ｇｌｃの値の範囲で、前記Ｇｌｓと前記Ｇｌｃの値を、Ｇｌｓ＞Ｇｌｃとしている。すなわち、第１電極層４２の上面が多層膜Ｔの表面より、上方（図示Ｙ方向）にある。
【００８３】
第１電極層４２，４２は、多層膜Ｔの両側に隣接して設けられているので、第１電極層４２，４２のみと重なる領域Ｓにおける上部シールド層４５と下部シールド層３１間の距離Ｇｌｓは、多層膜Ｔの両側近傍における上部シールド層４５と下部シールド層３１間の距離ということになる。
【００８４】
多層膜Ｔの両側近傍における上部シールド層４５と下部シールド層３１間の距離が大きくなると、上部シールド層４５と下部シールド層３１の間を通って、検出対象の記録トラックの両側の記録トラックから発生する記録媒体からの磁界が磁気検出素子に侵入しやすくなり、実効トラック幅Ｅ−Ｔｗが大きくなる。すなわち、記録トラック間のクロストークが発生しやすくなる。
【００８５】
実際、後述するように、前記ＧｌｓとＧｌｃの差の値が大きくなると磁気検出素子の実効トラック幅Ｅ−Ｔｗも大きくなる。
【００８６】
本形態では前記ＧｌｓとＧｌｃの差の値を所定の値以下とすることによって、多層膜Ｔの両側近傍における上部シールド層４５と下部シールド層３１間の距離が大きくなることを抑え、実効トラック幅Ｅ−Ｔｗを小さくすることができる。
【００８７】
ただし、多層膜Ｔの両側近傍における上部シールド層４５と下部シールド層３１間の距離を小さくすると、多層膜Ｔの両側に設けられ、多層膜Ｔに直流電流を供給する第１電極層４２の膜厚を薄くする必要が生じ、その結果磁気検出素子の直流抵抗値が大きくなってしまう。
【００８８】
本形態では、電極部Ｌを、多層膜Ｔ近傍においては薄い第１電極層単層とし、多層膜Ｔから離れたところの電極部Ｌの膜厚を、第１電極層上に第２電極層を積層することによって大きくしている。
【００８９】
この結果、多層膜Ｔの両側近傍における上部シールド層４５と下部シールド層３１間の距離を小さくしつつ、磁気検出素子の直流抵抗値を小さくすることができる。
【００９０】
また、多層膜Ｔ近傍において、第１電極層４２を薄く形成できるので、多層膜Ｔの表面と第１電極層４２の側面４２ａとによって形成される段差Ｄを低くできる。従って、上部ギャップ層４４の膜厚を小さくしても、この段差Ｄ上に上部ギャップ層４４が確実に形成されるようにできる。すなわち、上部シールド層４５と電極部Ｌとの間の電気的短絡をより確実に防止できるようになる。
【００９１】
なお、多層膜Ｔ表面に平行な平面と第２電極層４３の前端縁の接平面とがなす角度θ１は、多層膜Ｔ表面に平行な平面と第１電極層４２の前端縁の接平面とがなす角度θ２より小さい。
また、第２電極層４３の膜厚ｔ２は、第１電極層４２の膜厚ｔ１より厚い。
【００９２】
図２は、参考例の形態の磁気検出素子を記録媒体との対向面側からみた断面図である。
この磁気検出素子が、図１の形態の磁気検出素子と異なるのは、最下層の電極層である第１電極層４２，４２上の一部と、第２電極層４３，４３上の全ての領域を覆う絶縁層５０，５０が形成されている点のみである。
【００９３】
本形態では、絶縁層５０，５０が形成されるので、上部シールド層４５と電極部Ｌ，Ｌとの間の電気的短絡をより確実に防止できる。
【００９４】
本形態では、第１電極層４２，４２と、第２電極層４３，４３のうち、第１電極層４２，４２のみと重なる領域であって、絶縁層５０，５０と重ならない領域における上部シールド層４５と下部シールド層３１間の距離をＧｌｓ、多層膜Ｔの中央Ｃと重なる位置における上部シールド層４５と下部シールド層３１間の距離をＧｌｃとしたときに、
前記Ｇｌｓと前記Ｇｌｃの差の値を、磁気検出素子の実効トラック幅が０．１７μｍとなる値以下に設定している。実効トラック幅Ｅ−Ｔｗとは、前述したフルトラックプロファイル法やマイクロトラックプロファイル法などによって測定された、磁気検出素子の実質上のトラック幅であり、一般的には光学トラック幅Ｏ−Ｔｗが０．２μｍ以下になると、Ｅ−Ｔｗ＞Ｏ−Ｔｗとなる傾向がある。
【００９５】
具体的には、前記Ｇｌｓと前記Ｇｌｃの値を、Ｇｌｃ−２０ｎｍ≦Ｇｌｓ≦Ｇｌｃ＋９０ｎｍを満たす範囲に設定することが好ましい。より好ましくは、前記Ｇｌｓと前記Ｇｌｃの値を、Ｇｌｃ−２０ｎｍ≦Ｇｌｓ≦Ｇｌｃ＋７０ｎｍを満たす範囲に設定することである。さらに好ましくは、前記Ｇｌｓと前記Ｇｌｃの値を、Ｇｌｃ−２０ｎｍ≦Ｇｌｓ≦Ｇｌｃ＋３０ｎｍを満たす範囲に設定することである。
【００９６】
あるいは、前記Ｇｌｓと前記Ｇｌｃの値を、０．６７≦Ｇｌｓ／Ｇｌｃ≦２．５０を満たす範囲に設定することが好ましい。より好ましくは、前記Ｇｌｓと前記Ｇｌｃの値を、０．６７≦Ｇｌｓ／Ｇｌｃ≦２．１７を満たす範囲に設定することである。さらに好ましくは、前記Ｇｌｓと前記Ｇｌｃの値を、０．６７≦Ｇｌｓ／Ｇｌｃ≦１．５０を満たす範囲に設定することである。
【００９７】
本実施の形態でも、前記ＧｌｓとＧｌｃの差の値を所定の値以下とすることによって、多層膜Ｔの両側近傍における上部シールド層４５と下部シールド層３１間の距離が大きくなることを抑え、実効トラック幅Ｅ−Ｔｗを小さくすることができる。
【００９８】
また、本実施の形態でも、電極部Ｌを、多層膜Ｔ近傍においては薄い第１電極層単層とし、多層膜Ｔから離れたところの電極部Ｌの膜厚を、第１電極層上に第２電極層を積層することによって大きくしている。
【００９９】
この結果、多層膜Ｔの両側近傍における上部シールド層４５と下部シールド層３１間の距離を小さくしつつ、磁気検出素子の直流抵抗値を小さくすることができる。
【０１００】
また、多層膜Ｔ近傍において、第１電極層４２を薄く形成できるので、多層膜Ｔの表面と第１電極層４２の側面４２ａとによって形成される段差Ｄを低くできる。従って、上部ギャップ層４４の膜厚を小さくしても、この段差Ｄ上に上部ギャップ層４４が確実に形成されるようにできる。すなわち、上部シールド層４５と電極部Ｌとの間の電気的短絡をより確実に防止できるようになる。
【０１０１】
図３は、参考例の形態の磁気検出素子を記録媒体との対向面側からみた断面図である。図４、図５は、夫々、実施形態の磁気検出素を記録媒体との対向面側からみた断面図である。
【０１０２】
図３の磁気検出素子と図２の磁気検出素子との違いは、図２では、前記Ｇｌｓと前記Ｇｌｃの値を、Ｇｌｓ＞Ｇｌｃとしているのに対し、図３ではＧｌｓ＝Ｇｌｃとしている点のみである。すなわち、図３では、最下層の電極層である第１電極層４２の上面４２ｂと多層膜Ｔの表面Ｔ１の高さ位置（図示Ｙ方向の位置；トレーリング側方向の位置）が等しくなっている。
【０１０３】
図４の磁気検出素子と図２の磁気検出素子との違いは、図２では、前記Ｇｌｓと前記Ｇｌｃの値を、Ｇｌｓ＞Ｇｌｃとしているのに対し、図４ではＧｌｓ＜Ｇｌｃとしている点のみである。すなわち、図４では、最下層の電極層である第１電極層４２の上面４２ｂが多層膜Ｔの表面Ｔ１より、下方（図示Ｙ反対方向）にある。
【０１０４】
図５の磁気検出素子には、図２の磁気検出素子における第１電極層４２，４２が形成されていない。図５の磁気検出素子では、ハードバイアス層４０，４０が本発明における最下層の電極層を兼ねており、ハードバイアス層４０，４０上にはＣｒ、Ａｕ、Ｔａ、Ｗ、Ｒｈ、Ｉｒ、Ｒｕ、Ｃｕなどで形成された第２電極層４３，４３が積層されている。第２電極層４３，４３は、ハードバイアス層４０，４０より一対の電極のトラック幅方向の間隔が大きくされている。
【０１０５】
多層膜Ｔの表面、中間層４１の表面、及び第２電極層４３，４３の表面には、上部ギャップ層４４が成膜されている。さらに、最下層の電極層であるハードバイアス層４０，４０上の一部と、第２電極層４３，４３上の全ての領域を覆う絶縁層５０，５０が形成されている。上部ギャップ層４４及び絶縁層５０，５０上には上部シールド層４５が形成されている。
【０１０６】
なお、ハードバイアス層４０，４０と、第２電極層４３，４３が電極部Ｌである。
なお、図１から図５に示した形態の磁気検出素子では、反強磁性層３４の中央部分には隆起部３４ａが形成され、隆起部３４ａのトラック幅方向（図示Ｘ方向）における両側端面の基端からは、トラック幅方向に長く延びる延出部３４ｂ，３４ｂが形成されている。
【０１０７】
反強磁性層３４に延出部３４ｂを形成し、この延出部３４ｂの上にバイアス下地層３９，３９を介してハードバイアス層４０，４０を積層する構造では、前記ハードバイアス層４０，４０を、フリー磁性層３７の両側端面に十分な体積を有して対向させることができる。
【０１０８】
ただし、図６に示されるように、反強磁性層３４に延出部３４ｂが形成されなくてもよい。また、図６において、下地層３３が反強磁性層３４の下面のみに接して形成され、バイアス下地層３９が下部ギャップ層３２に直接接する構造としてもよい。
【０１０９】
また、図１から図６に示した形態の磁気検出素子では、ハードバイアス層４０の多層膜Ｔと対向側の側面４０ａは、固定磁性層３５の側面、非磁性材料層３６の側面、及び第２のフリー磁性層３７ａの側面とのみ対向しており、第１フリー磁性層３７ｃの側面とは対向していない。ただし、図７に示すように、ハードバイアス層４０の側面４０ａは、固定磁性層３５の側面、非磁性材料層３６の側面、第２のフリー磁性層３７ａ、非磁性中間層３７ｂ、及び第１のフリー磁性層３７ｃの側面と対向してもよい。
【０１１０】
図８は、参考例の形態の磁気検出素子を記録媒体との対向面側からみた断面図である。
図８に示される形態の磁気検出素子は、第１電極層４２が、多層膜Ｔの不感領域ｄ，ｄ上にまで延ばされて形成されている点でのみ図２の実施の形態の磁気検出素子と異なっている。
【０１１１】
ハードバイアス層４０，４０からのＸ方向へのバイアス磁界により、フリー磁性層３７の磁化は図示Ｘ方向に揃えられている。
【０１１２】
ところで図８に示すように多層膜Ｔの中央に位置する領域は、感度領域Ｅであり、その両側は、不感領域ｄ，ｄである。
【０１１３】
感度領域Ｅでは、固定磁性層３５の磁化が、適正に図示Ｚ方向に固定され、しかもフリー磁性層３７の磁化が適正に図示Ｘ方向に揃えられており、固定磁性層３５とフリー磁性層３７の磁化が直交関係にある。そして記録媒体からの外部磁界に対し、フリー磁性層３７の磁化が感度良く変動し、この磁化方向の変動と、固定磁性層３５の固定磁化方向との関係で電気抵抗が変化し、この電気抵抗値の変化に基づく電圧変化により、記録媒体からの洩れ磁界が検出される。
【０１１４】
すなわち多層膜Ｔの感度領域Ｅは、実質的に磁気抵抗効果が発揮される部分であり、この部分で良好に再生機能が働く。
【０１１５】
これに対し、感度領域Ｅの両側に位置する不感領域ｄ，ｄでは、固定磁性層３５及びフリー磁性層３７の磁化が、ハードバイアス層４０，４０からの磁化の影響を強く受け、フリー磁性層３７の磁化は、外部磁界に対し変動しにくくなっている。すなわち不感領域ｄ，ｄは、磁気抵抗効果が弱く、再生機能が低下した領域である。
【０１１６】
図８では、第１電極層４２が、多層膜Ｔの不感領域ｄ，ｄ上にまで延ばされて形成されている。
【０１１７】
これにより、電極部Ｌ，Ｌからのセンス電流が、ハードバイアス層４０，４０に流れにくくなり、ハードバイアス層４０，４０を介さずに、直接多層膜Ｔに、前記センス電流を流す割合を多くでき、しかも第１電極層４２，４２を不感領域ｄ，ｄ上にまで延ばして形成することにより、多層膜Ｔと、第１電極層４２，４２との接合面積も大きくなるため直流抵抗値（ＤＣＲ）を下げることができ、再生特性を向上させることが可能である。
【０１１８】
また、第１電極層４２，４２が不感領域ｄ，ｄ上に延ばされて形成されると、センス電流が不感領域ｄ，ｄに流れ込みノイズを発生させることを抑えることができる。
【０１１９】
図９は、参考例の形態の磁気検出素子を記録媒体との対向面側からみた断面図である。
図９に示された磁気検出素子では、バイアス下地層３９，３９が、反強磁性層３４の延出部３４ｂ上にのみ成膜されている。従って、ハードバイアス層４０，４０は、多層膜Ｔ側の側面４０ａ，４０ａが、第２フリー磁性層３７ａの側面と直接接している。すると、ハードバイアス層４０，４０と第２フリー磁性層３７ａが磁気的に連続体となり、第２フリー磁性層３７ａの側端部において反磁界が発生することを防ぐことができ、安定性が増す。
【０１２０】
バイアス下地層３９，３９が、多層膜Ｔの側面上に形成された場合でも、第２フリー磁性層３７ａ及び第１フリー磁性層３７ｃの側面上に形成されなければ、ハードバイアス層４０，４０と第２フリー磁性層３７ａの側面を直接接触させられる。
【０１２１】
または、ハードバイアス層４０，４０と第２フリー磁性層３７ａとの間にバイアス下地層３９，３９が形成された場合でも、ハードバイアス層４０，４０と第２フリー磁性層３７ａ間のバイアス下地層３９，３９の膜厚が１ｎｍ以下であれば、バイアス下地層３９，３９に生じたピンホールを通じて、ハードバイアス層４０，４０と第２フリー磁性層３７ａが磁気的に連続体となり、第２フリー磁性層３７ａの側端部において反磁界が発生することを防ぐことができ、安定性が増す。
【０１２２】
図３ないし図９の磁気検出素子でも、最下層の電極層（第１電極層４２，４２またはハードバイアス層４０，４０）と、第２電極層４３，４３のうち、最下層の電極層のみと重なる領域であって、絶縁層５０，５０と重ならない領域Ｓ１，Ｓ１における上部シールド層４５と下部シールド層３１間の距離をＧｌｓ、多層膜Ｔの中央Ｃと重なる位置における上部シールド層４５と下部シールド層３１間の距離をＧｌｃとしたときに、
前記Ｇｌｓと前記Ｇｌｃの差の値を、磁気検出素子の実効トラック幅Ｅ−Ｔｗが０．１７μｍとなる値以下に設定している。実効トラック幅Ｅ−Ｔｗとは、前述したフルトラックプロファイル法やマイクロトラックプロファイル法によって測定する。
【０１２３】
具体的には、前記Ｇｌｓと前記Ｇｌｃの値を、Ｇｌｃ−２０ｎｍ≦Ｇｌｓ≦Ｇｌｃ＋９０ｎｍを満たす範囲に設定することが好ましい。より好ましくは、前記Ｇｌｓと前記Ｇｌｃの値を、Ｇｌｃ−２０ｎｍ≦Ｇｌｓ≦Ｇｌｃ＋７０ｎｍを満たす範囲に設定することである。さらに好ましくは、前記Ｇｌｓと前記Ｇｌｃの値を、Ｇｌｃ−２０ｎｍ≦Ｇｌｓ≦Ｇｌｃ＋３０ｎｍを満たす範囲に設定することである。
【０１２４】
あるいは、前記Ｇｌｓと前記Ｇｌｃの値を、０．６７≦Ｇｌｓ／Ｇｌｃ≦２．５０を満たす範囲に設定することが好ましい。より好ましくは、前記Ｇｌｓと前記Ｇｌｃの値を、０．６７≦Ｇｌｓ／Ｇｌｃ≦２．１７を満たす範囲に設定することである。さらに好ましくは、前記Ｇｌｓと前記Ｇｌｃの値を、０．６７≦Ｇｌｓ／Ｇｌｃ≦１．５０を満たす範囲に設定することである。
【０１２５】
図３ないし図９に示された形態でも、前記ＧｌｓとＧｌｃの差の値を所定の値以下とすることによって、多層膜Ｔの両側近傍における上部シールド層４５と下部シールド層３１間の距離が大きくなることを抑え、実効トラック幅Ｅ−Ｔｗを小さくすることができる。
【０１２６】
また、本形態でも、電極部Ｌを、多層膜Ｔ近傍においては薄い第１電極層またはハードバイアス層単層とし、多層膜Ｔから離れたところの電極部Ｌの膜厚を、第１電極層またはハードバイアス層上に第２電極層を積層することによって大きくしている。
【０１２７】
この結果、多層膜Ｔの両側近傍における上部シールド層４５と下部シールド層３１間の距離を小さくしつつ、磁気検出素子の直流抵抗値を小さくすることができる。
【０１２８】
図１ないし図９の実施の形態では、フリー磁性層３７の磁化方向を一定方向に揃える能力の高い強磁性材料からなるハードバイアス層４０，４０を用いて、フリー磁性層３７を単磁区化している。
【０１２９】
一般に、ハードバイアス層を用いると、このハードバイアス層に重なる位置に前記電極部を形成しなくてはならなくなり、前記多層膜の表面と前記電極部の側面とによって形成される段差が高くなり、上部ギャップ層が確実に形成されにくくなる。
【０１３０】
本発明では、多層膜Ｔ近傍において電極部Ｌを薄く形成できるので、多層膜Ｔの表面と電極部Ｌの側面とによって形成される段差Ｄを低くでき、この段差Ｄ上に上部ギャップ層４４が確実に形成されるようにできる。すなわち、上部シールド層４４と電極部Ｌとの間の電気的短絡をより確実に防止できるようになる。なお、必ずしも前記Ｇｌｓと前記Ｇｌｃの値を上記所定の値以下にしなくても、上部シールド層４４と電極部Ｌとの間の電気的短絡をより確実に防止できるという効果は得られる。
【０１３１】
図１０は、参考例の形態の磁気検出素子を記録媒体との対向面側からみた断面図である。
【０１３２】
図１０に示された磁気検出素子は、多層膜Ｔ２が図１ないし図９に示す磁気検出素子の多層膜Ｔの積層の順番を逆にされたものである。つまり、図１０では、下地層３３の上に、第１フリー磁性層３７ｃ、非磁性中間層３７ｂ、第２フリー磁性層３７ａからなるシンセティックフェリフリー型のフリー磁性層３７、非磁性材料層３６、第２の固定磁性層３５ｃ、非磁性中間層３５ｂ、第１の固定磁性層３５ａからなるシンセティックフェリピンド型の固定磁性層３５、反強磁性層３４、保護層３８が連続して積層されている。
【０１３３】
この形態においては、多層膜Ｔ２の第１フリー磁性層３７ｃは、反強磁性層３４よりも下方に形成されており、ハードバイアス層６１，６１の膜厚の厚い部分と隣接しており、従ってフリー磁性層３７の磁化は容易にＸ方向に揃えられる。これにより、バルクハウゼンノイズの発生を低減させることができる。
【０１３４】
下地層３３の上面と第２のフリー磁性層３７ａの側面に接してＣｒなどによってバイアス下地層６０が形成されている。バイアス下地層６０の上には、例えばＣｏ−Ｐｔ（コバルト−白金）合金やＣｏ−Ｃｒ−Ｐｔ（コバルト−クロム−白金）合金などで形成されたハードバイアス層６１が形成されている。
【０１３５】
ハードバイアス層６１上には、Ｔａなどの非磁性材料で形成された中間層６２が形成され、この中間層６２の上に、Ｃｒ，Ａｕ，Ｔａ，Ｗ，Ｒｈ，Ｉｒ，Ｒｕ、Ｃｕなどで形成された第１電極層６３，６３が形成されている。
【０１３６】
第１電極層６３，６３は、多層膜Ｔ２の両側領域に、トラック幅方向に所定の間隔を開けて形成された一対の電極からなっている。第１電極層６３，６３上にはＣｒ，Ａｕ，Ｔａ，Ｃｕ，Ｒｈ，Ｉｒ，Ｒｕ、Ｗなどで形成された第２電極層６４，６４が積層されている。第２電極層６４，６４は、第１電極層６３，６３より、一対の電極のトラック幅方向の間隔が大きくされている。
【０１３７】
多層膜Ｔ２の表面、第１電極層６３，６３の表面、及び第２電極層６４，６４の表面には、上部ギャップ層４４が成膜され、上部ギャップ層４４上には上部シールド層４５が形成されている。上部シールド層４５は、無機絶縁材料からなる保護層４６によって覆われる。
【０１３８】
ハードバイアス層６１は、フリー磁性層３７を構成する第２フリー磁性層３７ａと第１フリー磁性層３７ｃのうち、一方の磁化方向を揃えるだけでよい。図１０では、ハードバイアス層６１の側面６１ａが第１フリー磁性層３７ｃの側面にのみ対向しており、第１フリー磁性層３７ｃの磁化方向のみをそろえている。第１フリー磁性層３７ｃの磁化方向が一定方向に揃えられると、第２フリー磁性層３７ａは磁化方向が反平行となるフェリ磁性状態となり、フリー磁性層３７全体の磁化方向が一定方向に揃えられる。
【０１３９】
本形態では、ハードバイアス層６１は図示Ｘ方向の静磁界を、主に第１のフリー磁性層３７ｃに与える。従って、ハードバイアス層６１から発生する図示Ｘ方向の静磁界によって、第２フリー磁性層３７ａの磁化方向（図示Ｘ方向と逆向き）が乱されることを抑えることができる。
【０１４０】
図１０の磁気検出素子でも、最下層の電極層（第１電極層６３，６３）と、第２電極層６４，６４のうち、最下層の電極層のみと重なる領域であって、絶縁層５０，５０と重ならない領域Ｓ１，Ｓ１における上部シールド層４５と下部シールド層３１間の距離をＧｌｓ、多層膜Ｔ２の中央Ｃと重なる位置における上部シールド層４５と下部シールド層３１間の距離をＧｌｃとしたときに、
前記Ｇｌｓと前記Ｇｌｃの差の値を、磁気検出素子の実効トラック幅が０．１７μｍとなる値以下に設定している。実効トラック幅Ｅ−Ｔｗとは、前述したフルトラックプロファイル法又はマイクロトラックプロファイル法などによって測定する。
【０１４１】
具体的には、前記Ｇｌｓと前記Ｇｌｃの値を、Ｇｌｃ−２０ｎｍ≦Ｇｌｓ≦Ｇｌｃ＋９０ｎｍを満たす範囲に設定することが好ましい。より好ましくは、前記Ｇｌｓと前記Ｇｌｃの値を、Ｇｌｃ−２０ｎｍ≦Ｇｌｓ≦Ｇｌｃ＋７０ｎｍを満たす範囲に設定することである。さらに好ましくは、前記Ｇｌｓと前記Ｇｌｃの値を、Ｇｌｃ−２０ｎｍ≦Ｇｌｓ≦Ｇｌｃ＋３０ｎｍを満たす範囲に設定することである。
【０１４２】
あるいは、前記Ｇｌｓと前記Ｇｌｃの値を、０．６７≦Ｇｌｓ／Ｇｌｃ≦２．５０を満たす範囲に設定することが好ましい。より好ましくは、前記Ｇｌｓと前記Ｇｌｃの値を、０．６７≦Ｇｌｓ／Ｇｌｃ≦２．１７を満たす範囲に設定することである。さらに好ましくは、前記Ｇｌｓと前記Ｇｌｃの値を、０．６７≦Ｇｌｓ／Ｇｌｃ≦１．５０を満たす範囲に設定することである。
【０１４３】
図１０に示された形態でも、前記ＧｌｓとＧｌｃの差の値を所定の値以下とすることによって、多層膜Ｔ２の両側近傍における上部シールド層４５と下部シールド層３１間の距離が大きくなることを抑え、実効トラック幅Ｅ−Ｔｗを小さくすることができる。
【０１４４】
また、本形態でも、電極部Ｌを、多層膜Ｔ２近傍においては薄い第１電極層またはハードバイアス層単層とし、多層膜Ｔ２から離れたところの電極部Ｌの膜厚を、第１電極層またはハードバイアス層上に第２電極層を積層することによって大きくしている。
【０１４５】
この結果、多層膜Ｔ２の両側近傍における上部シールド層４５と下部シールド層３１間の距離を小さくしつつ、磁気検出素子の直流抵抗値を小さくすることができる。
【０１４６】
また、多層膜Ｔ２近傍において、第１電極層４２またはハードバイアス層４０を薄く形成できるので、多層膜Ｔ２の表面と第１電極層４２の側面４２ａとによって形成される段差Ｄを低くできる。従って、上部ギャップ層４４の膜厚を小さくしても、この段差Ｄ上に上部ギャップ層４４が確実に形成されるようにできる。すなわち、上部シールド層４５と電極部Ｌとの間の電気的短絡をより確実に防止できるようになる。
【０１４７】
図１１は、参考例の形態の磁気検出素子を記録媒体との対向面側からみた断面図である。
【０１４８】
このスピンバルブ型薄膜素子は、非磁性材料層１０６を中心として、その上下に第１フリー磁性層１０５、第２フリー磁性層１０７、非磁性導電層１０４，１０８、第１固定磁性層１０３，第３固定磁性層１０９、非磁性材料層１０２，１１０、第２固定磁性層１０１，第４固定磁性層１１１及び反強磁性層１００，１１２が形成された、いわゆるデュアルスピンバルブ型薄膜素子と呼ばれるものであり、図１ないし図１０に示すスピンバルブ型薄膜素子（シングルスピンバルブ型薄膜素子と呼ばれる）よりも高い再生出力を得ることが可能である。なお最も下側に形成されている層が下地層３３で、最も上側に形成されている層が保護層３８であり、下地層３３から保護層３８までの積層体によって多層膜Ｔ３が構成されている。
【０１４９】
本発明では、反強磁性層１００，１１２がＰｔ−Ｍｎ（白金−マンガン）合金膜により形成されている。あるいは前記Ｐｔ−Ｍｎ合金に代えて、Ｘ―Ｍｎ（ただしＸは、Ｐｄ，Ｉｒ，Ｒｈ，Ｒｕのいずれか１種または２種以上の元素である）で、あるいはＰｔ―Ｍｎ―Ｘ′（ただしＸ′は、Ｐｄ，Ｉｒ，Ｒｈ，Ｒｕ，Ａｕ，Ａｇのいずれか１種または２種以上の元素である）で形成されていてもよい。
【０１５０】
前記第１フリー磁性層１０５、前記第２フリー磁性層１０７、前記第１固定磁性層１０３、前記第２固定磁性層１０１、前記第３固定磁性層１０９、前記第４固定磁性層１１１は、Ｎｉ−Ｆｅ（ニッケル−鉄）合金、Ｃｏ（コバルト）、Ｃｏ−Ｆｅ（コバルト−鉄）合金、Ｃｏ−Ｆｅ−Ｎｉ合金などで形成されており、前記非磁性導電層１０４，１０８は、Ｃｕ（銅）などの電気抵抗の低い非磁性導電材料で形成されている。
【０１５１】
下地層３３上から、第２固定磁性層１０１、非磁性材料層１０２、第１固定磁性層１０３、非磁性導電層１０４、第１フリー磁性層１０５の側面にかけて、Ｃｒなどで形成された緩衝膜及び配向膜となるバイアス下地層１１３，１１３が形成されており、このバイアス下地層１１３，１１３の形成によって、後述するハードバイアス層１１４，１１４から発生するバイアス磁界を増大させることができる。
【０１５２】
さらにバイアス下地層１１３，１１３の上には、例えばＣｏ−Ｐｔ（コバルト−白金）合金やＣｏ−Ｃｒ−Ｐｔ（コバルト−クロム−白金）合金などで形成されたハードバイアス層１１４，１１４が形成されている。
【０１５３】
また前記ハードバイアス層１１４，１１４上には、Ｔａなどの非磁性材料で形成された中間層１１５，１１５が形成され、この中間層１１５，１１５の上に、Ｃｒ、Ａｕ、Ｔａ、Ｗ、Ｒｈ、Ｉｒ、Ｒｕ、Ｃｕなどで形成された第１電極層１１６，１１６が形成されている。
【０１５４】
第１電極層１１６，１１６は、多層膜Ｔ３の両側領域に、トラック幅方向に所定の間隔を開けて形成された一対の電極からなっている。第１電極層１１６，１１６上にはＣｒ、Ａｕ、Ｃｕ、Ｔａ、Ｒｈ、Ｉｒ、Ｒｕ、Ｗなどで形成された第２電極層１１７，１１７が積層されている。第２電極層１１７，１１７は、第１電極層１１６，１１６電極層より、一対の電極のトラック幅方向の間隔が大きくされている。
【０１５５】
多層膜Ｔ３の表面、第１電極層１１６，１１６の表面、及び第２電極層１１７，１１７の表面には、上部ギャップ層４４が成膜され、上部ギャップ層４４上には上部シールド層４５が形成されている。上部シールド層４５は、無機絶縁材料からなる保護層４６によって覆われる。
【０１５６】
また、図１１では、磁気モーメントが異なる前記第１固定磁性層１０３と前記第２固定磁性層１０１が、前記非磁性材料層１０２を介して積層されたものが、一つの固定磁性層Ｐ１として機能する。また、磁気モーメントが異なる前記第３固定磁性層１０９と前記第４固定磁性層１１１が、前記非磁性材料層１１０を介して積層されたものが、一つの固定磁性層Ｐ２として機能する。
【０１５７】
前記第１固定磁性層１０３と前記第２固定磁性層１０１の磁化方向は、１８０度異なる反平行のフェリ磁性状態になっており、前記第１固定磁性層１０３と前記第２固定磁性層１０１とが互いに他方の磁化方向を固定しあうので、全体として固定磁性層Ｐ１の磁化方向を一定方向に安定させることができる。
【０１５８】
図１１では、前記第１固定磁性層１０３及び前記第２固定磁性層１０１を同じ材料を用いて形成し、さらに、それぞれの膜厚を異ならせることにより、それぞれの磁気モーメントを異ならせている。
【０１５９】
また、前記第３固定磁性層１０９と前記第４固定磁性層１１１の磁化方向も、１８０度異なる反平行のフェリ磁性状態になっており、前記第３固定磁性層１０９と前記第４固定磁性層１１１とが互いに他方の磁化方向を固定しあっている。
【０１６０】
なお、前記非磁性材料層１０２、１１０は、Ｒｕ、Ｒｈ、Ｉｒ、Ｃｒ、Ｒｅ、Ｃｕのうち１種あるいは２種以上の合金で形成されている。
【０１６１】
前記第２固定磁性層１０１及び第４固定磁性層１１１は、それぞれ反強磁性層１００及び１１２と接して形成され、磁場中アニールが施されることにより、前記第２固定磁性層１０１及び反強磁性層１００との界面並びに前記第４固定磁性層１１１及び反強磁性層１１２との界面にて交換結合による交換異方性磁界が生じる。
【０１６２】
前記第２固定磁性層１０１の磁化方向は、図示Ｚ方向に固定される。前記第２固定磁性層１０１の磁化方向が図示Ｙ方向に固定されると、前記非磁性材料層１０２を介して対向する第１固定磁性層１０３の磁化方向が、前記第２固定磁性層１０１の磁化方向と反平行の状態で固定される。なお前記第２固定磁性層１０１の磁気モーメントと前記第１固定磁性層１０３の磁気モーメントを足し合わせた合成磁気モーメントの方向が前記固定磁性層Ｐ１の磁化方向となる。
【０１６３】
前記第２固定磁性層１０１の磁化方向が図示Ｚ方向に固定されるとき、前記第４固定磁性層１１１の磁化方向は、図示Ｚ方向と反平行方向に固定されることが好ましい。このとき、前記非磁性材料層１１０を介して対向する第３固定磁性層１０９の磁化方向が、前記第４固定磁性層１１１の磁化方向と反平行方向に、すなわち、Ｚ方向に固定される。なお前記第４固定磁性層１１１の磁気モーメントと前記第３固定磁性層１０９の磁気モーメントを足し合わせた合成磁気モーメントの方向が前記固定磁性層Ｐ２の磁化方向となる。
【０１６４】
すると、前記第１フリー磁性層１０５、前記非磁性材料層１０６、前記第２フリー磁性層１０７を介して対向する、前記第１固定磁性層１０３と前記第３固定磁性層１０９の磁化方向は、互いに１８０度異なる反平行状態になる。
【０１６５】
図１１では、後述するように、フリー磁性層Ｆが前記第１フリー磁性層１０５と前記第２フリー磁性層１０７が、前記非磁性材料層１０６を介して積層されたものとして形成され、前記第１フリー磁性層１０５と前記第２フリー磁性層１０７の磁化方向が反平行となるフェリ磁性状態になっている。
【０１６６】
前記第１フリー磁性層１０５と前記第２フリー磁性層１０７は、外部磁界の影響を受けて、フェリ磁性状態を保ったまま磁化方向を変化させる。このとき、前記第１固定磁性層１０３と前記第３固定磁性層１０９の磁化方向が、互いに１８０度異なる反平行状態になっていると、フリー磁性層Ｆより上層部分の抵抗変化率とフリー磁性層Ｆより下層部分の抵抗変化の位相が等しくなる。
【０１６７】
さらに、前記固定磁性層Ｐ１の磁化方向と前記固定磁性層Ｐ２の磁化方向が、反平行方向であることが好ましい。
【０１６８】
例えば、磁化方向が図示Ｚ方向に固定されている前記第２固定磁性層１０１の磁気モーメントの大きさを前記第１固定磁性層１０３の磁気モーメントの大きさよりも大きくし、固定磁性層Ｐ１の磁化方向を図示Ｚ方向にする。一方、磁化方向が図示Ｚ方向に固定されている前記第３固定磁性層１０９の磁気モーメントの大きさを前記第４固定磁性層１１１の磁気モーメントの大きさよりも小さくし、固定磁性層Ｐ２の磁化方向を図示Ｚ方向と反平行方向にする。
【０１６９】
すると、センス電流を図示Ｘ方向と反対向きに流したときに発生するセンス電流磁界の方向と、固定磁性層Ｐ１の磁化方向及び固定磁性層Ｐ２の磁化方向が一致し、前記第１固定磁性層１０３と前記第２固定磁性層１０１のフェリ磁性状態、及び前記第３固定磁性層１０９と前記第４固定磁性層１１１のフェリ磁性状態が安定する。
【０１７０】
また、前記第１フリー磁性層１０５及び前記第２フリー磁性層１０７は、それぞれの磁気モーメントが異なるように形成されている。ここでも、前記第１フリー磁性層１０５及び前記第２フリー磁性層１０７を同じ材料を用いて形成し、さらに、それぞれの膜厚を異ならせることにより、前記第１フリー磁性層１０５及び前記第２フリー磁性層１０７の磁気モーメントを異ならせている。
【０１７１】
さらに、非磁性材料層１０２，１０６，１１０は、Ｒｕ、Ｒｈ、Ｉｒ、Ｃｒ、Ｒｅ、Ｃｕのうち１種あるいは２種以上の合金で形成されている。
【０１７２】
図１１では、前記第１フリー磁性層１０５と前記第２フリー磁性層１０７が、前記非磁性材料層１０６を介して積層されたものが、一つのフリー磁性層Ｆとして機能する。
【０１７３】
前記第１フリー磁性層１０５と前記第２フリー磁性層１０７の磁化方向は、反平行となるフェリ磁性状態になっており、フリー磁性層Ｆの膜厚を薄くすることと同等の効果が得られ、フリー磁性層Ｆ全体の単位面積あたりの実効的な磁気モーメントが小さくなって磁化が変動しやすくなり、磁気抵抗効果素子の磁界検出感度が向上する。
【０１７４】
前記第１フリー磁性層１０５の磁気モーメントと前記第２フリー磁性層１０７の磁気モーメントを足し合わせた合成磁気モーメントの方向が前記フリー磁性層Ｆの磁化方向となる。
【０１７５】
前記ハードバイアス層１１４，１１４は図示Ｘ方向（トラック幅方向）に着磁されており、前記ハードバイアス層１１４，１１４からのＸ方向へのバイアス磁界により、前記フリー磁性層Ｆの磁化方向は図示Ｘ方向になっている。
【０１７６】
前記感度領域Ｅでは、固定磁性層Ｐ１、Ｐ２の磁化方向が、適正に図示Ｚ方向あるいはＺと反対方向に固定され、しかもフリー磁性層Ｆの磁化が適正に図示Ｘ方向に揃えられており、固定磁性層Ｐ１、Ｐ２とフリー磁性層Ｆの磁化が直交関係にある。そして記録媒体からの外部磁界に対し、前記フリー磁性層Ｆの磁化が感度良く変動し、この磁化方向の変動と、固定磁性層Ｐ１、Ｐ２の固定磁化方向との関係で電気抵抗が変化し、この電気抵抗値の変化に基づく電圧変化により、記録媒体からの洩れ磁界が検出される。ただし、電気抵抗値の変化（出力）に直接寄与するのは第１固定磁性層１０３の磁化方向と第１フリー磁性層１０５の磁化方向の相対角、及び第３固定磁性層１０９の磁化方向と第２フリー磁性層１０７の磁化方向の相対角であり、これらの相対角が検出電流が通電されている状態かつ信号磁界が印加されていない状態で直交していることが好ましい。
【０１７７】
ハードバイアス層１１４は、フリー磁性層Ｆを構成する第１フリー磁性層１０５と第２フリー磁性層１０７のうち、一方の磁化方向を揃えるだけでよい。図１１では、第２フリー磁性層１０７の磁化方向のみを揃えている。第２フリー磁性層１０７の磁化方向が一定方向に揃えられると、第１フリー磁性層１０５は磁化方向が反平行となるフェリ磁性状態となり、フリー磁性層Ｆ全体の磁化方向が一定方向に揃えられる。
【０１７８】
本形態では、第１ハードバイアス層１１４は図示Ｘ方向の静磁界を、主に第２フリー磁性層１０７に与える。従って、ハードバイアス層１１４から発生する図示Ｘ方向の静磁界によって、第１フリー磁性層１０５の磁化方向（図示Ｘ方向と逆向き）が乱されることを抑えることができる。
【０１７９】
図１１の磁気検出素子でも、最下層の電極層（第１電極層１１６，１１６）と、第２電極層１１７，１１７のうち、最下層の電極層のみと重なる領域であって、絶縁層５０，５０と重ならない領域Ｓ１，Ｓ１における上部シールド層４５と下部シールド層３１間の距離をＧｌｓ、多層膜Ｔ３の中央Ｃと重なる位置における上部シールド層４５と下部シールド層３１間の距離をＧｌｃとしたときに、
前記Ｇｌｓと前記Ｇｌｃの差の値を、磁気検出素子の実効トラック幅Ｅ−Ｔｗが０．１７μｍとなる値以下に設定している。実効トラック幅Ｅ−Ｔｗとは、前述したフルトラックプロファイル法またはマイクロトラックプロファイル法によって測定する。
【０１８０】
具体的には、前記Ｇｌｓと前記Ｇｌｃの値を、Ｇｌｃ−２０ｎｍ≦Ｇｌｓ≦Ｇｌｃ＋９０ｎｍを満たす範囲に設定することが好ましい。より好ましくは、前記Ｇｌｓと前記Ｇｌｃの値を、Ｇｌｃ−２０ｎｍ≦Ｇｌｓ≦Ｇｌｃ＋７０ｎｍを満たす範囲に設定することである。さらに好ましくは、前記Ｇｌｓと前記Ｇｌｃの値を、Ｇｌｃ−２０ｎｍ≦Ｇｌｓ≦Ｇｌｃ＋３０ｎｍを満たす範囲に設定することである。
【０１８１】
あるいは、前記Ｇｌｓと前記Ｇｌｃの値を、０．６７≦Ｇｌｓ／Ｇｌｃ≦２．５０を満たす範囲に設定することが好ましい。より好ましくは、前記Ｇｌｓと前記Ｇｌｃの値を、０．６７≦Ｇｌｓ／Ｇｌｃ≦２．１７を満たす範囲に設定することである。さらに好ましくは、前記Ｇｌｓと前記Ｇｌｃの値を、０．６７≦Ｇｌｓ／Ｇｌｃ≦１．５０を満たす範囲に設定することである。
【０１８２】
図１１に示された形態でも、前記ＧｌｓとＧｌｃの差の値を所定の値以下とすることによって、多層膜Ｔ３の両側近傍における上部シールド層４５と下部シールド層３１間の距離が大きくなることを抑え、実効トラック幅Ｅ−Ｔｗを小さくすることができる。
【０１８３】
また、本形態でも、電極部Ｌを、多層膜Ｔ３近傍においては薄い第１電極層またはハードバイアス層単層とし、多層膜Ｔ３から離れたところの電極部Ｌの膜厚を、第１電極層またはハードバイアス層上に第２電極層を積層することによって大きくしている。
【０１８４】
この結果、多層膜Ｔ３の両側近傍における上部シールド層４５と下部シールド層３１間の距離を小さくしつつ、磁気検出素子の直流抵抗値を小さくすることができる。
【０１８５】
図１から図１１に示された磁気検出素子では、電極部Ｌを２層の電極層の積層構造体としたが、電極部Ｌが３層以上の電極層の積層構造体であってもよい。
【０１８６】
図１２は、参考例の形態の磁気検出素子を記録媒体との対向面側から見た断面図である。
【０１８７】
図１２の磁気検出素子は、電極部Ｌ１が３層の電極層４２，４３，５１の積層構造体である点でのみ図１の磁気検出素子と異なっている。
【０１８８】
第２電極層４３，４３は、第１電極層４２，４２より、一対の電極のトラック幅方向の間隔が大きくされ、第３電極層５１，５１は、第２電極層４３，４３より、一対の電極のトラック幅方向の間隔が大きくされている。
【０１８９】
図１２の磁気検出素子では、最下層の電極層（第１電極層４２，４２）、第２電極層４３，４３、第３電極層５１，５１のうち、最下層の電極層のみと重なる領域であって、絶縁層５０，５０と重ならない領域Ｓ１，Ｓ１における上部シールド層４５と下部シールド層３１間の距離をＧｌｓ、多層膜Ｔの中央Ｃと重なる位置における上部シールド層４５と下部シールド層３１間の距離をＧｌｃとしたときに、
前記Ｇｌｓと前記Ｇｌｃの差の値を、磁気検出素子の実効トラック幅Ｅ−Ｔｗが０．１７μｍとなる値以下に設定している。実効トラック幅Ｅ−Ｔｗは、前述したフルトラックプロファイル法またはマイクロトラックプロファイル法によって測定する。
【０１９０】
具体的には、前記Ｇｌｓと前記Ｇｌｃの値を、Ｇｌｃ−２０ｎｍ≦Ｇｌｓ≦Ｇｌｃ＋９０ｎｍを満たす範囲に設定することが好ましい。より好ましくは、前記Ｇｌｓと前記Ｇｌｃの値を、Ｇｌｃ−２０ｎｍ≦Ｇｌｓ≦Ｇｌｃ＋７０ｎｍを満たす範囲に設定することである。さらに好ましくは、前記Ｇｌｓと前記Ｇｌｃの値を、Ｇｌｃ−２０ｎｍ≦Ｇｌｓ≦Ｇｌｃ＋３０ｎｍを満たす範囲に設定することである。
【０１９１】
あるいは、前記Ｇｌｓと前記Ｇｌｃの値を、０．６７≦Ｇｌｓ／Ｇｌｃ≦２．５０を満たす範囲に設定することが好ましい。より好ましくは、前記Ｇｌｓと前記Ｇｌｃの値を、０．６７≦Ｇｌｓ／Ｇｌｃ≦２．１７を満たす範囲に設定することである。さらに好ましくは、前記Ｇｌｓと前記Ｇｌｃの値を、０．６７≦Ｇｌｓ／Ｇｌｃ≦１．５０を満たす範囲に設定することである。
【０１９２】
図１２に示された形態でも、前記ＧｌｓとＧｌｃの差の値を所定の値以下とすることによって、多層膜Ｔの両側近傍における上部シールド層４５と下部シールド層３１間の距離が大きくなることを抑え、実効トラック幅Ｅ−Ｔｗを小さくすることができる。
【０１９３】
また、本形態でも、電極部Ｌ１を、多層膜Ｔ近傍においては薄い第１電極層単層とし、多層膜Ｔから離れたところの電極部Ｌ１の膜厚を、第１電極層４２，４２上に第２電極層４３，４３及び第３電極層５１，５１を積層することによって大きくしている。
【０１９４】
この結果、多層膜Ｔの両側近傍における上部シールド層４５と下部シールド層３１間の距離を小さくしつつ、磁気検出素子の直流抵抗値を小さくすることができる。
【０１９５】
また、多層膜Ｔ近傍において、第１電極層４２を薄く形成できるので、多層膜Ｔの表面と第１電極層４２の側面４２ａとによって形成される段差Ｄを低くできる。従って、上部ギャップ層４４の膜厚を小さくしても、この段差Ｄ上に上部ギャップ層４４が確実に形成されるようにできる。すなわち、上部シールド層４５と電極部Ｌとの間の電気的短絡をより確実に防止できるようになる。
【０１９６】
なお、複数層の電極層は上層の電極層ほど、前記多層膜表面に平行な平面と前記電極層の前端縁の接平面とがなす角度が小さくなり、上層の電極層ほど膜厚が厚くなることが好ましい。
【０１９７】
なお、フリー磁性層３７，Ｆと固定磁性層３５，Ｐ１，Ｐ２は、単層の磁性材料層あるいは２層の磁性材料層（ＣｏＦｅ／ＮｉＦｅなど）として形成されてもよい。
【０１９８】
また、図１３は、図１に示された磁気検出素子の多層膜Ｔと第１電極層４２、４２と第２電極層４３、４３を図１の図示上方から見た平面図である。
【０１９９】
図１３に示されるように、複数層の電極層のうち最下層の電極層である第１電極層４２，４２のハイト方向の奥行長さＺ１が、多層膜Ｔのハイト方向の奥行長さＺ２より長くされているので、磁気検出素子の直流抵抗値を小さくできる。
【０２００】
なお、本発明では、多層膜Ｔ，Ｔ２、またはＴ３と電気的に接続される最下層の電極層（第１電極層４２、６３、１１７またはハードバイアス層４０）は、磁気検出素子の記録媒体との対向面を研磨して直流抵抗値を調節する工程においてスメアが発生しにくいように、Ｗ，Ｔａ，Ｒｈ，Ｉｒ，Ｒｕなどの硬性の材料を用いて形成し、最下層の電極層以外の電極層（第２電極層、第３電極層）の材料をＣｒ，Ｃｕ，Ａｕ，Ｔａなどの比抵抗の小さい材料を用いて形成することが好ましい。
【０２０１】
図２に示された磁気検出素子の製造方法を説明する。
まず図１４に示すように、下部シールド層３１、下部ギャップ層３２を成膜する。下部シールド層３１は、ＮｉＦｅなどの磁性材料を用いて形成し、下部ギャップ層３２はＡｌ₂Ｏ₃、ＳｉＯ₂などの絶縁性材料を用いて形成する。下部シールド層３１は、基板３０上に、アルミナなどの絶縁性材料からなる図示しない下地層を介して積層されている。
【０２０２】
さらに、下部ギャップ層３２上に、図２に示される下地層３３、反強磁性層３４、第１の固定磁性層３５ａ、非磁性中間層３５ｂ、第２の固定磁性層３５ｃからなるシンセティックフェリピンド型の固定磁性層３５、非磁性材料層３６、第２のフリー磁性層３７ａ、非磁性中間層３７ｂ、第１フリー磁性層３７ｃからなるシンセティックフェリフリー型のフリー磁性層３７、保護層３８を積層し、多層膜Ｔを形成する。
【０２０３】
なおこの多層膜Ｔの代りに、図１１に示すシングルスピンバルブ型薄膜素子の多層膜Ｔ２、図１２に示すデュアルスピンバルブ型薄膜素子の多層膜Ｔ３であってもよい。
【０２０４】
なお多層膜Ｔ，Ｔ２，またはＴ３を構成する反強磁性層を、ＰｔＭｎ合金により形成することが好ましく、またはＸ―Ｍｎ（ただしＸは、Ｐｄ，Ｉｒ，Ｒｈ，Ｒｕのいずれか１種または２種以上の元素である）あるいはＰｔ―Ｍｎ―Ｘ′（ただしＸ′は、Ｐｄ，Ｉｒ，Ｒｈ，Ｒｕ，Ａｕ，Ａｇのいずれか１種または２種以上の元素である）で形成してもよい。前記反強磁性層を上述した材質で形成する場合、固定磁性層との界面で交換結合磁界を発生させるには熱処理を施す必要がある。
【０２０５】
次に、形成する磁気検出素子の光学トラック幅Ｏ−Ｔｗの領域を覆うリフトオフ用のレジスト層Ｒ１を、多層膜Ｔ上にパターン形成する。
【０２０６】
図１４に示すように、レジスト層Ｒ１には、その下面に切り込み部Ｒ１ａ，Ｒ１ａが形成されている。
【０２０７】
次に図１５に示す工程では、エッチングにより多層膜Ｔの両側を削り込む。
本工程では、エッチングレート及びエッチング時間を制御し、反強磁性層３４の側面を削り取らず残るようすることにより、反強磁性層３４を図示Ｘ方向に長く形成している。なお、反強磁性層３４の側面を完全に削ると、図６に示される磁気検出素子を形成することができる。
【０２０８】
さらに図１６に示す工程では、多層膜Ｔの両側に、バイアス下地層３９，３９、ハードバイアス層４０，４０、中間層４１，４１を成膜する。バイアス下地層３９，３９はＣｒ、Ｔｉ、Ｍｏ、またはＷ₅₀Ｍｏ₅₀のうちいずれか一種以上、好ましくはＣｒを、ハードバイアス層４０，４０はＣｏ−Ｐｔ（コバルト−白金）合金やＣｏ−Ｃｒ−Ｐｔ（コバルト−クロム−白金）合金などを、中間層４１，４１はＴａを用いて形成した。本実施の形態では、バイアス下地層３９，３９、ハードバイアス層４０，４０、中間層４１，４１の成膜を異方性を有するイオンビームスパッタ法を用いて行った。
【０２０９】
本形態では、ハードバイアス層４０，４０は多層膜Ｔと対向する側の側面４０ａの最上部４０ｂ，４０ｂが第２のフリー磁性層３７ａの上面３７ａ１と重なる高さ位置に形成される。すなわち、ハードバイアス層４０の多層膜Ｔと対向する側の側面４０ａは、及び第２のフリー磁性層３７ａの側面と対向する高さ位置まで成膜され、第１フリー磁性層３７ｃの側面とは対向しないように形成されている。ただし、図７に示されるように、ハードバイアス層４０の側面４０ａが、固定磁性層３５の側面、非磁性材料層３６の側面、第２のフリー磁性層３７ａ、非磁性中間層３７ｂ、及び第１のフリー磁性層３７ｃの側面と対向するようにしてもよい。
【０２１０】
ハードバイアス層４０は、フリー磁性層３７を構成する第２フリー磁性層３７ａと第１フリー磁性層３７ｃのうち、第２フリー磁性層３７ａの磁化方向のみをそろえている。第２フリー磁性層３７ａの磁化方向が一定方向に揃えられると、第１フリー磁性層３７ｃは磁化方向が反平行となるフェリ磁性状態となり、フリー磁性層３７全体の磁化方向が一定方向に揃えられる。
【０２１１】
本形態では、ハードバイアス層４０は図示Ｘ方向の静磁界を、主に第２のフリー磁性層３７ａに与える。従って、ハードバイアス層４０から発生する図示Ｘ方向の静磁界によって、第１フリー磁性層３７ｃの磁化方向（図示Ｘ方向と逆向き）が乱されることを抑えることができる。
【０２１２】
次に図１７に示す工程では、基板３０表面の法線方向に対し所定の角度θ３から、中間層４１，４１上に第１電極層４２，４２を成膜する。第１電極層４２，４２は、多層膜Ｔの両側領域に、トラック幅方向に所定の間隔Ｓｐ１を開けて形成された一対の電極からなる。
【０２１３】
この際、第１電極層４２，４２を、多層膜Ｔ上に設けられたレジスト層Ｒ１の下面に形成された切り込み部Ｒ１ａ，Ｒ１ａ内にまで成膜してもよい。
【０２１４】
なお、第１電極層４２，４２を形成するときには、図１３に示されるように、第１電極層４２，４２のハイト方向の奥行長さＺ１を、多層膜Ｔのハイト方向の奥行長さＺ２より長く形成することが好ましい。
【０２１５】
そしてレジスト層Ｒ１を、レジスト剥離液を用いながらリフトオフによって除去した後、図１８に示すように、切り込み部Ｒ２ａ，Ｒ２ａの形成されたリフトオフ用のレジスト層Ｒ２を多層膜Ｔ及び第１電極層４２，４２上に形成する。
【０２１６】
次に、基板３０表面の法線方向に対し所定の角度θ４から、第１電極層４２，４２上に第２の電極層４３，４３を成膜する。このような製造方法を用いることにより、第２電極層４３，４３を構成する一対の電極のトラック幅方向の間隔Ｓｐ２を，第１電極層４２，４２電極層を構成する一対の電極のトラック幅方向の間隔Ｓｐ１より大きくできる。
【０２１７】
この際、第２電極層４３，４３を、レジスト層Ｒ２の下面に形成された切り込み部Ｒ２ａ，Ｒ２ａ内にまで成膜してもよい。
【０２１８】
第１電極層４２，４２及び第２電極層４３，４３を成膜するときには、例えば、多層膜Ｔが形成された基板３０に対し、第１電極層４２，４２または第２電極層４３，４３の組成で形成されたターゲットを斜めに傾けて、前記ターゲットを前記基板３０上で移動または回転させながら、イオンビームスパッタ法、ロングスロースパッタ法、コリメーションスパッタ法のいずれかまたはそれらを組み合わせたスパッタ法により、第１電極層４２，４２または第２電極層４３，４３を中間層４１，４１上に成膜する。
【０２１９】
または、前記ターゲットを固定して基板３０側を、前記ターゲットに対し斜め方向に移動または回転させてもよい。また図１８に示すように、レジスト層Ｒ２の上には、第２電極層４３，４３と同じ組成の層４３Ａが成膜される。
【０２２０】
なお、第２電極層４３，４３を成膜するときの成膜角度θ４を、第１電極層４２，４２の電極層を成膜するときの成膜角度θ３よりも大きくすることが好ましい。成膜角度θ４＞成膜角度θ３とすることにより、多層膜Ｔ表面に平行な平面と第２電極層４３の前端縁の接平面とがなす角度θ１を、多層膜Ｔ表面に平行な平面と第１電極層４２、の前端縁の接平面とがなす角度θ２より小さくできる。
【０２２１】
θ１＜θ２とすると、多層膜Ｔに直接接続される第１電極層４２，４２から多層膜Ｔへの電流の供給を安定化することができる。
【０２２２】
また、多層膜Ｔの両側近傍における上部シールド層４５と下部シールド層３１間の距離が大きくなることを抑え、かつ磁気検出素子の直流抵抗値を小さくするために、第２電極層４３の膜厚ｔ２を、第１電極層４２の膜厚ｔ１より厚くすることが好ましい。
【０２２３】
また、多層膜Ｔと電気的に接続される最下層の電極層である第１電極層４２，４２を、磁気検出素子の記録媒体との対向面を研磨して直流抵抗値を調節する工程においてスメアが発生しにくいように、Ｗ，Ｔａ，Ｒｈ，Ｉｒ，Ｒｕなどの硬性の材料を用いて形成し、第２電極層４３，４３をＣｒ，Ｃｕ，Ａｕ，Ｔａなどの比抵抗の小さい材料を用いて形成することが好ましい。
【０２２４】
そしてレジスト層Ｒ２を、レジスト剥離液を用いながらリフトオフによって除去した後、多層膜Ｔ、第１電極層４２，４２及び第２電極層４３，４３に、図１９に示すように、上部ギャップ層４４を成膜する。
【０２２５】
さらに、図２０に示す工程では、多層膜Ｔ及び最下層の電極層である第１電極層４２，４２上の一部と重なる領域に、切り込み部の形成されたリフトオフ用のレジスト層Ｒ３を積層し、基板３０に対し斜め方向から第１電極層上の一部及び挙２電極層４３，４３上の全ての領域と重なる絶縁層５０，５０を成膜する。
【０２２６】
レジスト層Ｒ３を、レジスト剥離液を用いながらリフトオフによって除去した後、図２１に示すように、上部ギャップ層４４上に上部シールド層４５を成膜し、上部シールド層４５上に保護層４６を成膜する工程を経て、図２の磁気検出素子が完成する。
【０２２７】
なお、上記した磁気検出素子の製造方法において、第１電極層４２，４２と、第２電極層４３，４３のうち、第１電極層４２，４２のみと重なる領域であって、絶縁層５０，５０と重ならない領域Ｓ１，Ｓ１における上部シールド層４５と下部シールド層３１間の距離をＧｌｓ、多層膜Ｔの中央Ｃと重なる位置における上部シールド層４５と下部シールド層３１間の距離をＧｌｃとしたときに、
前記Ｇｌｓと前記Ｇｌｃの差の値を、磁気検出素子の実効トラック幅が０．１７μｍとなる値以下となるように、磁気検出素子を構成する各層の膜厚を設定することが好ましい。
【０２２８】
具体的には、前記Ｇｌｓと前記Ｇｌｃの値を、Ｇｌｃ−２０ｎｍ≦Ｇｌｓ≦Ｇｌｃ＋９０ｎｍを満たす範囲に設定することが好ましい。より好ましくは、前記Ｇｌｓと前記Ｇｌｃの値を、Ｇｌｃ−２０ｎｍ≦Ｇｌｓ≦Ｇｌｃ＋７０ｎｍを満たす範囲に設定することである。さらに好ましくは、前記Ｇｌｓと前記Ｇｌｃの値を、Ｇｌｃ−２０ｎｍ≦Ｇｌｓ≦Ｇｌｃ＋３０ｎｍを満たす範囲に設定することである。
【０２２９】
あるいは、前記Ｇｌｓと前記Ｇｌｃの値を、０．６７≦Ｇｌｓ／Ｇｌｃ≦２．５０を満たす範囲に設定することが好ましい。より好ましくは、前記Ｇｌｓと前記Ｇｌｃの値を、０．６７≦Ｇｌｓ／Ｇｌｃ≦２．１７を満たす範囲に設定することである。さらに好ましくは、前記Ｇｌｓと前記Ｇｌｃの値を、０．６７≦Ｇｌｓ／Ｇｌｃ≦１．５０を満たす範囲に設定することである。
【０２３０】
前記ＧｌｓとＧｌｃの差の値を所定の値以下とすることによって、多層膜Ｔの両側近傍における上部シールド層４５と下部シールド層３１間の距離が大きくなることを抑え、実効トラック幅Ｅ−Ｔｗを小さくすることができる。
【０２３１】
また、本形態でも、電極部Ｌを、多層膜Ｔ近傍においては薄い第１電極層単層とし、多層膜Ｔから離れたところの電極部Ｌの膜厚を、第１電極層上に第２電極層を積層することによって大きくしている。
【０２３２】
この結果、多層膜Ｔの両側近傍における上部シールド層４５と下部シールド層３１間の距離を小さくしつつ、磁気検出素子の直流抵抗値を小さくすることができる。
【０２３３】
また、多層膜Ｔ近傍において、第１電極層４２を薄く形成できるので、多層膜Ｔの表面と第１電極層４２の側面４２ａとによって形成される段差Ｄを低くできる。従って、上部ギャップ層４４の膜厚を小さくしても、この段差Ｄ上に上部ギャップ層４４が確実に形成されるようにできる。すなわち、上部シールド層４５と電極部Ｌとの間の電気的短絡をより確実に防止できるようになる。
【０２３４】
以上、図２に示された磁気検出素子の製造方法について説明したが、絶縁層５０，５０の形成を省略することにより、図１に示された磁気検出素子を形成することができる。また、前記Ｇｌｓと前記Ｇｌｃの値の上述した範囲内で、前記Ｇｌｓと前記Ｇｌｃの値をＧｌｓ＝Ｇｌｃとすると図３の磁気検出素子を形成でき、Ｇｌｓ＜Ｇｌｃとすると図４の磁気検出素子を形成できる。
【０２３５】
また、第１電極層４２，４２を形成せず、中間層４１、４１上に直接第２電極層４３，４３を積層することにより、図５の磁気検出素子を形成できる。
【０２３６】
図８の磁気検出素子を形成するときには、マイクロトラックプロファイル法などを用いて多層膜Ｔの不感領域ｄ，ｄの幅寸法を予め別の磁気検出素子を用いて測定しておき、この不感領域ｄ，ｄ上のみを覆うように、リフトオフ用のレジスト層を形成し、第１電極層４２，４２を成膜するときに、前記レジスト層の切り込み部内にまで、第１電極層４２，４２を形成すればよい。
【０２３７】
図９に示された磁気検出素子を形成するときには、図２２に示されるように、バイアス下地層３９，３９を基板３０の表面に対する法線方向から成膜すればよい。例えば、バイアス下地層３９，３９をスパッタ成膜するためのターゲットを基板３０に平行となるように対向させ、スパッタ粒子Ｓａの角度分布が狭く直進性のよい方法（イオンビームスパッタ法、ロングスロースパッタ法、コリメーションスパッタ法のいずれかまたはそれらを組み合わせたスパッタ法）によって形成する。これにより、多層膜Ｔの側面に堆積するスパッタ粒子がほとんどなく、多層膜Ｔ中の反強磁性層３４の延出部３４ｂ上にのみ成膜されるようにできる。
【０２３８】
さらに、ハードバイアス層４０，４０を等法性または異方性のスパッタ法を用いて成膜することにより、図９に示されるように、ハードバイアス層４０，４０の多層膜Ｔ側の側面４０ａ，４０ａが、第２フリー磁性層３７ａの側面と直接接するようにできる。すると、ハードバイアス層４０，４０と第２フリー磁性層３７ａが磁気的に連続体となり、第２フリー磁性層３７ａの側端部において反磁界が発生することを防ぐことができ、安定性が増す。
【０２３９】
レジスト層Ｒ１の端部Ｒ１ｂ，Ｒ１ｂの位置と、スパッタ粒子Ｓａの角度分布及び直進性を設定することにより、バイアス下地層３９，３９が多層膜Ｔの側面上に全く形成されないようにすること、第２フリー磁性層３７ａ及び第１フリー磁性層３７ｃの側面上に形成されない範囲でバイアス下地層３９，３９が多層膜Ｔの側面上に形成されるようにすること、ハードバイアス層４０，４０と第２フリー磁性層３７ａ間のバイアス下地層３９，３９の膜厚が１ｎｍ以下となるようにバイアス下地層３９，３９が多層膜Ｔの側面上に形成されるようにすることのうちいずれかになるようにできる。
【０２４０】
また、図１２に示されるような３層以上の電極層からなる電極部Ｌを形成するためには、切り込み部の形成されたリフトオフ用のレジスト層を多層膜Ｔから既に形成された複数層の電極層のうち最上層の電極層上にかけて形成し、前記最上層の電極層上にさらに別の電極層を、前記基板の法線方向に対し所定の成膜角度から成膜し、その後前記レジスト層を除去する工程を繰り返せばよい。
【０２４１】
図１４から図１７に示された工程において、多層膜Ｔをマスクするレジスト層を２層レジスト法、イメージリバース法などによって形成された切り込み部Ｒ１ａ，Ｒ１ａを有するリフトオフ用のレジスト層Ｒ１としている。
【０２４２】
ただし、本発明では、図２３に示されるように、切り込み部を有さないレジスト層Ｒ４を用いて、形成する磁気検出素子の光学トラック幅Ｏ−Ｔｗの領域を覆う領域をマスクしてもよい。光学トラック幅Ｏ−Ｔｗを０．２μｍ以下の幅寸法で形成するときには、電子ビームリソグラフィーなどを用いて、切り込み部を有さないレジスト層Ｒ４を形成することが有効である。
【０２４３】
レジスト層Ｒ４の形成後、図２４に示すごとくエッチングにより多層膜Ｔの両側を削り込む。
【０２４４】
さらに図２５に示す工程では、多層膜Ｔの両側に、バイアス下地層３９，３９、ハードバイアス層４０，４０、中間層４１，４１、及び第１電極層４２，４２を成膜する。
【０２４５】
本発明では、多層膜Ｔ近傍において第１電極層４２，４２を薄く形成でき、多層膜Ｔの表面と第１電極層４２，４２の側面とによって形成される段差Ｄの高さ寸法ｔ３を低くできる。従って、レジスト層Ｒ４が切り込み部を有さなくとも、第１電極層４２，４２の成膜後にレジスト層Ｒ４を確実に除去できる。
【０２４６】
なお、本発明の磁気検出素子に記録用のインダクティブヘッドを積層して、記録再生複合型磁気ヘッドを構成してもよい。
【０２４７】
【参考例】
図１に示された構造の磁気検出素子を用いて浮上式磁気ヘッドを形成し、磁気検出素子の多層膜Ｔの中央Ｃと重なる位置における上部シールド層４５と下部シールド層３１間の距離Ｇｌｃを固定し、第１電極層４２，４２のみと重なる領域であって、第２電極層４３，４３と重ならない領域Ｓ，Ｓにおける上部シールド層４５と下部シールド層３１間の距離Ｇｌｓを変化させたときの実効トラック幅（ｅｆｆｅｃｔｉｖｅ ｒｅａｄ ｗｉｄｔｈ）Ｅ−Ｔｗを測定した。
【０２４８】
実効トラック幅Ｅ−Ｔｗの測定は、先に説明したフルトラックプロファイル法を用いて行った（図２７参照）。
【０２４９】
測定に用いた磁気検出素子のＧｌｃは６０ｎｍ、光学的トラック幅Ｏ−Ｔｗを０．１５μｍ、多層膜Ｔのハイト方向長さＺ２を０．１μｍ、記録媒体からの磁気的浮上量を１８ｎｍとした。また、ハードバイアス層の４０，４０の残留磁化×膜厚の値を７．５Ｔ・ｎｍとしたときと２１．７Ｔ・ｎｍとしたときの２通りの場合について調べた。
【０２５０】
図２６に、前記ＧｌｓとＧｌｃの差の値と実効トラック幅Ｅ−Ｔｗとの関係を示すグラフを示す。
【０２５１】
図２６のグラフから、前記ＧｌｓとＧｌｃの差の値が小さくなると実効トラック幅Ｅ−Ｔｗが小さくなることが分かる。
【０２５２】
ハードバイアス層の４０，４０の残留磁化×膜厚の値を７．５Ｔ・ｎｍとした場合、実効トラック幅Ｅ−Ｔｗを０．１７μｍ以下にするためには、前記ＧｌｓとＧｌｃの差の値を９０ｎｍ以下とすればよいことが分かる。さらに、前記ＧｌｓとＧｌｃの差の値を７０ｎｍ以下とすれば、実効トラック幅Ｅ−Ｔｗを０．１６７μｍ以下にでき、前記ＧｌｓとＧｌｃの差の値を３０ｎｍ以下とすれば、実効トラック幅Ｅ−Ｔｗを０．１６５μｍ以下にできる。
【０２５３】
また、ハードバイアス層の４０，４０の残留磁化×膜厚の値を２１．７Ｔ・ｎｍとした場合、前記ＧｌｓとＧｌｃの差の値を７０ｎｍ以下とすれば、実効トラック幅Ｅ−Ｔｗを０．１６μｍ以下にでき、前記ＧｌｓとＧｌｃの差の値を３０ｎｍ以下とすれば、実効トラック幅Ｅ−Ｔｗを０．１５７μｍ以下にできる。
【０２５４】
なお、充分な厚さのハードバイアス層４０，４０を形成するためには、Ｇｌｓ−Ｇｌｃ≧−２０ｎｍとすることが好ましい。
【０２５５】
これらの結果から、前記Ｇｌｓと前記Ｇｌｃの値を、Ｇｌｃ−２０ｎｍ≦Ｇｌｓ≦Ｇｌｃ＋９０ｎｍを満たす範囲に設定することが好ましいとし、より好ましくは、Ｇｌｃ−２０ｎｍ≦Ｇｌｓ≦Ｇｌｃ＋７０ｎｍを満たす範囲に設定すること、さらに好ましくは、Ｇｌｃ−２０ｎｍ≦Ｇｌｓ≦Ｇｌｃ＋３０ｎｍを満たす範囲に設定することとした。
【０２５６】
また、前記Ｇｌｃが６０ｎｍであることと、上記前記Ｇｌｓと前記Ｇｌｃの好ましい値の範囲とから、前記Ｇｌｓと前記Ｇｌｃの値を、０．６７≦Ｇｌｓ／Ｇｌｃ≦２．５０を満たす範囲に設定することが好ましいとし、より好ましくは、０．６７≦Ｇｌｓ／Ｇｌｃ≦２．１７を満たす範囲に設定すること、さらに好ましくは、０．６７≦Ｇｌｓ／Ｇｌｃ≦１．５０を満たす範囲に設定することとした。
【０２５７】
【発明の効果】
以上詳細に説明した本発明によれば、前記ＧｌｓとＧｌｃの差の値を所定の値以下とすることによって、前記多層膜の両側近傍における前記上部シールド層と前記下部シールド層間の距離を小さくし、実効トラック幅を小さくすることができる。
【０２５８】
また、本発明では、前記電極部をトラック幅方向に所定の間隔を開けて形成された一対の電極からなる電極層が複数層積層され、上層の電極層ほど前記一対の電極のトラック幅方向の間隔が大きくされたものとすることによって、前記多層膜近傍においては前記電極部を薄く形成し、前記多層膜から離れたところで、前記電極層を複数層積層することによって、前記電極部の膜厚を大きくしている。
【０２５９】
この結果、前記多層膜の両側近傍における前記上部シールド層と前記下部シールド層間の距離を小さくしつつ、磁気検出素子の直流抵抗値が大きくなることを抑えることができる。
【０２６０】
また、本発明では、前記多層膜近傍においては前記電極部を薄く形成できるので、前記多層膜の表面と前記電極部の側面とによって形成される段差を低くできる。従って、前記上部ギャップ層の膜厚を小さくしても、この段差上に前記上部ギャップ層が確実に形成されるようにできる。すなわち、前記上部シールド層と前記電極層との間の電気的短絡をより確実に防止できるようになる。
【図面の簡単な説明】
【図１】参考例の形態の磁気検出素子を記録媒体との対向面側から見た断面図、
【図２】参考例の形態の磁気検出素子を記録媒体との対向面側から見た断面図、
【図３】参考例の形態の磁気検出素子を記録媒体との対向面側から見た断面図、
【図４】実施の形態の磁気検出素子を記録媒体との対向面側から見た断面図、
【図５】実施の形態の磁気検出素子を記録媒体との対向面側から見た断面図、
【図６】参考例の形態の磁気検出素子を記録媒体との対向面側から見た断面図、
【図７】参考例の形態の磁気検出素子を記録媒体との対向面側から見た断面図、
【図８】参考例の形態の磁気検出素子を記録媒体との対向面側から見た断面図、
【図９】参考例の形態の磁気検出素子を記録媒体との対向面側から見た断面図、
【図１０】参考例の形態の磁気検出素子を記録媒体との対向面側から見た断面図、
【図１１】参考例の形態の磁気検出素子を記録媒体との対向面側から見た断面図、
【図１２】参考例の形態の磁気検出素子を記録媒体との対向面側から見た断面図、
【図１３】図１に示された磁気検出素子の多層膜Ｔと第１電極層４２、４２と第２電極層４３、４３を図１の図示上方から見た平面図、
【図１４】磁気検出素子の製造方法の実施の形態を示す一工程図、
【図１５】磁気検出素子の製造方法の実施の形態を示す一工程図、
【図１６】磁気検出素子の製造方法の実施の形態を示す一工程図、
【図１７】磁気検出素子の製造方法の実施の形態を示す一工程図、
【図１８】本発明の磁気検出素子の製造方法の実施の形態を示す一工程図、
【図１９】磁気検出素子の製造方法の実施の形態を示す一工程図、
【図２０】磁気検出素子の製造方法の実施の形態を示す一工程図、
【図２１】磁気検出素子の製造方法の実施の形態を示す一工程図、
【図２２】磁気検出素子の製造方法の実施の形態を示す一工程図、
【図２３】磁気検出素子の製造方法の実施の形態を示す一工程図、
【図２４】磁気検出素子の製造方法の実施の形態を示す一工程図、
【図２５】磁気検出素子の製造方法の実施の形態を示す一工程図、
【図２６】前記ＧｌｓとＧｌｃの差の値と実効トラック幅との関係を示すグラフ、
【図２７】フルトラックプロファイル法を説明するためのグラフ、
【図２８】従来の磁気検出素子を記録媒体との対向面側から見た断面図、
【符号の説明】
３１ 下部シールド層
３２ 下部ギャップ層
３３ 下地層
３４ 反強磁性層
３５ 固定磁性層
３５ａ 第１の固定磁性層
３５ｂ 非磁性中間層
３５ｃ 第２の固定磁性層
３６ 非磁性材料層
３７ フリー磁性層
３７ａ 第２のフリー磁性層
３７ｂ 非磁性中間層
３７ｃ 第１フリー磁性層
３８ 保護層
３９ バイアス下地層
４０ ハードバイアス層
４１ 中間層
４２ 第１電極層
４３ 第２電極層
４４ 上部ギャップ層
４５ 上部シールド層
４６ 保護層
Ｔ 多層膜

Claims (12)

1. 基板上に、磁性材料からなる下部シールド層と、この下部シールド層上に積層される絶縁性材料からなる下部ギャップ層と、反強磁性層、前記反強磁性層との交換結合磁界により磁化方向が固定される固定磁性層、非磁性材料層、及び磁化が外部磁界に対し変動するフリー磁性層を有し、前記下部ギャップ層上に積層される多層膜と、前記フリー磁性層の磁化方向を一定方向に揃えるための一対のハードバイアス層と、前記ハードバイアス層の一部に重なる位置に形成された前記多層膜に電流を供給するための一対の電極部と、前記多層膜上、前記ハードバイアス層上及び前記電極部上に積層される絶縁性材料からなる上部ギャップ層と、前記上部ギャップ層上に積層される磁性材料からなる上部シールド層とを有する磁気検出素子において、
   前記一対の電極部は、前記多層膜の両側領域に、前記一対のハードバイアス層のトラック幅方向の間隔よりも広い間隔を開けて形成された第２電極層を有し、
   前記第２電極層よりもトラック幅方向での前記多層膜側であって、前記ハードバイアス層と重なる領域での前記上部シールド層と前記下部シールド層間の距離Ｇｌｓは、前記多層膜の中央と重なる位置における前記上部シールド層と前記下部シールド層間の距離Ｇｌｃよりも小さく、
   前記Ｇｌｓと前記Ｇｌｃとの差は、磁気検出素子の実効トラック幅が０．１７μｍとなる値以下に設定されることを特徴とする磁気検出素子。
2. 前記多層膜の両側領域であって、前記ハードバイアス層と前記第２電極層との間には、前記第２電極層よりもトラック幅方向に間隔が狭い前記電極部の最下層としての第１電極層が設けられ、前記第２電極層よりもトラック幅方向での前記多層膜側であって、前記ハードバイアス層及び前記第１電極層と重なる領域での前記上部シールド層と前記下部シールド層間の距離Ｇｌｓは、前記多層膜の中央と重なる位置における前記上部シールド層と前記下部シールド層間の距離Ｇｌｃよりも小さい請求項１記載の磁気検出素子。
3. 前記電極部は上層の電極層ほど膜厚が厚くなる請求項２記載の磁気検出素子。
4. 前記第１電極層のハイト方向の奥行長さが、前記多層膜のハイト方向の奥行長さより長い請求項２又は３に記載の磁気検出素子。
5. 前記第１電極層の材料をＷ、Ｔａ、Ｒｈ、Ｉｒ、Ｒｕのいずれか１種または２種以上とし、前記第１電極層以外の電極層の材料をＣｒ、Ｃｕ、Ａｕ、Ｔａのいずれか１種または２種以上で形成する請求項２ないし４のいずれかに記載の磁気検出素子。
6. 前記ハードバイアス層は、前記多層膜側の側面が、前記フリー磁性層の側面と直接接しているか、または前記フリー磁性層の側面と非磁性材料からなる膜厚１ｎｍ以下のバイアス下地層を介して対向している請求項１ないし５のいずれかに記載の磁気検出素子。
7. 前記第２電極層上と上部シールド層との間に、前記上部ギャップ層とは別に絶縁層が設けられている請求項１ないし６のいずれかに記載の磁気検出素子。
8. 基板上に、磁性材料からなる下部シールド層と、この下部シールド層上に積層される絶縁性材料からなる下部ギャップ層と、反強磁性層、前記反強磁性層との交換結合磁界により磁化方向が固定される固定磁性層、非磁性材料層、及び磁化が外部磁界に対し変動するフリー磁性層を有し、前記下部ギャップ層上に積層される多層膜と、前記フリー磁性層の磁化方向を一定方向に揃えるための一対のハードバイアス層と、前記ハードバイアス層の一部に重なる位置に形成された前記多層膜に電流を供給するための一対の電極部と、前記多層膜上、前記ハードバイアス層上及び前記電極部上に積層される絶縁性材料からなる上部ギャップ層と、前記上部ギャップ層上に積層される磁性材料からなる上部シールド層とを有する磁気検出素子の製造方法において、以下の工程を有することを特徴とする磁気検出素子の製造方法。
   （ａ）基板上に前記下部シールド層、前記下部ギャップ層、及び前記多層膜を成膜する工程と、
   （ｂ）前記多層膜上に、レジスト層を形成する工程と、
   （ｃ）前記多層膜の前記レジスト層によって覆われていない領域を削る工程と、
   （ｄ）前記多層膜の両側領域に、一対のハードバイアス層を形成し、このとき、前記ハードバイアス層の表面を前記多層膜の表面よりも低い位置に形成する工程と、
   （ｅ）切り込み部の形成されたリフトオフ用のレジスト層を前記多層膜及び前記ハードバイアス層上に形成する工程と、
   （ｆ）前記基板の法線方向に対し所定の角度から、前記ハードバイアス層上に、前記一対のハードバイアス層のトラック幅方向の間隔よりも広い間隔を有する第２電極層を形成する工程と、
   （ｇ）前記リフトオフ用の前記レジスト層を除去する工程と、
   （ｈ）前記多層膜、前記一対のハードバイアス層及び前記一対の第２電極層上に上部ギャップ層を成膜し、このとき、トラック幅方向での前記多層膜と前記第２電極層間に露出する前記ハードバイアス層上に形成される前記上部ギャップ層の上面を前記多層膜の上面よりも低い位置に形成する工程と、
   （ｉ）前記上部ギャップ層上に上部シールド層を成膜し、このとき、前記（ｄ）工程、前記（ｆ）工程及び前記（ｈ）工程を経ることで、前記第２電極層よりもトラック幅方向での前記多層膜側であって、前記ハードバイアス層と重なる領域での前記上部シールド層と前記下部シールド層間の距離Ｇｌｓを、前記多層膜の中央と重なる位置における前記上部シールド層と前記下部シールド層間の距離Ｇｌｃよりも小さく、前記Ｇｌｓと前記Ｇｌｃとの差を、磁気検出素子の実効トラック幅が０．１７μｍとなる値以下に設定する工程。
9. 前記（ｄ）工程と、前記（ｅ）工程の間に、
   （ｊ）前記一対のハードバイアス層上に、一対の第１電極層を形成し、このとき、前記第１電極層の表面を前記多層膜の表面よりも低い位置に形成する工程、
   を有し、前記（ｈ）工程にて、トラック幅方向での前記多層膜と前記第２電極層間に露出する前記第１電極層上に形成される前記上部ギャップ層の上面を前記多層膜の上面よりも低い位置に形成する請求項８記載の磁気検出素子の製造方法。
10. 前記（ｊ）の工程において、前記第１電極層のハイト方向の奥行長さを、前記多層膜のハイト方向の奥行長さより長く形成する請求項９記載の磁気検出素子の製造方法。
11. 前記（ｊ）の工程において、前記第１電極層の材料をＷ，Ｔａ、Ｒｈ，Ｉｒ，Ｒｕのうちいずれか１種または２種以上とし、前記（ｆ）工程において、第２電極層をＣｒ、Ｃｕ、Ａｕ，Ｔａのうちいずれか１種または２種以上とする請求項９又は１０に記載の磁気検出素子の製造方法。
12. 前記（ｈ）の工程と前記（ｉ）の工程の間に、
    （ｋ）前記多層膜及び前記ハードバイアス層上の一部と重なる領域、あるいは前記（ｊ）工程を有する場合には、前記多層膜及び前記第１電極層上の一部と重なる領域に、切り込み部の形成されたリフトオフ用のレジスト層を積層し、前記基板に対し斜め方向から前記上部ギャップ層上に、前記第２電極層上の領域を覆う絶縁層を成膜する工程を有する請求項８ないし１１のいずれかに記載の磁気検出素子の製造方法。

Images