JP3930307B2 - 発振器用集積回路 - Google Patents
発振器用集積回路 Download PDFInfo
- Publication number
- JP3930307B2 JP3930307B2 JP2001376597A JP2001376597A JP3930307B2 JP 3930307 B2 JP3930307 B2 JP 3930307B2 JP 2001376597 A JP2001376597 A JP 2001376597A JP 2001376597 A JP2001376597 A JP 2001376597A JP 3930307 B2 JP3930307 B2 JP 3930307B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- diode
- resistor
- integrated circuit
- diodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/02—Details
- H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
- H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
- H03B5/1215—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair the current source or degeneration circuit being in common to both transistors of the pair, e.g. a cross-coupled long-tailed pair
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1231—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
- H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
- H03B5/1243—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising voltage variable capacitance diodes
Description
【０００１】
【発明の属する技術分野】
この発明は、特にテレビジョンチューナの局部発振器を構成するのに好適な発振器用集積回路に関する。
【０００２】
【従来の技術】
テレビジョンチューナに使用される従来の発振器用集積回路（以下、単に集積回路という）を図３によって説明する。
先ず、集積回路６０内にはエミッタ同士が互いに接続された一対の発振トランジスタ６１、６２と、定電流源６３とが構成されている。そして、第一の発振トランジスタ６１及び第二の発振トランジスタ６２の各エミッタは定電流源６３に接続される。また、各発振トランジスタ６１、６２のコレクタにはそれぞれ給電用の抵抗を介して電圧が印加される。
また、集積回路６０内には第一乃至第四の結合コンデンサ６４乃至６７が構成される。
【０００３】
集積回路１には第一の端子６０ａと第二の端子６０ｂとが設けられ、第一の端子６０ａには第一の結合コンデンサ６４を介して第一の発振トランジスタ６１のベースが結合されると共に、第二の結合コンデンサ６５を介して第二の発振トランジスタ６２のコレクタが結合される。また、第二の端子６０ｂには第三の結合コンデンサ６６を介して第一の発振トランジスタ６１のコレクタが結合されると共に、第四の結合コンデンサ６７を介して第二の発振トランジスタ６２のベースが結合される。
また、集積回路６０内には第一の端子６０ａにカソードが接続され、アノードが接地されたダイオード６８と、第二の端子６０ｂにカソードが接続され、アノードが接地されたダイオード６９とが構成される。
【０００４】
また、集積回路６０内にはエミッタ同士が互いに接続された一対の発振トランジスタ７１、７２と、定電流源７３とが構成されている。そして、第三及び第四の発振トランジスタ７１、７２のエミッタは定電流源７３に接続される。また、各発振トランジスタ７１、７２のコレクタにはそれぞれ給電用の抵抗を介して電圧が印加される。
さらに、集積回路６０内には第三の発振トランジスタ７１のベースに接続された第五の結合コンデンサ７４と第四の発振トランジスタ７２のコレクタに接続された第六の結合コンデンサ７５とが構成されると共に、第四の発振トランジスタ７２のベースを接地するコンデンサ７６が構成される。
【０００５】
そして、集積回路６０には第三の端子６０ｃが設けられ、第三の端子１０ｃと第三の発振トランジスタ７４のベースとの間に第五の結合コンデンサ７４が接続され、第三の端子１０ｃと第四の発振トランジスタ７５のコレクタとの間に第六の結合コンデンサ７５が接続される。
また、第三の端子６０ｃにカソードが接続されアノードが接地されたダイオード７７が集積回路６０内に構成される。
【０００６】
上記の三個のダイオード６８、６９、７７は、外部から各端子６０ａ、６０ｂ、６０ｃに誘導される静電気によって発振トランジスタ６１、６２、７１が破壊されるのを防止する保護ダイオードとして機能する。
【０００７】
以上の構成によって、第一の端子６０ａと第二の端子６０ｂとの間に共振回路を接続すれば、第一及び第二の発振トランジスタ６１、６２と共に平衡型の発振器が構成され、また、第三の端子６０ｃに別の共振回路の一端を接続し他端を接地すれば、第三及び第四の発振トランジスタ７１、７２と共に不平衡型の発振器が構成される。
【０００８】
集積回路６０の外部には第一の共振回路８１と第二の共振回路８２とが設けられる。第一の共振回路８１はインダクタンス素子８１ａとバラクタダイオード８１ｂとからなる並列共振回路で構成され、第一の端子６０ａと第二の端子６０ｂとの間に接続される。そして、バラクタダイオード８１ｂのアノードは抵抗８１ｃによって直流的に接地され、カソードには同調電圧Ｖｔが印加される。この発振回路はＶＨＦ帯のハイバンドのテレビジョン信号を受信するための局部発振器として使用される。
【０００９】
また、第二の共振回路８２はインダクタンス素子８２ａとバラクタダイオード８２ｂとからなる並列共振回路で構成され、その一端が第三の端子６０ｃに接続され、他端は接地される。そして、バラクタダイオード８２ｂのアノードはインダクタンス素子８１ａによって直流的に接地され、カソードには同調電圧Ｖｔが印加される。この発振器はローバンドのテレビジョン信号を受信するための局部発振器として使用される。
【００１０】
【発明が解決しようとする課題】
発振トランジスタの静電破壊を防止するダイオードは等価的な容量成分（１ｐＦ（ピコファラッド）程度）を持ち、これが共振回路に並列に接続される形となるので、共振回路のバラクタダイオードに印加する同調電圧によって発振周波数を変える場合に、バラクタダイオードを最小容量値にしてもダイオードの容量成分が残留するので、これによって発振周波数の可変範囲が狭められるという問題があった。
【００１１】
そこで、本発明では静電破壊防止用のダイオードによって狭くなった発振周波数の可変範囲を広げることを目的とする。
【００１２】
【課題を解決するための手段】
上記課題を解決するため、本発明では、内部に構成された発振トランジスタと、前記発振トランジスタのベースに結合され、外部に設けられる共振回路が接続される端子とを備え、前記発振トランジスタの静電破壊を防止するため２個直列に接続したダイオードを内部に構成し、当該２個直列に接続したダイオードは、互いのカソードを接続すると共に、一方のダイオードのアノードを前記端子に接続し、他方のダイオードのアノードをグラウンドに接続し、前記端子とグランドとの間に介挿された前記２個直列に接続したダイオードに対して直列に第一の抵抗を接続し、前記２個直列に接続したダイオードの接続点となる各々のカソードに逆バイアス電圧を印加した。
【００１５】
また、前記第一の抵抗の抵抗値を５０乃至２００オームとした。
【００１６】
また、前記２個のダイオードのカソードを互いに接続し、一方のダイオードのアノードを接地すると共にカソードに電圧を印加し、他方のダイオードを前記第一の抵抗を介して前記端子に接続し、前記端子を直流的に接地するための第二の抵抗を内部に構成した。
【００１７】
【発明の実施の形態】
本発明の発振器用集積回路（以下、単に集積回路という）を図１によって説明する。集積回路１０内にはエミッタ同士が互いに接続された一対の発振トランジスタ１１、１２と、定電流源１３とが構成されている。そして、第一の発振トランジスタ１１及び第二の発振トランジスタ１２の各エミッタは定電流源１３に接続される。また、各発振トランジスタ１１、１２のコレクタにはそれぞれ給電用の抵抗を介して電圧が印加される。
また、集積回路１０内には第一乃至第四の結合コンデンサ１４乃至１７が構成される。
【００１８】
集積回路１０には第一の端子１０ａと第二の端子１０ｂとが設けられ、第一の端子１０ａには第一の結合コンデンサ１４を介して第一の発振トランジスタ１１のベースが結合されると共に、第二の結合コンデンサ１５を介して第二の発振トランジスタ１２のコレクタが結合される。また、第二の端子１０ｂには第三の結合コンデンサ１６を介して第一の発振トランジスタ１１のコレクタが結合されると共に、第四の結合コンデンサ１７を介して第二の発振トランジスタ１２のベースが結合される。
また、集積回路１０内には第一の端子１０ａにカソードが接続され、アノードが接地されたダイオード１８と、第二の端子１０ｂにカソードが接続され、アノードが接地されたダイオード１９とが構成される。
【００１９】
ダイオード１８のカソードには抵抗２１を介して５ボルトの電源から電圧が印加され、此によって逆バイアスされている。同様に、ダイオード１９のカソードにも抵抗２２を介して電源から電圧が印加され、これによって逆バイアスされる。
【００２０】
また、集積回路１０内にはエミッタ同士が互いに接続された一対の発振トランジスタ３１、３２と、定電流源３３とが構成されている。そして、第三及び第四の発振トランジスタ３１、３２のエミッタは定電流源３３に接続される。また、各発振トランジスタ３１、３２のコレクタにはそれぞれ給電用の抵抗を介して電圧が印加される。
さらに、集積回路１０内には第三の発振トランジスタ３１のベースに接続された第五の結合コンデンサ３４と第四の発振トランジスタ３２のコレクタに接続された第六の結合コンデンサ３５とが構成されると共に、第四の発振トランジスタ３２のベースを接地するコンデンサ３６が構成される。
【００２１】
そして、集積回路１０には第三の端子１０ｃが設けられ、第三の端子１０ｃと第三の発振トランジスタ３１のベースとの間に第五の結合コンデンサ３４が接続され、同様に、第三の端子１０ｃと第四の発振トランジスタ３２のコレクタとの間に第六の結合コンデンサ３５が接続される。
また、第三の端子１０ｃにカソードが接続されアノードが接地されたダイオード３７が集積回路１０内に構成され、ダイオード３７のカソードには抵抗３８を介して電源から電圧が印加される。此によってダイオード３７は逆バイアスされる。
【００２２】
上記の三個のダイオード１８、１９、３７は、外部から各端子１０ａ、１０ｂ、１０ｃに誘導される静電気によって発振トランジスタ１１、１２、２１が破壊されるのを防止する保護ダイオードとして機能する。
【００２３】
以上の構成によって、第一の端子１０ａと第二の端子１０ｂとの間に共振回路を接続すれば、第一及び第二の発振トランジスタ１１、１２と共に平衡型の発振器が構成され、また、第三の端子１０ｃに別の共振回路の一端を接続し他端を接地すれば、第三及び第四の発振トランジスタ２１、２２と共に不平衡型の発振器が構成される。
【００２４】
集積回路１０の外部には第一の共振回路４１と第二の共振回路４２とが設けられる。第一の共振回路４１はインダクタンス素子４１ａとバラクタダイオード４１ｂとからなる並列共振回路で構成され、第一の端子１０ａと第二の端子１０ｂとの間に接続される。そして、バラクタダイオード４１ｃのアノードは抵抗４１ｃによって直流的に接地され、カソードには同調電圧Ｖｔが印加される。この発振器はＶＨＦ帯のハイバンドのテレビジョン信号を受信するための局部発振器として使用される。
【００２５】
また、第二の共振回路４２はインダクタンス素子４２ａとバラクタダイオード４２ｂとからなる並列共振回路で構成され、その一端が第三の端子１０ｃに接続され、他端は接地される。そして、バラクタダイオード４２ｂのアノードはインダクタンス素子４１ａによって直流的に接地され、カソードには同調電圧Ｖｔが印加される。この発振器はローバンドのテレビジョン信号を受信するための局部発振器として使用される。
【００２６】
以上の構成において、各ダイオード１８、１９、３７には５ボルトの逆バイアス電圧が印加されているので、その等価的な容量値はほぼ０．７ｐＦと小さくなる。従ってダイオード１８、１９、２０による残留容量が少なくなり、従来よりも発振周波数の可変範囲が広くなる。
【００２７】
図２は静電破壊防止用のダイオードを各端子１０ａ、１０ｂ、１０ｃ毎に２個設けた構成を示す。
すなわち、第一の端子１０ａとグランドとの間には直列接続された二つのダイオード４５、４６が接続されるが、一方のダイオード４５のアノードは接地され、そのカソードと他方のダイオード４６のカソードが互いに接続され、ダイオード４６のアノードは第一の抵抗（抵抗値は５０オーム乃至２００オーム）４７によって第一の端子１０ａに接続される。また、第一の端子１０ａは第二の抵抗４８によって直流的に接地される。そして、各カソードには抵抗２０から電圧が印加される。
【００２８】
同様に、第二の端子１０ｂとグランドとの間には直列接続された二つのダイオード４９、５０が接続されるが、一方のダイオード４９のアノードは接地され、そのカソードと他方のダイオード５０のカソードが互いに接続され、他方のダイオード５０のアノードは第一の抵抗（抵抗値は５０オーム乃至２００オーム）５１によって第二の端子１０ｂに接続される。また、第二の端子１０ｂは第二の抵抗５２によって直流的に接地される。そして、各カソードには抵抗２１から電圧が印加される。
【００２９】
さらに、第三の端子１０ｃとグランドとの間には直列接続された二つのダイオード５３、５４が接続されるが、一方のダイオード５３のアノードは接地され、そのカソードと他方のダイオード５４のカソードが互いに接続され、他方のダイオード５４のアノードは第一の抵抗（抵抗値は５０オーム乃至２００オーム）５５によって第三の端子１０ｃに接続される。また、第三の端子１０ｃは第二の抵抗５６によって直流的に接地される。そして、各カソードには抵抗３８から電圧が印加される。
【００３０】
以上の構成において、第一の共振回路４１のバラクタダイオード４１ｂのアノードを直接第一の端子１０ａに接続すれば、アノードは第二の抵抗４８によって接地される。また、第二の共振回路４２のバラクタダイオード４２ｂを直接第三の端子１０ｃに接続すれば、アノードを第二の抵抗５６によって接地できる。
【００３１】
各端子とグランドとの間には逆バイアスされた二つのダイオードが直列に介挿されるので、トータルの等価的な残留容量値は１／２となり、発振周波数の可変範囲を更に広げることができる。また、第一の抵抗が二つのダイオードに対して直列に介挿されるので、第一の抵抗と二つのダイオードとの直列回路を並列回路に変換した場合の、共振回路に並列に付加される等価容量値は更に小さくなる。さらに、第二の抵抗が各端子を直流的に接地するので、カソードに印加した電圧によって二つのダイオードを逆バイアスすることが可能であるとともに、外部に設けた共振回路のバラクタダイオードのアノードを第二の抵抗によって接地することも出来る。
【００３２】
【発明の効果】
以上説明したように、本発明は、内部に構成された発振トランジスタと、発振トランジスタのベースに結合され、外部に設けられる共振回路が接続される端子とを備え、端子とグランドとの間に介挿され、発振トランジスタの静電破壊を防止するためのダイオードを内部に構成し、ダイオードに逆バイアス電圧を印加したので、ダイオードの等価的な容量値が小さくなって発振周波数の可変範囲が広くなる。
【００３３】
また、逆バイアスされたダイオードを２個直列に接続したので、等価的な容量値は一層小さくなる。
【００３４】
また、２個のダイオードに直列に第一の抵抗を介挿したので、並列回路に変換した場合の等価的な容量値が更に小さくなる。
【００３５】
また、第一の抵抗の抵抗値を５０乃至２００オームとしたので、静電破壊の防止の効果を維持したまま等価的な容量値を少なくすることが出来る。
【００３６】
また、２個のダイオードのカソードを互いに接続し、一方のダイオードのアノードを接地すると共にカソードに電圧を印加し、他方のダイオードを第一の抵抗を介して端子に接続し、端子を直流的に接地するための第二の抵抗を内部に構成したので、二つのダイオードを簡単に逆バイアスすることができる。さらに、外部に設けた共振回路のバラクタダイオードのアノードを端子に直接接続することで第二の抵抗によって直流的に接地できる。従って、使用する部品を少なくすることができる。
【図面の簡単な説明】
【図１】本発明の発振器用集積回路の構成を示す回路図である。
【図２】本発明の発振器用集積回路の他の構成を示す回路図である。
【図３】従来の発振器用集積回路の構成を示す回路図である。
【符号の説明】
１０ 集積回路
１０ａ 第一の端子
１０ｂ 第二の端子
１０ｃ 第三の端子
１１ 第一の発振トランジスタ
１２ 第二の発振トランジスタ
１３ 定電流源
１４ 第一の結合コンデンサ
１５ 第二の結合コンデンサ
１６ 第三の結合コンデンサ
１７ 第四の結合コンデンサ
１８、１９ ダイオード
２０、２１ 抵抗
３１ 第三の発振トランジスタ
３２ 第四の発振トランジスタ
３３ 定電流源
３４ 第五の結合コンデンサ
３５ 第六の結合コンデンサ
３６ 接地コンデンサ
３７ ダイオード
３８ 抵抗
４１ 第一の共振回路
４１ａ インダクタンス素子
４１ｂ バラクタダイオード
４２ 第二の共振回路
４２ａ インダクタンス素子
４２ｂ バラクタダイオード
４５、４６ ダイオード
４７、５１、５５ 第一の抵抗
４８、５２、５６ 第二の抵抗
【発明の属する技術分野】
この発明は、特にテレビジョンチューナの局部発振器を構成するのに好適な発振器用集積回路に関する。
【０００２】
【従来の技術】
テレビジョンチューナに使用される従来の発振器用集積回路（以下、単に集積回路という）を図３によって説明する。
先ず、集積回路６０内にはエミッタ同士が互いに接続された一対の発振トランジスタ６１、６２と、定電流源６３とが構成されている。そして、第一の発振トランジスタ６１及び第二の発振トランジスタ６２の各エミッタは定電流源６３に接続される。また、各発振トランジスタ６１、６２のコレクタにはそれぞれ給電用の抵抗を介して電圧が印加される。
また、集積回路６０内には第一乃至第四の結合コンデンサ６４乃至６７が構成される。
【０００３】
集積回路１には第一の端子６０ａと第二の端子６０ｂとが設けられ、第一の端子６０ａには第一の結合コンデンサ６４を介して第一の発振トランジスタ６１のベースが結合されると共に、第二の結合コンデンサ６５を介して第二の発振トランジスタ６２のコレクタが結合される。また、第二の端子６０ｂには第三の結合コンデンサ６６を介して第一の発振トランジスタ６１のコレクタが結合されると共に、第四の結合コンデンサ６７を介して第二の発振トランジスタ６２のベースが結合される。
また、集積回路６０内には第一の端子６０ａにカソードが接続され、アノードが接地されたダイオード６８と、第二の端子６０ｂにカソードが接続され、アノードが接地されたダイオード６９とが構成される。
【０００４】
また、集積回路６０内にはエミッタ同士が互いに接続された一対の発振トランジスタ７１、７２と、定電流源７３とが構成されている。そして、第三及び第四の発振トランジスタ７１、７２のエミッタは定電流源７３に接続される。また、各発振トランジスタ７１、７２のコレクタにはそれぞれ給電用の抵抗を介して電圧が印加される。
さらに、集積回路６０内には第三の発振トランジスタ７１のベースに接続された第五の結合コンデンサ７４と第四の発振トランジスタ７２のコレクタに接続された第六の結合コンデンサ７５とが構成されると共に、第四の発振トランジスタ７２のベースを接地するコンデンサ７６が構成される。
【０００５】
そして、集積回路６０には第三の端子６０ｃが設けられ、第三の端子１０ｃと第三の発振トランジスタ７４のベースとの間に第五の結合コンデンサ７４が接続され、第三の端子１０ｃと第四の発振トランジスタ７５のコレクタとの間に第六の結合コンデンサ７５が接続される。
また、第三の端子６０ｃにカソードが接続されアノードが接地されたダイオード７７が集積回路６０内に構成される。
【０００６】
上記の三個のダイオード６８、６９、７７は、外部から各端子６０ａ、６０ｂ、６０ｃに誘導される静電気によって発振トランジスタ６１、６２、７１が破壊されるのを防止する保護ダイオードとして機能する。
【０００７】
以上の構成によって、第一の端子６０ａと第二の端子６０ｂとの間に共振回路を接続すれば、第一及び第二の発振トランジスタ６１、６２と共に平衡型の発振器が構成され、また、第三の端子６０ｃに別の共振回路の一端を接続し他端を接地すれば、第三及び第四の発振トランジスタ７１、７２と共に不平衡型の発振器が構成される。
【０００８】
集積回路６０の外部には第一の共振回路８１と第二の共振回路８２とが設けられる。第一の共振回路８１はインダクタンス素子８１ａとバラクタダイオード８１ｂとからなる並列共振回路で構成され、第一の端子６０ａと第二の端子６０ｂとの間に接続される。そして、バラクタダイオード８１ｂのアノードは抵抗８１ｃによって直流的に接地され、カソードには同調電圧Ｖｔが印加される。この発振回路はＶＨＦ帯のハイバンドのテレビジョン信号を受信するための局部発振器として使用される。
【０００９】
また、第二の共振回路８２はインダクタンス素子８２ａとバラクタダイオード８２ｂとからなる並列共振回路で構成され、その一端が第三の端子６０ｃに接続され、他端は接地される。そして、バラクタダイオード８２ｂのアノードはインダクタンス素子８１ａによって直流的に接地され、カソードには同調電圧Ｖｔが印加される。この発振器はローバンドのテレビジョン信号を受信するための局部発振器として使用される。
【００１０】
【発明が解決しようとする課題】
発振トランジスタの静電破壊を防止するダイオードは等価的な容量成分（１ｐＦ（ピコファラッド）程度）を持ち、これが共振回路に並列に接続される形となるので、共振回路のバラクタダイオードに印加する同調電圧によって発振周波数を変える場合に、バラクタダイオードを最小容量値にしてもダイオードの容量成分が残留するので、これによって発振周波数の可変範囲が狭められるという問題があった。
【００１１】
そこで、本発明では静電破壊防止用のダイオードによって狭くなった発振周波数の可変範囲を広げることを目的とする。
【００１２】
【課題を解決するための手段】
上記課題を解決するため、本発明では、内部に構成された発振トランジスタと、前記発振トランジスタのベースに結合され、外部に設けられる共振回路が接続される端子とを備え、前記発振トランジスタの静電破壊を防止するため２個直列に接続したダイオードを内部に構成し、当該２個直列に接続したダイオードは、互いのカソードを接続すると共に、一方のダイオードのアノードを前記端子に接続し、他方のダイオードのアノードをグラウンドに接続し、前記端子とグランドとの間に介挿された前記２個直列に接続したダイオードに対して直列に第一の抵抗を接続し、前記２個直列に接続したダイオードの接続点となる各々のカソードに逆バイアス電圧を印加した。
【００１５】
また、前記第一の抵抗の抵抗値を５０乃至２００オームとした。
【００１６】
また、前記２個のダイオードのカソードを互いに接続し、一方のダイオードのアノードを接地すると共にカソードに電圧を印加し、他方のダイオードを前記第一の抵抗を介して前記端子に接続し、前記端子を直流的に接地するための第二の抵抗を内部に構成した。
【００１７】
【発明の実施の形態】
本発明の発振器用集積回路（以下、単に集積回路という）を図１によって説明する。集積回路１０内にはエミッタ同士が互いに接続された一対の発振トランジスタ１１、１２と、定電流源１３とが構成されている。そして、第一の発振トランジスタ１１及び第二の発振トランジスタ１２の各エミッタは定電流源１３に接続される。また、各発振トランジスタ１１、１２のコレクタにはそれぞれ給電用の抵抗を介して電圧が印加される。
また、集積回路１０内には第一乃至第四の結合コンデンサ１４乃至１７が構成される。
【００１８】
集積回路１０には第一の端子１０ａと第二の端子１０ｂとが設けられ、第一の端子１０ａには第一の結合コンデンサ１４を介して第一の発振トランジスタ１１のベースが結合されると共に、第二の結合コンデンサ１５を介して第二の発振トランジスタ１２のコレクタが結合される。また、第二の端子１０ｂには第三の結合コンデンサ１６を介して第一の発振トランジスタ１１のコレクタが結合されると共に、第四の結合コンデンサ１７を介して第二の発振トランジスタ１２のベースが結合される。
また、集積回路１０内には第一の端子１０ａにカソードが接続され、アノードが接地されたダイオード１８と、第二の端子１０ｂにカソードが接続され、アノードが接地されたダイオード１９とが構成される。
【００１９】
ダイオード１８のカソードには抵抗２１を介して５ボルトの電源から電圧が印加され、此によって逆バイアスされている。同様に、ダイオード１９のカソードにも抵抗２２を介して電源から電圧が印加され、これによって逆バイアスされる。
【００２０】
また、集積回路１０内にはエミッタ同士が互いに接続された一対の発振トランジスタ３１、３２と、定電流源３３とが構成されている。そして、第三及び第四の発振トランジスタ３１、３２のエミッタは定電流源３３に接続される。また、各発振トランジスタ３１、３２のコレクタにはそれぞれ給電用の抵抗を介して電圧が印加される。
さらに、集積回路１０内には第三の発振トランジスタ３１のベースに接続された第五の結合コンデンサ３４と第四の発振トランジスタ３２のコレクタに接続された第六の結合コンデンサ３５とが構成されると共に、第四の発振トランジスタ３２のベースを接地するコンデンサ３６が構成される。
【００２１】
そして、集積回路１０には第三の端子１０ｃが設けられ、第三の端子１０ｃと第三の発振トランジスタ３１のベースとの間に第五の結合コンデンサ３４が接続され、同様に、第三の端子１０ｃと第四の発振トランジスタ３２のコレクタとの間に第六の結合コンデンサ３５が接続される。
また、第三の端子１０ｃにカソードが接続されアノードが接地されたダイオード３７が集積回路１０内に構成され、ダイオード３７のカソードには抵抗３８を介して電源から電圧が印加される。此によってダイオード３７は逆バイアスされる。
【００２２】
上記の三個のダイオード１８、１９、３７は、外部から各端子１０ａ、１０ｂ、１０ｃに誘導される静電気によって発振トランジスタ１１、１２、２１が破壊されるのを防止する保護ダイオードとして機能する。
【００２３】
以上の構成によって、第一の端子１０ａと第二の端子１０ｂとの間に共振回路を接続すれば、第一及び第二の発振トランジスタ１１、１２と共に平衡型の発振器が構成され、また、第三の端子１０ｃに別の共振回路の一端を接続し他端を接地すれば、第三及び第四の発振トランジスタ２１、２２と共に不平衡型の発振器が構成される。
【００２４】
集積回路１０の外部には第一の共振回路４１と第二の共振回路４２とが設けられる。第一の共振回路４１はインダクタンス素子４１ａとバラクタダイオード４１ｂとからなる並列共振回路で構成され、第一の端子１０ａと第二の端子１０ｂとの間に接続される。そして、バラクタダイオード４１ｃのアノードは抵抗４１ｃによって直流的に接地され、カソードには同調電圧Ｖｔが印加される。この発振器はＶＨＦ帯のハイバンドのテレビジョン信号を受信するための局部発振器として使用される。
【００２５】
また、第二の共振回路４２はインダクタンス素子４２ａとバラクタダイオード４２ｂとからなる並列共振回路で構成され、その一端が第三の端子１０ｃに接続され、他端は接地される。そして、バラクタダイオード４２ｂのアノードはインダクタンス素子４１ａによって直流的に接地され、カソードには同調電圧Ｖｔが印加される。この発振器はローバンドのテレビジョン信号を受信するための局部発振器として使用される。
【００２６】
以上の構成において、各ダイオード１８、１９、３７には５ボルトの逆バイアス電圧が印加されているので、その等価的な容量値はほぼ０．７ｐＦと小さくなる。従ってダイオード１８、１９、２０による残留容量が少なくなり、従来よりも発振周波数の可変範囲が広くなる。
【００２７】
図２は静電破壊防止用のダイオードを各端子１０ａ、１０ｂ、１０ｃ毎に２個設けた構成を示す。
すなわち、第一の端子１０ａとグランドとの間には直列接続された二つのダイオード４５、４６が接続されるが、一方のダイオード４５のアノードは接地され、そのカソードと他方のダイオード４６のカソードが互いに接続され、ダイオード４６のアノードは第一の抵抗（抵抗値は５０オーム乃至２００オーム）４７によって第一の端子１０ａに接続される。また、第一の端子１０ａは第二の抵抗４８によって直流的に接地される。そして、各カソードには抵抗２０から電圧が印加される。
【００２８】
同様に、第二の端子１０ｂとグランドとの間には直列接続された二つのダイオード４９、５０が接続されるが、一方のダイオード４９のアノードは接地され、そのカソードと他方のダイオード５０のカソードが互いに接続され、他方のダイオード５０のアノードは第一の抵抗（抵抗値は５０オーム乃至２００オーム）５１によって第二の端子１０ｂに接続される。また、第二の端子１０ｂは第二の抵抗５２によって直流的に接地される。そして、各カソードには抵抗２１から電圧が印加される。
【００２９】
さらに、第三の端子１０ｃとグランドとの間には直列接続された二つのダイオード５３、５４が接続されるが、一方のダイオード５３のアノードは接地され、そのカソードと他方のダイオード５４のカソードが互いに接続され、他方のダイオード５４のアノードは第一の抵抗（抵抗値は５０オーム乃至２００オーム）５５によって第三の端子１０ｃに接続される。また、第三の端子１０ｃは第二の抵抗５６によって直流的に接地される。そして、各カソードには抵抗３８から電圧が印加される。
【００３０】
以上の構成において、第一の共振回路４１のバラクタダイオード４１ｂのアノードを直接第一の端子１０ａに接続すれば、アノードは第二の抵抗４８によって接地される。また、第二の共振回路４２のバラクタダイオード４２ｂを直接第三の端子１０ｃに接続すれば、アノードを第二の抵抗５６によって接地できる。
【００３１】
各端子とグランドとの間には逆バイアスされた二つのダイオードが直列に介挿されるので、トータルの等価的な残留容量値は１／２となり、発振周波数の可変範囲を更に広げることができる。また、第一の抵抗が二つのダイオードに対して直列に介挿されるので、第一の抵抗と二つのダイオードとの直列回路を並列回路に変換した場合の、共振回路に並列に付加される等価容量値は更に小さくなる。さらに、第二の抵抗が各端子を直流的に接地するので、カソードに印加した電圧によって二つのダイオードを逆バイアスすることが可能であるとともに、外部に設けた共振回路のバラクタダイオードのアノードを第二の抵抗によって接地することも出来る。
【００３２】
【発明の効果】
以上説明したように、本発明は、内部に構成された発振トランジスタと、発振トランジスタのベースに結合され、外部に設けられる共振回路が接続される端子とを備え、端子とグランドとの間に介挿され、発振トランジスタの静電破壊を防止するためのダイオードを内部に構成し、ダイオードに逆バイアス電圧を印加したので、ダイオードの等価的な容量値が小さくなって発振周波数の可変範囲が広くなる。
【００３３】
また、逆バイアスされたダイオードを２個直列に接続したので、等価的な容量値は一層小さくなる。
【００３４】
また、２個のダイオードに直列に第一の抵抗を介挿したので、並列回路に変換した場合の等価的な容量値が更に小さくなる。
【００３５】
また、第一の抵抗の抵抗値を５０乃至２００オームとしたので、静電破壊の防止の効果を維持したまま等価的な容量値を少なくすることが出来る。
【００３６】
また、２個のダイオードのカソードを互いに接続し、一方のダイオードのアノードを接地すると共にカソードに電圧を印加し、他方のダイオードを第一の抵抗を介して端子に接続し、端子を直流的に接地するための第二の抵抗を内部に構成したので、二つのダイオードを簡単に逆バイアスすることができる。さらに、外部に設けた共振回路のバラクタダイオードのアノードを端子に直接接続することで第二の抵抗によって直流的に接地できる。従って、使用する部品を少なくすることができる。
【図面の簡単な説明】
【図１】本発明の発振器用集積回路の構成を示す回路図である。
【図２】本発明の発振器用集積回路の他の構成を示す回路図である。
【図３】従来の発振器用集積回路の構成を示す回路図である。
【符号の説明】
１０ 集積回路
１０ａ 第一の端子
１０ｂ 第二の端子
１０ｃ 第三の端子
１１ 第一の発振トランジスタ
１２ 第二の発振トランジスタ
１３ 定電流源
１４ 第一の結合コンデンサ
１５ 第二の結合コンデンサ
１６ 第三の結合コンデンサ
１７ 第四の結合コンデンサ
１８、１９ ダイオード
２０、２１ 抵抗
３１ 第三の発振トランジスタ
３２ 第四の発振トランジスタ
３３ 定電流源
３４ 第五の結合コンデンサ
３５ 第六の結合コンデンサ
３６ 接地コンデンサ
３７ ダイオード
３８ 抵抗
４１ 第一の共振回路
４１ａ インダクタンス素子
４１ｂ バラクタダイオード
４２ 第二の共振回路
４２ａ インダクタンス素子
４２ｂ バラクタダイオード
４５、４６ ダイオード
４７、５１、５５ 第一の抵抗
４８、５２、５６ 第二の抵抗
Claims (3)
- 内部に構成された発振トランジスタと、前記発振トランジスタのベースに結合され、外部に設けられる共振回路が接続される端子とを備え、前記発振トランジスタの静電破壊を防止するため２個直列に接続したダイオードを内部に構成し、当該２個直列に接続したダイオードは、互いのカソードを接続すると共に、一方のダイオードのアノードを前記端子に接続し、他方のダイオードのアノードをグラウンドに接続し、前記端子とグランドとの間に介挿された前記２個直列に接続したダイオードに対して直列に第一の抵抗を接続し、前記２個直列に接続したダイオードの接続点となる各々のカソードに逆バイアス電圧を印加したことを特徴とする発振器用集積回路。
- 前記第一の抵抗の抵抗値を５０乃至２００オームとしたことを特徴とする請求項１に記載の発振器用集積回路。
- 前記２個のダイオードのカソードを互いに接続し、一方のダイオードのアノードを接地すると共にカソードに電圧を印加し、他方のダイオードを前記第一の抵抗を介して前記端子に接続し、前記端子を直流的に接地するための第二の抵抗を内部に構成したことを特徴とする請求項２に記載の発振器用集積回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001376597A JP3930307B2 (ja) | 2001-12-11 | 2001-12-11 | 発振器用集積回路 |
| US10/309,494 US6873217B2 (en) | 2001-12-11 | 2002-12-04 | IC for oscillator having electrostatic breakdown preventive diodes |
| DE60204532T DE60204532T2 (de) | 2001-12-11 | 2002-12-06 | Oszillatorschaltung |
| EP02258424A EP1320188B1 (en) | 2001-12-11 | 2002-12-06 | Oscillator circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001376597A JP3930307B2 (ja) | 2001-12-11 | 2001-12-11 | 発振器用集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003179430A JP2003179430A (ja) | 2003-06-27 |
| JP3930307B2 true JP3930307B2 (ja) | 2007-06-13 |
Family
ID=19184751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001376597A Expired - Fee Related JP3930307B2 (ja) | 2001-12-11 | 2001-12-11 | 発振器用集積回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6873217B2 (ja) |
| EP (1) | EP1320188B1 (ja) |
| JP (1) | JP3930307B2 (ja) |
| DE (1) | DE60204532T2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4365749B2 (ja) | 2004-08-20 | 2009-11-18 | アルプス電気株式会社 | 局部発振回路 |
| US8074248B2 (en) | 2005-07-26 | 2011-12-06 | Activevideo Networks, Inc. | System and method for providing video content associated with a source image to a television in a communication network |
| EP3145200A1 (en) | 2007-01-12 | 2017-03-22 | ActiveVideo Networks, Inc. | Mpeg objects and systems and methods for using mpeg objects |
| US9826197B2 (en) | 2007-01-12 | 2017-11-21 | Activevideo Networks, Inc. | Providing television broadcasts over a managed network and interactive content over an unmanaged network to a client device |
| WO2012138660A2 (en) | 2011-04-07 | 2012-10-11 | Activevideo Networks, Inc. | Reduction of latency in video distribution networks using adaptive bit rates |
| WO2013106390A1 (en) | 2012-01-09 | 2013-07-18 | Activevideo Networks, Inc. | Rendering of an interactive lean-backward user interface on a television |
| US9800945B2 (en) | 2012-04-03 | 2017-10-24 | Activevideo Networks, Inc. | Class-based intelligent multiplexing over unmanaged networks |
| US9123084B2 (en) | 2012-04-12 | 2015-09-01 | Activevideo Networks, Inc. | Graphical application integration with MPEG objects |
| WO2014145921A1 (en) | 2013-03-15 | 2014-09-18 | Activevideo Networks, Inc. | A multiple-mode system and method for providing user selectable video content |
| US9326047B2 (en) | 2013-06-06 | 2016-04-26 | Activevideo Networks, Inc. | Overlay rendering of user interface onto source video |
| US9219922B2 (en) | 2013-06-06 | 2015-12-22 | Activevideo Networks, Inc. | System and method for exploiting scene graph information in construction of an encoded video sequence |
| US9294785B2 (en) | 2013-06-06 | 2016-03-22 | Activevideo Networks, Inc. | System and method for exploiting scene graph information in construction of an encoded video sequence |
| US9788029B2 (en) | 2014-04-25 | 2017-10-10 | Activevideo Networks, Inc. | Intelligent multiplexing using class-based, multi-dimensioned decision logic for managed networks |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2580116B2 (ja) * | 1985-12-16 | 1997-02-12 | ソニー株式会社 | Ｉｃ化高周波可変周波数発振回路 |
| US5265716A (en) | 1991-05-10 | 1993-11-30 | Alps Electric Co., Ltd. | Switch with multiple levers and multiple switch assembly using same |
| US6147564A (en) | 1996-12-04 | 2000-11-14 | Seiko Epson Corporation | Oscillation circuit having electrostatic protective circuit |
| JP3536561B2 (ja) | 1996-12-04 | 2004-06-14 | セイコーエプソン株式会社 | 発振回路、電子回路、これらを備えた半導体装置、時計および電子機器 |
| JP3371769B2 (ja) | 1997-09-01 | 2003-01-27 | セイコーエプソン株式会社 | 電圧制御圧電発振用ｉｃ |
-
2001
- 2001-12-11 JP JP2001376597A patent/JP3930307B2/ja not_active Expired - Fee Related
-
2002
- 2002-12-04 US US10/309,494 patent/US6873217B2/en not_active Expired - Lifetime
- 2002-12-06 DE DE60204532T patent/DE60204532T2/de not_active Expired - Lifetime
- 2002-12-06 EP EP02258424A patent/EP1320188B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003179430A (ja) | 2003-06-27 |
| US20030107443A1 (en) | 2003-06-12 |
| US6873217B2 (en) | 2005-03-29 |
| EP1320188B1 (en) | 2005-06-08 |
| DE60204532D1 (de) | 2005-07-14 |
| EP1320188A3 (en) | 2003-07-09 |
| DE60204532T2 (de) | 2006-03-16 |
| EP1320188A2 (en) | 2003-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3930307B2 (ja) | 発振器用集積回路 | |
| US7312672B2 (en) | Local oscillating circuit for receiving high-band and low-band signal | |
| KR20000069168A (ko) | 발진기 | |
| JP3330040B2 (ja) | 発振回路 | |
| EP1432116B1 (en) | Oscillation circuit for television tuner | |
| JP3105079U (ja) | 発振回路 | |
| US20040183611A1 (en) | Multi-band oscillator that can oscillate at each oscillation band under optimum oscillation conditions | |
| EP1432118B1 (en) | Oscillation circuit for television tuner | |
| JP2003309777A (ja) | テレビジョンチューナ | |
| US7283009B2 (en) | Dual band voltage-controlled oscillator | |
| JP3727216B2 (ja) | テレビジョンチューナ | |
| EP1117177B1 (en) | Voltage controlled oscillator | |
| JPH0448006Y2 (ja) | ||
| US20020008592A1 (en) | Oscillator with constant output level over oscillation frequency range | |
| EP1081846B1 (en) | Voltage controled oscillator | |
| JP2903934B2 (ja) | 発振回路と、この発振回路を用いたｂｓチューナ | |
| JP3977626B2 (ja) | 発振回路 | |
| JP3105078U (ja) | 発振回路 | |
| EP1713174A2 (en) | Oscillator circuit suppressing variation of oscillation frequency | |
| JP2807329B2 (ja) | 広帯域可変発振回路 | |
| JPH07240667A (ja) | 高周波同調回路 | |
| JP2001177342A (ja) | 発振器 | |
| JPH1065443A (ja) | チューナの局部発振回路 | |
| JP2003069340A (ja) | 発振回路 | |
| JPH063866B2 (ja) | 同調回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040519 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060502 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070308 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140316 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |