JP3105079U - 発振回路 - Google Patents

発振回路 Download PDF

Info

Publication number
JP3105079U
JP3105079U JP2004002521U JP2004002521U JP3105079U JP 3105079 U JP3105079 U JP 3105079U JP 2004002521 U JP2004002521 U JP 2004002521U JP 2004002521 U JP2004002521 U JP 2004002521U JP 3105079 U JP3105079 U JP 3105079U
Authority
JP
Japan
Prior art keywords
varactor diode
oscillation
capacitance
circuit
grounded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004002521U
Other languages
English (en)
Inventor
山本 正喜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2004002521U priority Critical patent/JP3105079U/ja
Application granted granted Critical
Publication of JP3105079U publication Critical patent/JP3105079U/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

【課題】 周波数帯域幅の異なる2つのバンドにそれぞれ使用する発振回路の各発振周波数の可変範囲を適正にする。
【解決手段】 第1の共振回路50は、第1のバラクタダイオード51aと第1の容量素子51bとの直列接続回路からなる第1の容量手段51と、これに並列接続された第1のインダクタンス素子52とを有し、第2の共振回路60は、第2のバラクタダイオード61aと第2の容量素子61bとの直列接続回路からなる第2の容量手段61と、これに並列接続された第2のインダクタンス素子62とを有し、第1のバラクタダイオード51aの一端を接地すると共に、第2の容量素子61bの一端を接地し、第1のバラクタダイオード51aと第1の容量素子51bとの接続点と第2のバラクタダイオード61aと第2の容量素子61bとの接続点とを第3の容量素子72によって結合した。
【選択図】 図1

Description

本考案は、テレビジョンチューナ等の局部発振用として使用される発振回路に関する。
図2は従来の発振回路を示す。集積回路部品1内にはエミッタ同士が接続された第一及び第二の発振トランジスタ2、3が構成される。各発振トランジスタ2、3のエミッタ同士は定電流源4に接続される。また、各コレクタにはそれぞれ給電用の抵抗5、6を介して電圧が印加される。此によって各発振トランジスタ2、3は差動的に動作する。
集積回路部品1内には1乃至2pF(ピコファラッド)程度の第一の結合コンデンサ7と第二の結合コンデンサ8とが形成され、集積回路部品1には第一の端子9が設けられる。そして、第一の端子9には第一のトランジスタ2のコレクタが第一の結合コンデンサ7を介して結合され、第二のトランジスタ3のベースが第二の結合コンデンサ8を介して結合される。また、第一のトランジスタ2のベースは集積回路部品1内に形成された直流カットコンデンサ10によって集積回路部品1内で高周波的に接地される。
集積回路部品1の外部には共振回路11が設けられる。共振回路11はインダクタンス素子11aとバラクタダイオード11bとを有し、バラクタダイオード11bはコンデンサ11cによってインダクタンス素子11aに並列に接続される。そして、共振回路11の一端が第一の端子9に接続され、他端は接地される。これによって、共振回路11は第一のトランジスタ2のコレクタとベースとの間に結合される。また、バラクタダイオード11bのアノードはインダクタンス素子11aを介して直流的に接地され、カソードには電圧が印加される。以上のことから、第一及び第二の発振トランジスタ2、3と共振回路11とによって不平衡型の発振回路が構成され、バラクタダイオード11bのカソードに印加する電圧を変えれば発振周波数が変化する。
以上の構成では、第一のトランジスタ2のコレクタが直接第一の端子9に接続されることなく、第一の結合コンデンサ7を介して接続され、同様に、第二のトランジスタ3のベースも直接第一の端子9に接続されることなく第二の結合コンデンサ8を介して接続される。従って、静電気が第一の端子9に印加された場合でも、結合コンデンサ7、8によって阻止されて発振トランジスタ2、3は静電破壊から保護される(例えば、特許文献1参照。)。
特開2002−374125号公報(図1)
そして、VHF帯のテレビジョン信号を受信する際には、ローバンドとハイバンドとに対応してこのような発振回路が2つ同一のチューナ内に組み込まれて使用される。
VHF帯のテレビジョン信号を2つのバンドに分割して受信する場合、CATVのチャンネルを考慮して分割するので、ローバンドの帯域よりもハイバンドの帯域が広くなる。その結果、発振回路の発振周波数の可変範囲をハイバンドでは広くし、ローバンドでは狭くする必要があるが、上記の発振回路ではハイバンドでは可変範囲が不足し、ローバンドでは広すぎるという問題があった。
本考案は、周波数帯域幅の異なる2つのバンドにそれぞれ使用する発振回路の各発振周波数の可変範囲を適正にすることを目的とする。
上記課題を解決するため、一端が接地され、他端が第1の発振トランジスタに結合されて前記第1の発振トランジスタと共に第1の発振回路を構成する第1の共振回路と、一端が接地され、他端が第2の発振トランジスタに結合されて前記第2の発振トランジスタと共に第2の発振回路を構成する第2の共振回路とを備え、前記第1の共振回路は、第1のバラクタダイオードと第1の容量素子との直列接続回路からなる第1の容量手段と、前記第1の容量手段に並列接続された第1のインダクタンス素子とを有し、前記第2の共振回路は、第2のバラクタダイオードと第2の容量素子との直列接続回路からなる第2の容量手段と、前記第2の容量手段に並列接続された第2のインダクタンス素子とを有し、前記第1のバラクタダイオードの一端を接地すると共に、前記第2の容量素子の一端を接地し、前記第1のバラクタダイオードと前記第1の容量素子との接続点と前記第2のバラクタダイオードと前記第2の容量素子との接続点とを第3の容量素子によって結合し、前記第1のバラクタダイオードと前記第2のバラクタダイオードとの容量値を共通の同調電圧によって同一方向に変化させた。
また、前記第1のバラクタダイオードのアノードを接地すると共に、前記第2のバラクタダイオードのアノードを前記第2のインダクタンス素子を介して接地し、前記第1のバラクタダイオードのカソードと前記第2のバラクタダイオードのカソードとを前記第3の容量素子によって結合し、前記各カソードに前記同調電圧を印加した。
また、前記第2のバラクタダイオードと前記第2のインダクタンス素子との接続点を第4の容量素子を介して前記第2の発振トランジスタに結合した。
請求項1の考案によれば、第1の共振回路は、第1のバラクタダイオードと第1の容量素子との直列接続回路からなる第1の容量手段と、第1の容量手段に並列接続された第1のインダクタンス素子とを有し、第2の共振回路は、第2のバラクタダイオードと第2の容量素子との直列接続回路からなる第2の容量手段と、第2の容量手段に並列接続された第2のインダクタンス素子とを有し、第1のバラクタダイオードの一端を接地すると共に、第2の容量素子の一端を接地し、第1のバラクタダイオードと第1の容量素子との接続点と第2のバラクタダイオードと第2の容量素子との接続点とを第3の容量素子によって結合し、第1のバラクタダイオードと第2のバラクタダイオードとの容量値を共通の同調電圧によって同一方向に変化させたので、第1のバラクタダイオードの容量変化が第2の容量素子と第3の容量素子とによって緩和され、第1の共振回路の共振周波数の変化範囲が狭くなる。よって、第1の発振回路の発振周波数の変化範囲が狭くなる。
また、第1のバラクタダイオードの容量変化が第2のバラクタダイオードの容量変化に加算されることによって、第2の共振回路の共振周波数の変化範囲が広くなる。よって、第2の発振回路の発振周波数の変化範囲が広くなる。
したがって、VHF帯をローバンドとハイバンドとに分割してテレビジョン信号を受信する際に、ローバンドよりもハイバンドの方が帯域が広い場合には、第1の発振回路をローバンドの受信の際の局部発振用として使用し、第2の発振回路をハイバンドの受信の際の局部発振用として使用すればそれぞれのバンドで適正な発振周波数の可変範囲が得られる。
また、請求項2の考案によれば、第1のバラクタダイオードのアノードを接地すると共に、第2のバラクタダイオードのアノードを第2のインダクタンス素子を介して接地し、第1のバラクタダイオードのカソードと第2のバラクタダイオードのカソードとを第3の容量素子によって結合し、各カソードに同調電圧を印加したので、共通の同調電圧によって、第1のバラクタダイオードと第2のバラクタダイオードとの容量値を同一方向に変化させることができる。
また、請求項3の考案によれば、第2のバラクタダイオードと第2のインダクタンス素子との接続点を第4の容量素子を介して第2の発振トランジスタに結合したので、第2の共振周波数の変化範囲をさらに広げることができる。
以下、図1にしたがって本考案の発振回路を説明する。集積回路部品20内には差動接続された一対の第1の発振トランジスタ21、22が構成される。第1の発振トランジスタ21、22の各エミッタは共通の第1の定電流源23を介して接地される。一方の発振トランジスタ21のベースと他方の発振トランジスタ22のコレクタとはそれぞれ直流カットコンデンサ24、25を介して高周波的に接地される。また、各コレクタはそれぞれ給電抵抗26、27によって電源端28にプルアップされる。そして、一方の発振トランジスタ21のコレクタと他方の発振トランジスタ22のベースとがそれぞれ、帰還用のコンデンサ29、30を介して集積回路20の第1の端子20aに結合される。
同様に、集積回路部品20内には差動接続された一対の第2の発振トランジスタ31、32が構成される。第2の発振トランジスタ31、32の各エミッタは共通の第2の定電流源33を介して接地される。一方の発振トランジスタ31のベースと他方の発振トランジスタ32のコレクタとはそれぞれ直流カットコンデンサ34、35を介して高周波的に接地される。また、各コレクタはそれぞれ給電抵抗36、37によって電源端38にプルアップされる。そして、一方の発振トランジスタ31のコレクタと他方の発振トランジスタ32のベースとがそれぞれ、帰還用のコンデンサ39、40を介して集積回路20の第2の端子20bに結合される。
集積回路20の外部には、第1の端子20aに結合された第1の共振回路50と、第2の端子20bに結合された第2の共振回路60とが設けられる。第1の共振回路50は第1の発振トランジスタ21、22に結合されてVHF帯のローバンドの受信に使用される第1の発振回路41を構成し、第2の共振回路60は第2の発振トランジスタ31、32に結合されてVHF帯のハイバンドの受信に使用される第2の発振回路42を構成する。
第1の共振回路50は、第1のバラクタダイオード51aと第1の容量素子51bとの直列接続回路からなる第1の容量手段51と、第1の容量手段51に並列接続された第1のインダクタンス素子52とを有する。そして、第1のバラクタダイオードの一端(アノード)と第1のインダクタンス素子52の一端とが接地され、第1のインダクタンス素子52の他端とそこに接続された第1の容量素子51bとの接続点が第1の端子20aに接続される。第1のバラクタダイオード51aの他端(カソード)には同調電圧Vtが印加される。
第2の共振回路60は、第2のバラクタダイオード61aと第2の容量素子61bとの直列接続回路からなる第2の容量手段61と、第2の容量手段61に並列接続された第2のインダクタンス素子62とを有する。そして、第2の容量素子61bの一端と第1のインダクタンス素子62の一端とが接地され、第2のインダクタンス素子62の他端とそこに接続された第2のバラクタダイオード61aの一端(アノード)との接続点が第4の容量素子71を介して第2の端子20bに接続される。第2のバラクタダイオード61aのアノードは第2のインダクタンス素子62を介して接地されることになる。第2のバラクタダイオード61aの他端(カソード)には同調電圧Vtが印加される。
ここで、第1のバラクタダイオード51aと第1の容量素子51bとの接続点と第2のバラクタダイオード61aと第2の容量素子61bとの接続点との間が第3の容量素子72によって結合される。すなわち、第1のバラクタダイオード51aのカソードと第2のバラクタダイオード61aのカソードとが第3の容量素子72によって結合される。
以上の2つの共振回路50、60においては、第1のバラクタダイオード51aのカソードと第2のバラクタダイオード61aのカソードとに共通の同調電圧Vtが印加されるので、同調電圧の変化に対応して互いに同一方向に共振周波数が増減する。
そして、第1の共振回路50についての共振周波数の変化範囲を見ると、第1のバラクタダイオード51aに対して、第2の共振回路60側の第2の容量素子61bが第3の容量素子72を介して並列に接続されていることから、第1のバラクタダイオード51aの容量変化が第2の容量素子61bと第3の容量素子72とによって緩和され、第1の共振回路50の共振周波数の変化範囲が狭くなる。よって、第1の発振回路41の発振周波数の変化範囲が狭くなる。
また、第2の共振回路60についての共振周波数の変化範囲を見ると、第2のバラクタダイオード61aに対して、第1の共振回路50側の第1のバラクタダイオード51aが第3の容量素子72を介して直列に接続されていることから、第1のバラクタダイオード51aの容量変化が第2のバラクタダイオード61aの容量変化に加算されることによって、第2の共振回路60の共振周波数の変化範囲が広くなる。よって、第2の発振回路42の発振周波数の変化範囲が広くなる。
さらに、第2の共振回路60は第4の容量素子71を介して第2の端子20bに接続され、さらに、第2の端子20bから第2の発振トランジスタ31、32に結合されるので、第2の端子20bに現れる集積回路20側の内部浮遊容量成分が直接第2の共振回路60に並列接続されることなく、第4の容量素子によって見かけ上小さくなるので第2の共振回路の共振周波数の変化範囲が更に広くなる。
VHF帯をローバンドとハイバンドとに分割してテレビジョン信号を受信する際に、ローバンドよりもハイバンドの方が帯域が広い場合には、第1の発振回路41をローバンドの受信の際の局部発振用として使用し、第2の発振回路42をハイバンドの受信の際の局部発振用として使用すればそれぞれのバンドで適正な発振周波数の可変範囲が得られる。
本考案の発振回路の構成を示す回路図である。 従来の発振回路の構成を示す回路図である。
符号の説明
20 集積回路
20a 第1の端子
20b 第2の端子
21、22 第1の発振トランジスタ
23 第1の定電流源
24、25 直流カットコンデンサ
26、27 給電抵抗
28 電源端
29、30 帰還用のコンデンサ
31、32 第2の発振トランジスタ
33 第2の定電流源
34、35 直流カットコンデンサ
36、37 給電抵抗
38 電源端
39、40 帰還用のコンデンサ
41 第1の発振回路
42 第2の発振回路
50 第1の共振回路
51 第1の容量手段
51a 第1のバラクタダイオード
51b 第1の容量素子
52 第1のインダクタンス素子
60 第2の共振回路
61 第2の容量手段
61a 第2のバラクタダイオード
61b 第2の容量素子
62 第2のインダクタンス素子
71 第4の容量素子
72 第3の容量素子

Claims (3)

  1. 一端が接地され、他端が第1の発振トランジスタに結合されて前記第1の発振トランジスタと共に第1の発振回路を構成する第1の共振回路と、一端が接地され、他端が第2の発振トランジスタに結合されて前記第2の発振トランジスタと共に第2の発振回路を構成する第2の共振回路とを備え、前記第1の共振回路は、第1のバラクタダイオードと第1の容量素子との直列接続回路からなる第1の容量手段と、前記第1の容量手段に並列接続された第1のインダクタンス素子とを有し、前記第2の共振回路は、第2のバラクタダイオードと第2の容量素子との直列接続回路からなる第2の容量手段と、前記第2の容量手段に並列接続された第2のインダクタンス素子とを有し、前記第1のバラクタダイオードの一端を接地すると共に、前記第2の容量素子の一端を接地し、前記第1のバラクタダイオードと前記第1の容量素子との接続点と前記第2のバラクタダイオードと前記第2の容量素子との接続点とを第3の容量素子によって結合し、前記第1のバラクタダイオードと前記第2のバラクタダイオードとの容量値を共通の同調電圧によって同一方向に変化させたことを特徴とする発振回路。
  2. 前記第1のバラクタダイオードのアノードを接地すると共に、前記第2のバラクタダイオードのアノードを前記第2のインダクタンス素子を介して接地し、前記第1のバラクタダイオードのカソードと前記第2のバラクタダイオードのカソードとを前記第3の容量素子によって結合し、前記各カソードに前記同調電圧を印加したことを特徴とする請求項2に記載の発振回路。
  3. 前記第2のバラクタダイオードと前記第2のインダクタンス素子との接続点を第4の容量素子を介して前記第2の発振トランジスタに結合したことを特徴とする請求項3に記載の発振回路。
JP2004002521U 2004-05-07 2004-05-07 発振回路 Expired - Fee Related JP3105079U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004002521U JP3105079U (ja) 2004-05-07 2004-05-07 発振回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004002521U JP3105079U (ja) 2004-05-07 2004-05-07 発振回路

Publications (1)

Publication Number Publication Date
JP3105079U true JP3105079U (ja) 2004-10-21

Family

ID=43258458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004002521U Expired - Fee Related JP3105079U (ja) 2004-05-07 2004-05-07 発振回路

Country Status (1)

Country Link
JP (1) JP3105079U (ja)

Similar Documents

Publication Publication Date Title
EP1225689A2 (en) Oscillation circuit with voltage-controlled oscillators
JP3264811B2 (ja) 電圧制御可変同調回路
JP3930307B2 (ja) 発振器用集積回路
US7538630B2 (en) Voltage controlled oscillator
US8222963B2 (en) Voltage-controlled oscillator
US7312672B2 (en) Local oscillating circuit for receiving high-band and low-band signal
KR20000069168A (ko) 발진기
US4590443A (en) Transistor oscillator with compensating circuit for variable collector-base capacitance
JP3105079U (ja) 発振回路
US6075421A (en) Voltage controlled oscillator
US20090079880A1 (en) Television Tuner
JP2003309777A (ja) テレビジョンチューナ
US20050190305A1 (en) Television tuner for balance-inputting signal to balanced mixer
US20040183611A1 (en) Multi-band oscillator that can oscillate at each oscillation band under optimum oscillation conditions
EP1432116B1 (en) Oscillation circuit for television tuner
EP1432118B1 (en) Oscillation circuit for television tuner
JP3105078U (ja) 発振回路
JP3977626B2 (ja) 発振回路
US7283009B2 (en) Dual band voltage-controlled oscillator
JPH0317451Y2 (ja)
EP1111768A3 (en) Oscillator having a tunable resonant circuit
JP2002374125A (ja) 発振回路
JP2003174321A (ja) テレビジョンチューナの発振器
JPH1065443A (ja) チューナの局部発振回路
JP2001177342A (ja) 発振器

Legal Events

Date Code Title Description
A623 Registrability report

Free format text: JAPANESE INTERMEDIATE CODE: A623

Effective date: 20050113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080818

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees