JP2003174321A - テレビジョンチューナの発振器 - Google Patents

Abstract

(57)【要約】 【課題】 発振器自体の温度による発振周波数の変化を
少なくすることでＰＬＬ動作を正常に動作し、発振周波
数を安定にする。 【解決手段】 バラクタダイオード４１ｂを有し、バラ
クタダイオード４１ｂのカソードに発振周波数設定用の
同調電圧が印加される共振回路４１と、共振回路４１が
ベースに結合された発振トランジスタ１１、１２と、少
なくとも発振トランジスタ１１、１２のベースとグラン
ドとの間に結合され、発振トランジスタ１１、１２の静
電破壊を防止するダイオード２７、２８と、同調電圧を
位相ロックループによって生成する同調電圧発生回路３
３とを備え、所定の電圧を分圧し、分圧された電圧が同
調電圧の増減方向と同じ方向に変化する温度補償回路３
５を設けると共に、ダイオード２７、２８のアノードを
接地し、分圧された電圧をダイオード２７のカソードに
印加した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明はテレビジョンチュ
ーナの発振器に関し、特に、発振トランジスタを構成し
た集積回路を用いたテレビジョンチューナの発振器に関
する。

【０００２】

【従来の技術】従来のテレビジョンチューナの発振器の
構成を図２に示す。集積回路５０内には互いのエミッタ
が結合して差動的に動作する三対の発振トランジスタ５
１及び５２と、５３及び５４と、５５及び５６とが構成
される。また、集積回路５０内には第一乃至第十の結合
コンデンサ５７〜６６と、第一乃至第五のダイオード６
７〜７１とが構成される。また、集積回路５０には、外
部に設けた共振回路を接続するための第一乃至第五の端
子５０ａ〜５０ｅと、電源端子５０ｆと、同調電圧端子
５０ｇとが設けられる。そして、外部から電源端子５０
ｆに印加された電源電圧Ｖｃｃ（約５ボルト）が各発振
トランジスタ５１〜５６のコレクタや図示しない他の回
路等に供給される。

【０００３】第一の発振トランジスタ５１のベースと第
二の発振トランジスタ５２のコレクタはそれぞれ第一の
結合コンデンサ５７、第二の結合コンデンサ５８によっ
て第一の端子５０ａに結合され、第一の発振トランジス
タ５１のコレクタと第二の発振トランジスタ５２のベー
スはそれぞれ第三の結合コンデンサ５９、第四の結合コ
ンデンサ６０によって第二の端子５０ｂに結合される。
そして、第一の端子５０ａには第一のダイオード６７の
カソードが接続され、アノードは接地される。また、第
二の端子５０ｂにも第二のダイオード６８のカソードが
接続され、アノードは接地される。

【０００４】第三の発振トランジスタ５３のベースと第
四の発振トランジスタ５４のコレクタはそれぞれ第五の
結合コンデンサ６１、第六の結合コンデンサ６２によっ
て第三の端子５０ｃに結合され、第四の発振トランジス
タ５４のベースはコンデンサ７２によって接地される。
そして、第三の端子５０ｃには第三のダイオード６９の
カソードが接続され、アノードは接地される。

【０００５】第五の発振トランジスタ５５のベースと第
六の発振トランジスタ５６のコレクタはそれぞれ第七の
結合コンデンサ６３、第八の結合コンデンサ６４によっ
て第四の端子５０ｄに結合され、第五の発振トランジス
タ５５のコレクタと第六の発振トランジスタ５６のベー
スはそれぞれ第九の結合コンデンサ６５、第十の結合コ
ンデンサ６６によって第五の端子５０ｅに結合される。
そして、第四の端子５０ｄには第四のダイオード７０の
カソードが接続され、アノードは接地される。また、第
五の端子５０ｅにも第五のダイオード７１のカソードが
接続され、アノードは接地される。

【０００６】これら第一乃至第五のダイオード６７〜７
１は、外部から第一乃至第五の端子５０ａ〜５０ｅに静
電気が印加されたときに各発振トランジスタ５１〜５６
が破壊されるのを防止するための保護ダイオードとして
の役目を果たす。

【０００７】集積回路５０の外部には３つの共振回路が
設けられる。第一の共振回路８１はインダクタンス素子
８１ａとアノードが直流的に接地されたバラクタダイオ
ード８１ｂとかなる並列共振回路で構成され、第一の端
子５０ａと第二の端子５０ｂとの間に接続される。この
結果、第一及び第二の発振トランジスタ５１、５２と第
一の共振回路８１とによって平衡型の発振器が構成さ
れ、これは、例えばＶＨＦ帯のハイバンドのテレビジョ
ン信号を受信する場合の局部発振器として使用される。

【０００８】また、第二の共振回路８２はインダクタン
ス素子８２ａとアノードがインダクタンス素子８２ａに
よって直流的に接地されたバラクタダイオード８２ｂと
かなる並列共振回路で構成され、バラクタダイオード８
２ｂのアノードが第三の端子５０ｃに接続され、カソー
ドは高周波的に接地される。この結果、第三及び第四の
発振トランジスタ５３、５４と第二の共振回路８２とに
よって不平衡型の発振器が構成され、これは、例えばＶ
ＨＦ帯のローバンドのテレビジョン信号を受信する場合
の局部発振器として使用される。

【０００９】さらに、第三の共振回路８３はインダクタ
ンス素子８３ａとアノードが直流的に接地されたバラク
タダイオード８３ｂとかなる並列共振回路で構成され、
第四の端子５０ｄと第五の端子５０ｅとの間に接続され
る。この結果、第五及び第六の発振トランジスタ５５、
５６と第三の共振回路８３とによって平衡型の発振器が
構成され、これは、例えばＵＨＦ帯のテレビジョン信号
を受信する場合の局部発振器として使用される。そし
て、各バラクタダイオード８１ｂ、８２ｂ、８３ｂのカ
ソードは同調電圧端子５０ｇに接続される。

【００１０】同調電圧端子５０ｇには外部からプルアッ
プ抵抗８４を介して高電圧Ｖｔｕ（約３０ボルト）が印
加される。そして、集積回路５０内には同調電圧端子５
０ｇとグランドとの間に接続された同調電圧発生回路７
３と、この同調電圧発生回路７３を制御するＰＬＬ回路
７４が構成される。

【００１１】同調電圧発生回路７３はジャンクションＦ
ＥＴ７３ａと、ＮＰＮトランジスタ７３ｂとを有し、ジ
ャンクションＦＥＴ７３ａのドレインが抵抗７３ｃによ
って同調電圧端子５０ｇに接続され、ソースはＮＰＮト
ランジスタ７３ｂのコレクタに接続される。そしてＮＰ
Ｎトランジスタ７３ｂのエミッタは抵抗７３ｄによって
接地される。

【００１２】ＰＬＬ回路７４は、図示はしないが周知の
固定分周器、可変分周器、位相比較器等を有し、ここに
は発振周波数を設定するためのデータＤａと、各発振ト
ランジスタ５１〜５６から出力される発振信号Ａと、基
準信号Ｒｅｆとが入力される。ＰＬＬＬ回路７４から出
力された制御電圧はＮＰＮトランジスタ７３ｂに入力さ
れる。これによってジャンクションＦＥＴ７３ａとＮＰ
Ｎトランジスタ７３ｂとは動作点が制御されて可変イン
ピーダンス素子として働く。従って、プルアップ抵抗８
４と同調電圧発生回路７３とのインピーダンス比が変化
して同調電圧端子５０ｇにはほぼ２ボルトから２５ボル
トの範囲の同調電圧が発生する。この電圧が各バラクタ
ダイオード８１ｂ、８２ｂ、８３ｂに印加されて発振周
波数が設定される。ここで、たとえば、各共振回路自体
の共振周波数が周囲温度等の環境条件によって変化し、
発振周波数が変化しても、その変化を補正するように同
調電圧が変化して発振周波数は元の状態に戻る。

【００１３】

【発明が解決しようとする課題】共振回路におけるバラ
クタダイオードの容量は正の温度係数を持ち、周囲温度
が高くなると容量値が増える。また、上記の発振器は一
般に絶縁基板上に構成されるが、使用する絶縁基板を廉
価な紙フェノール基板を使用した場合はその温度係数を
含めた共振回路自体の温度係数が一層大きくなる。一
方、上記の保護用のダイオードは等価的な容量成分を持
つが、その容量も正の温度係数持ち、しかも共振回路に
並列に接続される形となっている。

【００１４】以上のことから、発振周波数は周囲温度が
高くなると低い方に大きくずれることとなり、それを補
正するためには同調電圧の大きな変化が必要となる。し
かし、ＰＬＬ制御による同調電圧の変化範囲には自ずと
限界があり、その限界を超えると、いわゆる引き込みが
出来なくなってロックされなくなり、発振周波数は不定
となってしまうという問題があった。

【００１５】そこで、この発明においては発振器自体の
温度による発振周波数の変化を少なくすることでＰＬＬ
動作を正常に動作し、発振周波数を安定にすることを目
的とする。

【００１６】

【課題を解決するための手段】上記課題を解決するた
め、本発明では、バラクタダイオードを有し、前記バラ
クタダイオードのカソードに発振周波数設定用の同調電
圧が印加される共振回路と、前記共振回路がベースに結
合された発振トランジスタと、少なくとも前記発振トラ
ンジスタのベースとグランドとの間に結合され、前記発
振トランジスタの静電破壊を防止するダイオードと、位
相ロックループによって前記同調電圧を発生する同調電
圧発生回路とを備え、所定の電圧を分圧し、分圧された
電圧が前記同調電圧の増減方向と同じ方向に変化する温
度補償回路を設けると共に、前記ダイオードのアノード
を接地し、前記分圧された電圧を前記ダイオードのカソ
ードに印加した。

【００１７】また、前記発振トランジスタと前記温度補
償回路と前記同調電圧発生回路と前記ダイオードとを一
つの集積回路内に構成した。

【００１８】また、前記同調電圧発生回路はプルアップ
抵抗を介して前記同調電圧よりも高い電圧の電圧源に一
端が接続された抵抗手段と、前記抵抗手段の他端にコレ
クタが接続され、エミッタ側が接地されたＮＰＮトラン
ジスタを有し、前記ＮＰＮトランジスタはコレクタとエ
ミッタとの間の電圧が前記位相ロックループの制御電圧
によって変化するように制御され、前記温度補償回路は
前記所定の電圧が一端に印加される抵抗と、前記抵抗の
他端側にドレインが接続されると共に、ゲートが接地さ
れたＦＥＴとを少なくとも有し、前記ＦＥＴのソースを
前記ＮＰＮトランジスタのコレクタに接続し、前記抵抗
の他端と前記ＦＥＴのドレインとの間の電圧を前記ダイ
オードのカソードに印加した。

【００１９】

【発明の実施の形態】以下図１に従って本発明のテレビ
ジョンチューナの発振器を説明する。集積回路１０内に
は互いのエミッタが結合して差動的に動作する三対の発
振トランジスタ１１及び１２と、１３及び１４と、１５
及び１６とが構成される。また、集積回路１０内には第
一乃至第十の結合コンデンサ１７〜２６と、第一乃至第
五のダイオード２７〜３１とが構成される。また、集積
回路１０には、外部に設けた共振回路を接続するための
第一乃至第五の端子１０ａ〜１０ｅと、電源端子１０ｆ
と、同調電圧端子１０ｇとが設けられる。そして、外部
から電源端子１０ｆに印加された電源電圧Ｖｃｃ（約５
ボルト）が各発振トランジスタ１１〜１６のコレクタや
図示しない他の回路等に供給される。

【００２０】第一の発振トランジスタ１１のベースと第
二の発振トランジスタ１２のコレクタはそれぞれ第一の
結合コンデンサ１７、第二の結合コンデンサ１８によっ
て第一の端子１０ａに結合され、第一の発振トランジス
タ１１のコレクタと第二の発振トランジスタ１２のベー
スはそれぞれ第三の結合コンデンサ１９、第四の結合コ
ンデンサ２０によって第二の端子１０ｂに結合される。
そして、第一の端子１０ａには第一のダイオード２７の
カソードが接続され、アノードは接地される。また、第
二の端子１０ｂにも第二のダイオード２８のカソードが
接続され、アノードは接地される。

【００２１】第三の発振トランジスタ１３のベースと第
四の発振トランジスタ１４のコレクタはそれぞれ第五の
結合コンデンサ２１、第六の結合コンデンサ２２によっ
て第三の端子１０ｃに結合され、第四の発振トランジス
タ１４のベースはコンデンサ３２によって接地される。
そして、第三の端子１０ｃには第三のダイオード２９の
カソードが接続され、アノードは接地される。

【００２２】第五の発振トランジスタ１５のベースと第
六の発振トランジスタ１６のコレクタはそれぞれ第七の
結合コンデンサ２３、第八の結合コンデンサ２４によっ
て第四の端子１０ｄに結合され、第五の発振トランジス
タ１５のコレクタと第六の発振トランジスタ１６のベー
スはそれぞれ第九の結合コンデンサ２５、第十の結合コ
ンデンサ２６によって第五の端子１０ｅに結合される。
そして、第四の端子１０ｄには第四のダイオード３０の
カソードが接続され、アノードは接地される。また、第
五の端子１０ｅにも第五のダイオード３１のカソードが
接続され、アノードは接地される。

【００２３】これら第一乃至第五のダイオード２７〜３
１は、外部から第一乃至第五の端子１０ａ〜１０ｅに静
電気が印加されたときに各発振トランジスタ１１〜１６
が破壊されるのを防止するための保護ダイオードとして
の役目を果たす。

【００２４】集積回路１０の外部には３つの共振回路が
設けられる。第一の共振回路４１はインダクタンス素子
４１ａとアノードが直流的に接地されたバラクタダイオ
ード４１ｂとかなる並列共振回路で構成され、第一の端
子１０ａと第二の端子１０ｂとの間に接続される。この
結果、第一及び第二の発振トランジスタ１１、１２と第
一の共振回路４１とによって平衡型の発振器が構成さ
れ、これは、例えばＶＨＦ帯のハイバンドのテレビジョ
ン信号を受信する場合の局部発振器として使用される。

【００２５】また、第二の共振回路４２はインダクタン
ス素子４２ａとアノードがインダクタンス素子４２ａに
よって直流的に接地されたバラクタダイオード４２ｂと
かなる並列共振回路で構成され、バラクタダイオード４
２ｂのアノードが第三の端子１０ｃに接続され、カソー
ドは高周波的に接地される。この結果、第三及び第四の
発振トランジスタ１３、１４と第二の共振回路４２とに
よって不平衡型の発振器が構成され、これは、例えばＶ
ＨＦ帯のローバンドのテレビジョン信号を受信する場合
の局部発振器として使用される。

【００２６】さらに、第三の共振回路４３はインダクタ
ンス素子４３ａとアノードが直流的に接地されたバラク
タダイオード４３ｂとかなる並列共振回路で構成され、
第四の端子１０ｄと第五の端子１０ｅとの間に接続され
る。この結果、第五及び第六の発振トランジスタ１５、
１６と第三の共振回路４３とによって平衡型の発振器が
構成され、これは、例えばＵＨＦ帯のテレビジョン信号
を受信する場合の局部発振器として使用される。そし
て、各バラクタダイオード４１ｂ、４２ｂ、４３ｂのカ
ソードは同調電圧端子１０ｇに接続される。

【００２７】同調電圧端子１０ｇには外部からプルアッ
プ抵抗４４を介して高電圧Ｖｔｕ（約３０ボルト）が印
加される。そして、集積回路１０内には同調電圧端子１
０ｇとグランドとの間に接続された同調電圧発生回路３
３と、この同調電圧発生回路３３を制御するＰＬＬ回路
３４と、各発振器の温度変化による発振周波数の変化を
抑えるための温度補償回路３５とが構成される。

【００２８】同調電圧発生回路３３はジャンクションＦ
ＥＴ３３ａと、ＮＰＮトランジスタ３３ｂとを有し、ジ
ャンクションＦＥＴ３３ａのドレインが抵抗３３ｃによ
って同調電圧端子１０ｇに接続され、ソースはＮＰＮト
ランジスタ３３ｂのコレクタに接続される。ジャンクシ
ョンＦＥＴ３３ａと抵抗３３ｃは可変抵抗手段として機
能する。そしてＮＰＮトランジスタ３３ｂのエミッタは
抵抗３３ｄによって接地される。また、ＮＰＮトランジ
スタ３３ｂも可変抵抗手段として機能する。

【００２９】ＰＬＬ回路３３は、図示はしないが周知の
固定分周器、可変分周器、位相比較器、チャージポンプ
等を有し、ここには発振周波数を設定するためのデータ
Ｄａと、各発振トランジスタ１１〜１６から出力される
発振信号Ａと、基準信号Ｒｅｆとが入力される。ＰＬＬ
Ｌ回路３４内のチャージポンプから出力された制御電圧
はＮＰＮトランジスタ３３ｂに入力される。これによっ
てジャンクションＦＥＴ３３ａとＮＰＮトランジスタ３
３ｂとは動作点が制御されて可変インピーダンス素子と
して働く。従って、プルアップ抵抗４４と同調電圧発生
回路３３とのインピーダンス比が変化して同調電圧端子
１０ｇにはほぼ２ボルトから２５ボルトの範囲の同調電
圧が発生する。この電圧が各バラクタダイオード４１
ｂ、４２ｂ、４３ｂに印加されて発振周波数が設定され
る。

【００３０】温度補償回路３５はジャンクションＦＥＴ
３５ａと、そのドレインと電源端子１０ｆとの間に直列
に接続された二つの抵抗３５ｂ、３５ｃとかなり、ジャ
ンクションＦＥＴ３５ａのソースは同調電圧発生回路３
３におけるＮＰＮトランジスタ３３ｂのコレクタに接続
される。ジャンクションＦＥＴ３５ａは可変抵抗手段と
して機能する。そして、二つの抵抗３５ｂ、３５ｃの接
続点には電源電圧を分圧した電圧（ここでは、温度補償
電圧という）が現れ、此がダイオード２８、２９、３１
のカソードに印加される。

【００３１】以上の構成において、各バラクタダイオー
ド４１ｂ、４２ｂ、４３ｂや各ダイオード２７〜３１の
容量値は正の温度係数を有し、温度が上昇すると容量値
が増加する。従って発振周波数（発振信号Ａの周波数）
が低い方に変化する。すると、ＰＬＬ回路３４から同調
電圧発生回路３３におけるＮＰＮトランジスタ３３ｂに
入力されている制御電圧が下がり、ＮＰＮトランジスタ
３３ｂのコレクタとエミッタとの間の電圧が大きくな
り、同調電圧端子１０ｇに現れる同調電圧も上昇し、発
振周波数を元に戻すように働く。このとき、温度補償回
路３５における二つの抵抗３５ｂ、３５ｃの接続点の電
圧も上昇する。従って、ダイオード２８、２９、３１の
カソードに印加されている電圧は従来よりも高くなる。

【００３２】一般にダイオードの端子間容量値は逆バイ
アス電圧が大きくなると減少するので、各ダイオード２
８、２９、３１によっても発振周波数の変化を抑える効
果が生じる。従って、変化した発振周波数を元に戻すた
めの同調電圧の変化は少なくて済むことになる。温度補
償電圧は上記の三個のダイオードに限らず、第一のダイ
オード２７、第四のダイオード３０にも印加すれば上記
効果が一層顕著になる。

【００３３】

【発明の効果】以上説明したように、本発明では、バラ
クタダイオードを有し、バラクタダイオードのカソード
に発振周波数設定用の同調電圧が印加される共振回路
と、共振回路がベースに結合された発振トランジスタ
と、少なくとも発振トランジスタのベースとグランドと
の間に結合され、発振トランジスタの静電破壊を防止す
るダイオードと、位相ロックループによって同調電圧を
発生する同調電圧発生回路とを備え、所定の電圧を分圧
し、分圧された電圧が同調電圧の増減方向と同じ方向に
変化する温度補償回路を設けると共に、ダイオードのア
ノードを接地し、分圧された電圧をダイオードのカソー
ドに印加したので、ダイオードの端子間容量値の変化が
発振周波数の変化を抑える方向に働く。従って、変化し
た発振周波数を元に戻すための同調電圧の変化は少なく
て済むことになる。

【００３４】また、発振トランジスタと温度補償回路と
同調電圧発生回路とダイオードとを一つの集積回路内に
構成したので、集積回路のみで温度補償ができる。

【００３５】また、同調電圧発生回路はプルアップ抵抗
を介して同調電圧よりも高い電圧の電圧源に一端が接続
された抵抗手段と、抵抗手段の他端にコレクタが接続さ
れ、エミッタ側が接地されたＮＰＮトランジスタを有
し、ＮＰＮトランジスタはコレクタとエミッタとの間の
電圧が位相ロックループの制御電圧によって変化するよ
うに制御され、温度補償回路は所定の電圧が一端に印加
される抵抗と、抵抗の他端側にドレインが接続されると
共に、ゲートが接地されたＦＥＴとを少なくとも有し、
ＦＥＴのソースをＮＰＮトランジスタのコレクタに接続
し、抵抗の他端とＦＥＴのドレインとの間の電圧をダイ
オードのカソードに印加したので、分圧された電圧が同
調電圧の増減方向と同じ方向に変化する。

【図面の簡単な説明】

【図１】本発明のテレビジョンチューナの発振器の構成
を示す回路図である。

【図２】従来のテレビジョンチューナの発振器の構成を
示す回路図である。

【符号の説明】

１０ 集積回路 １０ａ 第一の端子 １０ｂ 第二の端子 １０ｃ 第三の端子 １０ｄ 第四の端子 １０ｅ 第五の端子 １１ 第一の発振トランジスタ １２ 第二の発振トランジスタ １３ 第三の発振トランジスタ １４ 第四の発振トランジスタ １５ 第五の発振トランジスタ １６ 第六の発振トランジスタ １７ 第一の結合コンデンサ １８ 第二の結合コンデンサ １９ 第三の結合コンデンサ ２０ 第四の結合コンデンサ ２１ 第五の結合コンデンサ ２２ 第六の結合コンデンサ ２３ 第七の結合コンデンサ ２４ 第八の結合コンデンサ ２５ 第九の結合コンデンサ ２６ 第十の結合コンデンサ ２７ 第一のダイオード ２８ 第二のダイオード ２９ 第三のダイオード ３０ 第四のダイオード ３１ 第五のダイオード ３２ 接地コンデンサ ３３ 同調電圧発生回路 ３３ａ ジャンクションＦＥＴ ３３ｂ ＮＰＮトランジスタ ３３ｃ、３３ｄ 抵抗 ３４ ＰＬＬ回路 ３５ 温度補償回路 ３５ａ ジャンクションＦＥＴ ３５ｂ、３５ｃ 抵抗

Claims (3)

【特許請求の範囲】
1. 【請求項１】 バラクタダイオードを有し、前記バラク
   タダイオードのカソードに発振周波数設定用の同調電圧
   が印加される共振回路と、前記共振回路がベースに結合
   された発振トランジスタと、少なくとも前記発振トラン
   ジスタのベースとグランドとの間に結合され、前記発振
   トランジスタの静電破壊を防止するダイオードと、位相
   ロックループによって前記同調電圧を発生する同調電圧
   発生回路とを備え、所定の電圧を分圧し、分圧された電
   圧が前記同調電圧の増減方向と同じ方向に変化する温度
   補償回路を設けると共に、前記ダイオードのアノードを
   接地し、前記分圧された電圧を前記ダイオードのカソー
   ドに印加したことを特徴とするテレビジョンチューナの
   発振器。
2. 【請求項２】 前記発振トランジスタと前記温度補償回
   路と前記同調電圧発生回路と前記ダイオードとを一つの
   集積回路内に構成したことを特徴とする請求項１に記載
   のテレビジョンチューナの発振器。
3. 【請求項３】 前記同調電圧発生回路はプルアップ抵抗
   を介して前記同調電圧よりも高い電圧の電圧源に一端が
   接続された抵抗手段と、前記抵抗手段の他端にコレクタ
   が接続され、エミッタ側が接地されたＮＰＮトランジス
   タを有し、前記ＮＰＮトランジスタはコレクタとエミッ
   タとの間の電圧が前記位相ロックループの制御電圧によ
   って変化するように制御され、前記温度補償回路は前記
   所定の電圧が一端に印加される抵抗と、前記抵抗の他端
   側にドレインが接続されると共に、ゲートが接地された
   ＦＥＴとを少なくとも有し、前記ＦＥＴのソースを前記
   ＮＰＮトランジスタのコレクタに接続し、前記抵抗の他
   端と前記ＦＥＴのドレインとの間の電圧を前記ダイオー
   ドのカソードに印加したことを特徴とする請求項１又は
   ２に記載のテレビジョンチューナの発振器。