JP3923270B2 - 高周波増幅器 - Google Patents
高周波増幅器 Download PDFInfo
- Publication number
- JP3923270B2 JP3923270B2 JP2001085889A JP2001085889A JP3923270B2 JP 3923270 B2 JP3923270 B2 JP 3923270B2 JP 2001085889 A JP2001085889 A JP 2001085889A JP 2001085889 A JP2001085889 A JP 2001085889A JP 3923270 B2 JP3923270 B2 JP 3923270B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- power
- input signal
- input
- average
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は高周波信号を増幅する高周波増幅器に関するものである。
【０００２】
【従来の技術】
図１１は、文献、Stephen A. Maas, "Nonlinear Microwave Circuits," Artech House, 1988 に開示されている従来の高周波増幅器の構成を示すブロック図であり、図において、１は高周波の入力信号を増幅する増幅器、２は増幅器１にゲート電圧Ｖｇ、ドレイン電圧Ｖｄを供給する電源回路、３は入力端子、４は出力端子である。
【０００３】
次に動作について説明する。
図１２は入力信号における入力電力の時間的変化を示す図である。入力端子３に入力される入力信号は、図１２に示すように、平均入力電力Ｐａｖｅに対して、ある時間帯Ｔ１ではピーク入力電力Ｐｐｅａｋ１の入力信号Ｍが入力され、別の時間帯Ｔ２には入力電力Ｐｐｅａｋ２の入力信号Ｎが入力されるものとする。この平均入力電力Ｐａｖｅに対するピーク出力電力Ｐｐｅａｋの比Ｐｐｅａｋ／Ｐａｖｅをピーク・アベレージ電力比Ｐｒとすると、ピーク・アベレージ電力比Ｐｒは入力信号Ｍ，Ｎにより変化する。
【０００４】
図１３は従来の高周波増幅器の平均入力電力に対する平均出力電力特性と歪電力特性を示す図である。図において、１０１は平均電力特性、２０１は入力信号Ｍが増幅器１に入力されたときの歪電力特性、２０２は入力信号Ｎが増幅器１に入力されたときの歪電力特性であり、電源回路２からゲート電圧Ｖｇ１、ドレイン電圧Ｖｄ１が増幅器１にそれぞれ供給されているものとする。
【０００５】
図１３に示すように、増幅器１から平均出力電力Ｐ１を出力する際の歪電力は、入力信号Ｍが増幅器１に入力されたときがＤ１で、入力信号Ｎが増幅器１に入力されたときがＤ２である。すなわち、入力信号が、入力信号Ｍから入力信号Ｎに変化すると、ピーク・アベレージ電力比Ｐｒが大きくなり、歪電力がＤ１からＤ２に増加する。
【０００６】
【発明が解決しようとする課題】
従来の高周波増幅器は以上のように構成されているので、増幅器１が平均出力電力Ｐａｖｅを出力している際に、入力信号が変化しピーク・アベレージ電力比Ｐｒが変化すると、歪電力が変化してしまい、ピーク・アベレージ電力比Ｐｒの大きな入力信号Ｎが増幅器１に入力されると、歪電力は増加してしまうという課題があった。
【０００７】
この発明は上記のような課題を解決するためになされたもので、ピーク・アベレージ電力比Ｐｒが変化しても、出力される歪電力の変化を抑制できる高周波増幅器を得ることを目的とする。
【００１２】
【課題を解決するための手段】
この発明に係る高周波増幅器は、入力信号を増幅する増幅器と、入力信号のピーク電力と平均電力を検知してピーク・アベレージ電力比を算出し、算出したピーク・アベレージ電力比と所定の基準値とを比較し、比較した結果に基づき、上記増幅器に供給するゲート電圧及びドレイン電圧を制御するよう指示する入力信号判別回路と、上記入力信号判別回路による指示に基づき、上記入力信号判別回路により算出されたピーク・アベレージ電力比が所定の基準値より高い場合に、ピーク・アベレージ電力比が所定の基準値より低い場合よりも、上記増幅器に供給するゲート電圧を増加させると共に、上記増幅器に供給するドレイン電圧を増加させる電圧制御回路とを備えたものである。
【００１６】
この発明に係る高周波増幅器は、入力信号を増幅する増幅器と、入力信号のピーク電力と平均電力を検知してピーク・アベレージ電力比を算出し、算出したピーク・アベレージ電力比と所定の基準値とを比較し、比較した結果に基づき、上記増幅器に供給するゲート電圧及びドレイン電圧を制御するよう指示する入力信号判別回路と、上記入力信号判別回路による指示に基づき、上記入力信号判別回路により算出されたピーク・アベレージ電力比が所定の基準値より高い場合に、ピーク・アベレージ電力比が所定の基準値より低い場合よりも、上記増幅器に供給するゲート電圧を減少させると共に、上記増幅器に供給するドレイン電圧を増加させる電圧制御回路とを備えたものである。
【００１８】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１による高周波増幅器の構成を示すブロック図である。図において、５は入力信号の一部を取り出す方向性結合器、６は方向性結合器５から取り出された入力信号のピーク電力Ｐｐｅａｋと平均電力Ｐａｖｅを検知してピーク・アベレージ電力比Ｐｒを算出し、算出したピーク・アベレージ電力比Ｐｒと所定の基準値Ｐｓとを比較し、比較した結果に基づき、増幅器１に供給するゲート電圧Ｖｇを制御するよう指示する入力信号判別回路、７は入力信号判別回路６の指示に基づき、電源回路２から増幅器１に供給するゲート電圧Ｖｇを制御するゲート電圧制御回路（電圧制御回路）である。
【００１９】
また、図１の入力判別回路６において、１１は方向性結合器５から取り出された入力信号の平均電力Ｐａｖｅを検出する平均電力検出回路、１２は方向性結合器５から取り出された入力信号のピーク電力Ｐｐｅａｋを検出するピーク電力検出回路、１３は平均電力検出回路１１により検出された入力信号の平均電力Ｐａｖｅと、ピーク電力検出回路１２により検出された入力信号のピーク電力Ｐｐｅａｋに基づき、ピーク・アベレージ電力比Ｐｒ（＝Ｐｐｅａｋ／Ｐａｖｅ）を算出する電力比算出回路、１４は電力比算出回路１３により算出されたピーク・アベレージ電力比Ｐｒと所定の基準値Ｐｓとを比較し、比較した結果に基づき、ゲート電圧制御回路７に対して、増幅器１に供給するゲート電圧Ｖｇを制御するよう指示する比較回路である。
図１において、その他の構成は従来の図１１における構成と同等である。
【００２０】
次に動作について説明する。
入力端子３から図１２に示すような入力信号Ｍ，Ｎが入力され、方向性結合器５を介して増幅器１に入力され、増幅された信号は出力端子４から出力される。電源回路２から増幅器１に対し、ドレイン電圧Ｖｄ（＝Ｖｄ１）が直接供給されている。また、電源回路２から増幅器１に対し、２種類のゲート電圧Ｖｇ（＝Ｖｇ１又はＶｇ２）がゲート電圧制御回路７を介して供給されるが、増幅器１は、ゲート電圧Ｖｇ１が供給されると、電源効率を高めるためにＢ級動作による増幅処理を行い、ゲート電圧Ｖｇ２が供給されると、歪を改善するためにＡ級動作による増幅処理を行うよう設定されている。
【００２１】
方向性結合器５から取り出された入力信号は、入力信号判別回路６に入力される。入力信号判別回路６では、平均電力検出回路１１が入力信号の平均電力Ｐａｖｅを検出し、ピーク電力検出回路１２が入力信号のピーク電力Ｐｐｅａｋを検出する。電力比算出回路１３は平均電力検出回路１１により検出された入力信号の平均電力Ｐａｖｅと、ピーク電力検出回路１２により検出された入力信号のピーク電力Ｐｐｅａｋに基づき、ピーク・アベレージ電力比Ｐｒ（＝Ｐｐｅａｋ／Ｐａｖｅ）を算出する。
【００２２】
比較回路１４は電力比算出回路１３により算出されたピーク・アベレージ電力比Ｐｒと所定の基準値Ｐｓを比較し、例えば、入力端子３に入力信号Ｍが入力され、ピーク・アベレージ電力比Ｐｒが所定の基準値Ｐｓより小さい場合には、ゲート電圧制御回路７に対して、増幅器１に所定のゲート電圧Ｖｇ１を供給するよう指示する。また、入力端子３に入力信号Ｎが入力され、ピーク・アベレージ電力比Ｐｒが所定の基準値Ｐｓより大きい場合には、ゲート電圧制御回路７に対して、増幅器１に別の所定のゲート電圧Ｖｇ２を供給するよう指示する。
【００２３】
ゲート電圧制御回路７は、比較回路１４からの指示に基づき、ゲート電圧Ｖｇ１又はＶｇ２を増幅器１に供給する。増幅器１は、ゲート電圧Ｖｇ１が供給されると、電源効率を高めるためにＢ級動作による増幅処理を行い、ゲート電圧Ｖｇ２が供給されると、歪を改善するためにＡ級動作による増幅処理を行う。
【００２４】
図２はこの発明の実施の形態１による高周波増幅器の平均入力電力に対する平均出力電力特性と歪電力特性を示す図であり、図において、１０１は入力信号Ｍが入力されてゲート電圧Ｖｇ１のときの平均出力電力特性、２０１は入力信号Ｍが増幅器１に入力されてゲート電圧Ｖｇ１のときの歪電力特性、２０２は入力信号Ｎが増幅器１に入力されてゲート電圧Ｖｇ１のときの歪電力特性であり、平均出力電力特性１０１、歪電力特性２０１，２０２は従来の図１３と同じ特性である。
【００２５】
また、図２において、１０２は入力信号Ｎが入力されてゲート電圧Ｖｇ２のときの平均出力電力特性、２０３は入力信号Ｎが増幅器１に入力されてゲート電圧Ｖｇ２のときの歪電力特性であり、電源回路２からドレイン電圧Ｖｄ１が増幅器１に供給されているものとする。
【００２６】
図２に示すように、入力信号Ｍが入力されて、ピーク・アベレージ電力比Ｐｒが所定の基準値Ｐｓより小さく、ゲート電圧Ｖｇ１が増幅器１に供給されている場合には、平均出力電力特性が１０１で、歪電力特性が２０１であり、平均出力電力がＰ１のときの歪電力はＤ１となる。
【００２７】
一方、入力信号Ｎが入力されて、ピーク・アベレージ電力比Ｐｒが所定の基準値Ｐｓより大きく、ゲート電圧Ｖｇ２が増幅器１に供給されている場合には、平均出力電力特性が１０２で、歪電力特性が２０３となり、平均出力電力がＰ１のときの歪電力は、入力信号Ｍが入力された場合と同様にＤ１となる。すなわち、ゲート電圧Ｖｇ１のときの歪電力Ｄ２より歪電力Ｄ１に改善される。
【００２８】
ゲート電圧制御回路７には、入力信号Ｍの場合に、平均出力電力特性１０１と歪電力特性２０１が得られるようなゲート電圧Ｖｇ１と、入力信号Ｎの場合に、平均出力電力特性１０２と歪電力特性２０３が得られるようなゲート電圧Ｖｇ２が予め設定されており、ゲート電圧制御回路７は、比較回路１４からの指示に基づき、設定されているゲート電圧Ｖｇ１又はＶｇ２を選択して増幅器１に供給する。
【００２９】
平均出力電力特性１０１に対して平均出力電力特性１０２を得るためには、平均出力電力特性１０１を得ているときのゲート電圧Ｖｇ１を増加させてゲート電圧Ｖｇ２とし、すなわち、増幅器１のドレイン電流を増加させて、増幅器１の利得を増加させる方向に変更すれば良い。また、歪電力特性２０２に対して歪電力特性２０３を得るためには、歪電力特性２０２を得ているときのゲート電圧Ｖｇ１を増加させてゲート電圧Ｖｇ２とし、すなわち、増幅器１がＢ級動作の増幅処理からＡ級動作の増幅処理になる方向に変更すれば良く、増幅器１がＡ級動作の増幅処理を行うことにより、歪電力特性２０３のように歪電力が改善される。
【００３０】
以上のように、この実施の形態１によれば、入力信号のピーク・アベレージ電力比Ｐｒが変化しても、増幅器１に供給するゲート電圧Ｖｇを制御することにより、増幅器１から出力される歪電力の変化を抑制できるという効果が得られる。
【００３１】
実施の形態２．
図３はこの発明の実施の形態２による高周波増幅器の構成を示すブロック図であり、図において、８は入力信号判別回路６の指示に基づき、電源回路２から増幅器１に供給するドレイン電圧Ｖｄを制御するドレイン電圧制御回路（電圧制御回路）である。その他の構成は実施の形態１の図１における構成と同等である。また、入力信号判別回路６の構成も、実施の形態１における図１の構成と同等であるが、入力信号判別回路６はピーク・アベレージ電力比Ｐｒと所定の基準値Ｐｓとを比較し、比較した結果に基づき、ドレイン電圧制御回路８に対して、増幅器１に供給するドレイン電圧Ｖｄを制御するよう指示する。
【００３２】
次に動作について説明する。
入力端子３から図１２に示すような入力信号Ｍ，Ｎが入力され、方向性結合器５を介して増幅器１に入力され、増幅された信号は出力端子４から出力される。電源回路２から増幅器１に対し、ゲート電圧Ｖｇ（＝Ｖｇ１）が直接供給されている。また、電源回路２から増幅器１に対し、２種類のドレイン電圧Ｖｄ（＝Ｖｄ１又はＶｄ２）がドレイン電圧制御回路８を介して供給されるが、増幅器１は、ドレイン電圧Ｖｄ２が供給されると、ドレイン電圧Ｖｄ１のときよりも飽和電力が増加するように設定されている。
【００３３】
方向性結合器５から取り出された入力信号は、入力信号判別回路６に入力されて、実施の形態１と同様に処理される。すなわち、平均電力検出回路１１が入力信号の平均電力Ｐａｖｅを検出し、ピーク電力検出回路１２が入力信号のピーク電力Ｐｐｅａｋを検出し、電力比算出回路１３はピーク・アベレージ電力比Ｐｒを算出する。
【００３４】
比較回路１４は算出されたピーク・アベレージ電力比Ｐｒと所定の基準値Ｐｓを比較し、例えば、入力端子３に入力信号Ｍが入力され、ピーク・アベレージ電力比Ｐｒが所定の基準値Ｐｓより小さい場合には、ドレイン電圧制御回路８に対して、増幅器１に所定のドレイン電圧Ｖｄ１を供給するよう指示する。また、入力端子３に入力信号Ｎが入力され、ピーク・アベレージ電力比Ｐｒが所定の基準値Ｐｓより大きい場合には、ドレイン電圧制御回路８に対して、増幅器１に別の所定のドレイン電圧Ｖｄ２を供給するよう指示する。
【００３５】
ドレイン電圧制御回路８は、比較回路１４からの指示に基づき、ドレイン電圧Ｖｄ１又はＶｄ２を増幅器１に供給する。増幅器１は、ドレイン電圧Ｖｄ２が供給されると、ドレイン電圧Ｖｄ１が供給されるときよりも飽和電力が増加する。
【００３６】
図４はこの発明の実施の形態２による高周波増幅器の平均入力電力に対する平均出力電力特性と歪電力特性を示す図であり、図において、１０１は入力信号Ｍが入力されてドレイン電圧Ｖｄ１のときの平均出力電力特性、２０１は入力信号Ｍが増幅器１に入力されてドレイン電圧Ｖｄ１のときの歪電力特性、２０２は入力信号Ｎが増幅器１に入力されてドレイン電圧Ｖｄ１のときの歪電力特性であり、平均出力電力特性１０１、歪電力特性２０１，２０２は、実施の形態１の図２と同じ特性である。
【００３７】
また、図４において、１０３は入力信号Ｎが入力されてドレイン電圧Ｖｄ２のときの平均出力電力特性、２０４は入力信号Ｎが増幅器１に入力されてドレイン電圧Ｖｄ２のときの歪電力特性であり、電源回路２からゲート電圧Ｖｇ１が増幅器１に供給されているものとする。
【００３８】
図４に示すように、入力信号Ｍが入力されて、ピーク・アベレージ電力比Ｐｒが所定の基準値Ｐｓより小さく、ドレイン電圧Ｖｄ１が増幅器１に供給されている場合には、平均出力電力特性が１０１で、歪電力特性が２０１であり、平均出力電力がＰ１のときの歪電力はＤ１となる。
【００３９】
一方、入力信号Ｎが入力されて、ピーク・アベレージ電力比Ｐｒが所定の基準値Ｐｓより大きく、ドレイン電圧Ｖｄ２が増幅器１に供給されている場合には、平均出力電力特性が１０３で、歪電力特性が２０４となり、平均出力電力がＰ１のときの歪電力は、入力信号Ｍが入力された場合と同様にＤ１となる。すなわち、ドレイン電圧Ｖｄ１のときの歪電力Ｄ２より歪電力Ｄ１に改善される。
【００４０】
ドレイン電圧制御回路８には、入力信号Ｍの場合に、平均出力電力特性１０１と歪電力特性２０１が得られるようなドレイン電圧Ｖｄ１と、入力信号Ｎの場合に、平均出力電力特性１０３と歪電力特性２０４が得られるようなドレイン電圧Ｖｄ２が予め設定されており、ドレイン電圧制御回路８は、比較回路１４からの指示に基づき、設定されているドレイン電圧Ｖｄ１又はＶｄ２を選択して増幅器１に供給する。
【００４１】
平均出力電力特性１０１に対して平均出力電力特性１０３を得るためには、平均出力電力特性１０１を得ているときのドレイン電圧Ｖｄ１を増加させてドレイン電圧Ｖｄ２とし、すなわち、増幅器１の飽和電力が増加する方向に変更すれば良い。また、歪電力特性２０２に対して歪電力特性２０４を得るためには、歪電力特性２０２を得ているときのドレイン電圧Ｖｄ１を増加させてドレイン電圧Ｖｄ２とし、すなわち、増幅器１の飽和電力が増加する方向に変更すれば良く、増幅器１の飽和電力が増加すると、増幅器１の出力バックオフ（出力電力に対する飽和電力の比）が大きくなり、歪電力特性２０４のように歪電力が改善される。
【００４２】
以上のように、この実施の形態２によれば、入力信号のピーク・アベレージ電力比Ｐｒが変化しても、増幅器１に供給するドレイン電圧Ｖｄを制御することにより、増幅器１から出力される歪電力の変化を抑制できるという効果が得られる。
【００４３】
実施の形態３．
図５はこの発明の実施の形態３による高周波増幅器の構成を示すブロック図であり、この実施の形態３は、実施の形態１と実施の形態２とを組み合わせたもので、ゲート電圧制御回路７（電圧制御回路）とドレイン電圧制御回路８（電圧制御回路）を備えたものである。すなわち、入力信号判別回路６はピーク・アベレージ電力比Ｐｒと所定の基準値Ｐｓとを比較し、比較した結果に基づき、ゲート電圧制御回路７とドレイン電圧制御回路８に対して、増幅器１に供給するゲート電圧Ｖｇとドレイン電圧Ｖｄを制御するよう指示する。
【００４４】
次に動作について説明する。
入力端子３から図１２に示すような入力信号Ｍ，Ｎが入力され、方向性結合器５を介して増幅器１に入力され、増幅された信号は出力端子４から出力される。電源回路２から増幅器１に対し、２種類のゲート電圧Ｖｇ（＝Ｖｇ１又はＶｇ２）がゲート電圧制御回路７を介して供給されると共に、２種類のドレイン電圧Ｖｄ（＝Ｖｄ１又はＶｄ２）がドレイン電圧制御回路８を介して供給される。
【００４５】
増幅器１は、ゲート電圧Ｖｇ１が供給されると、電源効率を高めるためにＢ級動作による増幅処理を行い、ゲート電圧Ｖｇ２が供給されると、歪を改善するためにＡ級動作による増幅処理を行うよう設定され、ドレイン電圧Ｖｄ２が供給されると、ドレイン電圧Ｖｄ１のときよりも飽和電力が増加するように設定されている。
【００４６】
方向性結合器５から取り出された入力信号は、入力信号判別回路６に入力されて、実施の形態１と同様に処理される。すなわち、平均電力検出回路１１が入力信号の平均電力Ｐａｖｅを検出し、ピーク電力検出回路１２が入力信号のピーク電力Ｐｐｅａｋを検出し、電力比算出回路１３はピーク・アベレージ電力比Ｐｒを算出する。
【００４７】
比較回路１４は算出されたピーク・アベレージ電力比Ｐｒと所定の基準値Ｐｓを比較し、例えば、入力端子３に入力信号Ｍが入力され、ピーク・アベレージ電力比Ｐｒが所定の基準値Ｐｓより小さい場合には、ゲート電圧制御回路７に対して、増幅器１に所定のゲート電圧Ｖｇ１を、ドレイン電圧制御回路８に対して、増幅器１に所定のドレイン電圧Ｖｄ１を供給するよう指示する。また、入力端子３に入力信号Ｎが入力され、ピーク・アベレージ電力比Ｐｒが所定の基準値Ｐｓより大きい場合には、ゲート電圧制御回路７に対して、増幅器１に別の所定のゲート電圧Ｖｇ２を、ドレイン電圧制御回路８に対して、増幅器１に別の所定のドレイン電圧Ｖｄ２を供給するよう指示する。
【００４８】
ゲート電圧制御回路７は、比較回路１４からの指示に基づき、ゲート電圧Ｖｇ１又はＶｇ２を増幅器１に供給する。増幅器１は、ゲート電圧Ｖｇ１が供給されると、電源効率を高めるためにＢ級動作による増幅処理を行い、ゲート電圧Ｖｇ２が供給されると、歪を改善するためにＡ級動作による増幅処理を行う。また、ドレイン電圧制御回路８は、比較回路１４からの指示に基づき、ドレイン電圧Ｖｄ１又はＶｄ２を増幅器１に供給する。増幅器１は、ドレイン電圧Ｖｄ２が供給されると、ドレイン電圧Ｖｄ１が供給されるときよりも飽和電力が増加する。
【００４９】
図６はこの発明の実施の形態３による高周波増幅器の平均入力電力に対する平均出力電力特性と歪電力特性を示す図であり、図において、１０１は入力信号Ｍが入力されてゲート電圧Ｖｇ１、ドレイン電圧Ｖｄ１のときの平均出力電力特性、２０１は入力信号Ｍが増幅器１に入力されてゲート電圧Ｖｇ１、ドレイン電圧Ｖｄ１のときの歪電力特性、２０２は入力信号Ｎが増幅器１に入力されてゲート電圧Ｖｇ１、ドレイン電圧Ｖｄ１のときの歪電力特性であり、平均出力電力特性１０１、歪電力特性２０１，２０２は、実施の形態１の図２と同じ特性である。
【００５０】
また、図６において、１０４は入力信号Ｎが入力されてゲート電圧Ｖｇ２、ドレイン電圧Ｖｄ２のときの平均出力電力特性、２０５は入力信号Ｎが増幅器１に入力されてゲート電圧Ｖｇ２、ドレイン電圧Ｖｄ２のときの歪電力特性である。
【００５１】
図６に示すように、入力信号Ｍが入力されて、ピーク・アベレージ電力比Ｐｒが所定の基準値Ｐｓより小さく、ゲート電圧Ｖｇ１、ドレイン電圧Ｖｄ１が増幅器１に供給されている場合には、平均出力電力特性が１０１で、歪電力特性が２０１であり、平均出力電力がＰ１のときの歪電力はＤ１となる。
【００５２】
一方、入力信号Ｎが入力されて、ピーク・アベレージ電力比Ｐｒが所定の基準値Ｐｓより大きく、ゲート電圧Ｖｇ２、ドレイン電圧Ｖｄ２が増幅器１に供給されている場合には、平均出力電力特性が１０４で、歪電力特性が２０５となり、平均出力電力がＰ１のときの歪電力は、入力信号Ｍが入力された場合と同様にＤ１となる。すなわち、ゲート電圧Ｖｇ１、ドレイン電圧Ｖｄ１のときの歪電力Ｄ２より歪電力Ｄ１に改善される。
【００５３】
ゲート電圧制御回路７、ドレイン電圧制御回路８には、入力信号Ｍの場合に、平均出力電力特性１０１と歪電力特性２０１が得られるようなゲート電圧Ｖｇ１、ドレイン電圧Ｖｄ１が予め設定されていると共に、入力信号Ｎの場合に、平均出力電力特性１０４と歪電力特性２０５が得られるようなゲート電圧Ｖｇ２、ドレイン電圧Ｖｄ２が予め設定されている。そして、ゲート電圧制御回路７、ドレイン電圧制御回路８は、比較回路１４からの指示に基づき、設定されているゲート電圧Ｖｇ１又はＶｇ２、ドレイン電圧Ｖｄ１又はＶｄ２を選択して増幅器１に供給する。
【００５４】
平均出力電力特性１０１に対して平均出力電力特性１０４を得るためには、平均出力電力特性１０１を得ているときのゲート電圧Ｖｇ１を増加させてゲート電圧Ｖｇ２とし、すなわち、増幅器１のドレイン電流を増加させて、増幅器１の利得を増加させる方向に変更すると共に、平均出力電力特性１０１を得ているときのドレイン電圧Ｖｄ１を増加させてドレイン電圧Ｖｄ２とし、すなわち、増幅器１の飽和電力が増加する方向に変更すれば良い。
【００５５】
また、歪電力特性２０２に対して歪電力特性２０５を得るためには、歪電力特性２０２を得ているときのゲート電圧Ｖｇ１を増加させてゲート電圧Ｖｇ２とし、すなわち、増幅器１がＢ級動作の増幅処理からＡ級動作の増幅処理になる方向に変更すると共に、歪電力特性２０２を得ているときのドレイン電圧Ｖｄ１を増加させてドレイン電圧Ｖｄ２とし、すなわち、増幅器１の飽和電力が増加する方向に変更すれば良い。
【００５６】
このように、ゲート電圧Ｖｇ１をゲート電圧Ｖｇ２に増加し、ドレイン電圧Ｖｄ１をドレイン電圧Ｖｄ２に増加することにより、増幅器１がＡ級動作の増幅処理を行うと共に、増幅器１の出力バックオフが大きくなり、歪電力特性２０５のように歪電力が改善される。
【００５７】
図７はこの発明の実施の形態３による高周波増幅器の平均入力電力に対する他の平均出力電力特性を示す図であり、図において、平均出力電力特性１０１，１０４は図６と同じ特性である。１０５は入力信号Ｎが入力されて、平均出力電力特性１０１を得ているときのゲート電圧Ｖｇ１を増加させてゲート電圧Ｖｇ２とし、すなわち、増幅器１のドレイン電流を増加させて、増幅器１の利得を増加させる方向に変更すると共に、平均出力電力特性１０１を得ているときのドレイン電圧Ｖｄ１を減少させてドレイン電圧Ｖｄ２とし、増幅器１の飽和電力が減少する方向に変更したものである。ここでは、入力信号Ｎが入力されたときも、入力信号Ｍが入力されたときの歪電力Ｄ１と同程度の歪電力が得られるように、ゲート電圧Ｖｇ２、ドレイン電圧Ｖｄ２を設定すれば良い。
【００５８】
また、図７において、１０６は入力信号Ｎが入力されて、平均出力電力特性１０１を得ているときのゲート電圧Ｖｇ１を減少させてゲート電圧Ｖｇ２とし、すなわち、増幅器１のドレイン電流を減少させて、増幅器１の利得を減少させる方向に変更すると共に、平均出力電力特性１０１を得ているときのドレイン電圧Ｖｄ１を増加させてドレイン電圧Ｖｄ２とし、すなわち、増幅器１の飽和電力が増加する方向に変更したものである。ここでは、入力信号Ｎが入力されたときも、入力信号Ｍが入力されたときの歪電力Ｄ１と同程度の歪電力が得られるように、ゲート電圧Ｖｇ２、ドレイン電圧Ｖｄ２を設定すれば良い。
【００５９】
ゲート電圧Ｖｇ２、ドレイン電圧Ｖｄ２を設定する場合、図７の平均出力電力特性１０４，１０５，１０６のように、３種類の値が設定可能であるが、この３種類の値の中で、増幅器１の電源効率が最も良いものを選択しても良い。
【００６０】
以上のように、この実施の形態３によれば、入力信号のピーク・アベレージ電力比Ｐｒが変化しても、増幅器１に供給するゲート電圧Ｖｇとドレイン電圧Ｖｄを制御することにより、増幅器１から出力される歪電力の変化を抑制できるという効果が得られる。
【００６１】
実施の形態４．
図８、図９、図１０はこの発明の実施の形態４による高周波増幅器の構成を示すブロック図であり、各図において、９は外部から、入力端子３に入力される入力信号の種類や、出力端子４から出力される増幅器１の平均出力電力の大きさ等の外部指示情報を入力する制御端子であり、ゲート電圧制御回路７（電圧制御回路）、ドレイン電圧制御回路８（電圧制御回路）は、制御端子９に入力された外部指示情報の内容が変化しても、増幅器１から出力される歪電力が変化しないように、ゲート電圧Ｖｇ、ドレイン電圧Ｖｄを制御する。その他の構成は、上記各実施の形態における図１、図３、図５における同一符号の構成と同等である。
【００６２】
次に動作について説明する。
図８、図９、図１０において、入力端子３に入力される入力信号の種類や、出力端子４から出力される増幅器１の平均出力電力の大きさ等の外部指示情報が、外部から制御端子９に入力される。入力信号の種類としては、上記各実施の形態における入力信号Ｍか入力信号Ｎであるかを示す情報であり、平均出力電力の大きさとしては、通常の平均出力電力であるか、通常より高出力の平均出力電力であるかを示す情報である。
【００６３】
入力信号の種類が制御端子９に入力された場合は、ゲート電圧制御回路７、ドレイン電圧制御回路８は、制御端子９に入力された、入力端子３に入力される信号が入力信号Ｍであるか入力信号Ｎであるかを示す外部指示情報により、上記各実施の形態と同様にして、ゲート電圧Ｖｇ、ドレイン電圧Ｖｄを、入力信号Ｎが入力されたときの歪電力が、入力信号Ｍが入力されたときの歪電力Ｄ１になるように制御する。
【００６４】
平均出力電力の大きさが制御端子９に入力された場合は、ゲート電圧制御回路７、ドレイン電圧制御回路８は、制御端子９に入力された、通常の平均出力電力であるか、通常より高出力の平均出力電力であるかを示す外部指示情報により、ゲート電圧Ｖｇ、ドレイン電圧Ｖｄを、通常より高出力の平均出力電力のときの歪電力が、通常の平均出力電力のときの歪電力Ｄ１になるように制御する。
【００６５】
以上のように、この実施の形態４によれば、制御端子９に入力された外部指示情報の内容が変化しても、ゲート電圧Ｖｇ若しくはドレイン電圧Ｖｄ、又はゲート電圧Ｖｇ及びドレイン電圧Ｖｄを制御することにより、増幅器１から出力される歪電力の変化を抑制できるという効果が得られる。
【００６６】
上記各実施の形態では、２種類の入力信号や２種類の平均出力電力により、ゲート電圧Ｖｇやドレイン電圧Ｖｄを２段階に制御しているが、入力信号や平均出力電力が３種類以上で、ゲート電圧Ｖｇやドレイン電圧Ｖｄを３段階以上に制御することも可能である。
【００６７】
また、上記各実施の形態では、増幅器１をソース接地の増幅器として説明しているが、ゲート接地やドレイン接地の増幅器でも良い。さらに、上記各実施の形態では、増幅器１を電界効果トランジスタとして説明しているが、トランジスタでも良い。
【００７２】
【発明の効果】
この発明によれば、入力信号のピーク電力と平均電力を検知してピーク・アベレージ電力比を算出し、算出したピーク・アベレージ電力比と所定の基準値とを比較し、比較した結果に基づき、増幅器に供給するゲート電圧及びドレイン電圧を制御するよう指示する入力信号判別回路と、入力信号判別回路による指示に基づき、入力信号判別回路により算出されたピーク・アベレージ電力比が所定の基準値より高い場合に、ピーク・アベレージ電力比が所定の基準値より低い場合よりも、増幅器に供給するゲート電圧を増加させると共に、増幅器に供給するドレイン電圧を増加させる電圧制御回路とを備えたことにより、入力信号のピーク・アベレージ電力比が変化しても、増幅器から出力される歪電力の変化を抑制できるという効果がある。
【００７６】
この発明によれば、入力信号のピーク電力と平均電力を検知してピーク・アベレージ電力比を算出し、算出したピーク・アベレージ電力比と所定の基準値とを比較し、比較した結果に基づき、増幅器に供給するゲート電圧及びドレイン電圧を制御するよう指示する入力信号判別回路と、入力信号判別回路による指示に基づき、入力信号判別回路により算出されたピーク・アベレージ電力比が所定の基準値より高い場合に、ピーク・アベレージ電力比が所定の基準値より低い場合よりも、増幅器に供給するゲート電圧を減少させると共に、増幅器に供給するドレイン電圧を増加させる電圧制御回路とを備えたことにより、入力信号のピーク・アベレージ電力比が変化しても、増幅器から出力される歪電力の変化を抑制できるという効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による高周波増幅器の構成を示すブロック図である。
【図２】 この発明の実施の形態１による高周波増幅器の平均入力電力に対する平均出力電力特性と歪電力特性を示す図である。
【図３】 この発明の実施の形態２による高周波増幅器の構成を示すブロック図である。
【図４】 この発明の実施の形態２による高周波増幅器の平均入力電力に対する平均出力電力特性と歪電力特性を示す図である。
【図５】 この発明の実施の形態３による高周波増幅器の構成を示すブロック図である。
【図６】 この発明の実施の形態３による高周波増幅器の平均入力電力に対する平均出力電力特性と歪電力特性を示す図である。
【図７】 この発明の実施の形態３による高周波増幅器の平均入力電力に対する他の平均出力電力特性を示す図である。
【図８】 この発明の実施の形態４による高周波増幅器の構成を示すブロック図である。
【図９】 この発明の実施の形態４による高周波増幅器の構成を示すブロック図である。
【図１０】 この発明の実施の形態４による高周波増幅器の構成を示すブロック図である。
【図１１】 従来の高周波増幅器の構成を示すブロック図である。
【図１２】 従来の高周波増幅器の入力信号における入力電力の時間的変化を示す図である。
【図１３】 従来の高周波増幅器の平均入力電力に対する平均出力電力特性と歪電力特性を示す図である。
【符号の説明】
１ 増幅器、２ 電源回路、３ 入力端子、４ 出力端子、５ 方向性結合器、６ 入力信号判別回路、７ ゲート電圧制御回路、８ ドレイン電圧制御回路、９ 制御端子、１１ 平均電力検出回路、１２ ピーク電力検出回路、１３ 電力比算出回路、１４ 比較回路。
【発明の属する技術分野】
この発明は高周波信号を増幅する高周波増幅器に関するものである。
【０００２】
【従来の技術】
図１１は、文献、Stephen A. Maas, "Nonlinear Microwave Circuits," Artech House, 1988 に開示されている従来の高周波増幅器の構成を示すブロック図であり、図において、１は高周波の入力信号を増幅する増幅器、２は増幅器１にゲート電圧Ｖｇ、ドレイン電圧Ｖｄを供給する電源回路、３は入力端子、４は出力端子である。
【０００３】
次に動作について説明する。
図１２は入力信号における入力電力の時間的変化を示す図である。入力端子３に入力される入力信号は、図１２に示すように、平均入力電力Ｐａｖｅに対して、ある時間帯Ｔ１ではピーク入力電力Ｐｐｅａｋ１の入力信号Ｍが入力され、別の時間帯Ｔ２には入力電力Ｐｐｅａｋ２の入力信号Ｎが入力されるものとする。この平均入力電力Ｐａｖｅに対するピーク出力電力Ｐｐｅａｋの比Ｐｐｅａｋ／Ｐａｖｅをピーク・アベレージ電力比Ｐｒとすると、ピーク・アベレージ電力比Ｐｒは入力信号Ｍ，Ｎにより変化する。
【０００４】
図１３は従来の高周波増幅器の平均入力電力に対する平均出力電力特性と歪電力特性を示す図である。図において、１０１は平均電力特性、２０１は入力信号Ｍが増幅器１に入力されたときの歪電力特性、２０２は入力信号Ｎが増幅器１に入力されたときの歪電力特性であり、電源回路２からゲート電圧Ｖｇ１、ドレイン電圧Ｖｄ１が増幅器１にそれぞれ供給されているものとする。
【０００５】
図１３に示すように、増幅器１から平均出力電力Ｐ１を出力する際の歪電力は、入力信号Ｍが増幅器１に入力されたときがＤ１で、入力信号Ｎが増幅器１に入力されたときがＤ２である。すなわち、入力信号が、入力信号Ｍから入力信号Ｎに変化すると、ピーク・アベレージ電力比Ｐｒが大きくなり、歪電力がＤ１からＤ２に増加する。
【０００６】
【発明が解決しようとする課題】
従来の高周波増幅器は以上のように構成されているので、増幅器１が平均出力電力Ｐａｖｅを出力している際に、入力信号が変化しピーク・アベレージ電力比Ｐｒが変化すると、歪電力が変化してしまい、ピーク・アベレージ電力比Ｐｒの大きな入力信号Ｎが増幅器１に入力されると、歪電力は増加してしまうという課題があった。
【０００７】
この発明は上記のような課題を解決するためになされたもので、ピーク・アベレージ電力比Ｐｒが変化しても、出力される歪電力の変化を抑制できる高周波増幅器を得ることを目的とする。
【００１２】
【課題を解決するための手段】
この発明に係る高周波増幅器は、入力信号を増幅する増幅器と、入力信号のピーク電力と平均電力を検知してピーク・アベレージ電力比を算出し、算出したピーク・アベレージ電力比と所定の基準値とを比較し、比較した結果に基づき、上記増幅器に供給するゲート電圧及びドレイン電圧を制御するよう指示する入力信号判別回路と、上記入力信号判別回路による指示に基づき、上記入力信号判別回路により算出されたピーク・アベレージ電力比が所定の基準値より高い場合に、ピーク・アベレージ電力比が所定の基準値より低い場合よりも、上記増幅器に供給するゲート電圧を増加させると共に、上記増幅器に供給するドレイン電圧を増加させる電圧制御回路とを備えたものである。
【００１６】
この発明に係る高周波増幅器は、入力信号を増幅する増幅器と、入力信号のピーク電力と平均電力を検知してピーク・アベレージ電力比を算出し、算出したピーク・アベレージ電力比と所定の基準値とを比較し、比較した結果に基づき、上記増幅器に供給するゲート電圧及びドレイン電圧を制御するよう指示する入力信号判別回路と、上記入力信号判別回路による指示に基づき、上記入力信号判別回路により算出されたピーク・アベレージ電力比が所定の基準値より高い場合に、ピーク・アベレージ電力比が所定の基準値より低い場合よりも、上記増幅器に供給するゲート電圧を減少させると共に、上記増幅器に供給するドレイン電圧を増加させる電圧制御回路とを備えたものである。
【００１８】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１による高周波増幅器の構成を示すブロック図である。図において、５は入力信号の一部を取り出す方向性結合器、６は方向性結合器５から取り出された入力信号のピーク電力Ｐｐｅａｋと平均電力Ｐａｖｅを検知してピーク・アベレージ電力比Ｐｒを算出し、算出したピーク・アベレージ電力比Ｐｒと所定の基準値Ｐｓとを比較し、比較した結果に基づき、増幅器１に供給するゲート電圧Ｖｇを制御するよう指示する入力信号判別回路、７は入力信号判別回路６の指示に基づき、電源回路２から増幅器１に供給するゲート電圧Ｖｇを制御するゲート電圧制御回路（電圧制御回路）である。
【００１９】
また、図１の入力判別回路６において、１１は方向性結合器５から取り出された入力信号の平均電力Ｐａｖｅを検出する平均電力検出回路、１２は方向性結合器５から取り出された入力信号のピーク電力Ｐｐｅａｋを検出するピーク電力検出回路、１３は平均電力検出回路１１により検出された入力信号の平均電力Ｐａｖｅと、ピーク電力検出回路１２により検出された入力信号のピーク電力Ｐｐｅａｋに基づき、ピーク・アベレージ電力比Ｐｒ（＝Ｐｐｅａｋ／Ｐａｖｅ）を算出する電力比算出回路、１４は電力比算出回路１３により算出されたピーク・アベレージ電力比Ｐｒと所定の基準値Ｐｓとを比較し、比較した結果に基づき、ゲート電圧制御回路７に対して、増幅器１に供給するゲート電圧Ｖｇを制御するよう指示する比較回路である。
図１において、その他の構成は従来の図１１における構成と同等である。
【００２０】
次に動作について説明する。
入力端子３から図１２に示すような入力信号Ｍ，Ｎが入力され、方向性結合器５を介して増幅器１に入力され、増幅された信号は出力端子４から出力される。電源回路２から増幅器１に対し、ドレイン電圧Ｖｄ（＝Ｖｄ１）が直接供給されている。また、電源回路２から増幅器１に対し、２種類のゲート電圧Ｖｇ（＝Ｖｇ１又はＶｇ２）がゲート電圧制御回路７を介して供給されるが、増幅器１は、ゲート電圧Ｖｇ１が供給されると、電源効率を高めるためにＢ級動作による増幅処理を行い、ゲート電圧Ｖｇ２が供給されると、歪を改善するためにＡ級動作による増幅処理を行うよう設定されている。
【００２１】
方向性結合器５から取り出された入力信号は、入力信号判別回路６に入力される。入力信号判別回路６では、平均電力検出回路１１が入力信号の平均電力Ｐａｖｅを検出し、ピーク電力検出回路１２が入力信号のピーク電力Ｐｐｅａｋを検出する。電力比算出回路１３は平均電力検出回路１１により検出された入力信号の平均電力Ｐａｖｅと、ピーク電力検出回路１２により検出された入力信号のピーク電力Ｐｐｅａｋに基づき、ピーク・アベレージ電力比Ｐｒ（＝Ｐｐｅａｋ／Ｐａｖｅ）を算出する。
【００２２】
比較回路１４は電力比算出回路１３により算出されたピーク・アベレージ電力比Ｐｒと所定の基準値Ｐｓを比較し、例えば、入力端子３に入力信号Ｍが入力され、ピーク・アベレージ電力比Ｐｒが所定の基準値Ｐｓより小さい場合には、ゲート電圧制御回路７に対して、増幅器１に所定のゲート電圧Ｖｇ１を供給するよう指示する。また、入力端子３に入力信号Ｎが入力され、ピーク・アベレージ電力比Ｐｒが所定の基準値Ｐｓより大きい場合には、ゲート電圧制御回路７に対して、増幅器１に別の所定のゲート電圧Ｖｇ２を供給するよう指示する。
【００２３】
ゲート電圧制御回路７は、比較回路１４からの指示に基づき、ゲート電圧Ｖｇ１又はＶｇ２を増幅器１に供給する。増幅器１は、ゲート電圧Ｖｇ１が供給されると、電源効率を高めるためにＢ級動作による増幅処理を行い、ゲート電圧Ｖｇ２が供給されると、歪を改善するためにＡ級動作による増幅処理を行う。
【００２４】
図２はこの発明の実施の形態１による高周波増幅器の平均入力電力に対する平均出力電力特性と歪電力特性を示す図であり、図において、１０１は入力信号Ｍが入力されてゲート電圧Ｖｇ１のときの平均出力電力特性、２０１は入力信号Ｍが増幅器１に入力されてゲート電圧Ｖｇ１のときの歪電力特性、２０２は入力信号Ｎが増幅器１に入力されてゲート電圧Ｖｇ１のときの歪電力特性であり、平均出力電力特性１０１、歪電力特性２０１，２０２は従来の図１３と同じ特性である。
【００２５】
また、図２において、１０２は入力信号Ｎが入力されてゲート電圧Ｖｇ２のときの平均出力電力特性、２０３は入力信号Ｎが増幅器１に入力されてゲート電圧Ｖｇ２のときの歪電力特性であり、電源回路２からドレイン電圧Ｖｄ１が増幅器１に供給されているものとする。
【００２６】
図２に示すように、入力信号Ｍが入力されて、ピーク・アベレージ電力比Ｐｒが所定の基準値Ｐｓより小さく、ゲート電圧Ｖｇ１が増幅器１に供給されている場合には、平均出力電力特性が１０１で、歪電力特性が２０１であり、平均出力電力がＰ１のときの歪電力はＤ１となる。
【００２７】
一方、入力信号Ｎが入力されて、ピーク・アベレージ電力比Ｐｒが所定の基準値Ｐｓより大きく、ゲート電圧Ｖｇ２が増幅器１に供給されている場合には、平均出力電力特性が１０２で、歪電力特性が２０３となり、平均出力電力がＰ１のときの歪電力は、入力信号Ｍが入力された場合と同様にＤ１となる。すなわち、ゲート電圧Ｖｇ１のときの歪電力Ｄ２より歪電力Ｄ１に改善される。
【００２８】
ゲート電圧制御回路７には、入力信号Ｍの場合に、平均出力電力特性１０１と歪電力特性２０１が得られるようなゲート電圧Ｖｇ１と、入力信号Ｎの場合に、平均出力電力特性１０２と歪電力特性２０３が得られるようなゲート電圧Ｖｇ２が予め設定されており、ゲート電圧制御回路７は、比較回路１４からの指示に基づき、設定されているゲート電圧Ｖｇ１又はＶｇ２を選択して増幅器１に供給する。
【００２９】
平均出力電力特性１０１に対して平均出力電力特性１０２を得るためには、平均出力電力特性１０１を得ているときのゲート電圧Ｖｇ１を増加させてゲート電圧Ｖｇ２とし、すなわち、増幅器１のドレイン電流を増加させて、増幅器１の利得を増加させる方向に変更すれば良い。また、歪電力特性２０２に対して歪電力特性２０３を得るためには、歪電力特性２０２を得ているときのゲート電圧Ｖｇ１を増加させてゲート電圧Ｖｇ２とし、すなわち、増幅器１がＢ級動作の増幅処理からＡ級動作の増幅処理になる方向に変更すれば良く、増幅器１がＡ級動作の増幅処理を行うことにより、歪電力特性２０３のように歪電力が改善される。
【００３０】
以上のように、この実施の形態１によれば、入力信号のピーク・アベレージ電力比Ｐｒが変化しても、増幅器１に供給するゲート電圧Ｖｇを制御することにより、増幅器１から出力される歪電力の変化を抑制できるという効果が得られる。
【００３１】
実施の形態２．
図３はこの発明の実施の形態２による高周波増幅器の構成を示すブロック図であり、図において、８は入力信号判別回路６の指示に基づき、電源回路２から増幅器１に供給するドレイン電圧Ｖｄを制御するドレイン電圧制御回路（電圧制御回路）である。その他の構成は実施の形態１の図１における構成と同等である。また、入力信号判別回路６の構成も、実施の形態１における図１の構成と同等であるが、入力信号判別回路６はピーク・アベレージ電力比Ｐｒと所定の基準値Ｐｓとを比較し、比較した結果に基づき、ドレイン電圧制御回路８に対して、増幅器１に供給するドレイン電圧Ｖｄを制御するよう指示する。
【００３２】
次に動作について説明する。
入力端子３から図１２に示すような入力信号Ｍ，Ｎが入力され、方向性結合器５を介して増幅器１に入力され、増幅された信号は出力端子４から出力される。電源回路２から増幅器１に対し、ゲート電圧Ｖｇ（＝Ｖｇ１）が直接供給されている。また、電源回路２から増幅器１に対し、２種類のドレイン電圧Ｖｄ（＝Ｖｄ１又はＶｄ２）がドレイン電圧制御回路８を介して供給されるが、増幅器１は、ドレイン電圧Ｖｄ２が供給されると、ドレイン電圧Ｖｄ１のときよりも飽和電力が増加するように設定されている。
【００３３】
方向性結合器５から取り出された入力信号は、入力信号判別回路６に入力されて、実施の形態１と同様に処理される。すなわち、平均電力検出回路１１が入力信号の平均電力Ｐａｖｅを検出し、ピーク電力検出回路１２が入力信号のピーク電力Ｐｐｅａｋを検出し、電力比算出回路１３はピーク・アベレージ電力比Ｐｒを算出する。
【００３４】
比較回路１４は算出されたピーク・アベレージ電力比Ｐｒと所定の基準値Ｐｓを比較し、例えば、入力端子３に入力信号Ｍが入力され、ピーク・アベレージ電力比Ｐｒが所定の基準値Ｐｓより小さい場合には、ドレイン電圧制御回路８に対して、増幅器１に所定のドレイン電圧Ｖｄ１を供給するよう指示する。また、入力端子３に入力信号Ｎが入力され、ピーク・アベレージ電力比Ｐｒが所定の基準値Ｐｓより大きい場合には、ドレイン電圧制御回路８に対して、増幅器１に別の所定のドレイン電圧Ｖｄ２を供給するよう指示する。
【００３５】
ドレイン電圧制御回路８は、比較回路１４からの指示に基づき、ドレイン電圧Ｖｄ１又はＶｄ２を増幅器１に供給する。増幅器１は、ドレイン電圧Ｖｄ２が供給されると、ドレイン電圧Ｖｄ１が供給されるときよりも飽和電力が増加する。
【００３６】
図４はこの発明の実施の形態２による高周波増幅器の平均入力電力に対する平均出力電力特性と歪電力特性を示す図であり、図において、１０１は入力信号Ｍが入力されてドレイン電圧Ｖｄ１のときの平均出力電力特性、２０１は入力信号Ｍが増幅器１に入力されてドレイン電圧Ｖｄ１のときの歪電力特性、２０２は入力信号Ｎが増幅器１に入力されてドレイン電圧Ｖｄ１のときの歪電力特性であり、平均出力電力特性１０１、歪電力特性２０１，２０２は、実施の形態１の図２と同じ特性である。
【００３７】
また、図４において、１０３は入力信号Ｎが入力されてドレイン電圧Ｖｄ２のときの平均出力電力特性、２０４は入力信号Ｎが増幅器１に入力されてドレイン電圧Ｖｄ２のときの歪電力特性であり、電源回路２からゲート電圧Ｖｇ１が増幅器１に供給されているものとする。
【００３８】
図４に示すように、入力信号Ｍが入力されて、ピーク・アベレージ電力比Ｐｒが所定の基準値Ｐｓより小さく、ドレイン電圧Ｖｄ１が増幅器１に供給されている場合には、平均出力電力特性が１０１で、歪電力特性が２０１であり、平均出力電力がＰ１のときの歪電力はＤ１となる。
【００３９】
一方、入力信号Ｎが入力されて、ピーク・アベレージ電力比Ｐｒが所定の基準値Ｐｓより大きく、ドレイン電圧Ｖｄ２が増幅器１に供給されている場合には、平均出力電力特性が１０３で、歪電力特性が２０４となり、平均出力電力がＰ１のときの歪電力は、入力信号Ｍが入力された場合と同様にＤ１となる。すなわち、ドレイン電圧Ｖｄ１のときの歪電力Ｄ２より歪電力Ｄ１に改善される。
【００４０】
ドレイン電圧制御回路８には、入力信号Ｍの場合に、平均出力電力特性１０１と歪電力特性２０１が得られるようなドレイン電圧Ｖｄ１と、入力信号Ｎの場合に、平均出力電力特性１０３と歪電力特性２０４が得られるようなドレイン電圧Ｖｄ２が予め設定されており、ドレイン電圧制御回路８は、比較回路１４からの指示に基づき、設定されているドレイン電圧Ｖｄ１又はＶｄ２を選択して増幅器１に供給する。
【００４１】
平均出力電力特性１０１に対して平均出力電力特性１０３を得るためには、平均出力電力特性１０１を得ているときのドレイン電圧Ｖｄ１を増加させてドレイン電圧Ｖｄ２とし、すなわち、増幅器１の飽和電力が増加する方向に変更すれば良い。また、歪電力特性２０２に対して歪電力特性２０４を得るためには、歪電力特性２０２を得ているときのドレイン電圧Ｖｄ１を増加させてドレイン電圧Ｖｄ２とし、すなわち、増幅器１の飽和電力が増加する方向に変更すれば良く、増幅器１の飽和電力が増加すると、増幅器１の出力バックオフ（出力電力に対する飽和電力の比）が大きくなり、歪電力特性２０４のように歪電力が改善される。
【００４２】
以上のように、この実施の形態２によれば、入力信号のピーク・アベレージ電力比Ｐｒが変化しても、増幅器１に供給するドレイン電圧Ｖｄを制御することにより、増幅器１から出力される歪電力の変化を抑制できるという効果が得られる。
【００４３】
実施の形態３．
図５はこの発明の実施の形態３による高周波増幅器の構成を示すブロック図であり、この実施の形態３は、実施の形態１と実施の形態２とを組み合わせたもので、ゲート電圧制御回路７（電圧制御回路）とドレイン電圧制御回路８（電圧制御回路）を備えたものである。すなわち、入力信号判別回路６はピーク・アベレージ電力比Ｐｒと所定の基準値Ｐｓとを比較し、比較した結果に基づき、ゲート電圧制御回路７とドレイン電圧制御回路８に対して、増幅器１に供給するゲート電圧Ｖｇとドレイン電圧Ｖｄを制御するよう指示する。
【００４４】
次に動作について説明する。
入力端子３から図１２に示すような入力信号Ｍ，Ｎが入力され、方向性結合器５を介して増幅器１に入力され、増幅された信号は出力端子４から出力される。電源回路２から増幅器１に対し、２種類のゲート電圧Ｖｇ（＝Ｖｇ１又はＶｇ２）がゲート電圧制御回路７を介して供給されると共に、２種類のドレイン電圧Ｖｄ（＝Ｖｄ１又はＶｄ２）がドレイン電圧制御回路８を介して供給される。
【００４５】
増幅器１は、ゲート電圧Ｖｇ１が供給されると、電源効率を高めるためにＢ級動作による増幅処理を行い、ゲート電圧Ｖｇ２が供給されると、歪を改善するためにＡ級動作による増幅処理を行うよう設定され、ドレイン電圧Ｖｄ２が供給されると、ドレイン電圧Ｖｄ１のときよりも飽和電力が増加するように設定されている。
【００４６】
方向性結合器５から取り出された入力信号は、入力信号判別回路６に入力されて、実施の形態１と同様に処理される。すなわち、平均電力検出回路１１が入力信号の平均電力Ｐａｖｅを検出し、ピーク電力検出回路１２が入力信号のピーク電力Ｐｐｅａｋを検出し、電力比算出回路１３はピーク・アベレージ電力比Ｐｒを算出する。
【００４７】
比較回路１４は算出されたピーク・アベレージ電力比Ｐｒと所定の基準値Ｐｓを比較し、例えば、入力端子３に入力信号Ｍが入力され、ピーク・アベレージ電力比Ｐｒが所定の基準値Ｐｓより小さい場合には、ゲート電圧制御回路７に対して、増幅器１に所定のゲート電圧Ｖｇ１を、ドレイン電圧制御回路８に対して、増幅器１に所定のドレイン電圧Ｖｄ１を供給するよう指示する。また、入力端子３に入力信号Ｎが入力され、ピーク・アベレージ電力比Ｐｒが所定の基準値Ｐｓより大きい場合には、ゲート電圧制御回路７に対して、増幅器１に別の所定のゲート電圧Ｖｇ２を、ドレイン電圧制御回路８に対して、増幅器１に別の所定のドレイン電圧Ｖｄ２を供給するよう指示する。
【００４８】
ゲート電圧制御回路７は、比較回路１４からの指示に基づき、ゲート電圧Ｖｇ１又はＶｇ２を増幅器１に供給する。増幅器１は、ゲート電圧Ｖｇ１が供給されると、電源効率を高めるためにＢ級動作による増幅処理を行い、ゲート電圧Ｖｇ２が供給されると、歪を改善するためにＡ級動作による増幅処理を行う。また、ドレイン電圧制御回路８は、比較回路１４からの指示に基づき、ドレイン電圧Ｖｄ１又はＶｄ２を増幅器１に供給する。増幅器１は、ドレイン電圧Ｖｄ２が供給されると、ドレイン電圧Ｖｄ１が供給されるときよりも飽和電力が増加する。
【００４９】
図６はこの発明の実施の形態３による高周波増幅器の平均入力電力に対する平均出力電力特性と歪電力特性を示す図であり、図において、１０１は入力信号Ｍが入力されてゲート電圧Ｖｇ１、ドレイン電圧Ｖｄ１のときの平均出力電力特性、２０１は入力信号Ｍが増幅器１に入力されてゲート電圧Ｖｇ１、ドレイン電圧Ｖｄ１のときの歪電力特性、２０２は入力信号Ｎが増幅器１に入力されてゲート電圧Ｖｇ１、ドレイン電圧Ｖｄ１のときの歪電力特性であり、平均出力電力特性１０１、歪電力特性２０１，２０２は、実施の形態１の図２と同じ特性である。
【００５０】
また、図６において、１０４は入力信号Ｎが入力されてゲート電圧Ｖｇ２、ドレイン電圧Ｖｄ２のときの平均出力電力特性、２０５は入力信号Ｎが増幅器１に入力されてゲート電圧Ｖｇ２、ドレイン電圧Ｖｄ２のときの歪電力特性である。
【００５１】
図６に示すように、入力信号Ｍが入力されて、ピーク・アベレージ電力比Ｐｒが所定の基準値Ｐｓより小さく、ゲート電圧Ｖｇ１、ドレイン電圧Ｖｄ１が増幅器１に供給されている場合には、平均出力電力特性が１０１で、歪電力特性が２０１であり、平均出力電力がＰ１のときの歪電力はＤ１となる。
【００５２】
一方、入力信号Ｎが入力されて、ピーク・アベレージ電力比Ｐｒが所定の基準値Ｐｓより大きく、ゲート電圧Ｖｇ２、ドレイン電圧Ｖｄ２が増幅器１に供給されている場合には、平均出力電力特性が１０４で、歪電力特性が２０５となり、平均出力電力がＰ１のときの歪電力は、入力信号Ｍが入力された場合と同様にＤ１となる。すなわち、ゲート電圧Ｖｇ１、ドレイン電圧Ｖｄ１のときの歪電力Ｄ２より歪電力Ｄ１に改善される。
【００５３】
ゲート電圧制御回路７、ドレイン電圧制御回路８には、入力信号Ｍの場合に、平均出力電力特性１０１と歪電力特性２０１が得られるようなゲート電圧Ｖｇ１、ドレイン電圧Ｖｄ１が予め設定されていると共に、入力信号Ｎの場合に、平均出力電力特性１０４と歪電力特性２０５が得られるようなゲート電圧Ｖｇ２、ドレイン電圧Ｖｄ２が予め設定されている。そして、ゲート電圧制御回路７、ドレイン電圧制御回路８は、比較回路１４からの指示に基づき、設定されているゲート電圧Ｖｇ１又はＶｇ２、ドレイン電圧Ｖｄ１又はＶｄ２を選択して増幅器１に供給する。
【００５４】
平均出力電力特性１０１に対して平均出力電力特性１０４を得るためには、平均出力電力特性１０１を得ているときのゲート電圧Ｖｇ１を増加させてゲート電圧Ｖｇ２とし、すなわち、増幅器１のドレイン電流を増加させて、増幅器１の利得を増加させる方向に変更すると共に、平均出力電力特性１０１を得ているときのドレイン電圧Ｖｄ１を増加させてドレイン電圧Ｖｄ２とし、すなわち、増幅器１の飽和電力が増加する方向に変更すれば良い。
【００５５】
また、歪電力特性２０２に対して歪電力特性２０５を得るためには、歪電力特性２０２を得ているときのゲート電圧Ｖｇ１を増加させてゲート電圧Ｖｇ２とし、すなわち、増幅器１がＢ級動作の増幅処理からＡ級動作の増幅処理になる方向に変更すると共に、歪電力特性２０２を得ているときのドレイン電圧Ｖｄ１を増加させてドレイン電圧Ｖｄ２とし、すなわち、増幅器１の飽和電力が増加する方向に変更すれば良い。
【００５６】
このように、ゲート電圧Ｖｇ１をゲート電圧Ｖｇ２に増加し、ドレイン電圧Ｖｄ１をドレイン電圧Ｖｄ２に増加することにより、増幅器１がＡ級動作の増幅処理を行うと共に、増幅器１の出力バックオフが大きくなり、歪電力特性２０５のように歪電力が改善される。
【００５７】
図７はこの発明の実施の形態３による高周波増幅器の平均入力電力に対する他の平均出力電力特性を示す図であり、図において、平均出力電力特性１０１，１０４は図６と同じ特性である。１０５は入力信号Ｎが入力されて、平均出力電力特性１０１を得ているときのゲート電圧Ｖｇ１を増加させてゲート電圧Ｖｇ２とし、すなわち、増幅器１のドレイン電流を増加させて、増幅器１の利得を増加させる方向に変更すると共に、平均出力電力特性１０１を得ているときのドレイン電圧Ｖｄ１を減少させてドレイン電圧Ｖｄ２とし、増幅器１の飽和電力が減少する方向に変更したものである。ここでは、入力信号Ｎが入力されたときも、入力信号Ｍが入力されたときの歪電力Ｄ１と同程度の歪電力が得られるように、ゲート電圧Ｖｇ２、ドレイン電圧Ｖｄ２を設定すれば良い。
【００５８】
また、図７において、１０６は入力信号Ｎが入力されて、平均出力電力特性１０１を得ているときのゲート電圧Ｖｇ１を減少させてゲート電圧Ｖｇ２とし、すなわち、増幅器１のドレイン電流を減少させて、増幅器１の利得を減少させる方向に変更すると共に、平均出力電力特性１０１を得ているときのドレイン電圧Ｖｄ１を増加させてドレイン電圧Ｖｄ２とし、すなわち、増幅器１の飽和電力が増加する方向に変更したものである。ここでは、入力信号Ｎが入力されたときも、入力信号Ｍが入力されたときの歪電力Ｄ１と同程度の歪電力が得られるように、ゲート電圧Ｖｇ２、ドレイン電圧Ｖｄ２を設定すれば良い。
【００５９】
ゲート電圧Ｖｇ２、ドレイン電圧Ｖｄ２を設定する場合、図７の平均出力電力特性１０４，１０５，１０６のように、３種類の値が設定可能であるが、この３種類の値の中で、増幅器１の電源効率が最も良いものを選択しても良い。
【００６０】
以上のように、この実施の形態３によれば、入力信号のピーク・アベレージ電力比Ｐｒが変化しても、増幅器１に供給するゲート電圧Ｖｇとドレイン電圧Ｖｄを制御することにより、増幅器１から出力される歪電力の変化を抑制できるという効果が得られる。
【００６１】
実施の形態４．
図８、図９、図１０はこの発明の実施の形態４による高周波増幅器の構成を示すブロック図であり、各図において、９は外部から、入力端子３に入力される入力信号の種類や、出力端子４から出力される増幅器１の平均出力電力の大きさ等の外部指示情報を入力する制御端子であり、ゲート電圧制御回路７（電圧制御回路）、ドレイン電圧制御回路８（電圧制御回路）は、制御端子９に入力された外部指示情報の内容が変化しても、増幅器１から出力される歪電力が変化しないように、ゲート電圧Ｖｇ、ドレイン電圧Ｖｄを制御する。その他の構成は、上記各実施の形態における図１、図３、図５における同一符号の構成と同等である。
【００６２】
次に動作について説明する。
図８、図９、図１０において、入力端子３に入力される入力信号の種類や、出力端子４から出力される増幅器１の平均出力電力の大きさ等の外部指示情報が、外部から制御端子９に入力される。入力信号の種類としては、上記各実施の形態における入力信号Ｍか入力信号Ｎであるかを示す情報であり、平均出力電力の大きさとしては、通常の平均出力電力であるか、通常より高出力の平均出力電力であるかを示す情報である。
【００６３】
入力信号の種類が制御端子９に入力された場合は、ゲート電圧制御回路７、ドレイン電圧制御回路８は、制御端子９に入力された、入力端子３に入力される信号が入力信号Ｍであるか入力信号Ｎであるかを示す外部指示情報により、上記各実施の形態と同様にして、ゲート電圧Ｖｇ、ドレイン電圧Ｖｄを、入力信号Ｎが入力されたときの歪電力が、入力信号Ｍが入力されたときの歪電力Ｄ１になるように制御する。
【００６４】
平均出力電力の大きさが制御端子９に入力された場合は、ゲート電圧制御回路７、ドレイン電圧制御回路８は、制御端子９に入力された、通常の平均出力電力であるか、通常より高出力の平均出力電力であるかを示す外部指示情報により、ゲート電圧Ｖｇ、ドレイン電圧Ｖｄを、通常より高出力の平均出力電力のときの歪電力が、通常の平均出力電力のときの歪電力Ｄ１になるように制御する。
【００６５】
以上のように、この実施の形態４によれば、制御端子９に入力された外部指示情報の内容が変化しても、ゲート電圧Ｖｇ若しくはドレイン電圧Ｖｄ、又はゲート電圧Ｖｇ及びドレイン電圧Ｖｄを制御することにより、増幅器１から出力される歪電力の変化を抑制できるという効果が得られる。
【００６６】
上記各実施の形態では、２種類の入力信号や２種類の平均出力電力により、ゲート電圧Ｖｇやドレイン電圧Ｖｄを２段階に制御しているが、入力信号や平均出力電力が３種類以上で、ゲート電圧Ｖｇやドレイン電圧Ｖｄを３段階以上に制御することも可能である。
【００６７】
また、上記各実施の形態では、増幅器１をソース接地の増幅器として説明しているが、ゲート接地やドレイン接地の増幅器でも良い。さらに、上記各実施の形態では、増幅器１を電界効果トランジスタとして説明しているが、トランジスタでも良い。
【００７２】
【発明の効果】
この発明によれば、入力信号のピーク電力と平均電力を検知してピーク・アベレージ電力比を算出し、算出したピーク・アベレージ電力比と所定の基準値とを比較し、比較した結果に基づき、増幅器に供給するゲート電圧及びドレイン電圧を制御するよう指示する入力信号判別回路と、入力信号判別回路による指示に基づき、入力信号判別回路により算出されたピーク・アベレージ電力比が所定の基準値より高い場合に、ピーク・アベレージ電力比が所定の基準値より低い場合よりも、増幅器に供給するゲート電圧を増加させると共に、増幅器に供給するドレイン電圧を増加させる電圧制御回路とを備えたことにより、入力信号のピーク・アベレージ電力比が変化しても、増幅器から出力される歪電力の変化を抑制できるという効果がある。
【００７６】
この発明によれば、入力信号のピーク電力と平均電力を検知してピーク・アベレージ電力比を算出し、算出したピーク・アベレージ電力比と所定の基準値とを比較し、比較した結果に基づき、増幅器に供給するゲート電圧及びドレイン電圧を制御するよう指示する入力信号判別回路と、入力信号判別回路による指示に基づき、入力信号判別回路により算出されたピーク・アベレージ電力比が所定の基準値より高い場合に、ピーク・アベレージ電力比が所定の基準値より低い場合よりも、増幅器に供給するゲート電圧を減少させると共に、増幅器に供給するドレイン電圧を増加させる電圧制御回路とを備えたことにより、入力信号のピーク・アベレージ電力比が変化しても、増幅器から出力される歪電力の変化を抑制できるという効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による高周波増幅器の構成を示すブロック図である。
【図２】 この発明の実施の形態１による高周波増幅器の平均入力電力に対する平均出力電力特性と歪電力特性を示す図である。
【図３】 この発明の実施の形態２による高周波増幅器の構成を示すブロック図である。
【図４】 この発明の実施の形態２による高周波増幅器の平均入力電力に対する平均出力電力特性と歪電力特性を示す図である。
【図５】 この発明の実施の形態３による高周波増幅器の構成を示すブロック図である。
【図６】 この発明の実施の形態３による高周波増幅器の平均入力電力に対する平均出力電力特性と歪電力特性を示す図である。
【図７】 この発明の実施の形態３による高周波増幅器の平均入力電力に対する他の平均出力電力特性を示す図である。
【図８】 この発明の実施の形態４による高周波増幅器の構成を示すブロック図である。
【図９】 この発明の実施の形態４による高周波増幅器の構成を示すブロック図である。
【図１０】 この発明の実施の形態４による高周波増幅器の構成を示すブロック図である。
【図１１】 従来の高周波増幅器の構成を示すブロック図である。
【図１２】 従来の高周波増幅器の入力信号における入力電力の時間的変化を示す図である。
【図１３】 従来の高周波増幅器の平均入力電力に対する平均出力電力特性と歪電力特性を示す図である。
【符号の説明】
１ 増幅器、２ 電源回路、３ 入力端子、４ 出力端子、５ 方向性結合器、６ 入力信号判別回路、７ ゲート電圧制御回路、８ ドレイン電圧制御回路、９ 制御端子、１１ 平均電力検出回路、１２ ピーク電力検出回路、１３ 電力比算出回路、１４ 比較回路。
Claims (2)
- 入力信号を増幅する増幅器と、
入力信号のピーク電力と平均電力を検知してピーク・アベレージ電力比を算出し、算出したピーク・アベレージ電力比と所定の基準値とを比較し、比較した結果に基づき、上記増幅器に供給するゲート電圧及びドレイン電圧を制御するよう指示する入力信号判別回路と、
上記入力信号判別回路による指示に基づき、上記入力信号判別回路により算出されたピーク・アベレージ電力比が所定の基準値より高い場合に、ピーク・アベレージ電力比が所定の基準値より低い場合よりも、上記増幅器に供給するゲート電圧を増加させると共に、上記増幅器に供給するドレイン電圧を増加させる電圧制御回路とを
備えたことを特徴とする高周波増幅器。 - 入力信号を増幅する増幅器と、
入力信号のピーク電力と平均電力を検知してピーク・アベレージ電力比を算出し、算出したピーク・アベレージ電力比と所定の基準値とを比較し、比較した結果に基づき、上記増幅器に供給するゲート電圧及びドレイン電圧を制御するよう指示する入力信号判別回路と、
上記入力信号判別回路による指示に基づき、上記入力信号判別回路により算出されたピーク・アベレージ電力比が所定の基準値より高い場合に、ピーク・アベレージ電力比が所定の基準値より低い場合よりも、上記増幅器に供給するゲート電圧を減少させると共に、上記増幅器に供給するドレイン電圧を増加させる電圧制御回路とを
備えたことを特徴とする高周波増幅器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001085889A JP3923270B2 (ja) | 2001-03-23 | 2001-03-23 | 高周波増幅器 |
| PCT/JP2001/004287 WO2002078181A1 (fr) | 2001-03-23 | 2001-05-22 | Amplificateur haute frequence |
| KR10-2002-7015788A KR100522068B1 (ko) | 2001-03-23 | 2001-05-22 | 고주파 증폭기 |
| CNB018100945A CN1183663C (zh) | 2001-03-23 | 2001-05-22 | 高频放大器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001085889A JP3923270B2 (ja) | 2001-03-23 | 2001-03-23 | 高周波増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002290163A JP2002290163A (ja) | 2002-10-04 |
| JP3923270B2 true JP3923270B2 (ja) | 2007-05-30 |
Family
ID=18941334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001085889A Expired - Fee Related JP3923270B2 (ja) | 2001-03-23 | 2001-03-23 | 高周波増幅器 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP3923270B2 (ja) |
| KR (1) | KR100522068B1 (ja) |
| CN (1) | CN1183663C (ja) |
| WO (1) | WO2002078181A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI115935B (fi) | 2003-02-25 | 2005-08-15 | Nokia Corp | Menetelmä ja laite tehovahvistimen ominaisuuksien säätämiseksi |
| JP2006005839A (ja) * | 2004-06-21 | 2006-01-05 | Samsung Electronics Co Ltd | 増幅器 |
| FR2890260B1 (fr) * | 2005-08-30 | 2007-10-12 | Thales Sa | Procede et dispositif de controle de 2 niveaux de puissance crete pour un amplificateur en mode impulsionnel |
| JP4767630B2 (ja) * | 2005-08-30 | 2011-09-07 | 京セラ株式会社 | 送信装置及び送信方法 |
| WO2008044276A1 (fr) * | 2006-10-06 | 2008-04-17 | Panasonic Corporation | Appareil d'amplification d'alimentation électrique |
| CN101404638B (zh) * | 2008-11-10 | 2011-04-20 | 华为技术有限公司 | 一种提高正交频分复用发信机效率的方法和装置 |
| JP5184665B2 (ja) * | 2011-02-22 | 2013-04-17 | 京セラ株式会社 | 送信装置及び送信方法 |
| CN105932970A (zh) * | 2016-04-18 | 2016-09-07 | 北京邮电大学 | 包络跟踪的Doherty功率放大器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63149909A (ja) * | 1986-12-13 | 1988-06-22 | Nec Corp | 低雑音増幅回路 |
| JP2000004173A (ja) * | 1998-06-17 | 2000-01-07 | Denso Corp | デジタル送信機の歪検出方法及び装置 |
| US6427067B1 (en) * | 1999-06-10 | 2002-07-30 | The Whitaker Corporation | Detector driven bias circuit for power transistors |
-
2001
- 2001-03-23 JP JP2001085889A patent/JP3923270B2/ja not_active Expired - Fee Related
- 2001-05-22 WO PCT/JP2001/004287 patent/WO2002078181A1/ja active IP Right Grant
- 2001-05-22 KR KR10-2002-7015788A patent/KR100522068B1/ko not_active IP Right Cessation
- 2001-05-22 CN CNB018100945A patent/CN1183663C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030014237A (ko) | 2003-02-15 |
| JP2002290163A (ja) | 2002-10-04 |
| WO2002078181A1 (fr) | 2002-10-03 |
| CN1430809A (zh) | 2003-07-16 |
| KR100522068B1 (ko) | 2005-10-18 |
| CN1183663C (zh) | 2005-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI435541B (zh) | 功率放大器及控制功率放大器的方法 | |
| JP3923270B2 (ja) | 高周波増幅器 | |
| JPS6027234A (ja) | 受信機 | |
| JP2008022400A (ja) | 電力増幅器及び無線通信装置 | |
| JP2009232368A (ja) | 増幅装置及び増幅器故障検出方法 | |
| KR101264632B1 (ko) | 선형 증폭기 및 다단 선형 증폭기 | |
| EP1548931A1 (en) | Protection circuit for power amplifier | |
| US7339424B2 (en) | Apparatus and method for controlling temperature of electronic apparatus | |
| JP2004048797A (ja) | 送信機および電力増幅器 | |
| EP1340314B1 (en) | Linearization method and amplifier arrangement | |
| JPWO2008136124A1 (ja) | 増幅器 | |
| JP2010219944A (ja) | 高周波電力増幅器、および電力増幅方法 | |
| WO2006033303A1 (ja) | Ｅｅｒ高周波増幅器 | |
| JP3322485B2 (ja) | Ｂ級プッシュプル増幅回路 | |
| JP3175881B2 (ja) | 高周波増幅器 | |
| JP2900677B2 (ja) | 電力増幅器 | |
| US20030164734A1 (en) | Electric field intensity detecting circuit and limiter amplifier | |
| JP4388350B2 (ja) | 歪抑制回路 | |
| US10411661B1 (en) | Apparatus, system and method for power amplifier control | |
| JP3951804B2 (ja) | フィードフォワード増幅器 | |
| JP2005303401A (ja) | 高周波増幅器および高周波増幅装置 | |
| JP4772719B2 (ja) | 電力増幅器 | |
| JP2010141695A (ja) | 高周波回路 | |
| JPH0254629A (ja) | トランジスタ電力増幅器 | |
| JPH04292009A (ja) | 高周波線形増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040706 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070221 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140302 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |