KR100522068B1 - 고주파 증폭기 - Google Patents

고주파 증폭기 Download PDF

Info

Publication number
KR100522068B1
KR100522068B1 KR10-2002-7015788A KR20027015788A KR100522068B1 KR 100522068 B1 KR100522068 B1 KR 100522068B1 KR 20027015788 A KR20027015788 A KR 20027015788A KR 100522068 B1 KR100522068 B1 KR 100522068B1
Authority
KR
South Korea
Prior art keywords
amplifier
input signal
power
peak
average
Prior art date
Application number
KR10-2002-7015788A
Other languages
English (en)
Other versions
KR20030014237A (ko
Inventor
겐이찌 호리구찌
마사또시 나까야마
유끼오 이께다
오사미 이시다
유우지 사까이
가즈유끼 도따니
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20030014237A publication Critical patent/KR20030014237A/ko
Application granted granted Critical
Publication of KR100522068B1 publication Critical patent/KR100522068B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본원 발명은 입력 신호를 증폭하는 증폭기(1)와, 입력 신호의 피크 전력과 평균 전력을 검지하여 피크·애버리지 전력비를 산출하고, 산출한 피크·애버리지 전력비와 소정의 기준값을 비교하며, 비교한 결과에 기초하여, 증폭기(1)에 공급하는 게이트 전압을 제어하도록 지시하는 입력 신호 판별 회로(6)와, 입력 신호 판별 회로(6)에 의한 지시에 기초하여, 입력 신호의 피크·애버리지 전력비가 변화되어도, 증폭기(1)로부터 출력되는 왜곡 전력이 변화되지 않도록, 증폭기(1)에 공급하는 게이트 전압을 제어하는 게이트 전압 제어 회로(7)를 요망하는 고주파 증폭기를 제공한다.

Description

고주파 증폭기{HIGH FREQUENCY AMPLIFIER}
본 발명은 고주파 신호를 증폭하는 고주파 증폭기에 관한 것이다.
도 1은, 문헌, Stephen A. Maas, "Nonlinear Microwave Circuits," Artech House, 1988에 개시되어 있는 종래의 고주파 증폭기의 구성을 도시하는 블록도로, 도 1에서, 참조 부호 1은 고주파의 입력 신호를 증폭하는 증폭기, 참조 부호 2는 증폭기(1)에 게이트 전압 Vg, 드레인 전압 Vd를 공급하는 전원 회로, 참조 부호 3은 입력 단자, 참조 부호 4는 출력 단자이다.
다음으로 동작에 대하여 설명한다.
도 2는 입력 신호에서의 입력 전력의 시간적 변화를 도시하는 도면이다. 입력 단자(3)에 입력되는 입력 신호는, 도 2에 도시한 바와 같이, 평균 입력 전력 Pave에 대하여, 임의의 시간대 T1에서는 피크 입력 전력 Ppeak1의 입력 신호 M이 입력되고, 다른 시간대 T2에는 입력 전력 Ppeak2의 입력 신호 N이 입력되는 것으로 한다. 이 평균 입력 전력 Pave에 대한 피크 출력 전력 Ppeak의 비 Ppeak/Pave 를 피크·애버리지 전력비 Pr로 하면, 피크·애버리지 전력비 Pr은 입력 신호 M, N에 따라 변화된다.
도 3은 종래의 고주파 증폭기의 평균 입력 전력에 대한 평균 출력 전력 특성과 왜곡 전력 특성을 도시하는 도면이다. 도 3에서, 101은 평균 전력 특성, 201은 입력 신호 M이 증폭기(1)에 입력되었을 때의 왜곡 전력 특성, 202는 입력 신호 N이 증폭기(1)에 입력되었을 때의 왜곡 전력 특성으로, 전원 회로(2)로부터 게이트 전압 Vg1, 드레인 전압 Vd1이 증폭기(1)에 각각 공급되어 있는 것으로 한다.
도 3에 도시한 바와 같이, 증폭기(1)로부터 평균 출력 전력 P1을 출력할 때의 왜곡 전력은, 입력 신호 M이 증폭기(1)에 입력되었을 때가 D1이고, 입력 신호 N이 증폭기(1)에 입력되었을 때가 D2이다. 즉, 입력 신호가, 입력 신호 M으로부터 입력 신호 N으로 변화되면, 피크·애버리지 전력비 Pr이 커지게 되어, 왜곡 전력이 D1로부터 D2로 증가된다.
종래의 고주파 증폭기는 이상과 같이 구성되어 있기 때문에, 증폭기(1)가 평균 출력 전력 Pave를 출력하고 있을 때에, 입력 신호가 변화되어 피크·애버리지 전력비 Pr이 변화되면, 왜곡 전력이 변화되게 되고, 피크·애버리지 전력비 Pr의 큰 입력 신호 N이 증폭기(1)에 입력되면, 왜곡 전력은 증가되게 된다고 하는 과제가 있었다.
본 발명은 상기한 바와 같은 과제를 해결하기 위해 이루어진 것으로, 피크·애버리지 전력비 Pr이 변화되어도, 출력되는 왜곡 전력의 변화를 억제할 수 있는 고주파 증폭기를 얻는 것을 목적으로 한다.
<발명의 개시>
본 발명에 따른 고주파 증폭기는, 입력 신호를 증폭하는 증폭기와, 입력 신호의 피크 전력과 평균 전력을 검지하여 피크·애버리지 전력비를 산출하고, 산출한 피크·애버리지 전력비와 소정의 기준값을 비교하며, 비교한 결과에 기초하여, 상기 증폭기에 공급하는 게이트 전압 또는 드레인 전압을 제어하도록 지시하는 입력 신호 판별 회로와, 상기 입력 신호 판별 회로에 의한 지시에 기초하여, 입력 신호의 피크·애버리지 전력비가 변화되어도, 상기 증폭기로부터 출력되는 왜곡 전력이 변화되지 않도록, 상기 증폭기에 공급하는 게이트 전압 또는 드레인 전압을 제어하는 전압 제어 회로를 포함하는 것이다.
이에 의해, 입력 신호의 피크·애버리지 전력비가 변화되어도, 증폭기로부터 출력되는 왜곡 전력의 변화를 억제할 수 있다고 하는 효과가 있다.
본 발명에 따른 고주파 증폭기는, 입력 신호 판별 회로가, 입력 신호의 평균 전력을 검출하는 평균 전력 검출 회로와, 입력 신호의 피크 전력을 검출하는 피크 전력 검출 회로와, 상기 평균 전력 검출 회로에 의해 검출된 입력 신호의 평균 전력과, 상기 피크 전력 검출 회로에 의해 검출된 입력 신호의 피크 전력에 기초하여, 피크·애버리지 전력비를 산출하는 전력비 산출 회로와, 상기 전력비 산출 회로에 의해 산출된 피크·애버리지 전력비와 소정의 기준값을 비교하고, 비교한 결과에 기초하여, 전압 제어 회로에 대하여, 증폭기에 공급하는 게이트 전압 또는 드레인 전압을 제어하도록 지시하는 비교 회로를 포함하는 것이다.
이에 의해, 입력 신호의 피크·애버리지 전력비가 변화되어도, 증폭기로부터 출력되는 왜곡 전력의 변화를 억제할 수 있다고 하는 효과가 있다.
본 발명에 따른 고주파 증폭기는, 전압 제어 회로가, 입력 신호 판별 회로에 의해 산출된 피크·애버리지 전력비가 소정의 기준값보다 높은 경우에, 피크·애버리지 전력비가 소정의 기준값보다 낮은 경우보다, 상기 증폭기에 공급하는 게이트 전압을 증가시키는 것이다.
이에 의해, 입력 신호의 피크·애버리지 전력비가 변화되어도, 증폭기로부터 출력되는 왜곡 전력의 변화를 억제할 수 있다고 하는 효과가 있다.
본 발명에 따른 고주파 증폭기는, 전압 제어 회로가, 입력 신호 판별 회로에 의해 산출된 피크·애버리지 전력비가 소정의 기준값보다 높은 경우에, 피크·애버리지 전력비가 소정의 기준값보다 낮은 경우보다, 상기 증폭기에 공급하는 드레인 전압을 증가시키는 것이다.
이에 의해, 입력 신호의 피크·애버리지 전력비가 변화되어도, 증폭기로부터 출력되는 왜곡 전력의 변화를 억제할 수 있다고 하는 효과가 있다.
본 발명에 따른 고주파 증폭기는, 입력 신호를 증폭하는 증폭기와, 입력 신호의 피크 전력과 평균 전력을 검지하여 피크·애버리지 전력비를 산출하고, 산출한 피크·애버리지 전력비와 소정의 기준값을 비교하며, 비교한 결과에 기초하여, 상기 증폭기에 공급하는 게이트 전압 및 드레인 전압을 제어하도록 지시하는 입력 신호 판별 회로와, 상기 입력 신호 판별 회로에 의한 지시에 기초하여, 입력 신호의 피크·애버리지 전력비가 변화되어도, 상기 증폭기로부터 출력되는 왜곡 전력이 변화되지 않도록, 상기 증폭기에 공급하는 게이트 전압 및 드레인 전압을 제어하는 전압 제어 회로를 포함하는 것이다.
이에 의해, 입력 신호의 피크·애버리지 전력비가 변화되어도, 증폭기로부터 출력되는 왜곡 전력의 변화를 억제할 수 있다고 하는 효과가 있다.
본 발명에 따른 고주파 증폭기는, 입력 신호 판별 회로가, 입력 신호의 평균 전력을 검출하는 평균 전력 검출 회로와, 입력 신호의 피크 전력을 검출하는 피크 전력 검출 회로와, 상기 평균 전력 검출 회로에 의해 검출된 입력 신호의 평균 전력과, 상기 피크 전력 검출 회로에 의해 검출된 입력 신호의 피크 전력에 기초하여, 피크·애버리지 전력비를 산출하는 전력비 산출 회로와, 상기 전력비 산출 회로에 의해 산출된 피크·애버리지 전력비와 소정의 기준값을 비교하고, 비교한 결과에 기초하여, 전압 제어 회로에 대하여, 증폭기에 공급하는 게이트 전압 및 드레인 전압을 제어하도록 지시하는 비교 회로를 포함하는 것이다.
이에 의해, 입력 신호의 피크·애버리지 전력비가 변화되어도, 증폭기로부터 출력되는 왜곡 전력의 변화를 억제할 수 있다고 하는 효과가 있다.
본 발명에 따른 고주파 증폭기는, 전압 제어 회로가, 입력 신호 판별 회로에 의해 산출된 피크·애버리지 전력비가 소정의 기준값보다 높은 경우에, 피크·애버리지 전력비가 소정의 기준값보다 낮은 경우보다, 상기 증폭기에 공급하는 게이트 전압을 증가시킴과 함께, 상기 증폭기에 공급하는 드레인 전압을 증가시키는 것이다.
이에 의해, 입력 신호의 피크·애버리지 전력비가 변화되어도, 증폭기로부터 출력되는 왜곡 전력의 변화를 억제할 수 있다고 하는 효과가 있다.
본 발명에 따른 고주파 증폭기는, 전압 제어 회로가, 입력 신호 판별 회로에 의해 산출된 피크·애버리지 전력비가 소정의 기준값보다 높은 경우에, 피크·애버리지 전력비가 소정의 기준값보다 낮은 경우보다, 상기 증폭기에 공급하는 게이트 전압을 증가시킴과 함께, 상기 증폭기에 공급하는 드레인 전압을 감소시키는 것이다.
이에 의해, 입력 신호의 피크·애버리지 전력비가 변화되어도, 증폭기로부터 출력되는 왜곡 전력의 변화를 억제할 수 있다고 하는 효과가 있다.
본 발명에 따른 고주파 증폭기는, 전압 제어 회로가, 입력 신호 판별 회로에 의해 산출된 피크·애버리지 전력비가 소정의 기준값보다 높은 경우에, 피크·애버리지 전력비가 소정의 기준값보다 낮은 경우보다, 상기 증폭기에 공급하는 게이트 전압을 감소시킴과 함께, 상기 증폭기에 공급하는 드레인 전압을 증가시키는 것이다.
이에 의해, 입력 신호의 피크·애버리지 전력비가 변화되어도, 증폭기로부터 출력되는 왜곡 전력의 변화를 억제할 수 있다고 하는 효과가 있다.
본 발명에 따른 고주파 증폭기는, 입력 신호를 증폭하는 증폭기와, 상기 증폭기에 입력되는 입력 신호의 종류나 상기 증폭기로부터 출력되는 평균 출력 전력의 크기 등의 외부 지시 정보를 입력하고, 입력된 외부 지시 정보의 내용이 변화되어도, 상기 증폭기로부터 출력되는 왜곡 전력이 변화되지 않도록, 상기 증폭기에 공급하는 게이트 전압 혹은 드레인 전압, 또는 게이트 전압 및 드레인 전압을 제어하는 전압 제어 회로를 포함하는 것이다.
이에 의해, 외부 지시 정보의 내용이 변화되어도, 증폭기로부터 출력되는 왜곡 전력의 변화를 억제할 수 있다고 하는 효과가 있다.
도 1은 종래의 고주파 증폭기의 구성을 도시하는 블록도.
도 2는 종래의 고주파 증폭기의 입력 신호에서의 입력 전력의 시간적 변화를 도시하는 도면.
도 3은 종래의 고주파 증폭기의 평균 입력 전력에 대한 평균 출력 전력 특성과 왜곡 전력 특성을 도시하는 도면.
도 4는 본 발명의 실시예 1에 따른 고주파 증폭기의 구성을 도시하는 블록도.
도 5는 본 발명의 실시예 1에 따른 고주파 증폭기의 평균 입력 전력에 대한 평균 출력 전력 특성과 왜곡 전력 특성을 도시하는 도면.
도 6은 본 발명의 실시예 2에 따른 고주파 증폭기의 구성을 도시하는 블록도.
도 7은 본 발명의 실시예 2에 따른 고주파 증폭기의 평균 입력 전력에 대한 평균 출력 전력 특성과 왜곡 전력 특성을 도시하는 도면.
도 8은 본 발명의 실시예 3에 따른 고주파 증폭기의 구성을 도시하는 블록도.
도 9는 본 발명의 실시예 3에 따른 고주파 증폭기의 평균 입력 전력에 대한 평균 출력 전력 특성과 왜곡 전력 특성을 도시하는 도면.
도 10은 본 발명의 실시예 3에 따른 고주파 증폭기의 평균 입력 전력에 대한 다른 평균 출력 전력 특성을 도시하는 도면.
도 11은 본 발명의 실시예 4에 따른 고주파 증폭기의 구성을 도시하는 블록도.
도 12는 본 발명의 실시예 4에 따른 고주파 증폭기의 구성을 도시하는 블록도.
도 13은 본 발명의 실시예 4에 따른 고주파 증폭기의 구성을 도시하는 블록도.
<발명을 실시하기 위한 최량의 형태>
이하, 본 발명을 보다 상세히 설명하기 위해, 본 발명을 실시하기 위한 최량의 형태에 대하여, 첨부 도면에 따라 설명한다.
《실시예 1》
도 4는 본 발명의 실시예 1에 따른 고주파 증폭기의 구성을 도시하는 블록도이다. 도 4에서, 참조 부호 5는 입력 신호의 일부를 추출하는 방향성 결합기, 참조 부호 6은 방향성 결합기(5)로부터 추출된 입력 신호의 피크 전력 Ppeak와 평균 전력 Pave를 검지하여 피크·애버리지 전력비 Pr을 산출하고, 산출한 피크·애버리지 전력비 Pr과 소정의 기준값 Ps를 비교하며, 비교한 결과에 기초하여, 증폭기(1)에 공급하는 게이트 전압 Vg를 제어하도록 지시하는 입력 신호 판별 회로, 참조 부호 7은 입력 신호 판별 회로(6)의 지시에 기초하여, 전원 회로(2)로부터 증폭기(1)에 공급하는 게이트 전압 Vg를 제어하는 게이트 전압 제어 회로(전압 제어 회로)이다.
또한, 도 4의 입력 신호 판별 회로(6)에서, 참조 부호 11은 방향성 결합기(5)로부터 추출된 입력 신호의 평균 전력 Pave를 검출하는 평균 전력 검출 회로, 참조 부호 12는 방향성 결합기(5)로부터 추출된 입력 신호의 피크 전력 Ppeak를 검출하는 피크 전력 검출 회로, 참조 부호 13은 평균 전력 검출 회로(11)에 의해 검출된 입력 신호의 평균 전력 Pave와, 피크 전력 검출 회로(12)에 의해 검출된 입력 신호의 피크 전력 Ppeak에 기초하여, 피크·애버리지 전력비 Pr(=Ppeak/Pave)을 산출하는 전력비 산출 회로, 참조 부호 14는 전력비 산출 회로(13)에 의해 산출된 피크·애버리지 전력비 Pr과 소정의 기준값 Ps를 비교하고, 비교한 결과에 기초하여, 게이트 전압 제어 회로(7)에 대하여, 증폭기(1)에 공급하는 게이트 전압 Vg를 제어하도록 지시하는 비교 회로이다.
도 4에서, 그 밖의 구성은 종래의 도 1에서의 구성과 동등하다.
다음으로 동작에 대하여 설명한다.
입력 단자(3)로부터 도 2에 도시한 바와 같은 입력 신호 M, N이 입력되어, 방향성 결합기(5)를 통해 증폭기(1)에 입력되고, 증폭된 신호는 출력 단자(4)로부터 출력된다. 전원 회로(2)로부터 증폭기(1)에 대하여, 드레인 전압 Vd(=Vd1)가 직접 공급되고 있다. 또한, 전원 회로(2)로부터 증폭기(1)에 대하여, 2종류의 게이트 전압 Vg(= Vg1 또는 Vg2)가 게이트 전압 제어 회로(7)를 통해 공급되지만, 증폭기(1)는, 게이트 전압 Vg1이 공급되면, 전원 효율을 높이기 위해 B급 동작에 의한 증폭 처리를 행하고, 게이트 전압 Vg2가 공급되면, 왜곡을 개선하기 위해 A급 동작에 의한 증폭 처리를 행하도록 설정되어 있다.
방향성 결합기(5)로부터 추출된 입력 신호는, 입력 신호 판별 회로(6)에 입력된다. 입력 신호 판별 회로(6)에서는, 평균 전력 검출 회로(11)가 입력 신호의 평균 전력 Pave를 검출하고, 피크 전력 검출 회로(12)가 입력 신호의 피크 전력 Ppeak를 검출한다. 전력비 산출 회로(13)는 평균 전력 검출 회로(11)에 의해 검출된 입력 신호의 평균 전력 Pave와, 피크 전력 검출 회로(12)에 의해 검출된 입력 신호의 피크 전력 Ppeak에 기초하여, 피크·애버리지 전력비 Pr(=Ppeak/Pave)을 산출한다.
비교 회로(14)는 전력비 산출 회로(13)에 의해 산출된 피크·애버리지 전력비 Pr과 소정의 기준값 Ps를 비교하여, 예를 들면, 입력 단자(3)에 입력 신호 M이 입력되어, 피크·애버리지 전력비 Pr이 소정의 기준값 Ps보다 작은 경우에는, 게이트 전압 제어 회로(7)에 대하여, 증폭기(1)에 소정의 게이트 전압 Vg1을 공급하도록 지시한다. 또한, 입력 단자(3)에 입력 신호 N이 입력되어, 피크·애버리지 전력비 Pr이 소정의 기준값 Ps보다 큰 경우에는, 게이트 전압 제어 회로(7)에 대하여, 증폭기(1)에 다른 소정의 게이트 전압 Vg2를 공급하도록 지시한다.
게이트 전압 제어 회로(7)는, 비교 회로(14)로부터의 지시에 기초하여, 게이트 전압 Vg1 또는 Vg2를 증폭기(1)에 공급한다. 증폭기(1)는, 게이트 전압 Vg1이 공급되면, 전원 효율을 높이기 위해 B급 동작에 의한 증폭 처리를 행하고, 게이트 전압 Vg2가 공급되면, 왜곡을 개선하기 위해 A급 동작에 의한 증폭 처리를 행한다.
도 5는 본 발명의 실시예 1에 따른 고주파 증폭기의 평균 입력 전력에 대한 평균 출력 전력 특성과 왜곡 전력 특성을 도시하는 도면으로, 도 5에서, 101은 입력 신호 M이 입력되어 게이트 전압 Vg1일 때의 평균 출력 전력 특성, 201은 입력 신호 M이 증폭기(1)에 입력되어 게이트 전압 Vg1일 때의 왜곡 전력 특성, 202는 입력 신호 N이 증폭기(1)에 입력되어 게이트 전압 Vg1일 때의 왜곡 전력 특성이며, 평균 출력 전력 특성 101, 왜곡 전력 특성 201, 202는 종래의 도 3과 동일한 특성이다.
또한, 도 5에서, 102는 입력 신호 N이 입력되어 게이트 전압 Vg2일 때의 평균 출력 전력 특성, 203은 입력 신호 N이 증폭기(1)에 입력되어 게이트 전압 Vg2일 때의 왜곡 전력 특성으로, 전원 회로(2)로부터 드레인 전압 Vd1이 증폭기(1)에 공급되어 있는 것으로 한다.
도 5에 도시한 바와 같이, 입력 신호 M이 입력되어, 피크·애버리지 전력비 Pr이 소정의 기준값 Ps보다 작고, 게이트 전압 Vg1이 증폭기(1)에 공급되어 있는 경우에는, 평균 출력 전력 특성이 101이고, 왜곡 전력 특성이 201로, 평균 출력 전력이 P1일 때의 왜곡 전력은 D1로 된다.
한편, 입력 신호 N이 입력되어, 피크·애버리지 전력비 Pr이 소정의 기준값 Ps보다 크고, 게이트 전압 Vg2가 증폭기(1)에 공급되어 있는 경우에는, 평균 출력 전력 특성이 102이고, 왜곡 전력 특성이 203으로 되어, 평균 출력 전력이 P1일 때의 왜곡 전력은, 입력 신호 M이 입력된 경우와 마찬가지로 D1로 된다. 즉, 게이트 전압 Vg1일 때의 왜곡 전력 D2로부터 왜곡 전력 D1로 개선된다.
게이트 전압 제어 회로(7)에는, 입력 신호가 M인 경우에, 평균 출력 전력 특성 101과 왜곡 전력 특성 201이 얻어지는 게이트 전압 Vg1과, 입력 신호가 N인 경우에, 평균 출력 전력 특성 102와 왜곡 전력 특성 203이 얻어지는 게이트 전압 Vg2가 사전에 설정되어 있으며, 게이트 전압 제어 회로(7)는, 비교 회로(14)로부터의 지시에 기초하여, 설정되어 있는 게이트 전압 Vg1 또는 Vg2를 선택하여 증폭기(1)에 공급한다.
평균 출력 전력 특성 101에 대하여 평균 출력 전력 특성 102를 얻기 위해서는, 평균 출력 전력 특성 101을 얻고 있을 때의 게이트 전압 Vg1을 증가시켜 게이트 전압 Vg2로 하고, 즉, 증폭기(1)의 드레인 전류를 증가시켜, 증폭기(1)의 이득을 증가시키는 방향으로 변경하면 된다. 또한, 왜곡 전력 특성 202에 대하여 왜곡 전력 특성 203을 얻기 위해서는, 왜곡 전력 특성 202를 얻고 있을 때의 게이트 전압 Vg1을 증가시켜 게이트 전압 Vg2로 하고, 즉, 증폭기(1)가 B급 동작의 증폭 처리로부터 A급 동작의 증폭 처리로 되는 방향으로 변경하면 되고, 증폭기(1)가 A급 동작의 증폭 처리를 행함으로써, 왜곡 전력 특성 203과 같이 왜곡 전력이 개선된다.
이상과 같이, 본 실시예 1에 따르면, 입력 신호의 피크·애버리지 전력비 Pr이 변화되어도, 증폭기(1)에 공급하는 게이트 전압 Vg를 제어함으로써, 증폭기(1)로부터 출력되는 왜곡 전력의 변화를 억제할 수 있다고 하는 효과가 얻어진다.
《실시예 2》
도 6은 본 발명의 실시예 2에 따른 고주파 증폭기의 구성을 도시하는 블록도로, 도 6에서, 참조 부호 8은 입력 신호 판별 회로(6)의 지시에 기초하여, 전원 회로(2)로부터 증폭기(1)에 공급하는 드레인 전압 Vd를 제어하는 드레인 전압 제어 회로(전압 제어 회로)이다. 그 밖의 구성은 실시예 1의 도 4에서의 구성과 동등하다. 또한, 입력 신호 판별 회로(6)의 구성도, 실시예 1에서의 도 4의 구성과 동등하지만, 입력 신호 판별 회로(6)는 피크·애버리지 전력비 Pr과 소정의 기준값 Ps를 비교하고, 비교한 결과에 기초하여, 드레인 전압 제어 회로(8)에 대하여, 증폭기(1)에 공급하는 드레인 전압 Vd를 제어하도록 지시한다.
다음으로 동작에 대하여 설명한다.
입력 단자(3)로부터 도 2에 도시한 바와 같은 입력 신호 M, N이 입력되어, 방향성 결합기(5)를 통해 증폭기(1)에 입력되고, 증폭된 신호는 출력 단자(4)로부터 출력된다. 전원 회로(2)로부터 증폭기(1)에 대하여, 게이트 전압 Vg(=Vg1)가 직접 공급되고 있다. 또한, 전원 회로(2)로부터 증폭기(1)에 대하여, 2종류의 드레인 전압 Vd(= Vd1 또는 Vd2)가 드레인 전압 제어 회로(8)를 통해 공급되지만, 증폭기(1)는, 드레인 전압 Vd2가 공급되면, 드레인 전압 Vd1일 때보다 포화 전력이 증가되도록 설정되어 있다.
방향성 결합기(5)로부터 추출된 입력 신호는, 입력 신호 판별 회로(6)에 입력되어, 실시예 1과 마찬가지로 처리된다. 즉, 평균 전력 검출 회로(11)가 입력 신호의 평균 전력 Pave를 검출하고, 피크 전력 검출 회로(12)가 입력 신호의 피크 전력 Ppeak를 검출하며, 전력비 산출 회로(13)는 피크·애버리지 전력비 Pr을 산출한다.
비교 회로(14)는 산출된 피크·애버리지 전력비 Pr과 소정의 기준값 Ps를 비교하여, 예를 들면, 입력 단자(3)에 입력 신호 M이 입력되어, 피크·애버리지 전력비 Pr이 소정의 기준값 Ps보다 작은 경우에는, 드레인 전압 제어 회로(8)에 대하여, 증폭기(1)에 소정의 드레인 전압 Vd1을 공급하도록 지시한다. 또한, 입력 단자(3)에 입력 신호 N이 입력되어, 피크·애버리지 전력비 Pr이 소정의 기준값 Ps보다 큰 경우에는, 드레인 전압 제어 회로(8)에 대하여, 증폭기(1)에 다른 소정의 드레인 전압 Vd2를 공급하도록 지시한다.
드레인 전압 제어 회로(8)는, 비교 회로(14)로부터의 지시에 기초하여, 드레인 전압 Vd1 또는 Vd2를 증폭기(1)에 공급한다. 증폭기(1)는, 드레인 전압 Vd2가 공급되면, 드레인 전압 Vd1이 공급될 때보다 포화 전력이 증가된다.
도 7은 본 발명의 실시예 2에 따른 고주파 증폭기의 평균 입력 전력에 대한 평균 출력 전력 특성과 왜곡 전력 특성을 도시하는 도면으로, 도 7에 있어서, 101은 입력 신호 M이 입력되어 드레인 전압 Vd1일 때의 평균 출력 전력 특성, 201은 입력 신호 M이 증폭기(1)에 입력되어 드레인 전압 Vd1일 때의 왜곡 전력 특성, 202는 입력 신호 N이 증폭기(1)에 입력되어 드레인 전압 Vd1일 때의 왜곡 전력 특성이며, 평균 출력 전력 특성 101, 왜곡 전력 특성 201, 202는 실시예 1의 도 5와 동일한 특성이다.
또한, 도 7에서, 103은 입력 신호 N이 입력되어 드레인 전압 Vd2일 때의 평균 출력 전력 특성, 204는 입력 신호 N이 증폭기(1)에 입력되어 드레인 전압 Vd2일 때의 왜곡 전력 특성으로, 전원 회로(2)로부터 게이트 전압 Vg1이 증폭기(1)에 공급되어 있는 것으로 한다.
도 7에 도시한 바와 같이, 입력 신호 M이 입력되어, 피크·애버리지 전력비 Pr이 소정의 기준값 Ps보다 작고, 드레인 전압 Vd1이 증폭기(1)에 공급되어 있는 경우에는, 평균 출력 전력 특성이 101이고, 왜곡 전력 특성이 201로, 평균 출력 전력이 P1일 때의 왜곡 전력은 D1로 된다.
한편, 입력 신호 N이 입력되어, 피크·애버리지 전력비 Pr이 소정의 기준값 Ps보다 크고, 드레인 전압 Vd2가 증폭기(1)에 공급되어 있는 경우에는, 평균 출력 전력 특성이 103이고, 왜곡 전력 특성이 204로 되어, 평균 출력 전력이 P1일 때의 왜곡 전력은, 입력 신호 M이 입력된 경우와 마찬가지로 D1로 된다. 즉, 드레인 전압 Vd1일 때의 왜곡 전력 D2로부터 왜곡 전력 D1로 개선된다.
드레인 전압 제어 회로(8)에는, 입력 신호가 M인 경우에, 평균 출력 전력 특성 101과 왜곡 전력 특성 201이 얻어지는 드레인 전압 Vd1과, 입력 신호가 N인 경우에, 평균 출력 전력 특성 103과 왜곡 전력 특성 204가 얻어지는 드레인 전압 Vd2가 사전에 설정되어 있고, 드레인 전압 제어 회로(8)는, 비교 회로(14)로부터의 지시에 기초하여, 설정되어 있는 드레인 전압 Vd1 또는 Vd2를 선택하여 증폭기(1)에 공급한다.
평균 출력 전력 특성 101에 대하여 평균 출력 전력 특성 103을 얻기 위해서는, 평균 출력 전력 특성 101을 얻고 있을 때의 드레인 전압 Vd1을 증가시켜 드레인 전압 Vd2로 하고, 즉, 증폭기(1)의 포화 전력이 증가하는 방향으로 변경하면 된다. 또한, 왜곡 전력 특성 202에 대하여 왜곡 전력 특성 204를 얻기 위해서는, 왜곡 전력 특성 202를 얻고 있을 때의 드레인 전압 Vd1을 증가시켜 드레인 전압 Vd2로 하고, 즉, 증폭기(1)의 포화 전력이 증가하는 방향으로 변경하면 되고, 증폭기(1)의 포화 전력이 증가하면, 증폭기(1)의 출력 백 오프(출력 전력에 대한 포화 전력의 비)가 커지게 되어, 왜곡 전력 특성 204와 마찬가지로 왜곡 전력이 개선된다.
이상과 같이, 본 실시예 2에 따르면, 입력 신호의 피크·애버리지 전력비 Pr이 변화되어도, 증폭기(1)에 공급하는 드레인 전압 Vd를 제어함으로써, 증폭기(1)로부터 출력되는 왜곡 전력의 변화를 억제할 수 있다고 하는 효과가 얻어진다.
《실시예 3》
도 8은 본 발명의 실시예 3에 따른 고주파 증폭기의 구성을 도시하는 블록도이며, 본 실시예 3은, 실시예 1과 실시예 2를 조합한 것으로, 게이트 전압 제어 회로(7)(전압 제어 회로)와 드레인 전압 제어 회로(8)(전압 제어 회로)를 구비한 것이다. 즉, 입력 신호 판별 회로(6)는 피크·애버리지 전력비 Pr과 소정의 기준값 Ps를 비교하고, 비교한 결과에 기초하여, 게이트 전압 제어 회로(7)와 드레인 전압 제어 회로(8)에 대하여, 증폭기(1)에 공급하는 게이트 전압 Vg와 드레인 전압 Vd를 제어하도록 지시한다.
다음으로 동작에 대하여 설명한다.
입력 단자(3)로부터 도 2에 도시한 바와 같은 입력 신호 M, N이 입력되어, 방향성 결합기(5)를 통해 증폭기(1)에 입력되고, 증폭된 신호는 출력 단자(4)로부터 출력된다. 전원 회로(2)로부터 증폭기(1)에 대하여, 2종류의 게이트 전압 Vg(=Vg1 또는 Vg2)가 게이트 전압 제어 회로(7)를 통해 공급됨과 함께, 2종류의 드레인 전압 Vd(=Vd1 또는 Vd2)가 드레인 전압 제어 회로(8)를 통해 공급된다.
증폭기(1)는, 게이트 전압 Vg1이 공급되면, 전원 효율을 높이기 위해 B급 동작에 의한 증폭 처리를 행하고, 게이트 전압 Vg2가 공급되면, 왜곡을 개선하기 위해 A급 동작에 의한 증폭 처리를 행하도록 설정되며, 드레인 전압 Vd2가 공급되면, 드레인 전압 Vd1일 때보다 포화 전력이 증가되도록 설정되어 있다.
방향성 결합기(5)로부터 추출된 입력 신호는, 입력 신호 판별 회로(6)에 입력되어, 실시예 1과 마찬가지로 처리된다. 즉, 평균 전력 검출 회로(11)가 입력 신호의 평균 전력 Pave를 검출하고, 피크 전력 검출 회로(12)가 입력 신호의 피크 전력 Ppeak를 검출하며, 전력비 산출 회로(13)는 피크·애버리지 전력비 Pr을 산출한다.
비교 회로(14)는 산출된 피크·애버리지 전력비 Pr과 소정의 기준값 Ps를 비교하여, 예를 들면, 입력 단자(3)에 입력 신호 M이 입력되어, 피크·애버리지 전력비 Pr이 소정의 기준값 Ps보다 작은 경우에는, 게이트 전압 제어 회로(7)에 대하여, 증폭기(1)에 소정의 게이트 전압 Vg1을, 드레인 전압 제어 회로(8)에 대하여, 증폭기(1)에 소정의 드레인 전압 Vd1을 공급하도록 지시한다. 또한, 입력 단자(3)에 입력 신호 N이 입력되어, 피크·애버리지 전력비 Pr이 소정의 기준값 Ps보다 큰 경우에는, 게이트 전압 제어 회로(7)에 대하여, 증폭기(1)에 다른 소정의 게이트 전압 Vg2를, 드레인 전압 제어 회로(8)에 대하여, 증폭기(1)에 다른 소정의 드레인 전압 Vd2를 공급하도록 지시한다.
게이트 전압 제어 회로(7)는, 비교 회로(14)로부터의 지시에 기초하여, 게이트 전압 Vg1 또는 Vg2를 증폭기(1)에 공급한다. 증폭기(1)는, 게이트 전압 Vg1이 공급되면, 전원 효율을 높이기 위해 B급 동작에 의한 증폭 처리를 행하고, 게이트 전압 Vg2가 공급되면, 왜곡을 개선하기 위해 A급 동작에 의한 증폭 처리를 행한다. 또한, 드레인 전압 제어 회로(8)는, 비교 회로(14)로부터의 지시에 기초하여, 드레인 전압 Vd1 또는 Vd2를 증폭기(1)에 공급한다. 증폭기(1)는, 드레인 전압 Vd2가 공급되면, 드레인 전압 Vd1이 공급될 때보다 포화 전력이 증가된다.
도 9는 본 발명의 실시예 3에 따른 고주파 증폭기의 평균 입력 전력에 대한 평균 출력 전력 특성과 왜곡 전력 특성을 도시하는 도면으로, 도 9에서, 101은 입력 신호 M이 입력되어 게이트 전압 Vg1, 드레인 전압 Vd1일 때의 평균 출력 전력 특성, 201은 입력 신호 M이 증폭기(1)에 입력되어 게이트 전압 Vg1, 드레인 전압 Vd1일 때의 왜곡 전력 특성, 202는 입력 신호 N이 증폭기(1)에 입력되어 게이트 전압 Vg1, 드레인 전압 Vd1일 때의 왜곡 전력 특성으로, 평균 출력 전력 특성 101, 왜곡 전력 특성 201, 202는 실시예 1의 도 5와 동일한 특성이다.
또한, 도 9에서, 104는 입력 신호 N이 입력되어 게이트 전압 Vg2, 드레인 전압 Vd2일 때의 평균 출력 전력 특성, 205는 입력 신호 N이 증폭기(1)에 입력되어 게이트 전압 Vg2, 드레인 전압 Vd2일 때의 왜곡 전력 특성이다.
도 9에 도시한 바와 같이, 입력 신호 M이 입력되어, 피크·애버리지 전력비 Pr이 소정의 기준값 Ps보다 작고, 게이트 전압 Vg1, 드레인 전압 Vd1이 증폭기(1)에 공급되어 있는 경우에는, 평균 출력 전력 특성이 101이며, 왜곡 전력 특성이 201로, 평균 출력 전력이 P1일 때의 왜곡 전력은 D1로 된다.
한편, 입력 신호 N이 입력되어, 피크·애버리지 전력비 Pr이 소정의 기준값 Ps보다 크고, 게이트 전압 Vg2, 드레인 전압 Vd2가 증폭기(1)에 공급되어 있는 경우에는, 평균 출력 전력 특성이 104이고, 왜곡 전력 특성이 205로 되어, 평균 출력 전력이 P1일 때의 왜곡 전력은, 입력 신호 M이 입력된 경우와 마찬가지로 D1로 된다. 즉, 게이트 전압 Vg1, 드레인 전압 Vd1일 때의 왜곡 전력 D2로부터 왜곡 전력 D1로 개선된다.
게이트 전압 제어 회로(7), 드레인 전압 제어 회로(8)에는, 입력 신호가 M인 경우에, 평균 출력 전력 특성 101과 왜곡 전력 특성 201이 얻어지는 게이트 전압 Vg1, 드레인 전압 Vd1이 사전에 설정되어 있음과 함께, 입력 신호가 N인 경우에, 평균 출력 전력 특성 104와 왜곡 전력 특성 205가 얻어지는 게이트 전압 Vg2, 드레인 전압 Vd2가 사전에 설정되어 있다. 그리고, 게이트 전압 제어 회로(7), 드레인 전압 제어 회로(8)는, 비교 회로(14)로부터의 지시에 기초하여, 설정되어 있는 게이트 전압 Vg1 또는 Vg2, 드레인 전압 Vd1 또는 Vd2를 선택하여 증폭기(1)에 공급한다.
평균 출력 전력 특성 101에 대하여 평균 출력 전력 특성 104를 얻기 위해서는, 평균 출력 전력 특성 101을 얻고 있을 때의 게이트 전압 Vg1을 증가시켜 게이트 전압 Vg2로 하고, 즉, 증폭기(1)의 드레인 전류를 증가시켜, 증폭기(1)의 이득을 증가시키는 방향으로 변경함과 함께, 평균 출력 전력 특성 101을 얻고 있을 때의 드레인 전압 Vd1을 증가시켜 드레인 전압 Vd2로 하고, 즉, 증폭기(1)의 포화 전력이 증가하는 방향으로 변경하면 된다.
또한, 왜곡 전력 특성 202에 대하여 왜곡 전력 특성 205를 얻기 위해서는, 왜곡 전력 특성 202를 얻고 있을 때의 게이트 전압 Vg1을 증가시켜 게이트 전압 Vg2로 하고, 즉, 증폭기(1)가 B급 동작의 증폭 처리로부터 A급 동작의 증폭 처리로 되는 방향으로 변경됨과 함께, 왜곡 전력 특성 202를 얻고 있을 때의 드레인 전압 Vd1을 증가시켜 드레인 전압 Vd2로 하고, 즉, 증폭기(1)의 포화 전력이 증가하는 방향으로 변경하면 된다.
이와 같이, 게이트 전압 Vg1을 게이트 전압 Vg2로 증가시키고, 드레인 전압 Vd1을 드레인 전압 Vd2로 증가시킴으로써, 증폭기(1)가 A급 동작의 증폭 처리를 행함과 함께, 증폭기(1)의 출력 백 오프가 커지게 되어, 왜곡 전력 특성 205와 같이 왜곡 전력이 개선된다.
도 10은 본 발명의 실시예 3에 따른 고주파 증폭기의 평균 입력 전력에 대한 다른 평균 출력 전력 특성을 도시하는 도면으로, 도 10에서, 평균 출력 전력 특성 101, 104는 도 9와 동일한 특성이다. 105는 입력 신호 N이 입력되어, 평균 출력 전력 특성 101을 얻고 있을 때의 게이트 전압 Vg1을 증가시켜 게이트 전압 Vg2로 하고, 즉, 증폭기(1)의 드레인 전류를 증가시켜, 증폭기(1)의 이득을 증가시키는 방향으로 변경함과 함께, 평균 출력 전력 특성 101을 얻고 있을 때의 드레인 전압 Vd1을 감소시켜 드레인 전압 Vd2로 하고, 즉, 증폭기(1)의 포화 전력이 감소하는 방향으로 변경한 것이다. 여기서는, 입력 신호 N이 입력되었을 때도, 입력 신호 M이 입력되었을 때의 왜곡 전력 D1과 동일한 정도의 왜곡 전력이 얻어지도록, 게이트 전압 Vg2, 드레인 전압 Vd2를 설정하면 된다.
또한, 도 10에서, 106은 입력 신호 N이 입력되어, 평균 출력 전력 특성 101을 얻고 있을 때의 게이트 전압 Vg1을 감소시켜 게이트 전압 Vg2로 하고, 즉, 증폭기(1)의 드레인 전류를 감소시켜, 증폭기(1)의 이득을 감소시키는 방향으로 변경함과 함께, 평균 출력 전력 특성 101을 얻고 있을 때의 드레인 전압 Vd1을 증가시켜 드레인 전압 Vd2로 하고, 즉, 증폭기(1)의 포화 전력이 증가하는 방향으로 변경한 것이다. 여기서는, 입력 신호 N이 입력되었을 때도, 입력 신호 M이 입력되었을 때의 왜곡 전력 D1과 동일한 정도의 왜곡 전력이 얻어지도록, 게이트 전압 Vg2, 드레인 전압 Vd2를 설정하면 된다.
게이트 전압 Vg2, 드레인 전압 Vd2를 설정하는 경우, 도 10의 평균 출력 전력 특성 104, 105, 106과 같이, 3종류의 값이 설정 가능하지만, 이 3종류의 값 중에서, 증폭기(1)의 전원 효율이 가장 양호한 것을 선택해도 된다.
이상과 같이, 본 실시예 3에 따르면, 입력 신호의 피크·애버리지 전력비 Pr이 변화되어도, 증폭기(1)에 공급하는 게이트 전압 Vg와 드레인 전압 Vd를 제어함으로써, 증폭기(1)로부터 출력되는 왜곡 전력의 변화를 억제할 수 있다고 하는 효과가 얻어진다.
《실시예 4》
도 11, 도 12, 도 13은 본 발명의 실시예 4에 따른 고주파 증폭기의 구성을 도시하는 블록도로, 각 도면에서, 참조 부호 9는 외부로부터, 입력 단자(3)에 입력되는 입력 신호의 종류나, 출력 단자(4)로부터 출력되는 증폭기(1)의 평균 출력 전력의 크기 등의 외부 지시 정보를 입력하는 제어 단자이며, 게이트 전압 제어 회로(7)(전압 제어 회로), 드레인 전압 제어 회로(8)(전압 제어 회로)는, 제어 단자(9)에 입력된 외부 지시 정보의 내용이 변화되어도, 증폭기(1)로부터 출력되는 왜곡 전력이 변화되지 않도록, 게이트 전압 Vg, 드레인 전압 Vd를 제어한다. 그 밖의 구성은, 상기 각 실시예에서의 도 4, 도 6, 도 8에서의 동일 부호의 구성과 동등하다.
다음으로 동작에 대하여 설명한다.
도 11, 도 12, 도 13에서, 입력 단자(3)에 입력되는 입력 신호의 종류나, 출력 단자(4)로부터 출력되는 증폭기(1)의 평균 출력 전력의 크기 등의 외부 지시 정보가, 외부로부터 제어 단자(9)에 입력된다. 입력 신호의 종류로서는, 상기 각 실시예에서의 입력 신호 M인지 입력 신호 N인지를 나타내는 정보이고, 평균 출력 전력의 크기로서는, 통상의 평균 출력 전력인지, 통상보다 고출력의 평균 출력 전력인지를 나타내는 정보이다.
입력 신호의 종류가 제어 단자(9)에 입력된 경우에는, 게이트 전압 제어 회로(7), 드레인 전압 제어 회로(8)는, 제어 단자(9)에 입력된, 입력 단자(3)에 입력되는 신호가 입력 신호 M인지 입력 신호 N인지를 나타내는 외부 지시 정보에 의해, 상기 각 실시예와 마찬가지로 하여, 게이트 전압 Vg, 드레인 전압 Vd를, 입력 신호 N이 입력되었을 때의 왜곡 전력이, 입력 신호 M이 입력되었을 때의 왜곡 전력 D1이 되도록 제어한다.
평균 출력 전력의 크기가 제어 단자(9)에 입력된 경우에는, 게이트 전압 제어 회로(7), 드레인 전압 제어 회로(8)는, 제어 단자(9)에 입력된, 통상의 평균 출력 전력인지, 통상보다 고출력의 평균 출력 전력인지를 나타내는 외부 지시 정보에 의해, 게이트 전압 Vg, 드레인 전압 Vd를, 통상보다 고출력의 평균 출력 전력일 때의 왜곡 전력이, 통상의 평균 출력 전력일 때의 왜곡 전력 D1이 되도록 제어한다.
이상과 같이, 본 실시예 4에 따르면, 제어 단자(9)에 입력된 외부 지시 정보의 내용이 변화되어도, 게이트 전압 Vg 혹은 드레인 전압 Vd, 또는 게이트 전압 Vg 및 드레인 전압 Vd를 제어함으로써, 증폭기(1)로부터 출력되는 왜곡 전력의 변화를 억제할 수 있다고 하는 효과가 얻어진다.
상기 각 실시예에서는, 2종류의 입력 신호나 2종류의 평균 출력 전력에 의해, 게이트 전압 Vg나 드레인 전압 Vd를 2단계로 제어하고 있지만, 입력 신호나 평균 출력 전력이 3종류 이상이며, 게이트 전압 Vg나 드레인 전압 Vd를 3단계 이상으로 제어하는 것도 가능하다.
또한, 상기 각 실시예에서는, 증폭기(1)를 소스 접지의 증폭기로서 설명하고 있지만, 게이트 접지나 드레인 접지의 증폭기라도 된다. 또한, 상기 각 실시예에서는, 증폭기(1)를 전계 효과 트랜지스터로서 설명하고 있지만, 트랜지스터라도 된다.
이상과 같이, 본 발명에 따른 고주파 증폭기는, 입력 신호의 피크·애버리지 전력비가 변화되어도, 출력되는 왜곡 전력의 변화를 억제하는데 적합하다.

Claims (10)

  1. 입력 신호를 증폭하는 증폭부와,
    상기 입력 신호의 피크 전력과 평균 전력을 검지하여 피크·애버리지 전력비를 산출하고, 산출한 피크·애버리지 전력비와 소정의 기준값을 비교하여, 비교한 결과에 기초하여, 상기 증폭부에 공급하는 게이트 전압 및 드레인 전압 중 적어도 하나를 제어하도록 지시하는 입력 신호 판별 회로와,
    상기 입력 신호 판별 회로 및 상기 증폭부에 접속되어, 상기 입력 신호 판별 회로에 의한 지시에 기초하여, 상기 입력 신호의 피크·애버리지 전력비가 변화되어도, 상기 증폭부로부터 출력되는 왜곡 전력이 변화되지 않도록, 상기 증폭부에 공급하는 게이트 전압 및 드레인 전압 중 적어도 하나를 제어하는 전압 제어 회로
    를 포함하는 것을 특징으로 하는 고주파 증폭기.
  2. 제1항에 있어서, 상기 전압 제어 회로는 상기 입력 신호 판별 회로에 의하여 산출된 피크·애버리지 전력비가 소정의 기준치보다 높은 경우에 상기 피크·애버리지 전력비가 소정의 기준치보다 낮은 경우보다도 상기 증폭부에 공급하는 게이트 전압 및 드레인 전압 중 적어도 하나를 증가시키는 것을 특징으로 하는 고주파 증폭기.
  3. 입력 신호를 증폭하는 증폭부와,
    상기 증폭부에 입력되는 입력 신호의 종류나 상기 증폭부로부터 출력되는 평균 출력 전력의 크기 등의 외부 지시 정보를 제작하는 입력 신호 판별 회로와,
    상기 입력 신호 판별 회로로부터 입력된 외부 지시 정보의 내용이 변화되어도, 상기 증폭부로부터 출력되는 왜곡 전력이 변화되지 않도록, 상기 증폭부에 공급하는 게이트 전압 및 드레인 전압 중 적어도 하나를 제어하는 전압 제어 회로
    를 포함하는 것을 특징으로 하는 고주파 증폭기.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
KR10-2002-7015788A 2001-03-23 2001-05-22 고주파 증폭기 KR100522068B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001085889A JP3923270B2 (ja) 2001-03-23 2001-03-23 高周波増幅器
JPJP-P-2001-00085889 2001-03-23

Publications (2)

Publication Number Publication Date
KR20030014237A KR20030014237A (ko) 2003-02-15
KR100522068B1 true KR100522068B1 (ko) 2005-10-18

Family

ID=18941334

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-7015788A KR100522068B1 (ko) 2001-03-23 2001-05-22 고주파 증폭기

Country Status (4)

Country Link
JP (1) JP3923270B2 (ko)
KR (1) KR100522068B1 (ko)
CN (1) CN1183663C (ko)
WO (1) WO2002078181A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI115935B (fi) 2003-02-25 2005-08-15 Nokia Corp Menetelmä ja laite tehovahvistimen ominaisuuksien säätämiseksi
JP2006005839A (ja) * 2004-06-21 2006-01-05 Samsung Electronics Co Ltd 増幅器
FR2890260B1 (fr) * 2005-08-30 2007-10-12 Thales Sa Procede et dispositif de controle de 2 niveaux de puissance crete pour un amplificateur en mode impulsionnel
JP4767630B2 (ja) * 2005-08-30 2011-09-07 京セラ株式会社 送信装置及び送信方法
WO2008044276A1 (fr) * 2006-10-06 2008-04-17 Panasonic Corporation Appareil d'amplification d'alimentation électrique
CN101404638B (zh) * 2008-11-10 2011-04-20 华为技术有限公司 一种提高正交频分复用发信机效率的方法和装置
JP5184665B2 (ja) * 2011-02-22 2013-04-17 京セラ株式会社 送信装置及び送信方法
CN105932970A (zh) * 2016-04-18 2016-09-07 北京邮电大学 包络跟踪的Doherty功率放大器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63149909A (ja) * 1986-12-13 1988-06-22 Nec Corp 低雑音増幅回路
JP2000004173A (ja) * 1998-06-17 2000-01-07 Denso Corp デジタル送信機の歪検出方法及び装置
US6427067B1 (en) * 1999-06-10 2002-07-30 The Whitaker Corporation Detector driven bias circuit for power transistors

Also Published As

Publication number Publication date
WO2002078181A1 (fr) 2002-10-03
JP3923270B2 (ja) 2007-05-30
JP2002290163A (ja) 2002-10-04
CN1430809A (zh) 2003-07-16
KR20030014237A (ko) 2003-02-15
CN1183663C (zh) 2005-01-05

Similar Documents

Publication Publication Date Title
JP4792273B2 (ja) 増幅器
KR101261055B1 (ko) 고 이득, 고 효율의 전력 증폭기
KR100821197B1 (ko) 고효율 혼합모드 전력 증폭기
EP0945977A2 (en) Power amplifier
KR100522068B1 (ko) 고주파 증폭기
KR20050058306A (ko) 증폭장치
US5363058A (en) Amplifier having linear input-output characteristics and high efficiency
JP2000174559A (ja) マイクロ波電力増幅装置
US9130524B2 (en) Linear amplifier and multistage linear amplifier
JP4821618B2 (ja) 高周波電力増幅器のための出力電力検波器
EP1548931A1 (en) Protection circuit for power amplifier
JP2004048797A (ja) 送信機および電力増幅器
JPH0563627A (ja) 電力制御回路
US7123730B2 (en) Audio power amplifying apparatus and method
JPWO2008136124A1 (ja) 増幅器
JP4739249B2 (ja) 増幅器およびそれを用いたドハティ増幅器
KR102098889B1 (ko) Rf 시스템을 위한 차동 전력증폭기
JP2004134823A (ja) 高周波増幅器
JP3951804B2 (ja) フィードフォワード増幅器
JP2600640B2 (ja) 高周波増幅器
JP2005303401A (ja) 高周波増幅器および高周波増幅装置
JP2954024B2 (ja) 送信電力制御回路
JP3253845B2 (ja) 自動電力制御回路
KR20070052126A (ko) 전력증폭기의 입력전압을 제어하는 이동통신 단말기
JPH0766644A (ja) 高周波増幅器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee