JP3322485B2 - B級プッシュプル増幅回路 - Google Patents

B級プッシュプル増幅回路

Info

Publication number
JP3322485B2
JP3322485B2 JP22964994A JP22964994A JP3322485B2 JP 3322485 B2 JP3322485 B2 JP 3322485B2 JP 22964994 A JP22964994 A JP 22964994A JP 22964994 A JP22964994 A JP 22964994A JP 3322485 B2 JP3322485 B2 JP 3322485B2
Authority
JP
Japan
Prior art keywords
push
pull
current
output
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP22964994A
Other languages
English (en)
Other versions
JPH0897645A (ja
Inventor
誠二 竹内
Original Assignee
旭化成マイクロシステム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旭化成マイクロシステム株式会社 filed Critical 旭化成マイクロシステム株式会社
Priority to JP22964994A priority Critical patent/JP3322485B2/ja
Publication of JPH0897645A publication Critical patent/JPH0897645A/ja
Application granted granted Critical
Publication of JP3322485B2 publication Critical patent/JP3322485B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、プッシュ側およびプル
側増幅段と、プッシュ側およびプル側出力段を有するB
級プッシュプル増幅回路に関する。
【0002】
【従来の技術】B級プッシュプル増幅器としては、図6
に示すように、プッシュ側およびプル側増幅段としての
オペアンプ61,62と、プッシュ側およびプル側出力
段としてのFET(field effect transistor)とを有するも
のが知られている。図6において、65は負荷インピー
ダンスである。このようなB級プッシュプル増幅器は、
出力スイングに応じて出力電流iout を負荷に供給する
ので、出力段に流れる電流は図7(a) に示すようにな
る。図7(a) において、出力段のプッシュ側電流を実線
で示し、出力段のプル側電流を破線で示す。
【0003】
【発明が解決しようとする課題】しかし、なんらかの要
因、例えば、ゲインアンプのオフセット等で出力電流i
out が過剰に流れると、図7(b) に示すように零入力電
流が増大する。逆に、図7(c) に示すように、零入力電
流が流れなくなると、出力にクロスオーバ歪みが発生す
る。出力にクロスオーバ歪みが発生した様子を図7(d)
に示す。
【0004】本発明の目的は、上記のような問題点を解
決し、クロスオーバ歪の発生を防止することができるB
級プッシュプル増幅回路を提供することにある。
【0005】
【課題を解決するための手段】
1) 本発明は、プッシュ側およびプル側増幅段とプッ
シュ側およびプル側出力段を有するB級プッシュプル増
幅回路において、前記プッシュ側およびプル側増幅段の
出力電流を加算する加算手段と、該加算手段により加算
して得られた電流の最小値を検出する最小値検出手段
と、該最小値検出手段により検出された最小値と第1基
準値を比較する第1比較手段と、該第1比較手段による
比較結果に応じて前記プッシュ側およびプル側増幅段の
動作点を調整する第1調整手段とを備えたことを特徴と
する。
【0006】2) 本発明は、プッシュ側およびプル側
増幅段と、プッシュ側およびプル側出力段を有するB級
プッシュプル増幅回路において、前記プッシュ側および
プル側増幅段の出力電流を加算する加算手段と、該加算
手段により加算して得られた電流の平均値を演算する平
均値演算手段と、該平均値演算手段により得られた平均
値と第2基準値を比較する第2比較手段と、該第2比較
手段による比較結果に応じて前記増幅段の動作点を調整
する第2調整手段とを備えたことを特徴とする。
【0007】
【作用】
1) 本発明では、プッシュ側およびプル側増幅段の出
力電流を加算手段により加算し、加算して得られた電流
の最小値を最小値検出手段により検出し、検出された最
小値と第1基準値を第1比較手段により比較し、比較結
果に応じて、プッシュ側およびプル側増幅段の動作点を
第1調整手段により調整する。
【0008】2) 本発明では、プッシュ側およびプル
側増幅段の出力電流を加算手段により加算し、加算して
得られた電流の平均値を平均値演算手段により演算し、
得られた平均値と第2基準値を第2比較手段により比較
し、比較結果に応じて、増幅段の動作点を第2調整手段
により調整する。
【0009】
【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。
【0010】<第1実施例>図1は本発明の第1実施例
を示す。図1において、61ないし65は図6と同一部
分を示す。1はプッシュ側電流検出回路であり、オペア
ンプ61の出力電流を検出するものである。2はプル側
電流検出回路であり、オペアンプ62の出力電流を検出
するものである。3は加算回路であり、プッシュ側電流
検出回路1により検出された電流と、プル側電流検出回
路2により検出された電流とを加算するものである。4
は最小値検出回路であり、加算回路3による加算結果の
最小値を検出するものである。5は比較器であり、最小
値検出回路4の出力値と所定の基準値と比較し、比較結
果に応じて動作点を調整するものである。
【0011】次に、動作を説明する。
【0012】オペアンプ61の出力電流をプッシュ側電
流検出回路1により検出し、オペアンプ62の出力電流
をプル側電流検出回路2により検出し、それぞれ検出さ
れた電流を加算回路3により加算する。そして、加算回
路3の出力電流の最小値を最小値検出回路4により検出
し、検出された最小値と基準値を比較器5により比較す
る。比較した結果、最小値検出回路4の出力値が所定の
基準値未満である場合は、オペアンプ61の動作点を下
げるとともに、オペアンプ62の動作点を上げ、他方、
最小値検出回路4の出力値が所定の基準値より大きい場
合は、オペアンプ61の動作点を上げるとともに、オペ
アンプ62の動作点を下げる。
【0013】次に、図2ないし図4を参照して動作を説
明する。
【0014】(1) プッシュ側電流検出回路1により検出
された電流の波形が図2(a) に実線で示すようになり、
プル側電流検出回路2により検出された電流の波形が図
2(a)破線で示すようになった場合、加算して得られた
電流波形は図2(b)に示すようになる。この場合、検出
された最小値が所定の基準値と等しいので、オペアンプ
61,62の動作点Va,Vbは図2(c) に示すように
なっており、増幅器61,62の動作点Va,Vbは調
整されない。得られた出力電圧は図2(d) に示すように
なる。
【0015】(2) プッシュ側およびプル側電流検出回路
1,2により検出された電流の波形が図3(a) に実線お
よび破線で示すようになった場合は、加算回路3により
加算して得られた電流波形も図3(a) に示すようにな
る。この場合、最小値検出回路4により検出された最小
値は、基準値より小さいので、オペアンプ61,62の
動作点Va,Vbは図3(b) に示すようになっており、
比較器5により、オペアンプ61の動作点Vaが下げら
れるとともに、オペアンプ62の動作点Vbが上げられ
る。その結果、得られた出力電圧波形は図2(d) に示す
ようになる。なお、この場合、動作点が調整されない
と、その出力電圧波形は図3(c) に示すようになる。
【0016】(3) プッシュ側およびプル側電流検出回路
1,2により検出された電流の波形が図4(a) に実線お
よび破線で示すようになった場合は、加算回路3により
加算して得られた電流波形も図4(a) に示すようにな
る。この場合、最小値検出回路4により検出された最小
値は、基準値より大きいので、オペアンプ61,62の
動作点Va,Vbは図4(c) に示すようになっており、
比較器5により、オペアンプ61の動作点Vaが上げら
れるとともに、オペアンプ62の動作点Vbが下げられ
る。その結果、得られた出力電圧波形は図2(d) に示す
ようになる。なお、この場合、動作点が調整されない
と、その出力電圧波形は図4(d) に示すようになる。
【0017】このように、出力段は常に一定の零入力電
流が流れるように制御される。零入力電流制御用フィー
ドバックループの周波数特性は、信号帯域に比較しては
るかに低く信号の歪みの原因にはならない。というの
は、制御は出力段のプッシュ側とプル側のいわゆる同相
電流を変化させるのみで、差動電流であり、信号成分に
は関係ないからである。つまり、増幅器の信号成分の通
るパスは、最も単純なB級プッシュプル増幅器のみであ
り、より高速な信号に対しても、安定性のある増幅器を
容易に設計することができる。
【0018】増幅段の電流は実際のドライバ電流を縮小
しても、基準値を実際の零入力電流値から同じ割合だけ
縮小すれば良いので、回路全体の消費電流もほとんど増
加させることなく、増幅器を構成することができる。
【0019】さらに、この零入力電流制御は特別なタイ
ミングを必要とせず、どのような信号であっても、常
に、その最小出力電流値を検出するので、温度や電源電
流等の環境の変化にも強く、負荷やピーク電流信号周波
数の変化にも充分対応することができる。
【0020】<第2実施例>第1実施例では、加算回路
3により加算して得られた電流値の最小値を最小値検出
回路4により検出し、検出された最小値と基準値を比較
器5により比較し、比較結果に応じて、オペアンプ6
1,62の動作点を制御するようにした。
【0021】これに対して、本実施例では、図5に示す
ように、加算回路3の出力を平滑回路54により平滑
し、平滑回路54の出力値と基準値を比較器55により
比較し、平滑回路54の出力値が所定の基準値未満であ
る場合は、オペアンプ61の動作点を下げるとともに、
オペアンプ62の動作点を上げ、他方、平滑回路54の
出力値が所定の基準値より大きい場合は、オペアンプ6
1の動作点を上げるとともに、オペアンプ62の動作点
を下げるようにした。
【0022】平滑回路54の出力値iave は次式、すな
わち、
【0023】
【数1】iave = (imax - imin )/ 2 (1) で表すことができ、出力電流の最大値(imax )は、負
荷インピーダンス65と出力スイングのピーク値Vpeak
から、次式、すなわち、
【0024】
【数2】imax = Vpeak /z (2) と表すことができる。ただし、zは負荷インピーダンス
である。さらに、設定零入力電流値imin は、次式、す
なわち、
【0025】
【数3】 imin = ( Vpeak /z ) - √2・iave (3) と表すことができる。
【0026】式(3) から分かるように、零入力電流値と
平均値は比例関係にあり、第1実施例と同様にオペアン
プ61,62の動作点を調整することができる。
【0027】
【発明の効果】以上説明したように、本発明によれば、
上記のように構成したので、クロスオーバ歪の発生を防
止することができる。
【図面の簡単な説明】
【図1】本発明の第1実施例を示すブロック図である。
【図2】図1に示す各部の出力信号波形の一例を示す波
形図である。
【図3】図1に示す各部の出力信号波形の一例を示す波
形図である。
【図4】図1に示す各部の出力信号波形の一例を示す波
形図である。
【図5】本発明の第2実施例を示すブロック図である。
【図6】B級プッシュプル増幅器の従来例を示すブロッ
ク図である。
【図7】従来例を説明するための波形図である。
【符号の説明】
1 プッシュ側電流検出回路 2 プル側電流検出回路 3 加算回路 4 最小値検出回路 5 比較器 61,62 オペアンプ 63,64 FET

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 プッシュ側およびプル側増幅段とプッシ
    ュ側およびプル側出力段を有するB級プッシュプル増幅
    回路において、 前記プッシュ側およびプル側増幅段の出力電流を加算す
    る加算手段と、 該加算手段により加算して得られた電流の最小値を検出
    する最小値検出手段と、 該最小値検出手段により検出された最小値と第1基準値
    を比較する第1比較手段と、 該第1比較手段による比較結果に応じて前記プッシュ側
    およびプル側増幅段の動作点を調整する第1調整手段と
    を備えたことを特徴とするB級プッシュプル増幅回路。
  2. 【請求項2】 プッシュ側およびプル側増幅段と、プッ
    シュ側およびプル側出力段を有するB級プッシュプル増
    幅回路において、 前記プッシュ側およびプル側増幅段の出力電流を加算す
    る加算手段と、 該加算手段により加算して得られた電流の平均値を演算
    する平均値演算手段と、 該平均値演算手段により得られた平均値と第2基準値を
    比較する第2比較手段と、 該第2比較手段による比較結果に応じて前記増幅段の動
    作点を調整する第2調整手段とを備えたことを特徴とす
    るB級プッシュプル増幅回路。
JP22964994A 1994-09-26 1994-09-26 B級プッシュプル増幅回路 Expired - Lifetime JP3322485B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22964994A JP3322485B2 (ja) 1994-09-26 1994-09-26 B級プッシュプル増幅回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22964994A JP3322485B2 (ja) 1994-09-26 1994-09-26 B級プッシュプル増幅回路

Publications (2)

Publication Number Publication Date
JPH0897645A JPH0897645A (ja) 1996-04-12
JP3322485B2 true JP3322485B2 (ja) 2002-09-09

Family

ID=16895512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22964994A Expired - Lifetime JP3322485B2 (ja) 1994-09-26 1994-09-26 B級プッシュプル増幅回路

Country Status (1)

Country Link
JP (1) JP3322485B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3532365B2 (ja) * 1996-11-15 2004-05-31 株式会社ルネサステクノロジ 増幅回路
KR20010083415A (ko) * 2000-02-12 2001-09-01 김홍기 모니터의 크로스 오버 왜곡 보상 회로
JP2003060452A (ja) 2001-08-20 2003-02-28 Denso Corp オペアンプ回路
JP2005348239A (ja) 2004-06-04 2005-12-15 Agilent Technol Inc 電力増幅装置
JP4946643B2 (ja) * 2007-06-08 2012-06-06 横河電機株式会社 パワーアンプ回路

Also Published As

Publication number Publication date
JPH0897645A (ja) 1996-04-12

Similar Documents

Publication Publication Date Title
JP5210481B2 (ja) 広帯域包絡線信号を効率的に増幅する装置と方法
JP3049734B2 (ja) 高周波増幅回路
US6528975B2 (en) Saturation prevention and amplifier distortion reduction
US5422598A (en) High-frequency power amplifier device with drain-control linearizer circuitry
WO2001097374A1 (fr) Circuit amplificateur
JP3322485B2 (ja) B級プッシュプル増幅回路
US7157974B2 (en) Power amplifier and method for power amplification
EP0473166B1 (en) Amplifying circuit
US20070035341A1 (en) Amplifier circuit having a compensating amplifier unit for improving loop gain and linearity
KR20040032589A (ko) 자기 발진 주파수를 높이기 위한 위상 진상-지상 보상기를구비하는 디지털 오디오 증폭기
JP2720851B2 (ja) 増幅器のバイアス電流制御回路
US20040135627A1 (en) Current feedback circuit and feedback amplifier using the same
US5068620A (en) Circuit for securing output distortion, in particular of final stages of audio devices
US7298211B2 (en) Power amplifying apparatus
JP3923270B2 (ja) 高周波増幅器
JP4027981B2 (ja) 負荷がかかる帰還を備えるブリッジ増幅器
EP3910791B1 (en) Class-d amplifier with high dynamic range
US6788792B1 (en) Device for amplitude adjustment and rectification made with MOS technology
JP3175881B2 (ja) 高周波増幅器
JP3392061B2 (ja) 検波回路及び利得変動検出回路
JP3075635B2 (ja) 温度補償型増幅器
JP4016833B2 (ja) パルス幅変調増幅器
KR100215394B1 (ko) 3중 부궤환 d급 음향증폭기
KR0132411Y1 (ko) 라인 드라이버
JP3617704B2 (ja) 対数増幅器

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020521

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080628

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080628

Year of fee payment: 6

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080628

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080628

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090628

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090628

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100628

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110628

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110628

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120628

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120628

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130628

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130628

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140628

Year of fee payment: 12

EXPY Cancellation because of completion of term