JP3909292B2

JP3909292B2 - 磁気抵抗メモリセルに書き込む方法および本方法によって書き込まれ売る磁器抵抗性メモリ

Info

Publication number: JP3909292B2
Application number: JP2002566499A
Authority: JP
Inventors: マルティンフライターク，; シュテファンミーターナー，; ウォルフギャングラベルグ，
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2001-02-16
Filing date: 2002-01-24
Publication date: 2007-04-25
Anticipated expiration: 2022-01-24
Also published as: EP1360692A2; WO2002067266A3; DE10107380C1; TWI306254B; WO2002067266A2; DE50207435D1; US7408803B2; KR20030071891A; CN1515010A; EP1360692B1; JP2004528665A; KR100615741B1; US20060171196A1

Description

磁気抵抗メモリ（ＭＲＡＭ）において、メモリ効果は、メモリセル（ＭＴＪ）の磁気的に可変の電気抵抗性に依存する。１実施形態において、磁気抵抗メモリセルは、通常、互いに直交するように構成される２つの導体、すなわち、ビット線ＢＬおよびワード線ＷＬの交差に位置する。これらの導体間の交差点に、中間にトンネル酸化物（ＴＬ）が配置される軟磁性材料および硬磁性材料（ＭＬ−ＦＲＥＥおよびＭＬ−ＦＩＸＥＤ）の重なり合いを含む多層システムが配置される（交差点コンセプト）。情報は、硬磁性層（ＭＬ−ＦＩＸＥＤ）の磁化方向に対して軟磁性層（ＭＬ−ＦＲＥＥ）の磁化が回転されることによって格納される。この目的で必要とされる磁界は、電流Ｉ_ＷＬおよびＩ_ＢＬによって生成される。これらの電流は、ワード線ＷＬおよびビット線ＢＬをそれぞれ通って流れ、その交差点にて重ね合わされる。

添付の図１は、このような態様で構成され、かつ上述のメモリセルのマトリックス構成を含むＭＲＡＭメモリ構成の部分を示す。ただ１つの選択セルＭＴＪに書き込まれることを保証するために、磁界は、選択されたワード線およびビット線を通る電流Ｉ_ＷＬおよびＩ_ＢＬの磁界の重なり合いが、磁化をスイッチングするために十分に大きくなるように正確に選択されなければならないが、隣接するセルも、選択された線上に位置するセルもスイッチングされないように十分小さくなるように選択されなければならない。この方法は、「半選択」法（「Ｈａｌｆ−Ｓｅｌｅｃｔ」−Ｖｅｒｆａｈｒｅｎ）とも呼ばれる。

ＭＲＡＭセルは、それぞれのＭＴＪの抵抗の決定を介して読み出される。ＭＬ−ＦＲＥＥおよびＭＬ−ＦＩＸＥＤの磁化方向が平行の配向である場合、セルの（トンネル）抵抗は小さく、これに対して、この抵抗は、反平行の配向である場合は大きい。従って、図１に示されるように、論理値「１」をＭＬ−ＦＲＥＥおよびＭＬ−ＦＩＸＥＤの磁化方向の配向と平行な配向に、および論理値「０」を磁化方向の反平行の配向に割り当てることが可能である。

書き込まれることが多いＭＴＪの場合、セルの老化が記録される。これは、書き込み周期の数が増加すると、各場合について、平行配向（「１」）と反平行配向（「０」）との間のＭＴＪの抵抗の差は減少し、従って、セルの情報内容を決定することが益々困難になることを意味する。さらに、書き込まれるべきセルは、確実にスイッチングされないことがよく確認される。これらの問題は、このために用いられる「半選択」法によっても、任意の公知の他の解決策によっても解決され得ない。

従来技術において生じる問題は、以下において、図２を参照して、論理値「１」が書き込まれる場合を例として、より詳細に説明される。外部磁界がない状態で、薄い磁性層（この場合、ＭＬ−ＦＲＥＥ）内の磁化は、識別された方向、いわゆる容易軸（ｅａｓｙａｘｉｓ）に沿って配向され、これは図２に破線で示される。従って、図２ａおよび図２ｂにおける実線の太い矢印は、ビット線ＢＬおよび／またはワード線ＷＬにおける電流によって生成される外部磁界の効果がない間の、磁気抵抗メモリセルＭＴＪの磁化方向（ＭＬ−ＦＲＥＥ）を示す。図２ａおよび図２ｂに実線の太い矢印によって示される（静止）磁化方向を変更するために、斜線領域（いわゆる星芒形）によって示されるスイッチング範囲の外側に位置する外部磁界を印加することが必要である。スイッチングが、ただ１つの磁界成分（例えば、Ｈ_ｘ）を用いて印加する場合、相対的に大きい磁界が必要とされる。対照的に、２つの磁界成分Ｈ_ｘおよびＨ_ｙが用いられる場合、より小さい大きさの磁界がスイッチングのために必要とされる。

従って、図２ｂおよび図２ｃを参照して、成分Ｈ_ｘおよびＨ_ｙを有する磁界が、ワード線ＷＬに流れる電流Ｉ_ＷＬおよびビット線ＢＬに流れる電流Ｉ_ＢＬによって生成される（図２ｂにおける破線の矢印）。この磁界は、磁化方向（実線の太い矢印）がＩ_ＷＬおよびＩ_ＢＬによって生成される磁界の方向に沿って配向されるまで存在しなければならない（図２ｃ）。２つの電流Ｉ_ＷＬおよびＩ_ＢＬは、その後、オフにされ、磁界は、もはや外部に存在しない（図２ｄ）。従って、磁化方向（実線の太い矢印）は、図２ｅに描かれた配向、初期状態に対して反平行であると仮定すること（図２ａによる、静止磁化方向）が所望される。この方法は、上述のように、確実ではなく、セルの老化をもたらす。

ＵＳ−Ａ−３３７５５０３号は、ワード構成型磁気薄膜メモリを記載する。この文書の図１および図２は、磁気薄膜が磁気による閉磁気回路を形成し、かつその磁気薄膜の磁化容易方向が互いに平行に配向されるように構成される、磁気によって結合された磁気薄膜を含むメモリセルを示す。この文書の図３によると、ワード線Ｗ１〜Ｗ３は、ベクトル１１８によって明示される磁化容易軸の方向に引き込まれる一方で、ビット線は、これに対して直角に、すなわち、硬磁化方向に伸びる（ベクトル１１２）。外部磁化がない状態で、２つの磁気薄膜の残留磁化は、磁化容易方向に配向される。この文書の図４によると、最初に、ワード線（右「１」）上の正のパルスが、ワード線上に存在するすべてのビットを磁化困難方向１１２に、すなわち、磁化容易方向１１８に対して９０°回転させる。両方の磁気薄膜が、この場合、影響を受ける。正の電流パルスが終わる前に、正のビットパルスが選択されたビットセンス線上に伝送され、ワード線上の電流パルスが終わった後でビットパルスが終わる。この措置により、両方の磁気薄膜の磁化ベクトルが、「１」を書き込むために所望される方向、すなわち磁化容易方向に回転される。従って、この文書１に記載され、かつその文書の図４に示される駆動方法は、磁気薄膜メモリについて通常、一般化している駆動方法と相違がない。これは、ビットパルスをワードパルスに対して遅延させるという目的が、ワードパルスの開始時にて、センス線として同時に利用されるビット線上の読み出し電流が、このために提供されるセンス増幅器によって検出され得、かつ特定の状況下において、ワード線パルスによって破壊される情報が、直後に再びメモリセルに書き込まれるからである。従って、この文書は、書き込み電流が、時間的にオフセットされた態様で、それぞれのワード線およびビット線に印加されて、選択メモリセルの磁化方向が、論理値「０」または「１」を書き込むために所望される方向にて、正確に２つの連続ステップで回転されるために用いられる駆動方法を記載するが、この文書は、メモリセルが、中間にトンネル酸化物が配置された軟磁性材料と硬磁性材料との積み重なりを含む、多層システムから形成される、ＭＲＡＭメモリの磁気抵抗メモリセルに書き込む方法を記載しない。
本発明の目的は、老化現象を回避し、従って、ＭＲＡＭメモリの耐用寿命を延長し、従来の半選択法と比較して、より確実にスイッチングするＭＲＡＭメモリの磁気抵抗メモリセルに書き込む方法を可能にし、かつ、さらに、本発明による方法によって書き込まれ得るＭＲＡＭメモリを規定することである。

この目的は、請求項により達成される。

上述の目的は、本発明の第１の本質的な局面により、ＭＲＡＭメモリの磁気抵抗メモリセルに書き込む方法によって達成される。この方法で、メモリセルは、各場合について、中間にトンネル酸化物が配置された、軟磁性材料と硬磁性材料との積み重なりを含む多層システムから形成され、かつ、対応するワード線およびビット線によって選択された各メモリセルにおいて、書き込み電流は、各場合について、書き込み電流によって生成された磁界の重なり合いが軟磁性材料のみの磁化方向を変更するようにワード線およびビット線に印加される。この方法は、書き込み電流が、互いに時間的にオフセットされた態様でワード線およびビット線に印加されて、選択されたメモリセルにおける軟磁性材料の磁化方向が、論理値「０」または「１」を書き込むために所望される方向にて、複数の連続的ステップで回転されることを特徴とする。

本発明による方法は、選択されたメモリセルの書き込み電流Ｉ_ＷＬおよびＩ_ＢＬが、各場合について、ほぼ同じパルス持続時間で、かつ互いに対して時間的にオフセットされた態様で印加されるという事実によって、有利に展開され得る。

従って、本発明による方法は、論理値「１」を書き込むために、ビット線ＢＬにおける書き込み電流Ｉ_ＢＬが、ワード線ＷＬにおける書き込み電流Ｉ_ＷＬと同じ電流の流れ方向で流れ、かつワード線ＷＬの書き込み電流Ｉ_ＷＬに対して遅延された態様で印加されるように行われ得る。

本発明の第２の本質的な局面によると、上述の目的は、中間にトンネル酸化物が配置された軟磁性材料と硬磁性材料との積み重なりを含む多層システムから形成される磁気抵抗メモリセルを備えるアレイを有し、かつ各メモリセルにて互いに交差するワード線およびビット線を有するＭＲＡＭメモリ構成によって達成される。書き込み制御回路は、書き込み電流を、各場合について、書き込むために選択されたメモリセルのワード線およびビット線に印加するように調整される。このＭＲＡＭメモリ構成は、書き込み制御回路が、書き込み電流を、各場合について、互いに時間的にオフセットされた態様で、対応するワード線および対応するビット線に印加して、選択されたメモリセルの軟磁性材料のみの磁化方向が、論理値「０」または「１」を書き込むために所望される方向にて、複数の連続的ステップで回転される回路手段を有することを特徴とする。

本発明による方法は、以下において、例示の実施形態において、図面を参照してより詳細に説明される。

以下の記載は、例として、図１により構成されたＭＲＡＭメモリ構成を前提とする。しかしながら、本発明による方法は、磁気抵抗メモリセルが、ビット線とワード線との間の交差点に直接構成されない、かつ選択トランジスタまたは選択ダイオードが対応する選択線によって追加的に駆動される、異なった構成のＭＲＡＭにも適用され得ることに留意されなければならない。

ＭＲＡＭメモリの磁気抵抗メモリセルに書き込むための、本発明による書き込み方法（図３にグラフで、および図４にパルスタイミング図によって図示される）の場合、磁界成分Ｈ_ｘおよびＨ_ｙ、あるいはワード線およびビット線に電流Ｉ_ＷＬ、Ｉ_ＢＬを印加する時間が、磁化の「スイッチング」（公知の半選択法で行われる）が磁化の回転プロセスに移行されるように正確に制御され、このスイッチングは、より確実に、かつより大きい耐久性をともなって行われる。

論理値「１」を書き込む場合の磁化の回転の時系列を図示する図３ａ〜図３ｈのグラフの表示において、簡略化するために、星芒形が省略され、破線の直線によって容易軸のみが示される。図２に示されるように、メモリセルＭＴＪの磁化は、太い黒矢印によって表示され、磁界成分Ｈ_ｘおよびＨ_ｙからなり、かつワード線電流Ｉ_ＷＬおよびビット線電流Ｉ_ＢＬによって誘起される磁界は、２重破線矢印によって表示される。図３ａは、図２ａに図示される初期状態に対応する初期状態を図示する。図３ｂおよび図３ｃにおいて、磁界Ｈ_ｙは、最初、電流Ｉ_ＷＬおよびＩ_ＢＬによって誘起された態様でｙ方向にのみ存在し、この磁界は、最初、ＭＲＡＭメモリセルＭＴＪの磁化を０°〜９０°回転させる（図３ｃ）。その後、２つの電流Ｉ_ＷＬおよびＩ_ＢＬが流れる場合、磁界は、ｘ方向およびｙ方向の、ほぼ同じ大きさの成分Ｈ_ｘおよびＨ_ｙで生成され、その結果、磁化方向（太い矢印）は、さらに回転し、９０°と１８０°との間の範囲の角度を想定する（図３ｅ）。最終的に、ｘ方向（１８０°）のみを指す成分Ｈ_ｘを有する磁界によって、磁化方向が、図３ｆおよび図３ｇによると、最終的に、ｘ方向に（１８０°）回転されるまで、さらに回転される。図３ｈは、電源が切られた最終状態を示し、これは、ＭＲＡＭメモリセルＭＴＪの論理値「１」により情報内容を規定する。

図４におけるタイミング図は、その左側半分において、論理値１を書き込むための、ワード線電流Ｉ_ＷＬの時系列ａ〜ｈおよびビット線電流Ｉ_ＢＬの時系列ａ〜ｈを示し、例ａ〜ｈは、上述のように、結果として回転する磁化の系列（図３ａ〜図３ｈに示される）に対応する。

図４の右側半分は、論理値「０」をＭＲＡＭメモリセルＭＴＪに書き込むための、電流Ｉ_ＷＬおよびＩ_ＢＬの時系列のステップａ’〜ｈ’を同様の態様で示す。例ｉ’とｈ’との間では、ビット線電流Ｉ_ＢＬが、ビット線ＢＬを通って逆方向に流れることが明らかである。

従って、本発明により提示される段階的な磁化回転を実行するために、ワード線ＷＬを通る電流Ｉ_ＷＬおよびビット線ＢＬを通る電流Ｉ_ＢＬが、規定の態様で、互いに時間的にオフセットされることが絶対的に必要である。例として、ワード線電流およびビット線電流が、同じスイッチオン持続時間を有する場合、ビット線電流Ｉ_ＢＬは、例えば、ワード線電流Ｉ_ＷＬの半分のスイッチオン持続時間だけ遅延された態様で付加され得、論理値「０」を書き込む場合のビット線電流Ｉ_ＢＬの電流の流れ方向は、論理値「１」を書き込む場合のＩ_ＢＬの電流の流れ方向と逆にされる。

ＭＲＡＭメモリセルＭＴＪの磁化の制御された回転（本発明による、および図面を参照してすでに記載された）は、公知の半選択法の場合に生じる老化現象を回避し、これにより、ＭＲＡＭセルの耐用寿命を延長し、かつ従来の方法よりも確実にスイッチングする。

本発明による上述の方法の知識を用いて、当業者は、本発明による方法によって書き込まれ得るＭＲＡＭメモリ用の書き込み制御回路、すなわち回路手段が明示され得る。この回路手段は、図４に例として図示されるように、ワード線ＷＬおよびビット線ＢＬを通る書き込み電流Ｉ_ＷＬおよびＩ_ＢＬを互いに時間的にオフセットされた態様で印加し、従って、選択されたメモリセルの磁化方向は、論理値「０」または「１」を書き込むための各場合について、所望される方向で、複数の連続的ステップで回転される。

図１は、ＭＲＡＭメモリ構成の基本構造を線図および斜視図で示す。図２ａは、公知の半選択法の場合の、磁化方向のスイッチングをグラフで示す。図２ｂは、公知の半選択法の場合の、磁化方向のスイッチングをグラフで示す。図２ｃは、公知の半選択法の場合の、磁化方向のスイッチングをグラフで示す。図２ｄは、公知の半選択法の場合の、磁化方向のスイッチングをグラフで示す。図２ｅは、公知の半選択法の場合の、磁化方向のスイッチングをグラフで示す。図３ａは、時間的に制御された外部磁界を印加することによる、本発明による書き込み法の例示的実施形態を示す。図３ｂは、時間的に制御された外部磁界を印加することによる、本発明による書き込み法の例示的実施形態を示す。図３ｃは、時間的に制御された外部磁界を印加することによる、本発明による書き込み法の例示的実施形態を示す。図３ｄは、時間的に制御された外部磁界を印加することによる、本発明による書き込み法の例示的実施形態を示す。図３ｅは、時間的に制御された外部磁界を印加することによる、本発明による書き込み法の例示的実施形態を示す。図３ｆは、時間的に制御された外部磁界を印加することによる、本発明による書き込み法の例示的実施形態を示す。図３ｇは、時間的に制御された外部磁界を印加することによる、本発明による書き込み法の例示的実施形態を示す。図３ｈは、時間的に制御された外部磁界を印加することによる、本発明による書き込み法の例示的実施形態を示す。図４は、各場合について、論理値「１」および論理値「０」を書き込む場合の、図３にグラフで図示された方法の、ワード線およびビット線を流れる互いに時間的にオフセットされた電流パルスを図示するパスルタイミング図への変換を示す。

符号の説明

ＢＬビット線
ＷＬワード線
ＭＬ−ｆｒｅｅ自由磁性層（軟磁性層）
ＭＬ−ｆｉｘｅｄ固定磁性層（硬磁性層）
ＴＬトンネル層（トンネル酸化物）
ＭＴＪ磁気トンネル接続（磁気抵抗メモリセル）
Ｉ_ＢＬビット線ＢＬを流れる電流
Ｉ_ＷＬワード線ＷＬを流れる電流
Ｈ_ｘｘ方向の磁界成分
Ｈ_ｙｙ方向の磁界成分
ａ−ｈ磁化方向の回転中の連続的ステップ
ａ’−ｈ’ 磁化方向の回転中の連続的ステップ

Claims

ＭＲＡＭメモリの複数の磁気抵抗メモリセル（ＭＴＪ）に書き込む方法であって、
該複数の磁気抵抗メモリセルのそれぞれは、硬磁性層（ＭＬｆｉｘｅｄ）、トンネル酸化物（ＴＬ）および軟磁性層（ＭＬｆｒｅｅ）のスタックを含み、書き込み電流（Ｉ _ＷＬ、Ｉ _ＢＬ）のそれぞれは、公知の「半選択」方法でワード線（ＷＬ）およびビット線（ＢＬ）に印加され、
対応するワード線およびビット線（ＷＬ、ＢＬ）によって選択された各磁気抵抗メモリセル（ＭＴＪ）における書き込み電流（Ｉ _ＷＬ、Ｉ _ＢＬ）のそれぞれによって生成された磁界成分（Ｈ _ｘ（Ｉ _ＢＬ）、Ｈ _ｙ（Ｉ _ＷＬ））の重ね合わせが、硬磁性層（ＭＬｆｉｘｅｄ）の磁化方向に対して軟磁性層（ＭＬｆｒｅｅ）の磁化方向を切り替えるほどに十分に大きいが、隣接するセルおよび該選択された線上に位置するセルが切り替えられないほどに十分に小さいように、磁界が正確に選択され、
該「半選択」方法において生じる該選択された磁気抵抗メモリセル（ＭＴＪ）の軟磁性層（ＭＬｆｒｅｅ）の切り替えが、論理値「０」または「１」を書き込むために所望される方向に、複数の連続的ステップで１８０度回転するように、磁界成分（Ｈ _ｘ（Ｉ _ＢＬ）、Ｈ _ｙ（Ｉ _ＷＬ））、または、該ワード線および該ビット線に電流を印加する時間が、互いに時間的にオフセットされる、方法。
第１の回転ステップにおいて、書き込み電流（Ｉ _ＷＬ）のみがワード線（ＷＬ）に流れる限り、軟磁性層（ＭＬｆｒｅｅ）の磁化方向は、元の磁化方向に対して０度〜９０度の角度で回転され、
第２の回転ステップにおいて、書き込み電流（Ｉ _ＷＬ）および書き込み電流（Ｉ _ＢＬ）が、ワード線（ＷＬ）およびビット線（ＢＬ）に同時に流れる場合には、軟磁性層（ＭＬｆｒｅｅ）の磁化方向は、元の磁化方向に対して９０度〜１８０度の角度で回転され、
第３の回転ステップにおいて、書き込み電流（Ｉ _ＢＬ）のみがビット線（ＢＬ）に流れる場合には、軟磁性層（ＭＬｆｒｅｅ）の磁化方向は、軟磁性層（ＭＬｆｒｅｅ）の磁化方向が元の磁化方向に対して１８０度の角度だけ異なる所望の最終状態にさらに回転される、請求項１に記載の方法。
前記選択された磁気抵抗メモリセル（ＭＴＪ）に対する書き込み電流（Ｉ _ＷＬ、Ｉ _ＢＬ）のそれぞれは、ほぼ同じパルス持続時間で、該パルス持続時間の半分だけ互いに時間的にオフセットされた態様で印加される、請求項１または２に記載の方法。
アレイを有するＭＲＡＭメモリ構成であって、
該アレイは、複数の磁気抵抗メモリセル（ＭＴＪ）と、複数のワード線（ＷＬ）と、複数のビット線（ＢＬ）とを含み、該複数の磁気抵抗メモリセルのそれぞれは、硬磁性層（ＭＬｆｉｘｅｄ）、トンネル酸化物（ＴＬ）および軟磁性層（ＭＬｆｒｅｅ）のスタックを含み、公知の「半選択」方法において書き込みのために選択された磁気抵抗メモリセル（ＭＴＪ）のワード線（ＷＬ）およびビット線（ＢＬ）に書き込み電流（Ｉ _ＷＬおよびＩ _ＢＬ）をそれぞれ印加するように、書き込み制御回路が設けられており、
該書き込み制御回路は、対応するワード線およびビット線（ＷＬ、ＢＬ）によって選択された各磁気抵抗メモリセル（ＭＴＪ）における書き込み電流（Ｉ _ＷＬ、Ｉ _ＢＬ）によって生成された磁界成分（Ｈ _ｘ（Ｉ _ＢＬ）、Ｈ _ｙ（Ｉ _ＷＬ））の重ね合わせが、硬磁性層（ＭＬｆｉｘｅｄ）の磁化方向に対して軟磁性層（ＭＬｆｒｅｅ）の磁化方向を切り替えるには十分であるが、隣接するセルおよび該選択された線上に位置するセルを切り替えるには至らないように、該書き込み電流を正確に生成し、
該書き込み制御回路は、回路手段を有し、該回路手段により、該「半選択」方法において生じる該選択された磁気抵抗メモリセル（ＭＴＪ）の軟磁性層（ＭＬｆｒｅｅ）の磁化の切り替えが、論理値「０」または「１」を書き込むために所望される方向に、複数の連続的ステップで１８０度回転するように、磁界成分（Ｈ _ｘ（Ｉ _ＢＬ）、Ｈ _ｙ（Ｉ _ＷＬ））、または、該ワード線および該ビット線に電流（Ｉ _ＷＬ、Ｉ _ＢＬ）を印加する時間が、互いに時間的にオフセットされる、ＭＲＡＭメモリ構成。
前記書き込み制御回路の回路手段は、
第１のステップにおいて、元の磁化方向に対して０度〜９０度の角度で軟磁性層（ＭＬｆｒｅｅ）の磁化方向を回転させるように、書き込み電流（Ｉ _ＷＬ）のみをワード線（ＷＬ）に印加し、
第２のステップにおいて、元の磁化方向に対して９０度〜１８０度の角度で軟磁性層（ＭＬｆｒｅｅ）の磁化方向を回転させるように、書き込み電流（Ｉ _ＷＬ）および書き込み電流（Ｉ _ＢＬ）の両方をワード線（ＷＬ）およびビット線（ＢＬ）に同時に印加し、
第３の回転ステップにおいて、論理値「０」または「１」に対応し、かつ、軟磁性層（ＭＬｆｒｅｅ）の磁化方向が元の磁化方向に対して１８０度の角度だけ異なる所望の最終状態に、軟磁性層（ＭＬＦｒｅｅ）の磁化方向さらに回転させるように、ワード線（ＷＬ）の書き込み電流（Ｉ _ＷＬ）をスイッチオフし、書き込み電流（Ｉ _ＢＬ）をビット線（ＢＬ）に流させるのみである、請求項４に記載のＭＲＡＭメモリ構成。