JP3896746B2

JP3896746B2 - 円パターン検出装置

Info

Publication number: JP3896746B2
Application number: JP37336499A
Authority: JP
Inventors: 俊浩森
Original assignee: Konica Minolta Business Technologies Inc
Current assignee: Konica Minolta Business Technologies Inc
Priority date: 1999-12-28
Filing date: 1999-12-28
Publication date: 2007-03-22
Anticipated expiration: 2019-12-28
Also published as: JP2001188907A

Description

【０００１】
【発明の属する技術分野】
本発明は、画像認識処理に関する。
【０００２】
【従来の技術】
近年カラー複写機の機能と性能が上がったため偽造防止が大きな問題となり、有効な偽造防止方法が検討されつづけている。偽造防止方法のひとつでは、紙幣などの模様の内にあらかじめ特定パターンを入れておく。複写機において複写の際に画像を読み取るとき、スキャンされた画像を解析する。画像認識処理において、画像内に特定パターンを検出したならば、紙幣が複写されると判断して正常な像生成を禁止する。
【０００３】
【発明が解決しようとする課題】
入力機器からのデータの多くは情報量の多いカラー画像であり、また入出力機器はますます高速で高解像度になってきている。それにもかかわらず実時間内での画像認識処理が求められているため、ハードウエア構成が複雑にならざるを得ない。それゆえ、偽造防止において、高速で、高精度で、構成が簡単な画像認識手法の開発が重要な課題であった。
【０００４】
本発明の目的は、画像認識を高速化した装置及び方法を提供することである。
【０００５】
【課題を解決するための手段】
本発明に係る円パターン検出装置は、検出ブロックを用いて円パターンを検出する円パターン検出装置であって、入力画像から円パターンを同時に検出するための複数個の検出ブロックを隣接して重複して配置し、前記各検出ブロックごとに複数の所定位置から当該検出ブロックの中心に向かって移動して円パターンのエッジを検出する複数のエッジ検出手段と、前記複数のエッジ検出手段によって複数の所定位置からエッジが検出されたことに基づいて、前記各検出ブロック内に円パターンがあったと判断する円パターン判断手段とを備える。前記円パターン判断手段は、前記各エッジ検出手段が検出した前記エッジの数をカウントし、該カウント結果が所定の数以上となれば円パターンがあったと判断する。
この円パターン検出装置において、好ましくは、前記複数個の検出ブロックは、主走査方向に重複して配置され、前記複数のエッジ検出手段は各検出ブロックに対応して上下左右に配置され、上下に配置されたエッジ検出手段を、重複して配置された各検出ブロックで共用する。
また、前記円パターン検出装置において、好ましくは、前記円パターン判断手段は、前記上下左右に配置されたエッジ検出手段がすべて前記エッジを検出したと判断している場合に円パターンがあると判断する。
また、前記円パターン検出装置において、好ましくは、前記入力画像データの画像濃度があらかじめ規定された参照濃度範囲内かどうかを判断することにより、前記入力画像データを黒画素と白画素とに２値化を行う２値化手段と、前記２値化された結果を格納する記憶手段とを備え、前記複数のエッジ検出手段は、それぞれ、黒エッジを検出する黒エッジ検出部と白エッジを検出する白エッジ検出部とを備え、前記エッジ判断手段は、前記記憶手段に記憶された２値化結果において、前記黒エッジ検出部で検出された黒エッジの数と、前記白エッジ検出部で検出された白エッジの数がいずれも所定の条件を満たしている場合に円の外周を検出したと判断する。
【０００６】
【発明の実施の形態】
以下、添付の図面を参照して本発明の実施の形態を説明する。なお、図面において、同じ参照記号は同一または同等のものを示す。
この発明の実施の形態の特定パターン検出装置は、入力画像を２値化し、検出する特定パターンのサイズ以上の複数ラインについて２値化画像データをメモリに記憶する。次に、メモリに記憶された２値化画像データから特定パターン画像を検出する。この特定パターン検出装置において検出するべき特定パターンは、円パターンである。特定パターンを検出するための主走査方向の複数のブロックを用い、これらのブロックについて同時に並列に特定パターンを検出して、検出処理を高速化する。
【０００７】
図１は、この発明の実施の形態の特定パターン検出装置の概略構成を示す。この特定パターン検出装置において、画像入力部１では、読み取られたＲ(赤)、Ｇ(緑)、Ｂ(青)の３色の濃度が８ビット（２５６階調）で入力される。さらに、入力データに対して、さらに解像度変換、変倍などの前処理が行われる。次に、２値化処理部２は、入力された画像濃度があらかじめ規定された参照濃度範囲内かどうかを判断して２値化を行い、メモリ３に格納する。(以下の記述では、参照濃度範囲内の画像を「黒画素」、範囲外の画像を「白画素」と定義する。）メモリ３は、２値化処理部２において２値化された結果を格納するメモリであり、検出するマークサイズ以上のライン数を格納する容量を持つ。
【０００８】
円パターン検出部４は、主走査方向と副走査方向にｍ、ｎ画素づつずらした複数の円パターン検出ブロックを設け、複数ブロックにて円パターンを同時に検出する。具体的には、メモリ３に記憶された２値化データから、主走査方向に重複して隣接する３個分の検出ブロックの画像データを取りだし、円パターン検出部４は、これらのブロックについて同時に判断する。また、副走査方向に３回、同ブロックを繰り返し使用することにより、計９ブロックの円パターンを検出する。
【０００９】
次に、精査対象選択部５は、複数の検出結果から所定の条件に従って最有力の１つのブロックを選択する。すなわち、上述の９個の円パターン検出ブロックにて円パターンを検出したブロックのうち最有力候補を選択する。パターン精査部６は、精査対象選択部５により選択された最有力候補のブロックに対してのみ詳細なパターン精査を行い、規定された参照画像との類似度を判定する。この処理は、参照画像とのパターンマッチングなどにより、円パターン内部のパターンの精査を行うものであり、マークにどれだけ似ているかを出力する。最有力候補のブロックに対してのみ詳細なパターン精査を行うことにより、処理を高速化する。最後に、出力部７は、パターン精査部６の真円度、パターン精査などの判定結果を得点化して出力する。この得点によって、規定のマークかどうかの判定を行う。なお、アドレス算出部８は、データを格納したメモリ３の所定のアドレスを算出する。
【００１０】
以下では、本実施形態の検出パターン検出装置の特徴である円パターン検出部４と精査対象選択部５について詳細に説明する。
図２は、円パターン検出部４による円パターン検出処理を示す。１検出ブロックの検出サイズを１６画素×１６画素とし、主走査方向に４画素づつずらして配置した３つのブロック（ＢＬＫ０、ＢＬＫ１、ＢＬＫ２）を用いる。３ブロックを含む１６画素×２４画素の領域から３ブロックについて同時に並列して円パターンを検出する。複数ブロックを同時に処理するため、処理が高速化できる。後で説明するように、この処理は１６ビットの単位で行えるので、１６画素×２４画素の領域について、複数ブロックの重なる部分を共用するため、パターン検出処理を効率化できる。なお、この図における３つの円パターンは、ブロックの説明のために示したものであり、実際にこのように配置されているものではない。
【００１１】
円パターンの検出を行う際に、主走査方向に上述の複数の検出ブロックを配置し、同時に複数の円パターンを検出するが、各検出ブロックの上下左右には、所定画素幅の画素データ保持部、画素の加算部、加算結果保持部を設け、加算結果にて円パターンの検出を判断する。具体的に説明すると、１６画素×２４画素の領域の上下左右の４箇所に、黒エッジを検出する黒エッジ検出部と、黒エッジ検出部の外側に白エッジ検出用の白エッジ検出部を設ける。黒エッジ検出部と白エッジ検出部とは、円パターンの直径より狭い８画素の幅を持つ。左右方向では、４つの黒エッジ検出部が、右と左にそれぞれ４画素分離れて位置される。この位置を移動して３ブロックについて検出処理ができる。また、上下方向には、上と下にそれぞれ、１６画素の幅で配置される。左側の８画素、中央の８画素、及び右側の８画素が３つのブロックに対応する。黒エッジ検出部は、円の中心方向に移動しつつ黒画素の数をカウントする。黒画素のカウント数が５以上となれば、円の外周のラインを検出したとし、黒エッジ検出部は、「検出」を示すフラグをセットする。黒エッジ検出部は、円の中心方向に５画素の深さまで黒画素の加算を行い、その時点でカウント値が５以上とならなければ、検出フラグをセットせずに処理を終える。白エッジ検出部は、黒エッジ検出部の３画素の外側に位置され、円の中心方向に動く。白エッジ検出部は絶えず８画素の幅×２画素分のデータがすべて白画素であるかどうかを確認する。黒エッジ検出部の検出フラグがセットされた時点で処理を終了し、その時点の検出データがすべて白であれば検出フラグをセットする。
【００１２】
円の中心方向に５画素の深さまで処理を終えた時点で、上下左右の計８箇所の検出フラグがセットされているかどうかを判断し、すべてセットされている場合、円の検出があったと判断し、その検出ブロックの総合検出フラグをセットする。この円パターンの検出動作を副走査方向に３回行い、３×３の計９ブロックの検出処理を行う。また、総合検出フラグも９ブロック分設け、副走査方向に３回の検出処理が終わるまで、検出結果を保持する。また、各ブロックの上下左右の計４個の黒検出部の検出位置を保持する保持部８も、処理を終えるまで検出結果を保持しておく。
【００１３】
図３は、円パターン検出部４のハードウエア回路の概略を示す。メモリ３は、２値化処理部２による２値化の結果を格納している。上、下、左、右の検出部４０，４１，４２，４３は円パターンの検出結果と検出位置を出力する。各検出部４０，４１，４２，４３は黒検出部と白検出部を持つ。検出位置判定部４４は、各ブロックの検出位置を判定する。検出結果判定部４５は、各ブロックの総合検出結果を判定する。保持部４６は、各ブロックの検出位置と総合検出結果を保持する。
【００１４】
図４は、上検出部４０を詳細に示す。１６ビットのデータ保持部４０１は、メモリ３に格納された黒エッジ検出部の検出データを８ビット又は１６ビットの単位で読みこみ、保持する。１６ビットのデータのうち、ブロックＢＬＫ０に対応する７〜０ビット、ブロックＢＬＫ１に対応する１１〜４ビットおよびブロックＢＬＫ２に対応する１５〜７ビットの各８ビットのデータが同時に並列に処理される。各ブロックに対応して、加算部４０２は、データ保持部４０１の保持データと保持部４０３のデータを加算し、保持部４０３は、加算部４０２の加算結果を保持する。また、保持部４０３は、処理開始時は０にクリアされる。比較部４０４は、保持部４０３の保持値を参照値（ここでは５）と比べ、保持値が参照値より大きい場合に、出力（黒検出結果）をオン状態にする。この出力結果は検出結果判定部４５に出力される。
【００１５】
カウンタ４０５は、検出部の処理が開始するとカウントを開始し、処理に同期してカウントアップする。カウンタ４０５は処理開始時に０にクリアされる。３つの位置保持部４０６が、３つのブロックに対応して設けられ、各位置保持部４０６は、比較部４０４の出力がオンとなった時点のカウント値を保持する。このカウント値は、計９ブロックの処理が終了するまで保持される。
【００１６】
また、１６ビット、２ラインのデータ保持部４０７は、メモリ３に格納された白エッジ検出部の検出データについて３つの白判定部４０８が３つの処理ブロックに対応する白エッジを検出するために設けられる。各白判定部４０８は、３つの比較部４０４の出力がオンとなった時点の黒エッジ検出ラインの外側の２ラインの入力データのうち、ブロックＢＬＫ０に対応する７〜０ビット、ブロックＢＬＫ１に対応する１１〜４ビットおよびブロックＢＬＫ２に対応する１５〜７ビットの各８ビット、計１６ビットの入力データがすべて白であるかどうかを判定し、判定結果を検出結果判定部４５に出力する。
下検出部４１も同様の回路構成を用いる。また、上検出部４０と下検出部４１を兼用し、２回繰り返して使用することで１つの回路としてもよい。
【００１７】
図５は、左検出部４２を詳細に示す。８個の１６ビットシフトレジスタ４２１は、黒エッジ検出部の８ビットの入力データをクロックＣＬＫに同期して左方向にシフトする。このシフトレジスタの図に示す４ビット目（０Ａ〜７Ａ）、８ビット目（０Ｂ〜７Ｂ）、１２ビット目（０Ｃ〜７Ｃ）の各８ビットのデータが加算部４２２に入力される。また、黒検出ラインの３画素外側と２画素外側の２ラインの０Ｄ〜７Ｄと０Ｅ〜７Ｅ、０Ｆ〜７Ｆと０Ｇ〜７Ｇ、０Ｈ〜７Ｈと０Ｉ〜７Ｉの各１６ビットのデータがそれぞれ白判定部４２７に入力される。加算部４２２から白判定部４２７までの構成（保持部４２３、比較部４２４、カウンタ４２５、位置保持部４２６）は、上検出部４１と同様なので詳細な説明は省く。
【００１８】
右検出部４３も同様の回路構成を用いるが、シフトレジスタのシフト方向が逆であり、またシフトレジスタからのデータ出力位置が左右逆となる。
また、上検出部４０と下検出部４１と同様に、左検出部４２と右検出部４３を兼用し、２回繰り返して使用することで１つの回路としてもよい。ただし、その場合、シフトレジスタにデータを入力する前段階にデータの反転回路（ＬＳＢ、ＭＳＢ）を設けるなどの追加回路が必要となる。
【００１９】
図６は、精査対象選択部５において精査対象を９ブロックから１ブロックに選択することを概念的に示す。この図において、ブロックの番号０〜９は図の下側に示される。円の検出において、９ブロックの総合検出フラグと縦横差の値が得られる。総合検出フラグは、各ブロックについて円の検出結果を表わすものである。円パターンの縦横の差は、保持されている検出位置から求められる。縦横の差が小さいほど真円に近い。
【００２０】
まず、総合検出フラグと縦横差の値から、９ブロックから１ブロックに絞る処理を行う。この処理では、図のブロック０，３，６から１つ、１、４、７から１つ、２、５、８から１つを選択する。この選択では、総合検出フラグがセットされており、かつ、縦横差が最も小さいものを選ぶ。縦横差が同じであれば、どちらを選んでもかまわないが、ここでは、ブロック番号の小さいほうを選ぶこととする。
【００２１】
次に、選択された３つのブロックに対して真円度の検査を行う。この処理では、円周上のサンプル点と、円周外のサンプル点をより詳細にチェックすることにより、より真円度の高いものを選択する。３ブロックに対して真円度のチェックを行い、得点を算出し、一番得点の高いブロックを精査の対象ブロックとして選択する。
【００２２】
図７は、真円度処理のイメージ図である。円パターン検出部４にて検出された上下左右の位置から中心Ｃと半径Ｒが求められる。中心Ｃと半径Ｒより、円周上の複数のサンプル点の座標（図のｂ点）と、円周外の複数のサンプル点の座標（図のｗ点）が求められる。（この例では、サンプル点の数はｂ点を２４、ｗ点を２０とする。）サンプル点の画素をメモリ３から読みこみ、ｂ点が黒画素である数とｗ点が白画素である数をカウントする。このカウント値が最も大きいブロックを最有力のブロックと判定する。
【００２３】
【発明の効果】
複数ブロックを同時に処理するため、処理が高速化できる。複数ブロックの重なる部分を共用するため、処理を効率化できる。
【図面の簡単な説明】
【図１】特定パターン検出装置の概略構成を示すブロック図
【図２】３個の円パターン検出部の処理を示す図
【図３】円パターン検出部のハードウエア回路の概略を示す図
【図４】上検出部のブロック図
【図５】左検出部のブロック図
【図６】精査対象を９ブロックから１ブロックへ選択することを示す図
【図７】真円度処理の概念を示す図
【符号の説明】
３メモリ、４検出部、４円パターン検出部、５精査対象選択部、６パターン精査部。

Claims

検出ブロックを用いて円パターンを検出する円パターン検出装置であって、
入力画像から円パターンを同時に検出するための複数個の検出ブロックを隣接して重複して配置し、
前記各検出ブロックごとに複数の所定位置から当該検出ブロックの中心に向かって移動して円パターンのエッジを検出する複数のエッジ検出手段と、
前記複数のエッジ検出手段によって複数の所定位置からエッジが検出されたことに基づいて、前記各検出ブロック内に円パターンがあったと判断する円パターン判断手段とを備え、
前記円パターン判断手段は、前記各エッジ検出手段が検出した前記エッジの数をカウントし、該カウント結果が所定の数以上となれば円パターンがあったと判断すること
を特徴とする円パターン検出装置。
前記複数個の検出ブロックは、主走査方向に重複して配置され、
前記複数のエッジ検出手段は各検出ブロックに対応して上下左右に配置され、
上下に配置されたエッジ検出手段を、重複して配置された各検出ブロックで共用する、請求項１に記載の円パターン検出装置。
前記円パターン判断手段は、上下左右に配置された前記エッジ検出手段がすべて前記エッジを検出したと判断している場合に円パターンがあると判断する、請求項２に記載の円パターン検出装置。
前記入力画像データの画像濃度があらかじめ規定された参照濃度範囲内かどうかを判断することにより、前記入力画像データを黒画素と白画素とに２値化を行う２値化手段と、
前記２値化された結果を格納する記憶手段とを備え、
前記複数のエッジ検出手段は、それぞれ、黒エッジを検出する黒エッジ検出部と白エッジを検出する白エッジ検出部とを備え、
前記エッジ判断手段は、前記記憶手段に記憶された２値化結果において、前記黒エッジ検出部で検出された黒エッジの数と、前記白エッジ検出部で検出された白エッジの数がいずれも所定の条件を満たしている場合に円の外周を検出したと判断する、
請求項２に記載の円パターン検出装置。