JP4329279B2 - 特定パターン検出装置、方法、コンピュータ実行可能なプログラム、および、そのようなプログラムを記録した記録媒体 - Google Patents
特定パターン検出装置、方法、コンピュータ実行可能なプログラム、および、そのようなプログラムを記録した記録媒体 Download PDFInfo
- Publication number
- JP4329279B2 JP4329279B2 JP2001156593A JP2001156593A JP4329279B2 JP 4329279 B2 JP4329279 B2 JP 4329279B2 JP 2001156593 A JP2001156593 A JP 2001156593A JP 2001156593 A JP2001156593 A JP 2001156593A JP 4329279 B2 JP4329279 B2 JP 4329279B2
- Authority
- JP
- Japan
- Prior art keywords
- pixels
- binarized
- pixel
- pattern
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Image Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
- Image Analysis (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、画像認識処理に関する。
【０００２】
【従来の技術】
近年カラー複写機の機能と性能が上がったため偽造防止が大きな問題となり、有効な偽造防止方法が検討されつづけている。偽造防止方法のひとつでは、紙幣などの模様の内にあらかじめ特定パターンを入れておく。複写機において複写の際に画像を読み取るとき、スキャンされた画像を解析する。画像認識処理において、画像内に特定パターンを検出したならば、紙幣が複写されると判断して正常な像生成を禁止する。
【０００３】
以下、特定パターンを円パターンとして具体的に説明する。円パターンを検出する特定パターン検出装置は、スキャンされ読み取られた画像を２値化し、メモリへ格納する。そして２値化画像内の画素に順次着目し、各着目画素の周辺３画素×３画素の領域に黒画素（ラベリング画素）が存在するか否かを判定する。判定の結果、ラベリング画素が存在すればその着目画素はＯＮ画素、存在しなければＯＦＦ画素として２値化画像データとは別にメモリに格納する。この処理を全ての画素について行う。各画素がＯＮ画素かＯＦＦ画素かの情報は判定フラグと呼ばれる。一方、特定パターン検出装置は、メモリに格納された２値化画像データを用いて、円パターンに近似する図形が存在するか否かも判定する。そして円パターンの存在が認められた箇所に対して、判定フラグのＯＮ画素の個数をカウントし、その円パターンがどの程度真円に近いかを示す真円度を判定する。
【０００４】
【発明が解決しようとする課題】
従来の特定パターン検出装置は、各画素ごとに判定フラグを保持するために、２値化画像データのメモリ容量と同容量のメモリ容量が必要である。よってメモリ容量を浪費してしまう。
【０００５】
本発明の目的は、使用するメモリ容量を抑え、かつ、精度のよい画像認識を実現することである。
【０００６】
【課題を解決するための手段】
本発明の円パターン検出装置は、入力画像の画像データを２値化する２値化処理部と、２値化処理部により２値化された画像データを記憶する第１の記憶部と、２値化処理部により２値化された画像データにおいて、隣接する複数の画素を特定し、該複数の画素の周辺の範囲内に所定の画素が存在するか否かを示し、当該隣接する複数の画素に対して設定されるフラグを生成するフラグ生成部と、フラグ生成部が生成した前記フラグを記憶する第２の記憶部と、第１の記憶部に記憶された２値化画像データの画像を主走査方向及び副走査方向に重複して隣接する複数のブロックに区分して、ブロック毎に中心方向に向けた黒エッジ検出、および、白エッジ検出を行うことにより特定パターンに近似する円パターンを検出する検出部と、前記検出部により検出された前記円パターン上の画素及び当該画素の周囲の画素に対応する、第２の記憶部に記憶され、前記隣接する複数の画素に対して設定された前記フラグを検出することにより、検出部により検出された前記円パターンと前記特定パターンとの類似度を判定する判定処理部と、判定処理部により判定された前記類似度にしたがって、検出部により検出された前記円パターンに対して詳細な画像認識処理を行うパターンマッチング部とを備えており、これにより上記目的が達成される。
【０００７】
前記隣接する複数の画素により規定される範囲は、前記複数の画素と、その周辺の画素を含む範囲であってもよい。
【０００８】
前記所定の画素は、黒画素であってもよい。
【０００９】
判定処理部は、前記特定パターンの形状に基づいて、検出された円パターンから複数の画素を抽出し、当該抽出された各画素に隣接して存在する黒画素の個数をカウントして前記類似度を算出してもよい。
【００１０】
判定処理部は、さらに、前記特定パターンの形状に基づいて、検出された円パターンの数画素外側に存在する複数の外部画素を抽出し、各外部画素の近傍に存在する白画素の個数をカウントして前記類似度を算出してもよい。
【００１１】
本発明の円パターン検出方法は、入力画像の画像データを２値化するステップと、２値化された画像データを記憶する第１の記憶ステップと、２値化された画像データにおいて、隣接する複数の画素を特定し、該複数の画素の周辺の範囲内に所定の画素が存在するか否かを示し、当該隣接する複数の画素に対して設定されるフラグを生成するステップと、前記フラグを記憶する第２の記憶ステップと、第１の記憶ステップにより記憶された２値化画像データの画像を主走査方向及び副走査方向に重複して隣接する複数のブロックに区分して、ブロック毎に中心方向に向けた黒エッジ検出、および、白エッジ検出を行うことにより特定パターンに近似する円パターンを検出するステップと、前記検出部により検出された前記円パターン上の画素及び当該画素の周囲の画素に対応する、第２の記憶ステップにより記憶され、前記隣接する複数の画素に対して設定された前記フラグを検出することにより、検出された前記円パターンと前記特定パターンとの類似度を判定するステップと、判定された前記類似度にしたがって、検出された前記円パターンに対して詳細な画像認識処理を行うステップと、を有し、これにより上記目的が達成される。
【００１２】
本発明の画像から円パターンを検出するコンピュータにより実行されるプログラムは、２値化処理部に、入力画像の画像データを２値化させるステップと、第１の記憶部に、２値化された画像データを記憶させる第１の記憶ステップと、フラグ生成部に、２値化された画像データにおいて、隣接する複数の画素を特定し、該複数の画素の周辺の範囲内に所定の画素が存在するか否かを示し、当該隣接する複数の画素に対して設定されるフラグを生成させるステップと、第２の記憶部に、前記フラグを記憶させる第２の記憶ステップと、検出部に、第１の記憶ステップにより記憶された２値化画像データの画像を主走査方向及び副走査方向に重複して隣接する複数のブロックに区分して、ブロック毎に中心方向に向けた黒エッジ検出、および、白エッジ検出を行うことにより特定パターンに近似する円パターンを検出させるステップと、判定処理部に、前記検出部により検出された前記円パターン上の画素及び当該画素の周囲の画素に対応する、第２の記憶ステップにより記憶され、前記隣接する複数の画素に対して設定された前記フラグを検出することにより、検出された前記円パターンと前記特定パターンとの類似度を判定させるステップと、パターンマッチング部に、判定された類似度にしたがって、検出された前記円パターンに対して詳細な画像認識処理を行わせるステップと、を実行させ、これにより上記目的を達成できる。
【００１３】
前記隣接する複数の画素により規定される範囲は、前記複数の画素と、その周辺の画素を含む範囲であってもよい。
【００１４】
前記所定の画素は、黒画素である、請求項８に記載の特定パターンを検出してもよい。
【００１５】
判定させる前記ステップは、判定処理部に、前記特定パターンの形状に基づいて、検出された円パターンから複数の画素を抽出し、当該抽出された各画素に隣接して存在する黒画素の個数をカウントして前記類似度を算出させるステップを含んでもよい。
【００１６】
判定させる前記ステップは、さらに、判定処理部に、前記特定パターンの形状に基づいて、検出された円パターンの数画素外側に存在する複数の外部画素を抽出し、各外部画素の近傍に存在する白画素の個数をカウントして前記類似度を算出させるステップを含んでもよい。
【００１７】
本発明による記録媒体は、上述のコンピュータにより実行されるプログラムを記録したコンピュータ読み取り可能な記録媒体である。
【００１８】
【発明の実施の形態】
以下、添付の図面を参照して本発明の実施の形態を説明する。なお、図面において、同じ参照記号は同一または同等のものを示す。
【００１９】
この発明の実施の形態の特定パターン検出装置は、入力画像を２値化し、検出する特定パターンのサイズ以上の複数ラインについて２値化画像データをメモリに記憶する。次に、メモリに記憶された２値化画像データから特定パターン画像を検出する。本明細書では、特定パターンは円パターンとする。特定パターン検出装置は、円パターンに近い形状を検出した上で、さらにその形状がどの程度真円に近いかも判断する。その判断には、より低解像度の画像に基づいて生成した真円判定フラグを利用する。真円判定フラグのデータ量が少なくてすむので、メモリ容量を低減でき、さらに精度よく円パターンの検出が可能となる。
【００２０】
図１は、本発明の実施の形態の特定パターン検出装置の概略構成を示す。この特定パターン検出装置において、画像入力部１では、読み取られたＲ(赤)、Ｇ(緑)、Ｂ(青)の３色の濃度が８ビット（２５６階調）で入力される。さらに、入力データに対して、さらに解像度変換、変倍などの前処理が行われる。次に、２値化処理部２は、入力された画像濃度があらかじめ規定された参照濃度範囲内かどうかを判断して２値化を行い、メモリ４ａに格納する。２値化画像の画像データは、同時に、後述の真円判定フラグ生成部３にも送られる。以下の記述では、参照濃度範囲内の画像を「黒画素」、範囲外の画像を「白画素」と定義する。図２の（ａ）は、２値化された画像の一部を示す図である。斜線を付した画素が黒画素であり、それ以外の画素は白画素である。なお２値化に際しては画像をより低解像度に変換してもよい。再び図１を参照して、メモリ４ａは、２値化処理部２において２値化された結果を格納するメモリであり、検出するマークサイズ以上のライン数を格納する容量を持つ。
【００２１】
真円判定フラグ生成部３は、２値化処理部２が２値化した画像（図２の（ａ））をより低解像度にした画像に基づいて真円判定フラグを生成する。ただし、新たに低解像度画像を生成するのではない。真円判定フラグ生成部３は、２値化画像内の複数の画素、例えば４画素に対して１つの真円判定フラグを生成する。以下説明するように、これは２値化画像の縦および横の解像度をそれぞれ１／２にした画像に基づいて真円判定フラグを生成することに相当する。従来は２値化画像の１画素に対して１つの真円判定フラグを生成していたことから、真円判定フラグの格納に必要なデータ量は１／４に低減できる。具体的な手順は以下のとおりである。まず、２値化された４つの画素（以下、集合画素という）に着目する。本明細書では、全体で１つの正方形をなす４つの画素とする。そして真円判定フラグ生成部３は、集合画素を構成する４画素を含む周辺の４画素×４画素の範囲の中に、黒画素が存在するか否かを判定する。存在する場合には、真円判定フラグには１が与えられ、存在しない場合には０が与えられる。なお、集合画素を構成する４画素を含む４画素×４画素の範囲としたのは、集合画素だけに着目した場合と比較して、検出のずれがあった場合にも対応できるからである。
【００２２】
図３は、真円判定フラグ生成部３の構成を示すブロック図である。真円判定フラグ生成部３は、真円判定フラグメモリ４ｂ（後述）へのアクセスするための制御信号を生成するメモリ制御部３２と、パラレル／シリアル変換（Ｐ／Ｓ変換）を行う４つのＰ／Ｓ変換部３３と、集合画素の周辺の４画素×４画素の範囲の中に、黒画素が存在するか否かを判定する真円フラグ生成部３４と、シリアル／パラレル変換（Ｓ／Ｐ変換）を行うＳ／Ｐ変換部３５とを含む。メモリ制御部３２は、２値化処理部２（図１）から２値化画像データを受け取る。そしてメモリ制御部３２は、例えば、集合画素の周辺の４画素×４画素を、１画素×４画素のまとまりにわけ、順にＰ／Ｓ変換部１、２、３、４に振り分ける。２値化画像データはワード単位またはバイト単位で送信されてくるため、Ｐ／Ｓ変換部３３の各々はそれらの画像データをシリアルデータに変換する。真円フラグ生成部３４は、シリアル２値化データのデータ値に基づいてその画素が黒画素か否かを判断して、真円判定フラグの値（１または０）を出力する。Ｓ／Ｐ変換部３５は、逆に、真円フラグ生成部３４から出力されたシリアルデータとしての真円判定フラグを、ワード単位またはバイト単位のデータに変換し、メモリ制御部３２に出力する。メモリ制御部３２は、格納すべきアドレスと真円判定フラグデータを真円判定フラグメモリ４ｂに出力する。
【００２３】
図２を参照して具体例で説明する。図２には、画素の位置を特定するための便宜のため、画素の縦軸方向にはａから始まるアルファベットが、横軸方向には０から始まる数字が記載されている。縦軸ａ、横軸０の位置の画素は、画素ａ０などと表現する。（ａ）において、集合画素を画素ｃ２、ｃ３、ｄ２、ｄ３とすると、集合画素の周辺の４画素×４画素の範囲は、画素ｂ１、ｂ４、ｅ４、ｅ１を頂点とする正方形内の１６画素となる。この中には黒画素は存在しないので、真円判定フラグ生成部３は、その集合画素に対応する真円判定フラグに０を付す。このフラグは、図２の（ｂ）における画素ｂ１の値とされる。別の例として、集合画素を画素ｅ４、ｅ５、ｆ４、ｆ５とすると、集合画素の周辺の４画素×４画素の範囲は、画素ｄ３、ｄ６、ｇ６、ｇ３を頂点とする正方形内の１６画素となる。この中には黒画素ｇ５、ｆ６が存在するので、真円判定フラグ生成部３は、それらの集合画素に対応する真円判定フラグに１を付す。このフラグは、図２の（ｂ）における画素ｂ１、ｃ２の値とされる。斜線を付した画素が真円判定フラグが１の画素である。これらの処理を、２値化画像内の各集合画素に対して行う。図２の（ａ）では、２値化画像内の集合画素を実線で囲んで示している。図２の（ｂ）には、これらの各集合画素に対して真円判定フラグを生成した結果を示す。
【００２４】
これまでの説明から明らかなように、集合画素は４つの画素の集合であり、集合画素１つに対して真円判定フラグが１つ生成されるので、真円判定フラグのデータ量は、２値化画像データの１／４になる。真円判定フラグ生成部３は、生成した真円判定フラグを真円判定フラグメモリ４ｂに出力する。
【００２５】
再び図１を参照して、真円判定フラグメモリ４ｂは、真円判定フラグを格納するメモリである。上述のように真円判定フラグのデータ量は、２値化画像データのデータ量の１／４であるから、真円判定フラグメモリ４ｂの容量はメモリ４ａと同じである必要はない。すなわち１／４で足りる。なお、真円判定フラグメモリ４ｂに格納されている真円判定フラグを画像としてとらえると、その解像度は２値化メモリ４ａに格納されている２値化画像の解像度の半分となる。図には、例として２値化メモリ４ａに格納されている２値化画像が１００ｄｐｉ、真円判定フラグメモリ４ｂに格納されている２値化画像が５０ｄｐｉであることを示している。なお、２値化メモリ４ａと真円判定フラグメモリ４ｂとは別の構成要素として示されているが、これらの２つは、例えば単一のランダムアクセスメモリ（ＲＡＭ）に独立して設けられた記憶部であってもよい。
【００２６】
円パターン検出部５は、主走査方向と副走査方向にｍ、ｎ画素づつずらした複数の円パターン検出ブロックを設け、複数ブロックにて円パターンを同時に検出する。具体的には、メモリ４ａに記憶された２値化データから、主走査方向に重複して隣接する３個分の検出ブロックの画像データを取り出し、円パターン検出部５は、これらのブロックについて同時に判断する。また、副走査方向に３回、同ブロックを繰り返し使用することにより、計９ブロックの円パターンを検出する。所定サイズの円状パターンを検出すると、円パターン検出部５は、その上下左右の位置から円の中心と半径を計算する。これらは後の真円度判定処理部６における真円度判定で用いられる。
【００２７】
図４は、円パターン検出部５（図１）による円パターン検出処理を示す。１検出ブロックの検出サイズを１６画素×１６画素とし、主走査方向に４画素づつずらして配置した３つのブロック（ＢＬＫ０、ＢＬＫ１、ＢＬＫ２）を用いる。３ブロックを含む１６画素×２４画素の領域から３ブロックについて同時に並列して円パターンを検出する。複数ブロックを同時に処理するため、処理が高速化できる。後で説明するように、この処理は１６ビットの単位で行えるので、１６画素×２４画素の領域について、複数ブロックの重なる部分を共用するため、パターン検出処理を効率化できる。なお、この図における３つの円パターンは、ブロックの説明のために示したものであり、実際にこのように配置されているものではない。
【００２８】
円パターンの検出を行う際に、主走査方向に上述の複数の検出ブロックを配置し、同時に複数の円パターンを検出するが、各検出ブロックの上下左右には、所定画素幅の画素データ保持部、画素の加算部、加算結果保持部を設け、加算結果にて円パターンの検出を判断する。具体的に説明すると、１６画素×２４画素の領域の上下左右の４箇所に、黒エッジを検出する黒エッジ検出部と、黒エッジ検出部の外側に白エッジ検出用の白エッジ検出部を設ける。黒エッジ検出部と白エッジ検出部とは、円パターンの直径より狭い８画素の幅を持つ。左右方向では、４つの黒エッジ検出部が、右と左にそれぞれ４画素分離れて位置される。この位置を移動して３ブロックについて検出処理ができる。また、上下方向には、上と下にそれぞれ、１６画素の幅で配置される。左側の８画素、中央の８画素、及び右側の８画素が３つのブロックに対応する。黒エッジ検出部は、円の中心方向に移動しつつ黒画素の数をカウントする。黒画素のカウント数が５以上となれば、円の外周のラインを検出したとし、黒エッジ検出部は、「検出」を示すフラグをセットする。黒エッジ検出部は、円の中心方向に５画素の深さまで黒画素の加算を行い、その時点でカウント値が５以上とならなければ、検出フラグをセットせずに処理を終える。白エッジ検出部は、黒エッジ検出部の３画素の外側に位置され、円の中心方向に動く。白エッジ検出部は絶えず８画素の幅×２画素分のデータがすべて白画素であるかどうかを確認する。黒エッジ検出部の検出フラグがセットされた時点で処理を終了し、その時点の検出データがすべて白であれば検出フラグをセットする。
【００２９】
円の中心方向に５画素の深さまで処理を終えた時点で、上下左右の計８箇所の検出フラグがセットされているかどうかを判断し、すべてセットされている場合、円の検出があったと判断し、その検出ブロックの総合検出フラグをセットする。この円パターンの検出動作を副走査方向に３回行い、３×３の計９ブロックの検出処理を行う。また、総合検出フラグも９ブロック分設け、副走査方向に３回の検出処理が終わるまで、検出結果を保持する。また、各ブロックの上下左右の計４個の黒検出部の検出位置を保持する保持部８も、処理を終えるまで検出結果を保持しておく。
【００３０】
図５は、円パターン検出部５のハードウエア回路の概略を示す。メモリ４ａは、２値化処理部２による２値化の結果を格納している。上、下、左、右の検出部４０，４１，４２，４３は円パターンの検出結果と検出位置を出力する。各検出部４０，４１，４２，４３は黒検出部と白検出部を持つ。検出位置判定部４４は、各ブロックの検出位置を判定する。検出結果判定部４５は、各ブロックの総合検出結果を判定する。保持部４６は、各ブロックの検出位置と総合検出結果を保持する。
【００３１】
図６は、上検出部４０の構成を詳細に示す。１６ビットのデータ保持部４０１は、メモリ４ａに格納された黒エッジ検出部の検出データを８ビット又は１６ビットの単位で読みこみ、保持する。１６ビットのデータのうち、ブロックＢＬＫ０に対応する７〜０ビット、ブロックＢＬＫ１に対応する１１〜４ビットおよびブロックＢＬＫ２に対応する１５〜７ビットの各８ビットのデータが同時に並列に処理される。各ブロックに対応して、加算部４０２は、データ保持部４０１の保持データと保持部４０３のデータを加算し、保持部４０３は、加算部４０２の加算結果を保持する。また、保持部４０３は、処理開始時は０にクリアされる。比較部４０４は、保持部４０３の保持値を参照値（ここでは５）と比べ、保持値が参照値より大きい場合に、出力（黒検出結果）をオン状態にする。この出力結果は検出結果判定部４５に出力される。
【００３２】
カウンタ４０５は、検出部の処理が開始するとカウントを開始し、処理に同期してカウントアップする。カウンタ４０５は処理開始時に０にクリアされる。３つの位置保持部４０６が、３つのブロックに対応して設けられ、各位置保持部４０６は、比較部４０４の出力がオンとなった時点のカウント値を保持する。このカウント値は、計９ブロックの処理が終了するまで保持される。
【００３３】
また、１６ビット、２ラインのデータ保持部４０７は、メモリ４ａに格納された白エッジ検出部の検出データについて３つの白判定部４０８が３つの処理ブロックに対応する白エッジを検出するために設けられる。各白判定部４０８は、３つの比較部４０４の出力がオンとなった時点の黒エッジ検出ラインの外側の２ラインの入力データのうち、ブロックＢＬＫ０に対応する７〜０ビット、ブロックＢＬＫ１に対応する１１〜４ビットおよびブロックＢＬＫ２に対応する１５〜７ビットの各８ビット、計１６ビットの入力データがすべて白であるかどうかを判定し、判定結果を検出結果判定部４５に出力する。
【００３４】
下検出部４１も同様の回路構成を用いる。また、上検出部４０と下検出部４１を兼用し、２回繰り返して使用することで１つの回路としてもよい。
【００３５】
図７は、左検出部４２の構成を詳細に示す。８個の１６ビットシフトレジスタ４２１は、黒エッジ検出部の８ビットの入力データをクロックＣＬＫに同期して左方向にシフトする。このシフトレジスタの図に示す４ビット目（０Ａ〜７Ａ）、８ビット目（０Ｂ〜７Ｂ）、１２ビット目（０Ｃ〜７Ｃ）の各８ビットのデータが加算部４２２に入力される。また、黒検出ラインの３画素外側と２画素外側の２ラインの０Ｄ〜７Ｄと０Ｅ〜７Ｅ、０Ｆ〜７Ｆと０Ｇ〜７Ｇ、０Ｈ〜７Ｈと０Ｉ〜７Ｉの各１６ビットのデータがそれぞれ白判定部４２７に入力される。加算部４２２から白判定部４２７までの構成（保持部４２３、比較部４２４、カウンタ４２５、位置保持部４２６）は、上検出部４１と同様なので詳細な説明は省く。
【００３６】
右検出部４３も同様の回路構成を用いるが、シフトレジスタのシフト方向が逆であり、またシフトレジスタからのデータ出力位置が左右逆となる。
【００３７】
また、上検出部４０と下検出部４１と同様に、左検出部４２と右検出部４３を兼用し、２回繰り返して使用することで１つの回路としてもよい。ただし、その場合、シフトレジスタにデータを入力する前段階にデータの反転回路（ＬＳＢ、ＭＳＢ）を設けるなどの追加回路が必要となる。
【００３８】
以上のように構成された円パターン検出部５（図１）により、円パターンが検出される。その結果を受けて、真円度判定処理部６（図１）は、検出された円パターンがどの程度真円に近いか、すなわち検出された円パターンと真円とが近似する程度を判定する。この判定処理では、円周上のサンプル点と、円周外のサンプル点をより詳細にチェックすることにより、より真円度の高いものを選択する。例えば、３ブロックに対して所定の基準に基づいて真円度のチェックを行う。
【００３９】
図８は、真円度処理のイメージ図である。円パターン検出部５（図１）によって計算された円の中心Ｃと半径Ｒにより、真円度判定処理部６（図１）は、円周上の複数のサンプル点（図のｂ点）と、円周外の複数のサンプル点（図のｗ点）を抽出してそれらの座標を求める。この例ではサンプル点の数はｂ点を２４、ｗ点を２０としたが、例えば、数を増やしてｂ点およびｗ点のいすれも３６個としてもよい。数を増やすことにより精度を向上できる。サンプル点は円パターン検出時における上下左右のエッジ位置に基づいて決定される。サンプル点の画素（真円判定フラグ）をメモリ４ｂから読みこみ、ｂ点が黒画素である数とｗ点が白画素である数をカウントする。このとき、円検出の誤差または計算誤差があった場合でも対応できるように、演算で求められた座標を中心に周囲数画素（例えば、３画素×３画素）の範囲内に黒画素が存在するかどうかを判定する。ｂ点およびｗ点を各３６個としたとき、ｂ点が全て黒画素、および、ｗ点が全て白画素のとき、カウント結果は最高点の７２点となる。このカウント値が最も大きいブロックを最有力のブロックと判定する。得点の高いブロック内の円パターンから順に適当な数だけ、後のパターンマッチングを行えばよい。なお、本実施の形態では円パターン検出部５（図１）が円の中心Ｃと半径Ｒとを求めるとしたが、これは真円度判定処理部６（図１）が求めてもよい。
【００４０】
パターンマッチング部７（図１）は、真円度判定処理部６（図１）により求められた得点の高いブロックの円形パターンを特定パターンと比較し、その類似度を判定する。パターンマッチングによる判定は周知のパターンマッチングアルゴリズムでよいので、その説明は省略する。
【００４１】
最後に、検出結果判定部８は、パターンマッチング部７の類似度に基づいて、判定結果を得点化して出力する。この得点によって、規定のマークかどうかの判定を行う。
【００４２】
以上、本発明の実施の形態における特定パターン検出装置を説明した。実施の形態で説明した特定パターン検出装置（図１）の処理動作は、特定パターン検出装置（図１）が、そのような処理を規定するコンピュータプログラムを読み込み、図示されない中央処理部がそのプログラムを実行することにより行われる。コンピュータプログラムは、ＣＤ−ＲＯＭ、ＤＶＤ等の光ディスク、フロッピーディスク、ハードディスク等の磁気記録媒体、および、メモリカード等の半導体記録媒体に記録でき、またインターネット等の電気通信回線を介して他のコンピュータに伝送され、通信相手のコンピュータのメモリ等の記録媒体に記録される。特定パターン検出装置としては、紙幣等の偽造を防止する観点から、複写機に搭載されるコンピュータのみならず、市販されている一般のコンピュータ（ＰＣ）等も含まれる。
【００４３】
【発明の効果】
メモリを浪費することなく、かつ、精度のよいパターン検出処理を実現できる。
【図面の簡単な説明】
【図１】 本発明の実施の形態の特定パターン検出装置の概略構成を示す図である。
【図２】 （ａ）は、２値化された画像の一部を示す図である。（ｂ）は、生成された真円判定フラグを示す図である。
【図３】 真円判定フラグ生成部の構成を示すブロック図である。
【図４】 円パターン検出部による円パターン検出処理を示す図である。
【図５】 円パターン検出部のハードウエア回路の概略を示す図である。
【図６】 上検出部の構成を詳細に示す図である。
【図７】 左検出部の構成を詳細に示す図である。
【図８】 真円度処理のイメージ図である。
【符号の説明】
１ 画像入力部
２ ２値化処理部
３ 真円判定フラグ生成部
４ａ メモリ
４ｂ 真円判定フラグメモリ
５ 円パターン検出部
６ 真円度判定処理部
７ パターンマッチング部
８ 検出結果判定部
【発明の属する技術分野】
本発明は、画像認識処理に関する。
【０００２】
【従来の技術】
近年カラー複写機の機能と性能が上がったため偽造防止が大きな問題となり、有効な偽造防止方法が検討されつづけている。偽造防止方法のひとつでは、紙幣などの模様の内にあらかじめ特定パターンを入れておく。複写機において複写の際に画像を読み取るとき、スキャンされた画像を解析する。画像認識処理において、画像内に特定パターンを検出したならば、紙幣が複写されると判断して正常な像生成を禁止する。
【０００３】
以下、特定パターンを円パターンとして具体的に説明する。円パターンを検出する特定パターン検出装置は、スキャンされ読み取られた画像を２値化し、メモリへ格納する。そして２値化画像内の画素に順次着目し、各着目画素の周辺３画素×３画素の領域に黒画素（ラベリング画素）が存在するか否かを判定する。判定の結果、ラベリング画素が存在すればその着目画素はＯＮ画素、存在しなければＯＦＦ画素として２値化画像データとは別にメモリに格納する。この処理を全ての画素について行う。各画素がＯＮ画素かＯＦＦ画素かの情報は判定フラグと呼ばれる。一方、特定パターン検出装置は、メモリに格納された２値化画像データを用いて、円パターンに近似する図形が存在するか否かも判定する。そして円パターンの存在が認められた箇所に対して、判定フラグのＯＮ画素の個数をカウントし、その円パターンがどの程度真円に近いかを示す真円度を判定する。
【０００４】
【発明が解決しようとする課題】
従来の特定パターン検出装置は、各画素ごとに判定フラグを保持するために、２値化画像データのメモリ容量と同容量のメモリ容量が必要である。よってメモリ容量を浪費してしまう。
【０００５】
本発明の目的は、使用するメモリ容量を抑え、かつ、精度のよい画像認識を実現することである。
【０００６】
【課題を解決するための手段】
本発明の円パターン検出装置は、入力画像の画像データを２値化する２値化処理部と、２値化処理部により２値化された画像データを記憶する第１の記憶部と、２値化処理部により２値化された画像データにおいて、隣接する複数の画素を特定し、該複数の画素の周辺の範囲内に所定の画素が存在するか否かを示し、当該隣接する複数の画素に対して設定されるフラグを生成するフラグ生成部と、フラグ生成部が生成した前記フラグを記憶する第２の記憶部と、第１の記憶部に記憶された２値化画像データの画像を主走査方向及び副走査方向に重複して隣接する複数のブロックに区分して、ブロック毎に中心方向に向けた黒エッジ検出、および、白エッジ検出を行うことにより特定パターンに近似する円パターンを検出する検出部と、前記検出部により検出された前記円パターン上の画素及び当該画素の周囲の画素に対応する、第２の記憶部に記憶され、前記隣接する複数の画素に対して設定された前記フラグを検出することにより、検出部により検出された前記円パターンと前記特定パターンとの類似度を判定する判定処理部と、判定処理部により判定された前記類似度にしたがって、検出部により検出された前記円パターンに対して詳細な画像認識処理を行うパターンマッチング部とを備えており、これにより上記目的が達成される。
【０００７】
前記隣接する複数の画素により規定される範囲は、前記複数の画素と、その周辺の画素を含む範囲であってもよい。
【０００８】
前記所定の画素は、黒画素であってもよい。
【０００９】
判定処理部は、前記特定パターンの形状に基づいて、検出された円パターンから複数の画素を抽出し、当該抽出された各画素に隣接して存在する黒画素の個数をカウントして前記類似度を算出してもよい。
【００１０】
判定処理部は、さらに、前記特定パターンの形状に基づいて、検出された円パターンの数画素外側に存在する複数の外部画素を抽出し、各外部画素の近傍に存在する白画素の個数をカウントして前記類似度を算出してもよい。
【００１１】
本発明の円パターン検出方法は、入力画像の画像データを２値化するステップと、２値化された画像データを記憶する第１の記憶ステップと、２値化された画像データにおいて、隣接する複数の画素を特定し、該複数の画素の周辺の範囲内に所定の画素が存在するか否かを示し、当該隣接する複数の画素に対して設定されるフラグを生成するステップと、前記フラグを記憶する第２の記憶ステップと、第１の記憶ステップにより記憶された２値化画像データの画像を主走査方向及び副走査方向に重複して隣接する複数のブロックに区分して、ブロック毎に中心方向に向けた黒エッジ検出、および、白エッジ検出を行うことにより特定パターンに近似する円パターンを検出するステップと、前記検出部により検出された前記円パターン上の画素及び当該画素の周囲の画素に対応する、第２の記憶ステップにより記憶され、前記隣接する複数の画素に対して設定された前記フラグを検出することにより、検出された前記円パターンと前記特定パターンとの類似度を判定するステップと、判定された前記類似度にしたがって、検出された前記円パターンに対して詳細な画像認識処理を行うステップと、を有し、これにより上記目的が達成される。
【００１２】
本発明の画像から円パターンを検出するコンピュータにより実行されるプログラムは、２値化処理部に、入力画像の画像データを２値化させるステップと、第１の記憶部に、２値化された画像データを記憶させる第１の記憶ステップと、フラグ生成部に、２値化された画像データにおいて、隣接する複数の画素を特定し、該複数の画素の周辺の範囲内に所定の画素が存在するか否かを示し、当該隣接する複数の画素に対して設定されるフラグを生成させるステップと、第２の記憶部に、前記フラグを記憶させる第２の記憶ステップと、検出部に、第１の記憶ステップにより記憶された２値化画像データの画像を主走査方向及び副走査方向に重複して隣接する複数のブロックに区分して、ブロック毎に中心方向に向けた黒エッジ検出、および、白エッジ検出を行うことにより特定パターンに近似する円パターンを検出させるステップと、判定処理部に、前記検出部により検出された前記円パターン上の画素及び当該画素の周囲の画素に対応する、第２の記憶ステップにより記憶され、前記隣接する複数の画素に対して設定された前記フラグを検出することにより、検出された前記円パターンと前記特定パターンとの類似度を判定させるステップと、パターンマッチング部に、判定された類似度にしたがって、検出された前記円パターンに対して詳細な画像認識処理を行わせるステップと、を実行させ、これにより上記目的を達成できる。
【００１３】
前記隣接する複数の画素により規定される範囲は、前記複数の画素と、その周辺の画素を含む範囲であってもよい。
【００１４】
前記所定の画素は、黒画素である、請求項８に記載の特定パターンを検出してもよい。
【００１５】
判定させる前記ステップは、判定処理部に、前記特定パターンの形状に基づいて、検出された円パターンから複数の画素を抽出し、当該抽出された各画素に隣接して存在する黒画素の個数をカウントして前記類似度を算出させるステップを含んでもよい。
【００１６】
判定させる前記ステップは、さらに、判定処理部に、前記特定パターンの形状に基づいて、検出された円パターンの数画素外側に存在する複数の外部画素を抽出し、各外部画素の近傍に存在する白画素の個数をカウントして前記類似度を算出させるステップを含んでもよい。
【００１７】
本発明による記録媒体は、上述のコンピュータにより実行されるプログラムを記録したコンピュータ読み取り可能な記録媒体である。
【００１８】
【発明の実施の形態】
以下、添付の図面を参照して本発明の実施の形態を説明する。なお、図面において、同じ参照記号は同一または同等のものを示す。
【００１９】
この発明の実施の形態の特定パターン検出装置は、入力画像を２値化し、検出する特定パターンのサイズ以上の複数ラインについて２値化画像データをメモリに記憶する。次に、メモリに記憶された２値化画像データから特定パターン画像を検出する。本明細書では、特定パターンは円パターンとする。特定パターン検出装置は、円パターンに近い形状を検出した上で、さらにその形状がどの程度真円に近いかも判断する。その判断には、より低解像度の画像に基づいて生成した真円判定フラグを利用する。真円判定フラグのデータ量が少なくてすむので、メモリ容量を低減でき、さらに精度よく円パターンの検出が可能となる。
【００２０】
図１は、本発明の実施の形態の特定パターン検出装置の概略構成を示す。この特定パターン検出装置において、画像入力部１では、読み取られたＲ(赤)、Ｇ(緑)、Ｂ(青)の３色の濃度が８ビット（２５６階調）で入力される。さらに、入力データに対して、さらに解像度変換、変倍などの前処理が行われる。次に、２値化処理部２は、入力された画像濃度があらかじめ規定された参照濃度範囲内かどうかを判断して２値化を行い、メモリ４ａに格納する。２値化画像の画像データは、同時に、後述の真円判定フラグ生成部３にも送られる。以下の記述では、参照濃度範囲内の画像を「黒画素」、範囲外の画像を「白画素」と定義する。図２の（ａ）は、２値化された画像の一部を示す図である。斜線を付した画素が黒画素であり、それ以外の画素は白画素である。なお２値化に際しては画像をより低解像度に変換してもよい。再び図１を参照して、メモリ４ａは、２値化処理部２において２値化された結果を格納するメモリであり、検出するマークサイズ以上のライン数を格納する容量を持つ。
【００２１】
真円判定フラグ生成部３は、２値化処理部２が２値化した画像（図２の（ａ））をより低解像度にした画像に基づいて真円判定フラグを生成する。ただし、新たに低解像度画像を生成するのではない。真円判定フラグ生成部３は、２値化画像内の複数の画素、例えば４画素に対して１つの真円判定フラグを生成する。以下説明するように、これは２値化画像の縦および横の解像度をそれぞれ１／２にした画像に基づいて真円判定フラグを生成することに相当する。従来は２値化画像の１画素に対して１つの真円判定フラグを生成していたことから、真円判定フラグの格納に必要なデータ量は１／４に低減できる。具体的な手順は以下のとおりである。まず、２値化された４つの画素（以下、集合画素という）に着目する。本明細書では、全体で１つの正方形をなす４つの画素とする。そして真円判定フラグ生成部３は、集合画素を構成する４画素を含む周辺の４画素×４画素の範囲の中に、黒画素が存在するか否かを判定する。存在する場合には、真円判定フラグには１が与えられ、存在しない場合には０が与えられる。なお、集合画素を構成する４画素を含む４画素×４画素の範囲としたのは、集合画素だけに着目した場合と比較して、検出のずれがあった場合にも対応できるからである。
【００２２】
図３は、真円判定フラグ生成部３の構成を示すブロック図である。真円判定フラグ生成部３は、真円判定フラグメモリ４ｂ（後述）へのアクセスするための制御信号を生成するメモリ制御部３２と、パラレル／シリアル変換（Ｐ／Ｓ変換）を行う４つのＰ／Ｓ変換部３３と、集合画素の周辺の４画素×４画素の範囲の中に、黒画素が存在するか否かを判定する真円フラグ生成部３４と、シリアル／パラレル変換（Ｓ／Ｐ変換）を行うＳ／Ｐ変換部３５とを含む。メモリ制御部３２は、２値化処理部２（図１）から２値化画像データを受け取る。そしてメモリ制御部３２は、例えば、集合画素の周辺の４画素×４画素を、１画素×４画素のまとまりにわけ、順にＰ／Ｓ変換部１、２、３、４に振り分ける。２値化画像データはワード単位またはバイト単位で送信されてくるため、Ｐ／Ｓ変換部３３の各々はそれらの画像データをシリアルデータに変換する。真円フラグ生成部３４は、シリアル２値化データのデータ値に基づいてその画素が黒画素か否かを判断して、真円判定フラグの値（１または０）を出力する。Ｓ／Ｐ変換部３５は、逆に、真円フラグ生成部３４から出力されたシリアルデータとしての真円判定フラグを、ワード単位またはバイト単位のデータに変換し、メモリ制御部３２に出力する。メモリ制御部３２は、格納すべきアドレスと真円判定フラグデータを真円判定フラグメモリ４ｂに出力する。
【００２３】
図２を参照して具体例で説明する。図２には、画素の位置を特定するための便宜のため、画素の縦軸方向にはａから始まるアルファベットが、横軸方向には０から始まる数字が記載されている。縦軸ａ、横軸０の位置の画素は、画素ａ０などと表現する。（ａ）において、集合画素を画素ｃ２、ｃ３、ｄ２、ｄ３とすると、集合画素の周辺の４画素×４画素の範囲は、画素ｂ１、ｂ４、ｅ４、ｅ１を頂点とする正方形内の１６画素となる。この中には黒画素は存在しないので、真円判定フラグ生成部３は、その集合画素に対応する真円判定フラグに０を付す。このフラグは、図２の（ｂ）における画素ｂ１の値とされる。別の例として、集合画素を画素ｅ４、ｅ５、ｆ４、ｆ５とすると、集合画素の周辺の４画素×４画素の範囲は、画素ｄ３、ｄ６、ｇ６、ｇ３を頂点とする正方形内の１６画素となる。この中には黒画素ｇ５、ｆ６が存在するので、真円判定フラグ生成部３は、それらの集合画素に対応する真円判定フラグに１を付す。このフラグは、図２の（ｂ）における画素ｂ１、ｃ２の値とされる。斜線を付した画素が真円判定フラグが１の画素である。これらの処理を、２値化画像内の各集合画素に対して行う。図２の（ａ）では、２値化画像内の集合画素を実線で囲んで示している。図２の（ｂ）には、これらの各集合画素に対して真円判定フラグを生成した結果を示す。
【００２４】
これまでの説明から明らかなように、集合画素は４つの画素の集合であり、集合画素１つに対して真円判定フラグが１つ生成されるので、真円判定フラグのデータ量は、２値化画像データの１／４になる。真円判定フラグ生成部３は、生成した真円判定フラグを真円判定フラグメモリ４ｂに出力する。
【００２５】
再び図１を参照して、真円判定フラグメモリ４ｂは、真円判定フラグを格納するメモリである。上述のように真円判定フラグのデータ量は、２値化画像データのデータ量の１／４であるから、真円判定フラグメモリ４ｂの容量はメモリ４ａと同じである必要はない。すなわち１／４で足りる。なお、真円判定フラグメモリ４ｂに格納されている真円判定フラグを画像としてとらえると、その解像度は２値化メモリ４ａに格納されている２値化画像の解像度の半分となる。図には、例として２値化メモリ４ａに格納されている２値化画像が１００ｄｐｉ、真円判定フラグメモリ４ｂに格納されている２値化画像が５０ｄｐｉであることを示している。なお、２値化メモリ４ａと真円判定フラグメモリ４ｂとは別の構成要素として示されているが、これらの２つは、例えば単一のランダムアクセスメモリ（ＲＡＭ）に独立して設けられた記憶部であってもよい。
【００２６】
円パターン検出部５は、主走査方向と副走査方向にｍ、ｎ画素づつずらした複数の円パターン検出ブロックを設け、複数ブロックにて円パターンを同時に検出する。具体的には、メモリ４ａに記憶された２値化データから、主走査方向に重複して隣接する３個分の検出ブロックの画像データを取り出し、円パターン検出部５は、これらのブロックについて同時に判断する。また、副走査方向に３回、同ブロックを繰り返し使用することにより、計９ブロックの円パターンを検出する。所定サイズの円状パターンを検出すると、円パターン検出部５は、その上下左右の位置から円の中心と半径を計算する。これらは後の真円度判定処理部６における真円度判定で用いられる。
【００２７】
図４は、円パターン検出部５（図１）による円パターン検出処理を示す。１検出ブロックの検出サイズを１６画素×１６画素とし、主走査方向に４画素づつずらして配置した３つのブロック（ＢＬＫ０、ＢＬＫ１、ＢＬＫ２）を用いる。３ブロックを含む１６画素×２４画素の領域から３ブロックについて同時に並列して円パターンを検出する。複数ブロックを同時に処理するため、処理が高速化できる。後で説明するように、この処理は１６ビットの単位で行えるので、１６画素×２４画素の領域について、複数ブロックの重なる部分を共用するため、パターン検出処理を効率化できる。なお、この図における３つの円パターンは、ブロックの説明のために示したものであり、実際にこのように配置されているものではない。
【００２８】
円パターンの検出を行う際に、主走査方向に上述の複数の検出ブロックを配置し、同時に複数の円パターンを検出するが、各検出ブロックの上下左右には、所定画素幅の画素データ保持部、画素の加算部、加算結果保持部を設け、加算結果にて円パターンの検出を判断する。具体的に説明すると、１６画素×２４画素の領域の上下左右の４箇所に、黒エッジを検出する黒エッジ検出部と、黒エッジ検出部の外側に白エッジ検出用の白エッジ検出部を設ける。黒エッジ検出部と白エッジ検出部とは、円パターンの直径より狭い８画素の幅を持つ。左右方向では、４つの黒エッジ検出部が、右と左にそれぞれ４画素分離れて位置される。この位置を移動して３ブロックについて検出処理ができる。また、上下方向には、上と下にそれぞれ、１６画素の幅で配置される。左側の８画素、中央の８画素、及び右側の８画素が３つのブロックに対応する。黒エッジ検出部は、円の中心方向に移動しつつ黒画素の数をカウントする。黒画素のカウント数が５以上となれば、円の外周のラインを検出したとし、黒エッジ検出部は、「検出」を示すフラグをセットする。黒エッジ検出部は、円の中心方向に５画素の深さまで黒画素の加算を行い、その時点でカウント値が５以上とならなければ、検出フラグをセットせずに処理を終える。白エッジ検出部は、黒エッジ検出部の３画素の外側に位置され、円の中心方向に動く。白エッジ検出部は絶えず８画素の幅×２画素分のデータがすべて白画素であるかどうかを確認する。黒エッジ検出部の検出フラグがセットされた時点で処理を終了し、その時点の検出データがすべて白であれば検出フラグをセットする。
【００２９】
円の中心方向に５画素の深さまで処理を終えた時点で、上下左右の計８箇所の検出フラグがセットされているかどうかを判断し、すべてセットされている場合、円の検出があったと判断し、その検出ブロックの総合検出フラグをセットする。この円パターンの検出動作を副走査方向に３回行い、３×３の計９ブロックの検出処理を行う。また、総合検出フラグも９ブロック分設け、副走査方向に３回の検出処理が終わるまで、検出結果を保持する。また、各ブロックの上下左右の計４個の黒検出部の検出位置を保持する保持部８も、処理を終えるまで検出結果を保持しておく。
【００３０】
図５は、円パターン検出部５のハードウエア回路の概略を示す。メモリ４ａは、２値化処理部２による２値化の結果を格納している。上、下、左、右の検出部４０，４１，４２，４３は円パターンの検出結果と検出位置を出力する。各検出部４０，４１，４２，４３は黒検出部と白検出部を持つ。検出位置判定部４４は、各ブロックの検出位置を判定する。検出結果判定部４５は、各ブロックの総合検出結果を判定する。保持部４６は、各ブロックの検出位置と総合検出結果を保持する。
【００３１】
図６は、上検出部４０の構成を詳細に示す。１６ビットのデータ保持部４０１は、メモリ４ａに格納された黒エッジ検出部の検出データを８ビット又は１６ビットの単位で読みこみ、保持する。１６ビットのデータのうち、ブロックＢＬＫ０に対応する７〜０ビット、ブロックＢＬＫ１に対応する１１〜４ビットおよびブロックＢＬＫ２に対応する１５〜７ビットの各８ビットのデータが同時に並列に処理される。各ブロックに対応して、加算部４０２は、データ保持部４０１の保持データと保持部４０３のデータを加算し、保持部４０３は、加算部４０２の加算結果を保持する。また、保持部４０３は、処理開始時は０にクリアされる。比較部４０４は、保持部４０３の保持値を参照値（ここでは５）と比べ、保持値が参照値より大きい場合に、出力（黒検出結果）をオン状態にする。この出力結果は検出結果判定部４５に出力される。
【００３２】
カウンタ４０５は、検出部の処理が開始するとカウントを開始し、処理に同期してカウントアップする。カウンタ４０５は処理開始時に０にクリアされる。３つの位置保持部４０６が、３つのブロックに対応して設けられ、各位置保持部４０６は、比較部４０４の出力がオンとなった時点のカウント値を保持する。このカウント値は、計９ブロックの処理が終了するまで保持される。
【００３３】
また、１６ビット、２ラインのデータ保持部４０７は、メモリ４ａに格納された白エッジ検出部の検出データについて３つの白判定部４０８が３つの処理ブロックに対応する白エッジを検出するために設けられる。各白判定部４０８は、３つの比較部４０４の出力がオンとなった時点の黒エッジ検出ラインの外側の２ラインの入力データのうち、ブロックＢＬＫ０に対応する７〜０ビット、ブロックＢＬＫ１に対応する１１〜４ビットおよびブロックＢＬＫ２に対応する１５〜７ビットの各８ビット、計１６ビットの入力データがすべて白であるかどうかを判定し、判定結果を検出結果判定部４５に出力する。
【００３４】
下検出部４１も同様の回路構成を用いる。また、上検出部４０と下検出部４１を兼用し、２回繰り返して使用することで１つの回路としてもよい。
【００３５】
図７は、左検出部４２の構成を詳細に示す。８個の１６ビットシフトレジスタ４２１は、黒エッジ検出部の８ビットの入力データをクロックＣＬＫに同期して左方向にシフトする。このシフトレジスタの図に示す４ビット目（０Ａ〜７Ａ）、８ビット目（０Ｂ〜７Ｂ）、１２ビット目（０Ｃ〜７Ｃ）の各８ビットのデータが加算部４２２に入力される。また、黒検出ラインの３画素外側と２画素外側の２ラインの０Ｄ〜７Ｄと０Ｅ〜７Ｅ、０Ｆ〜７Ｆと０Ｇ〜７Ｇ、０Ｈ〜７Ｈと０Ｉ〜７Ｉの各１６ビットのデータがそれぞれ白判定部４２７に入力される。加算部４２２から白判定部４２７までの構成（保持部４２３、比較部４２４、カウンタ４２５、位置保持部４２６）は、上検出部４１と同様なので詳細な説明は省く。
【００３６】
右検出部４３も同様の回路構成を用いるが、シフトレジスタのシフト方向が逆であり、またシフトレジスタからのデータ出力位置が左右逆となる。
【００３７】
また、上検出部４０と下検出部４１と同様に、左検出部４２と右検出部４３を兼用し、２回繰り返して使用することで１つの回路としてもよい。ただし、その場合、シフトレジスタにデータを入力する前段階にデータの反転回路（ＬＳＢ、ＭＳＢ）を設けるなどの追加回路が必要となる。
【００３８】
以上のように構成された円パターン検出部５（図１）により、円パターンが検出される。その結果を受けて、真円度判定処理部６（図１）は、検出された円パターンがどの程度真円に近いか、すなわち検出された円パターンと真円とが近似する程度を判定する。この判定処理では、円周上のサンプル点と、円周外のサンプル点をより詳細にチェックすることにより、より真円度の高いものを選択する。例えば、３ブロックに対して所定の基準に基づいて真円度のチェックを行う。
【００３９】
図８は、真円度処理のイメージ図である。円パターン検出部５（図１）によって計算された円の中心Ｃと半径Ｒにより、真円度判定処理部６（図１）は、円周上の複数のサンプル点（図のｂ点）と、円周外の複数のサンプル点（図のｗ点）を抽出してそれらの座標を求める。この例ではサンプル点の数はｂ点を２４、ｗ点を２０としたが、例えば、数を増やしてｂ点およびｗ点のいすれも３６個としてもよい。数を増やすことにより精度を向上できる。サンプル点は円パターン検出時における上下左右のエッジ位置に基づいて決定される。サンプル点の画素（真円判定フラグ）をメモリ４ｂから読みこみ、ｂ点が黒画素である数とｗ点が白画素である数をカウントする。このとき、円検出の誤差または計算誤差があった場合でも対応できるように、演算で求められた座標を中心に周囲数画素（例えば、３画素×３画素）の範囲内に黒画素が存在するかどうかを判定する。ｂ点およびｗ点を各３６個としたとき、ｂ点が全て黒画素、および、ｗ点が全て白画素のとき、カウント結果は最高点の７２点となる。このカウント値が最も大きいブロックを最有力のブロックと判定する。得点の高いブロック内の円パターンから順に適当な数だけ、後のパターンマッチングを行えばよい。なお、本実施の形態では円パターン検出部５（図１）が円の中心Ｃと半径Ｒとを求めるとしたが、これは真円度判定処理部６（図１）が求めてもよい。
【００４０】
パターンマッチング部７（図１）は、真円度判定処理部６（図１）により求められた得点の高いブロックの円形パターンを特定パターンと比較し、その類似度を判定する。パターンマッチングによる判定は周知のパターンマッチングアルゴリズムでよいので、その説明は省略する。
【００４１】
最後に、検出結果判定部８は、パターンマッチング部７の類似度に基づいて、判定結果を得点化して出力する。この得点によって、規定のマークかどうかの判定を行う。
【００４２】
以上、本発明の実施の形態における特定パターン検出装置を説明した。実施の形態で説明した特定パターン検出装置（図１）の処理動作は、特定パターン検出装置（図１）が、そのような処理を規定するコンピュータプログラムを読み込み、図示されない中央処理部がそのプログラムを実行することにより行われる。コンピュータプログラムは、ＣＤ−ＲＯＭ、ＤＶＤ等の光ディスク、フロッピーディスク、ハードディスク等の磁気記録媒体、および、メモリカード等の半導体記録媒体に記録でき、またインターネット等の電気通信回線を介して他のコンピュータに伝送され、通信相手のコンピュータのメモリ等の記録媒体に記録される。特定パターン検出装置としては、紙幣等の偽造を防止する観点から、複写機に搭載されるコンピュータのみならず、市販されている一般のコンピュータ（ＰＣ）等も含まれる。
【００４３】
【発明の効果】
メモリを浪費することなく、かつ、精度のよいパターン検出処理を実現できる。
【図面の簡単な説明】
【図１】 本発明の実施の形態の特定パターン検出装置の概略構成を示す図である。
【図２】 （ａ）は、２値化された画像の一部を示す図である。（ｂ）は、生成された真円判定フラグを示す図である。
【図３】 真円判定フラグ生成部の構成を示すブロック図である。
【図４】 円パターン検出部による円パターン検出処理を示す図である。
【図５】 円パターン検出部のハードウエア回路の概略を示す図である。
【図６】 上検出部の構成を詳細に示す図である。
【図７】 左検出部の構成を詳細に示す図である。
【図８】 真円度処理のイメージ図である。
【符号の説明】
１ 画像入力部
２ ２値化処理部
３ 真円判定フラグ生成部
４ａ メモリ
４ｂ 真円判定フラグメモリ
５ 円パターン検出部
６ 真円度判定処理部
７ パターンマッチング部
８ 検出結果判定部
Claims (12)
- 入力画像の画像データを２値化する２値化処理部と、
２値化処理部により２値化された画像データを記憶する第１の記憶部と、
２値化処理部により２値化された画像データにおいて、隣接する所定数の２値化画素からなる集合であって当該集合が該２値化された画像データが示す２値化画像における所定形状の領域と一致するように複数の該２値化画素から成る集合画素を特定し、該集合画素の周辺の範囲内に所定の画素が存在するか否かを判定し、該存否の判定の結果を示すフラグを該集合画素と対応付けて生成するフラグ生成部と、
フラグ生成部が生成した前記フラグを記憶する第２の記憶部と、
第１の記憶部に記憶された２値化画像データの画像を主走査方向及び副走査方向に重複して隣接する複数のブロックに区分して、ブロック毎に中心方向に向けた黒エッジ検出、および、白エッジ検出を行うことにより特定パターンに近似する円パターンを検出する検出部と、
前記検出部により検出された前記円パターン上の前記２値化画像データの２値化画素及び当該２値化画素の周囲の２値化画素の少なくともいずれか一方を含む前記集合画素に対応付けられて生成され、第２の記憶部に記憶され、前記集合画素に対して設定された前記フラグを検出することにより、検出部により検出された前記円パターンと前記特定パターンとの類似度を判定する判定処理部と、
判定処理部により判定された前記類似度にしたがって、検出部により検出された前記円パターンに対して詳細な画像認識処理を行うパターンマッチング部とを備えた円パターン検出装置。 - 前記隣接する複数の画素により規定される範囲は、前記複数の画素と、その周辺の画素を含む範囲である、請求項１に記載の特定パターン検出装置。
- 前記所定の画素は、黒画素である、請求項２に記載の円パターン検出装置。
- 判定処理部は、前記特定パターンの形状に基づいて、検出された円パターンから複数の画素を抽出し、当該抽出された各画素に隣接して存在する黒画素の個数をカウントして前記類似度を算出する、請求項１に記載された円パターン検出装置。
- 判定処理部は、さらに、前記特定パターンの形状に基づいて、検出された円パターンの数画素外側に存在する複数の外部画素を抽出し、各外部画素の近傍に存在する白画素の個数をカウントして前記類似度を算出する、請求項４に記載の円パターン検出装置。
- 入力画像の画像データを２値化するステップと、
２値化された画像データを記憶する第１の記憶ステップと、
２値化された画像データにおいて、隣接する所定数の２値化画素からなる集合であって当該集合が該２値化された画像データが示す２値化画像における所定形状の領域と一致するように複数の該２値化画素から成る集合画素を特定し、該集合画素の周辺の範囲内に所定の画素が存在するか否かを判定し、該存否の判定の結果を示すフラグを該集合画素と対応付けて生成するステップと、
前記フラグを記憶する第２の記憶ステップと、
第１の記憶ステップにより記憶された２値化画像データの画像を主走査方向及び副走査方向に重複して隣接する複数のブロックに区分して、ブロック毎に中心方向に向けた黒エッジ検出、および、白エッジ検出を行うことにより特定パターンに近似する円パターンを検出するステップと、
前記検出部により検出された前記円パターン上の前記２値化画像データの２値化画素及び当該２値化画素の周囲の２値化画素の少なくともいずれか一方を含む前記集合画素に対応付けられて生成され、第２の記憶ステップにより記憶され、前記集合画素に対して設定された前記フラグを検出することにより、検出部により検出された前記円パターンと前記特定パターンとの類似度を判定するステップと、
判定された前記類似度にしたがって、検出された前記円パターンに対して詳細な画像認識処理を行うステップと、を有する円パターン検出方法。 - 画像から特定パターンを検出するコンピュータにより実行されるプログラムであって、
２値化処理部に、入力画像の画像データを２値化させるステップと、
第１の記憶部に、２値化された画像データを記憶させる第１の記憶ステップと、
フラグ生成部に、２値化された画像データにおいて、隣接する所定数の２値化画素からなる集合であって当該集合が該２値化された画像データが示す２値化画像における所定形状の領域と一致するように複数の該２値化画素から成る集合画素を特定し、該集合画素の周辺の範囲内に所定の画素が存在するか否かを判定し、該存否の判定の結果を示すフラグを該集合画素と対応付けて生成させるステップと、
第２の記憶部に、前記フラグを記憶させる第２の記憶ステップと、
検出部に、第１の記憶ステップにより記憶された２値化画像データの画像を主走査方向及び副走査方向に重複して隣接する複数のブロックに区分して、ブロック毎に中心方向に向けた黒エッジ検出、および、白エッジ検出を行うことにより特定パターンに近似する円パターンを検出させるステップと、
判定処理部に、前記検出部により検出された前記円パターン上の前記２値化画像データの２値化画素及び当該２値化画素の周囲の２値化画素の少なくともいずれか一方を含む前記集合画素に対応付けられて生成され、第２の記憶ステップにより記憶され、前記集合画素に対して設定された前記フラグを検出することにより、検出部により検出された前記円パターンと前記特定パターンとの類似度を判定させるステップと、
パターンマッチング部に、判定された類似度にしたがって、検出された前記円パターンに対して詳細な画像認識処理を行わせるステップと、を実行させる、円パターンを検出するコンピュータにより実行されるプログラム。 - 前記隣接する複数の画素により規定される範囲は、前記複数の画素と、その周辺の画素を含む範囲である、請求項７に記載の特定パターンを検出するコンピュータにより実行されるプログラム。
- 前記所定の画素は、黒画素である、請求項８に記載の特定パターンを検出するコンピュータにより実行されるプログラム。
- 判定させる前記ステップは、判定処理部に、前記特定パターンの形状に基づいて、検出された円パターンから複数の画素を抽出し、当該抽出された各画素に隣接して存在する黒画素の個数をカウントして前記類似度を算出させるステップを含む、請求項７に記載の特定パターンを検出するコンピュータにより実行されるプログラム。
- 判定させる前記ステップは、さらに、判定処理部に、前記特定パターンの形状に基づいて、検出された円パターンの数画素外側に存在する複数の外部画素を抽出し、各外部画素の近傍に存在する白画素の個数をカウントして前記類似度を算出させるステップを含む、請求項１０に記載の特定パターンを検出するコンピュータにより実行されるプログラム。
- 請求項７〜１１のいずれかに記載のコンピュータにより実行されるプログラムを記録したコンピュータ読み取り可能な記録媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001156593A JP4329279B2 (ja) | 2001-05-25 | 2001-05-25 | 特定パターン検出装置、方法、コンピュータ実行可能なプログラム、および、そのようなプログラムを記録した記録媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001156593A JP4329279B2 (ja) | 2001-05-25 | 2001-05-25 | 特定パターン検出装置、方法、コンピュータ実行可能なプログラム、および、そのようなプログラムを記録した記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002354240A JP2002354240A (ja) | 2002-12-06 |
| JP4329279B2 true JP4329279B2 (ja) | 2009-09-09 |
Family
ID=19000587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001156593A Expired - Fee Related JP4329279B2 (ja) | 2001-05-25 | 2001-05-25 | 特定パターン検出装置、方法、コンピュータ実行可能なプログラム、および、そのようなプログラムを記録した記録媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4329279B2 (ja) |
-
2001
- 2001-05-25 JP JP2001156593A patent/JP4329279B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002354240A (ja) | 2002-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6289125B1 (en) | Image processing device and method for indentifying an input image, and copier scanner and printer including same | |
| US6766056B1 (en) | Image pattern detection method and apparatus | |
| JP3060902B2 (ja) | 画像処理装置及び画像処理方法 | |
| JPH11126259A (ja) | 画像検出方法、画像検出装置、画像処理方法、画像処理装置、及び媒体 | |
| US7016538B2 (en) | Image processor for detecting specified pattern | |
| US6952484B1 (en) | Method and apparatus for mark detection | |
| US7155051B2 (en) | Image recognition apparatus, image recognition method and image recognition program for specific pattern | |
| JP4329279B2 (ja) | 特定パターン検出装置、方法、コンピュータ実行可能なプログラム、および、そのようなプログラムを記録した記録媒体 | |
| JP4114375B2 (ja) | 識別装置 | |
| JP3893826B2 (ja) | 円パターン検出装置 | |
| JP4680419B2 (ja) | 円パターン検出装置、方法、コンピュータ実行可能なプログラム、および、そのようなプログラムを記録した記録媒体 | |
| JP3896746B2 (ja) | 円パターン検出装置 | |
| JP3835097B2 (ja) | 特定パターン検出装置および方法 | |
| JP2003289437A (ja) | 画像処理装置および方法 | |
| JP3835098B2 (ja) | 特定パターン検出装置および方法 | |
| JPH11110545A (ja) | 画像認識装置 | |
| US7474787B2 (en) | Apparatus and method of detecting specified pattern | |
| US7050621B2 (en) | Specified pattern detecting apparatus | |
| JP4235352B2 (ja) | 画像判別装置及び複写機及び画像判別方法 | |
| JP4206605B2 (ja) | 画像処理装置、画像処理方法、および画像処理プログラムを記録した記録媒体 | |
| JP2001312732A (ja) | 画像処理装置および方法 | |
| JP2001313826A (ja) | 画像処理装置、画像処理方法、および画像処理プログラムを記録した記録媒体 | |
| JP3244041B2 (ja) | 画像認識方法および画像認識装置ならびに記録媒体 | |
| JP2003036440A (ja) | 画像認識装置及び方法 | |
| JPH1153473A (ja) | パターン判定方法および記録媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20050614 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060323 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060420 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060420 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080204 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080602 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081014 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081211 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090526 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090608 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130626 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |