JP3884459B2 - ディジタルビデオ信号とディジタルオーディオ信号を処理するための装置と方法 - Google Patents

ディジタルビデオ信号とディジタルオーディオ信号を処理するための装置と方法 Download PDF

Info

Publication number
JP3884459B2
JP3884459B2 JP2005168861A JP2005168861A JP3884459B2 JP 3884459 B2 JP3884459 B2 JP 3884459B2 JP 2005168861 A JP2005168861 A JP 2005168861A JP 2005168861 A JP2005168861 A JP 2005168861A JP 3884459 B2 JP3884459 B2 JP 3884459B2
Authority
JP
Japan
Prior art keywords
signal
digital audio
audio signal
delay time
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005168861A
Other languages
English (en)
Other versions
JP2006014303A (ja
Inventor
ケイス・エル・クリンガー
Original Assignee
アンペックス・システムズ・コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アンペックス・システムズ・コーポレーション filed Critical アンペックス・システムズ・コーポレーション
Publication of JP2006014303A publication Critical patent/JP2006014303A/ja
Application granted granted Critical
Publication of JP3884459B2 publication Critical patent/JP3884459B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/10—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory
    • G06F5/12—Means for monitoring the fill level; Means for resolving contention, i.e. conflicts between simultaneous enqueue and dequeue operations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/146—Data rate or code amount at the encoder output
    • H04N19/152—Data rate or code amount at the encoder output by measuring the fullness of the transmission buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4307—Synchronising the rendering of multiple content streams or additional data on devices, e.g. synchronisation of audio on a mobile phone with the video output on the TV screen
    • H04N21/43072—Synchronising the rendering of multiple content streams or additional data on devices, e.g. synchronisation of audio on a mobile phone with the video output on the TV screen of multiple content streams on the same device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/439—Processing of audio elementary streams
    • H04N21/4392—Processing of audio elementary streams involving audio buffer management
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N5/926—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation
    • H04N5/9265—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation with processing of the sound signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
    • H04N7/084—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the horizontal blanking interval only
    • H04N7/085—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the horizontal blanking interval only the inserted signal being digital
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/24—Systems for the transmission of television signals using pulse code modulation
    • H04N7/52—Systems for transmission of a pulse code modulated video signal with one or more other pulse code modulated signals, e.g. an audio signal or a synchronizing signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N9/802—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving processing of the sound signal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2205/00—Indexing scheme relating to group G06F5/00; Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F2205/12—Indexing scheme relating to groups G06F5/12 - G06F5/14
    • G06F2205/126—Monitoring of intermediate fill level, i.e. with additional means for monitoring the fill level, e.g. half full flag, almost empty flag
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N5/926—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation
    • H04N5/9265—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation with processing of the sound signal
    • H04N5/9267—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation with processing of the sound signal using time division multiplex of the PCM audio and PCM video signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Television Signal Processing For Recording (AREA)

Description

産業上の利用分野
この発明は、ＦＩＦＯメモリ制御装置及び制御方法とその応用機器に関するもので、特にビデオインターフェースにおけるデジタルオーディオ信号の処理に有効であり、また高速書込み高速読み出しが可能な先入れ、先出し型のＦＩＦＯメモリにおいて、オーディオ信号の品質向上や、ビデオ信号との同期維持を確保するものである。
関連技術の説明
デジタルオーディオ及びビデオ信号の記録は、質の低減がなく何回でもコピーができることが重要である。つまり、記録媒体は物理的な劣化が生じるので、記録寿命は不定であるため、サンプルデータは、新しい記録媒体に情報の損失なしにコピーできることが重要である。
スイッチャ−，記録装置及び効果装置の相互接続を必要とする高品位なプロダクション分野では、信号の度重なる繰り返し変換やフィルタリングのために生じる信号品質の劣化を防止することが要望されている。
デジタルオーディオ、ビデオ信号は、異なるレートでサンプリングされているが、これらは、ケーブル節約のためには多重化して１本化することができる。多重化による伝送は、専門のスタジオ分野のようにそれぞれの目的のために種々の方法で相互接続を必要とする多くのビデオ、オーディオ機器には有効であり、ビデオ、オーディオ信号を分離する場合も、マトリックスによる分離が容易である。データ伝送のためにビデオとオーディオ信号を多重化するのに適合したスタジオ装置において、デジタルビデオインターフェースのガイドラインとして、標準方式の幾つかが開発されている。この標準方式は、ＣＣＩＲ勧告６５６、６０１−２ 及び、ＳＭＰＴＥ(Society of motion picture and television engineers)標準方式１２５Ｍにある。一般にデジタルビデオ信号の伝送周波数は２７ＭＨｚであり、各ビデオ走査ラインは、水平同期により分離されており、この水平同期は、ラスターの終りから次のラスターの始まりまでの期間にビームが帰還するのに十分な時間である。２値で特定ワード長のデジタルオーディオサンプルのように補助的な信号は、上記同期期間に多重することが可能である。つまりビデオに関連したオーディオ信号を、走査ライン間に埋め込むことが可能である。
上記のように、オーディオとビデオ信号を多重化して、装置間を１本のラインで伝送するときは便利であるが、各装置では各信号をしばしば分離して処理しなければならないときがあり、多重化を解くことが要求される。デジタルオーディオ信号は、２７ＭＨｚ（伝送周波数）とは異なる例えば４８ＫＨｚでデジタル化されて、水平同期期間に多重されているので、このデジタルオーディオ信号を分離抽出するために、２７ＭＨｚで受けて、４８ＭＨｚに変換して出力し、かつビデオ信号との同期も確保できるＦＩＦＯメモリ装置が必要である。
前述した標準方式においては、例えば１ビデオフレームに付き固定数のオーディオサンプルが割り当てられ、５ビデオフレーム（１ビデオフレームは５２５ライン／５９．８Ｈｚ）に付き８００８オーディオサンプルが存在する。この場合、ＦＩＦＯメモリ装置内部のオーディオサンプルの数は、５フィールド分の値が維持されている。つまり、各オーディオサンプルは、常にＦＩＦＯメモリ装置内にほぼ同じ数だけ存在している。ビデオ信号に対して、付加的な時間遅延や先行が生じた場合、ビデオとオーディオ信号の同期がはずれる。このような事態が生じる理由としては各種ある。例えばＦＩＦＯメモリ装置の出力周波数の対するドリフト、機器より作成された映像信号において、ビデオ、オーディオ信号の周波数及び位相同期が成されていない場合等である。また、広範囲の信号の切り換えがある場合である。これは、あるビデオフィールドのオーディオサンプルのトータル数は、正確には次に続くフィールドのオーディオサンプル数と同じではない場合があり、映像信号を複数の信号源（ソース）から発生させるような切換え操作があると、ＦＩＦＯメモリ装置内においてオーディオサンプル数の増減が生じる。記録、再生において、サンプル数が不正確であると、オーディオ信号がビデオ信号イメージに合致しないずれた音が生じる。現在の専門スタジオでは、非位相同期のビデオ／オーディオ成分をまずデジタルアナログ変換し、次に、互いの周波数関係を安定した確実なものとするために位相ロックしたレートでアナログデジタル変換している。しかしこの方法は、費用が高くなり、時間的に不利な面がある。また上述した方法では、信号の切換操作があると、アドレスタイミングに好ましくない結果をもたらす。
その結果として、ＦＩＦＯメモリのサイズを越えて、スキップさせる程のデータ量が入力された場合、あるいは、繰り返して用いる程にＦＩＦＯメモリ部からのデータが出力されて内部のデータ量が少ない場合には、クリック音やポツ音が発生する。単一（瞬間的）なスキップや繰り返しは、現行の標準方式ではさほど問題ではないが、連続して上記のようなスキップや繰り返し出力が行われると耳ざわりとなり好ましくない。ＦＩＦＯメモリ部の通常の動作では、オーバーフローやアンダーフローは生じないが、周波数ドリフトや信号切換えがあるとデータのスキップや繰り返しが発生する。現在、上記のように連続的なデータのスキップや繰り返しが発生するのを防止する装置や方法は、デジタルビデオインターフェースには適用されていない。
最近では、特殊効果等のためにビデオ及びオーディオ信号の切換え操作や編集が良く行われるようになり、専門的なスタジオでは、低価格で、機能が改善された、そして使い安い装置や方法が要望されている。この装置や方法は、ＳＭＰＴＥ方式に応じたＦＩＦＯメモリ装置によって、ビデオとオーディオ信号の同期タイミング効果がもたらされるような装置や方法である。
この発明は、上記の要望を満足するもので、ＦＩＦＯメモリ部のデータ占有量が任意の指定レンジから外れたときに、メモリバッファサイズの再センタリングを行うことにより、ＦＩＦＯメモリ部にわずかな占有量と遅延を維持させものである。
この発明は、ＦＩＦＯメモリ装置及び方法を供するもので、データサンプルを受けて出力周波数でこれらのデータサンプルを出力するもので、この場合、データは入力から出力までの間メモリ内で所定時間を維持される。またこの発明の装置及び方法は、同期ずれの問題を解決し、所定レンジ内にＦＩＦＯメモリ部のデータ占有量を維持することで、クリック音やポツ音をなくすものである。
この発明では、ＦＩＦＯメモリ部は、メモリセルに格納するためのデータを書込みレートで受けとる。メモリセルのデータは出力データレートで出力される。ＦＩＦＯメモリ部のデータ占有量は、書込みアドレスと読み出しアドレスの差により決定される。そして可変的及び動的に選択されたデータサイズレンジであるバッファセンタリング信号によりデータ占有量がチェックされる。またそのデータサイズレンジは、ＦＩＦＯメモリ部の容量よりも小さい。先の指定されたレンジは、ＦＩＦＯメモリ部の書込みから読み出しまでの間のデータストア遅延時間に相当する。もし、バッファセンタリング時間（ストア遅延時間）について、ＦＩＦＯメモリ部のデータ占有量がレンジの下限より低下、若しくは遅延時間の下限より低下した場合には、ＦＩＦＯメモリ部の読み出しアドレスが保持され、直前に読み出されたデータが再度読み出される。ただし１回だけである。このことは、ＦＩＦＯメモリ部のデータ占有量が指定レンジに治まるように、入力データが蓄積される時間的余裕を与えるこである。一方、ＦＩＦＯメモリ部のデータ占有量がレンジの上限より上昇、若しくは遅延時間の上限より上昇した場合には、ＦＩＦＯメモリ部の書込みアドレスが保持され、直前に書込まれデータ部に再度書込まれる。ただし１回だけである。このことは、ＦＩＦＯメモリ部のデータ占有量が指定レンジに治まるように、出力データが読み出されるまでの時間的余裕を与えるこである。
さらにこの発明によると、オーディオ信号の磁気記録再生に関して、前述した時間的遅延の問題を解決するものである。磁気記録再生においてビデオ信号とオーディオ信号との同期を確保するために、ＦＩＦＯメモリ部はバースト的なオーディオサンプルを入力レートで受けとり、これとは異なる低レートで前記オーディオサンプルを出力する。ＦＩＦＯメモリ部の内部におけるデータの遅延時間が、長すぎたり、短すぎたりすると、リップ同期となりビデオイメージに対してオーディオがミストラッキングとなる。ＦＩＦＯメモリ部において１データ以上のオーバーフローやアンダーフローが生じると、クリック音やポツ音が生じる。このようなオーディオチャンネルに発明を適用し、ＦＩＦＯメモリ部の内部のデータサイズをレンジ内の維持することにより、オーディオとビデオイメージとのずれを防止でき、またクリック音やポツ音を防止できることになる。
［作用］
上記の手段により、オーディオ信号の品質の劣化を防止できるとともに、ビデオ信号とオーディオ信号との同期を確実なものとすることができる。
本願発明の第一の観点に従って、第１のトリガ信号により複数のデータが入力されて、連続的に指定される書込みアドレスの複数のメモリセルに書き込まれ、第２のトリガ信号により、連続的に指定される読出しアドレスの前記複数の前記複数のメモリセルから前記複数のデータが読み出されるＦＩＦＯメモリ部と、前記ＦＩＦＯメモリ部を可変および動的に制御するためのセンタリング信号に応答して、前記ＦＩＦＯメモリ部のデータを保持しているメモリセル数が、設定されたデータ占有量のレンジ以内にあるように制御する制御手段とを具備した事を特徴とするＦＩＦＯメモリ制御装置、が供される。
上記ＦＩＦＯメモリ制御装置の前記制御手段は、データを保持しているメモリセル数を測定する測定手段と、可変的および動的に前記データ占有量を上限と下限のしきい値で設定する手段と、データを保持するメモリセル数が前記上限のしきい値を越えたときに前記測定手段の出力に応答して前記書込みアドレスの指示を禁止する手段と、データを保持するメモリセル数が前記下限のしきい値より低下したときに前記測定手段の出力に応答して前記読み出しアドレスの指示を禁止する手段とを具備することができる。
同じく上記ＦＩＦＯメモリ制御装置の前記バッファセンタリング信号は、期間設定信号を含む事ができる。
同じく上記ＦＩＦＯメモリ制御装置の前記制御手段は、プログラムにより実現されることができる。
上記書込みアドレスの指示を禁止する手段は、新しく入力したデータを直前に書き込まれたメモリセルに対して単一書込みを行う手段を含み、前記読み出しアドレスの指示を禁止する手段は、直前に読み出されたメモリセルから単一読み出しを実行する手段とを具備することができる。
上記測定手段は、書込みアドレスと読み出しアドレスの差をとる手段を有することができる。
本願発明の第２の観点に従って、多重されたビデオとオーディオ信号を受けて、ビデオ信号とオーディオ信号を分離して出力する手段と、分離されたビデオ信号を受けて処理するビデオチャンネル手段と、分離されたオーディオ信号を受けてビデオ信号との時間的関係が整合するように処理するように成されており、その処理部分が、ＦＩＦＯメモリ部と、遅延時間制御信号に応答して前記ＦＩＦＯメモリ部の遅延時間を制御する制御部とからなるオーディオチャンネル手段と、処理後のビデオおよびオーディオ信号を磁気媒体に記録するための磁気ヘッドを有した磁気記録手段とを具備した事を特徴とする磁気記録装置、が供される。
上記磁気記録装置の前記制御部は、前記ＦＩＦＯメモリ部のデータ遅延時間を測定する測定手段と、上限と下限の遅延時間しきい値により、前記データ遅延時間を可変的および動的にレンジ内に確定するための手段と、前記測定手段の出力に応答し、前記遅延時間が上限の遅延時間しきい値を越えた場合に前記書込みアドレスを禁止する手段と、前記測定手段の出力に応答し、前記遅延時間が下限の遅延時間しきい値より低下した場合に前記読み出しアドレスを禁止する手段とを具備することができる。
同じく上記磁気記録装置の前記遅延時間制御信号は、期間設定信号を含む事ができる。
同じく上記磁気記録装置の前記制御部は、プログラムにより実現されることができる。
上記書込みアドレスの指示を禁止する手段は、新しく入力したデータを直前に書き込まれたメモリに対して単一書込みを行う手段を含み、前記読み出しアドレスの指示を禁止する手段は、直前に読み出されたメモリから単一読み出しを実行する手段とを具備することができる。
上記測定手段は、書込みアドレスと読み出しアドレスの差をとる手段を有することができる。
本願発明の第３の観点に従って、複数のデータがバッファメモリにシリアル入力されるステップと、前記データを書込みアドレスの手順により指定された複数のメモリセルに書込むステップと、前記複数のメモリセルから書込み順に読み出しアドレスにより指定された順で読み出すステップと、バッファセンタリング信号を受けるステップと、前記バッファセンタリング信号に応答し、データ占有量のレンジ以内にデータを保持した前記メモリセルの数を可変的及び動的に維持するステップとを具備したことを特徴とするＦＩＦＯメモリ制御方法、が供される。
上記ＦＩＦＯメモリ制御方法の前記データを保持したメモリセルの数を維持するステップは、データを保持したメモリセルの数を測定するステップと、前記バッファメモリのデータ占有量の上限及び下限のしきい値を設定するステップと、前記データを保持したメモリセルの数が上限のしきい値を越えたときに、書込みアドレスを停止状態にするステップと、前記データを保持したメモリセルの数が下限のしきい値を低下したときに、読み出しアドレスを停止状態にするステップとを具備することができる。
上記ＦＩＦＯメモリ制御方法の前記バッファセンタリング信号は、期間信号を含むことができる。
上記ＦＩＦＯメモリ制御方法の前記メモリセルの数を可変的及び動的に維持するステップは、前記バッファメモリのデータ占有量の上限及び下限のしきい値をプログラムにより設定することができる。
上記書込みアドレスを停止状態にするステップは、直前に書込まれた書込みアドレスに新しいデータを１回書込むステップを有し、読み出しアドレスを停止状態にするステップは、直前に読み出されたメモリセルから１回読み出すステップを有することができる。
上記測定するステップは、書込みアドレスと読み出しアドレスの差をとるステップを有することができる。
本願発明の第四の観点に従って、多重されたビデオとオーディオ信号を受けるステップと、前記ビデオ信号とオーディオ信号を分離して出力するステップと、分離されたビデオ信号を磁気記録前にビデオチャンネル手段へ伝送するステップと、分離されたオーディオ信号をオーディオチャンネル手段へ伝送するステップと、前記オーディオチャンネル手段において前記オーディオ信号を処理し、遅延時間制御信号に基づいて遅延制御する遅延時間制御ステップと、ビデオ及びオーディオ信号を磁気媒体に記録処理するステップとを具備したことを特徴とする磁気記録処理方法、が供される。
上記磁気記録処理方法の前記遅延時間制御ステップは、ＦＩＦＯメモリの遅延時間を測定するステップと、可変的及び動的に前記ＦＩＦＯメモリの遅延時間の上限及び下限しきい値を設定するステップと、前記ＦＩＦＯメモリの遅延時間が前記上限しきい値を越えたときに書込みアドレスを停止するステップと、前記ＦＩＦＯメモリの遅延時間が前記下限しきい値を低下したときに読み出しアドレスを停止するステップとを具備することができる。
上記磁気記録処理方法の前記遅延時間制御信号は、期間信号を含むことができる。
上記磁気記録処理方法の前記遅延時間制御ステップは、前記上限及び下限しきい値をプログラムにより制御するステップを有することができる。
上記書込みアドレスを停止するステップは、直前に書込まれた書込みアドレスに新しいデータを１回書込むステップを有し、読み出しアドレスを停止状態にするステップは、直前に読み出されたメモリセルから１回読み出すステップを有することができる。
上記測定するステップは、書込みアドレスと読み出しアドレスの差をとるステップを有することができる。
［実施例］
以下この発明の実施例を図面を参照して詳細に説明する。
図１はこの発明の一実施例であり、１００はＦＩＦＯを用いた自動遅延時間制御装置の機能ブロックである。自動遅延時間制御装置は、ＦＩＦＯメモリ部１０２、遅延時間制御部１０５（破線で囲まれている）を有する。
ＦＩＦＯメモリ部１０２の機能は、周知であるからその内部については詳しくは示していない。ＦＩＦＯメモリ部１０２は、データ格納バッファとして機能し、内部のデータ領域に書込むべき入力データ（ＤＡＴＡ ＩＮ）を端子１０４から受取り、端子１０８から与えられる書込みクロック（ＣＬＫ ＩＮ）により取込む。出力データ（ＤＡＴＡ ＯＵＴ）は端子１０６に出力されるもので、端子１１０から与えられる読み出しクロック（ＣＬＫ ＯＵＴ）により読み出される。故に、データ書込み及び読み出しは、書込みクロック（ＣＫＬ ＩＮ）及び読み出しクロック（ＣＫＬ ＯＵＴ）により制御される。このＦＩＦＯメモリ部１０２は、最初に書込まれたデータが、最初に読み出される（first in、first out ）ことからＦＩＦＯと呼ばれている。ＦＩＦＯメモリ部１０２は、しばしば半導体集積回路あるいはアプリケーション・スペシフィック（ＡＳＩＣ）の一部として設備される。ＦＩＦＯメモリ部１０２において、読み出しアドレスの指示（読み出しアドレス：ＲＥＡＤ ＡＤＲＥＳＳ）は、最初に書込まれたデータアドレストラックを示し、書込みアドレスの指示（書込みアドレス：ＷＲＩＴＥ ＡＤＤＲＥＳＳ）は、次の記憶可能な場所のトラックを示す。
固定ビット数の長さを持つシリアルあるいはパラレルのデータは、端子１０４から直接、メモリセルに入力する。また、メモリセルのデータは、端子１０６に直接出力される。内部ではメモリセルからメモリセルに転送されることはない。データの書込み及び読み出しは、端子１０８の書込みクロック、端子１１０の読み出しクロックにより制御される。
遅延時間制御部１０５は、信号合成部（ＳＵＭ）、一対の比較部（Ｃ１、Ｃ２）、しきい値調整部１４０、一対のアドレス保持部（Ｇ１、Ｇ２）を有する。ＦＩＦＯメモリ部１０２からの書込みアドレス（ＷＲＩＴＥ ＡＤＤＲＥＳＳ）と読み出しアドレス（ＲＥＡＤ ＡＤＤＲＥＳＳ）は、信号合成部（ＳＵＭ）の入力端に与えられる。書込みアドレスは、信号線１１６を通して信号合成部（ＳＵＭ）の非反転入力端に与えられ、読み出しアドレスは、信号線１１８を通して反転入力端に与えられる。信号合成部（ＳＵＭ）の演算結果であるデータ占有量情報ＢＦは、信号線１２０を通して比較部Ｃ１の入力端Ｑ１と、信号線１２２を通して比較部Ｃ２の入力端Ｐ２に与えられる。遅延レンジは、遅延量の下限しきい値（ＬＯＷＥＲ ＤＥＬＡＹ ＴＨＥＳＨＯＬＤ）と、遅延量の上限しきい値（ＵＰＰＥＲ ＤＥＬＡＹ ＴＨＥＳＨＯＬＤ）により境界が定められている。下限しきい値は、信号線１２４を通してしきい値調整部１４０から比較部Ｃ１の入力端Ｐ１に与えられ、また上限しきい値は、信号線１１８を通してしきい値調整部１４０から比較部Ｃ２の入力端Ｑ２に与えられる。バッファ占有量情報ＢＦが下限しきい値よりも小さい場合には、Ｐ１＞Ｑ１が成立する。一方、バッファ占有量情報ＢＦが上限しきい値よりも大きい場合には、Ｐ２＞Ｑ２が成立する。アドレス保持部Ｇ１は、その一方の入力端に信号線１２８を通して信号Ｐ１＞Ｑ１を受けとり、アドレス保持部Ｇ２は、その一方の入力端に信号線１３０を通して信号Ｐ２＞Ｑ２を受けとる。アドレス保持部Ｇ１、Ｇ２の他方の入力端にはそれぞれ信号線１３２と１３４を通して遅延制御信号（ＢＵＦＦＥＲ ＣＥＮＴＥＲＩＮＧ）が与えられる。アドレス保持部Ｇ１は、遅延制御信号とＰ１＞Ｑ１の両方が成立したときに読み出しアドレス保持信号（ＨＯＬＤ ＲＥＡＤ ＡＤＤＲＥＳＳ）を出力し、これをＦＩＦＯメモリ部１０２に信号線１３６を通して与える。また、アドレス保持部Ｇ２は、遅延制御信号とＰ２＞Ｑ２の両方が成立したときに書込みアドレス保持信号（ＨＯＬＤ ＷＲＩＴＥ ＡＤＤＲＥＳＳ）を出力し、これをＦＩＦＯメモリ部１０２に信号線１３８を通して与える。
次に動作をさらに説明する。特定ワード長のデータは、書込みクロックに同期してＦＩＦＯメモリ部１０２に書込まれる。このデータは、入力した順番に読み出しクロックに同期して読み出される。各データは、ＦＩＦＯメモリ部１０２の内部で確実な時間待ってから読み出される。この遅延時間は、ＦＩＦＯメモリ部１０２が空の方にあるよりも、平均的に満たされているときのほうが長くなる。遅延時間制御部１０５は、遅延制御信号により起動されたときはいつでもバッファ占有量情報ＢＦにより示されるデータ占有状態を評価する。遅延時間制御部１０５は、ハードウエアあるいはソフトウエアにより可変できる独自のクロック周波数で動作する。バッファ占有量情報ＢＦは、指定されている占有量レンジ（あるいは遅延時間レンジ）と比較される。もし占有量情報ＢＦが、下限しきい値及び上限しきい値の外であれば、それからバッファセンタリング信号が生起するときに、自動的にバッファセンタリング動作が実行され、バッファ占有量が指定されたレンジ内に収まるように引き込まれる。もし、占有量が上限を越えていた場合、書込みアドレスを１書込みサイクル期間保持するための書込みアドレス保持情報が出力され、指定レンジ内にバッファサイズが収まるようにデータをスキップさせる。もし、占有量が下限を低下していた場合、読み出しアドレスを１読み出しサイクル期間保持するための読み出しアドレス保持情報が出力され、指定レンジ内にバッファサイズが到達するようにデータの繰り返し読み出しが行われる。ＦＩＦＯメモリ部１０２と遅延時間制御部１０５の動作は、デジタル集積回路に限定されず、ＡＳＩＣあるいはハードウエア及びマイクロコード情報による動作であってもよい。また、この発明では 遅延時間制御回路１０５がプログラム制御装置の一部として動作するものであっても良い。
図２及び図３を参照して他の実施例を説明する。この実施例ではこの発明が磁気記録チャンネル２００に適用されている。磁気記録チャンネル２００は、信号抽出部２１０、ビデオチャンネル部２２０、オーディオチャンネル部２３０を有し、オーディオチャンネル部２３０は、自動遅延時間制御装置１００と、オーディオ処理部２５０、磁気記録部２６０を含む。信号抽出部２１０は、信号線２１２を通して、多重信号（ＩＮＰＵＴ ＷＡＶＥＦＯＲＭ）を受けとる。多重信号は、ビデオ信号とオーディオ信号とを含む。これらの信号は、分離されて処理され適切なフォーマットと時間同期がとられて磁気記録部２６０により磁気媒体に記録される。信号線２１２上の多重信号は、図３の信号３００に概ね示されるように、ビデオとオーディオのタイミング関係に従う。ビデオ信号の走査ラインの間には、水平同期期間（Ｈ−ＳＹＮＣ）があるが、このＨ−ＳＹＮＣにはビデオ情報は存在せず、ラスターの終り時点から次のラスターの開始時点までの時間を確保している。ＳＭＰＴＥ標準１２５Ｍでは、シリアルデジタルビデオインターフェースにおいてデジタルオーディオサンプルのような補助情報を、上記同期期間に挿入することを述べている。信号抽出部２１０からのビデオ信号は信号ライン２２２を介してビデオチャンネル部２２０に供給され、オーディオ信号は信号ライン２３２を介してオーディオチャンネル部２３０に供給される。オーディオ信号は、まず信号ライン２３２で自動遅延時間制御装置１００に供給され、続いて信号ライン２４２を介してオーディオ処理部２５０でエンコードされる。このエンコードは、例えばオーディオ・エンジニアリング・協会（ＡＥＳ３−１９８５、ＡＮＳＩＳ４．４０−１９８５）に従ったデータ形式である。オーディオ処理部２５０の出力は、信号線２５２を通して磁気記録部２６０に供給される。オーディオ信号は、図３の３１０で示される。ここでは方形波パルスの各々はいくらかのデジタル化されたオーディオサンプルを含んでおり、そのサンプルの各々は固定数の２値データビットである。 ［（ｉ）、当方で誤訳を訂正した文。２６２を図２に追加すべきか］ビデオ信号、オーディオ サンプリングされ細長いＩＮＰＵＴ ＷＡＶＥＦＯＲＭ、は、ビデオチャンネル部２２０で処理されて信号線２６２を介して磁気記録部２６０により磁気媒体に記録される。典型的なＦＩＦＯの容量、例えば１６あるいは６４ワード（各ワードあるいは各データ要素は固定の２値データビット数を有する）に関して、許容される平均力出力遅延時間のレンジは、任意に設定でき、オーディオサウンドとビデオイメージの同期ずれ（ミストラック）があるときに生じる非同期上の問題を避けられるように設定される。さらに、１以上のデータ要素が繰り返されあるいは連続してスキップされたような場合に生じる不快なクリック音、ポツ音を除去できるように上記レンジは設定される。このためには、データスキップや繰り返しは１回だけが行われ、連続してはおこなわれないようになっている。
ＳＭＰＴＥ標準１２５Ｍによると、ビデオ信号に割り付けられるオーディオサンプルは±１である。オーディオサンプルはいくつかのワードをもち各ワードは固定ビット数である。これらのサンプルは、Ｈ−ＳＹＮＣに多重されている。磁気記録チャンネル２００では、ビデオ信号とオーディオ信号は分離され処理され、それ故、両者の同期については注意する必要がある、といういのはわずかな遅延時間差がミス同期、クリック音、ポツ音を生じるからである。つまり、フィールドあるいはフレームを越えてわずかなオーディオサンプルが残ってしまう。しかしながら、信号切換え操作や周波数ドリフトがあった場合、バッファメモリはビデオチャンネル部２２０で予測できない遅延時間を生じるようなオーバーフローあるいはアンダーフローが発生する。それ故、先に述べたような問題が生じる。
もしフレームあるいはフィールドレートのような適切なレートの信号が、メモリの占有量をチェックするために用いられる、あるいはメモリでどの程度の遅延を生じているかをチェックするために用いられるならば、決定は、固定ビデオフレームの中に過多若しくは過少のオーディオサンプルがあるかどうかで行われる。そしてオーディオサンプルは、確実なレンジ内に遅延量が保たれるように、スキップあるいは繰り返しされ、バッファメモリのオーバーフローあるいはアンダーフローが抑圧される。もし、遅延量制御信号が入力されたときバッファメモリが満たされていれば（遅延時間が大きすぎる場合は）、書き込みアドレスのインクリメントを書込みの１サイクル分停止することにより、データの１サンプルがスキップされる。また、バッファメモリのデータ占有量が非常に少なく（遅延時間が短かすぎる場合は）、読み出しアドレスのインクリメントを読み出しの１サイクル分停止することにより、データの１サンプルがリピートされる。最後に、ビデオチャンネル部２２０及びオーディオチャンネル部２３０から出力される信号は、磁気記録部２６０に適切な同期状態で到達する。
この発明は上記の実施例に限らず各種のタイプのデジタル回路及びその技術分やに適応できる。また、デジタルノイズ低減、伝送技術にもゲート回路や論理回路を組み替えて適用することができる。
上述した実施例において、シリアルデジタルビデオインターフェースにおけるオーディオＦＩＦＯメモリ部は、ビデオとオーディオ信号間の同期が改善されている。また、多重信号連続してスキップあるいはリピートされることにより生じる不快な音を低減することができる。このＦＩＦＯメモリ部は、書込みレートでデータを受けとりこのデータをメモリセルに書込み、また読み出しレートのクロックでメモリセル部からデータを読み出す。ＦＩＦＯメモリの占有量は、外部信号の上限及び下限のしきい値によるレンジで規定される。もしメモリのデータ占有量が下限のしきい値より低下した場合には、読み出しアドレスが、直前に読み出したデータを再度読み出すように保持され（ただし１回）る。またメモリのデータ占有量が上下のしきい値より高い場合には、書込みアドレスが、直前に書込んだデータがオーバーライトされるように保持され（ただし１回）る。
以上説明したようにこの発明によれば、オーディオ信号の品質向上や、ビデオ信号との同期維持を確保するメモリ制御装置、制御方法及びその応用機器を供できる。
この発明の一実施例を示すブロック図。 この発明による磁気記録装置の構成を示すブロック図。 ＳＭＰＴＥ標準１２５Ｍにて規定されている多重信号を説明するために示した簡略図。
符号の説明
１００…自動遅延時間制御装置、１０２…ＦＩＦＯメモリ部、１０５…遅延時間制御部、１４０…しきい値調整部、ＳＵＭ…信号合成部、Ｃ１、Ｃ２…比較部、Ｇ１、Ｇ２…アドレス保持部、２１０…信号抽出部、２２０…ビデオチャンネル部、２３０…オーディオチャンネル部、２５０…オーディオ処理部。

Claims (12)

  1. 入力データ伝送チャンネルから受信したディジタルビデオ信号とディジタルオーディオ信号を別々に処理するための、及び処理したディジタルオーディオ信号と処理したディジタルビデオ信号を、選択された時間的関係に整合するように出力データ伝送チャンネルに供するための装置であって、多重化されたオーディオ及びビデオ信号として受信されるディジタルオーディオ信号とディジタルビデオ信号は、フィールドレート或いはフレームレートのいずれかでビデオイメージを表すデータ要素及び相互関係のあるオーディオ情報を有する装置、該装置は下記を具備する、
    受信した多重化されたオーディオ及びビデオ信号を、分離したディジタルビデオとディジタルオーディオ信号データ要素に分離するための手段、
    分離されたディジタルビデオ信号を処理して、処理されたディジタルビデオ信号を供するための手段、
    分離されたディジタルオーディオ信号を処理して、処理されたディジタルビデオ信号と選択された時間的関係が整合するように、処理されたディジタルオーディオ信号を供するための手段、該分離されたディジタルオーディオ信号を処理する手段は下記を含む、
    分離されたディジタルオーディオ信号データ要素が書き込まれた
    及び処理されたディジタルオーディオ信号を形成するために、それら
    要素が出力されるところのメモリセルを有するＦＩＦＯバッファメモ
    リ、該ディジタルオーディオ信号データ要素は、書き込みアドレスの
    指示により指定されるアドレスの順でメモリセル中に書き込まれ、読
    み出しアドレスの指示により指定されるアドレスの順でのメモリセル
    から出力される、該ＦＩＦＯバッファメモリは、書き込みアドレスの
    指示と読み出しアドレスの指示により同時に指定されるアドレス間の
    差により決定される、書き込み及び出力するディジタルオーディオ信
    号データ要素間の遅延時間を供する、
    多重化されたオーディオとビデオ信号により表されるビデオイメ
    ージのレートで期間信号を供するための手段、
    期間信号に応答して読み出しアドレスの指示により及び書き込み
    アドレスの指示により、指定されるアドレスを選択的に調整し、処理
    されたディジタルオーディオ信号と処理されたディジタルビデオ信号
    の間の選択された時間的関係に対応してＦＩＦＯバッファメモリ中の
    データ要素の書き込み及び呼出しとの間の遅延時間を供するための手
    段、書き込みアドレスの指示により指定されるアドレスは、ＦＩＦＯ
    バッファメモリにより保持されたデータ要素の数が上限の遅延時間し
    きい値を越えるときに期間信号に応答して調整され、及び読み出しア
    ドレスの指示により指定されるアドレスが、ＦＩＦＯバッファメモリ
    により保持されたデータ要素の数が下限の遅延時間しきい値よりも低
    下した時に、期間信号に応答して調整される、及び
    処理されたディジタルビデオ信号と、ＦＩＦＯバッファメモリからの処理されたディジタルオーディオ信号を受信し、選択された時間的関係に整合するように前記信号を出力データ伝送チャンネルに供するための手段。
  2. アドレスを選択的に調整する手段が、
    ＦＩＦＯバッファメモリでのディジタルオーディオ信号データ要素の書き込みと出力との間の遅延時間を測定する手段、
    上限の遅延時間しきい値及び下限の遅延時間しきい値により定められる遅延時間のレンジを可変的に及び動的に設定するための手段、
    測定された遅延時間が上限遅延時間しきい値を越えるときに、期間信号に応答してＦＩＦＯバッファメモリの書き込みアドレスの指示を禁止するための手段、
    測定された遅延時間が下限の遅延時間しきい値より低下するときに、期間信号に応答してＦＩＦＯバッファメモリの読み出しアドレスの指示を禁止するための手段、
    とを具備する請求項１に記載の装置。
  3. 書き込みアドレスの指示を禁止するための手段は、新しく受信したディジタルオーディオ信号データ要素を、ＦＩＦＯバッファメモリの、直前に書き込まれたメモリセルに１回書き込みをする、及び
    読み出しアドレスの指示を禁止する手段は、ＦＩＦＯバッファメモリの、直前に読み出されたメモリセルからディジタルオーディオ信号データ要素を１回読み出しをする、
    請求項２に記載の装置。
  4. 測定する手段は、読み出しアドレスの指示により指定された読み出しアドレスと書き込みアドレスの指示により指定された書き込みアドレスとの間の差を取るための手段を含んでいる、請求項２に記載の装置。
  5. 入力データ伝送チャンネルと出力データ伝送チャンネルは記録チャネルを構成し、及び
    処理されたディジタルオーディオ信号及び処理されたディジタルビデオ信号を受信し及び供するための手段は、記録媒体上に前記信号を記録する、
    請求項１に記載の装置。
  6. 記録チャンネルは磁気記録チャンネルであり、及び
    処理されたディジタルオーディオ信号と処理されたディジタルビデオ信号を受信し及び供する手段は、磁気媒体上に前記信号を記録する磁気ヘッドを含んでいる、
    請求項５に記載の装置。
  7. 入力データ伝送チャンネルから受信したディジタルビデオ信号とディジタルオーディオ信号を別々に処理するための、及び処理したディジタルオーディオ信号と処理したディジタルビデオ信号を、選択された時間的関係に整合するように出力データ伝送チャンネルに供するための方法であって、多重化されたオーディオ及びビデオ信号として受信されるディジタルオーディオ信号とディジタルビデオ信号は、フィールドレート或いはフレームレートのいずれかでビデオイメージを表すデータ要素及び相互関係にあるオーディオ情報を有し、該方法は下記を具備する、
    受信した多重化されたビデオ及びオーディオ信号を、分離したディジタルビデオとディジタルオーディオ信号データ要素に分離する、
    分離したディジタルビデオ信号を処理して、処理されたディジタルビデオ信号を形成する、
    分離されたディジタルオーディオ信号を処理して、処理されたディジタルビデオ信号と選択された時間的関係が整合するように、処理されたディジタルオーディオ信号を形成する、該分離されたディジタルオーディオ信号を処理することは下記を含む、
    分離したディジタルオーディオ信号データ要素を、書き込みアド
    レスの指示により指定されたアドレスシーケンス中のバッフアメモリ
    のアドレス可能なメモリセル中に、分離されたディジタルオーディオ
    信号データ要素を連続して書き込む、
    読み出しアドレスの指示により指定された、最初に書き込まれた
    データが最初に読み出される順でアドレス可能なメモリセルからディ
    ジタルオーディオ信号データ要素を選択的に読み出す、書き込みアド
    レスの指示と読み出しアドレスの指示により同時に指定されたアドレ
    ス間の差は、書き込みと読み出しディジタルオーディオ信号データ要
    素間の遅延時間を供する、及び
    多重化されたオーディオとビデオ信号により表されたビデオイメ
    ージのレートでの読み出しアドレスの指示により及び書き込みアドレ
    スの指示により指定されたアドレスを選択的に調整し、処理されたデ
    ィジタルオーディオ信号と処理されたディジタルビィデオ信号との間
    の選択された時間的関係に対応するバッファメモリでのデータ要素の
    書き込み及び呼出間の遅延時間を供する、書き込みアドレスの指示に
    より指定された該アドレスは、バッファメモリにより保持されたデー
    タエレメントの数が、上限の遅延時間しきい値を越えたときに調整さ
    れ、及び読み出しアドレスの指示により指定されたアドレスは、バッ
    ファメモリにより保持されたデータ要素の数が下限の遅延時間しきい
    値より少ないときに調整される。
  8. 書き込みアドレスの指示により及び読み出しアドレスの指示により指定されたアドレスを選択的に調整する工程が、
    バッフアメモリでのディジタルオーディオデータ要素の書き込みと読み出し間の遅延時間を測定する、
    上限及び下限の遅延時間しきい値により定められる遅延時間の範囲を可変的に及び動的に設定する、
    測定された遅延時間が上限の遅延時間しきい値を超えるときに、書き込みアドレスの指示を禁止する、および
    測定された遅延時間が下限の遅延時間しきい値より低下するときに、読み出しアドレスの指示を禁止する、
    の工程を備える請求項７に記載の方法。
  9. 書き込みアドレスの指示を禁止する工程が、新しく受信したディジタルオーディオ信号データ要素を、直前に書き込まれたメモリセルに１回書き込みをする工程を含み、及び
    読み出しアドレスの指示を禁止する工程が、直前に読み出されたメモリセルからディジタルオーディオ信号データ要素を１回読み出しをする工程を含む、
    請求項８に記載の方法。
  10. 測定する工程は、読み出しアドレスの指示により指定された読み出しアドレスと書き込みアドレスの指示により指定された書き込みアドレスとの間の差を取る工程を含んでいる、請求項８に記載の装置。
  11. 入力データ伝送チャンネルと出力データ伝送チャンネルは記録チャネルを構成し、及び
    バッファメモリからの処理されたディジタルオーディオ信号及び処理されたビデオ信号を供する工程は、記録媒体上に前記信号を記録することを含む、
    請求項１０に記載の装置。
  12. 記録チャンネルは磁気記録チャンネルであり、及び
    処理されたディジタルオーディオ信号と処理されたディジタルビデオ信号を供する工程は、磁気媒体上に前記信号を磁気的に記録することを含んでいる、
    請求項１１に記載の装置。
JP2005168861A 1992-07-01 2005-06-08 ディジタルビデオ信号とディジタルオーディオ信号を処理するための装置と方法 Expired - Fee Related JP3884459B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/907,426 US5323272A (en) 1992-07-01 1992-07-01 Time delay control for serial digital video interface audio receiver buffer

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP5162766A Division JPH0696574A (ja) 1992-07-01 1993-06-30 Ｆｉｆｏメモリ制御装置

Publications (2)

Publication Number Publication Date
JP2006014303A JP2006014303A (ja) 2006-01-12
JP3884459B2 true JP3884459B2 (ja) 2007-02-21

Family

ID=25424077

Family Applications (3)

Application Number Title Priority Date Filing Date
JP5162766A Withdrawn JPH0696574A (ja) 1992-07-01 1993-06-30 Ｆｉｆｏメモリ制御装置
JP2005168861A Expired - Fee Related JP3884459B2 (ja) 1992-07-01 2005-06-08 ディジタルビデオ信号とディジタルオーディオ信号を処理するための装置と方法
JP2005168860A Withdrawn JP2006018999A (ja) 1992-07-01 2005-06-08 Ｆｉｆｏバッファメモリを制御するための装置と方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP5162766A Withdrawn JPH0696574A (ja) 1992-07-01 1993-06-30 Ｆｉｆｏメモリ制御装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2005168860A Withdrawn JP2006018999A (ja) 1992-07-01 2005-06-08 Ｆｉｆｏバッファメモリを制御するための装置と方法

Country Status (4)

Country Link
US (1) US5323272A (ja)
EP (1) EP0577216A1 (ja)
JP (3) JPH0696574A (ja)
CA (1) CA2099689A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5729556A (en) * 1993-02-22 1998-03-17 Texas Instruments System decoder circuit with temporary bit storage and method of operation
JP3197766B2 (ja) * 1994-02-17 2001-08-13 三洋電機株式会社 Ｍｐｅｇオーディオデコーダ、ｍｐｅｇビデオデコーダおよびｍｐｅｇシステムデコーダ
CA2126903C (en) * 1994-06-28 1996-12-24 Stephen Hon Digital surround sound method and apparatus
US5920842A (en) * 1994-10-12 1999-07-06 Pixel Instruments Signal synchronization
US5825771A (en) * 1994-11-10 1998-10-20 Vocaltec Ltd. Audio transceiver
US5896099A (en) * 1995-06-30 1999-04-20 Sanyo Electric Co., Ltd. Audio decoder with buffer fullness control
US5838313A (en) 1995-11-20 1998-11-17 Siemens Corporate Research, Inc. Multimedia-based reporting system with recording and playback of dynamic annotation
US5760836A (en) * 1996-08-22 1998-06-02 International Business Machines Corporation FIFO feedback and control for digital video encoder
KR100235438B1 (ko) 1997-02-04 1999-12-15 구자홍 광디스크의 오디오재생신호 보상처리방법 및 장치
US5949795A (en) * 1997-02-14 1999-09-07 General Instrument Corporation Processing asynchronous data within a set-top decoder
US6119201A (en) 1997-02-19 2000-09-12 International Business Machines Corporation Disk under-run protection using formatted padding sectors
US20020101885A1 (en) * 1999-03-15 2002-08-01 Vladimir Pogrebinsky Jitter buffer and methods for control of same
JP2001014797A (ja) * 1999-06-29 2001-01-19 Sony Corp データ記録装置及びデータ記録方法並びにデータ再生装置及びデータ再生方法
SE517245C2 (sv) 2000-09-14 2002-05-14 Ericsson Telefon Ab L M Synkronisering av audio- och videosignaler
US20020049879A1 (en) * 2000-10-20 2002-04-25 Sony Corporation And Sony Electronics, Inc. Cable and connection with integrated DVI and IEEE 1394 capabilities
US7143202B2 (en) * 2001-07-02 2006-11-28 Seagate Technology Llc Dual serial port data acquisition interface assembly for a data storage device
KR100926469B1 (ko) * 2002-01-31 2009-11-13 톰슨 라이센싱 가변 지연을 제공하는 오디오/비디오 시스템과, 제 1 지연된 디지털 신호에 대해 제 2 디지털 신호를 동기화하기 위한 방법
US7313520B2 (en) * 2002-03-20 2007-12-25 The Directv Group, Inc. Adaptive variable bit rate audio compression encoding
MXPA05004938A (es) * 2002-11-07 2005-07-22 Thomson Licensing Sa Un metodo y sistema para mantener la sincronizacion de borde entre audio y video en un ambiente digitalizado con el uso de un calculo de memoria.
US8170070B2 (en) * 2007-05-03 2012-05-01 Fairchildd Semiconductor Corporation Method and circuit for interleaving, serializing and deserializing camera and keypad data
JP2010197957A (ja) * 2009-02-27 2010-09-09 Seiko Epson Corp 画像音声供給装置、画像音声出力装置、画像供給方法、画像音声出力方法、及びプログラム
US8073995B2 (en) * 2009-10-19 2011-12-06 Research In Motion Limited Efficient low-latency buffer
US8782355B1 (en) * 2010-11-22 2014-07-15 Marvell International Ltd. Method and apparatus to prevent FIFO overflow and underflow by adjusting one of a write rate and a read rate
US20130066451A1 (en) * 2011-09-14 2013-03-14 Aravind Na Ganesan System and method for mitigating frequency mismatch in a receiver system
CN102647583B (zh) * 2012-04-25 2015-04-22 北京瀚景锦河科技有限公司 Sdi音视频数据的转发装置和转发方法
RU2647664C1 (ru) * 2017-03-31 2018-03-16 Общество С Ограниченной Ответственностью "Заботливый Город" Способ обработки видеосигнала
CN108449617B (zh) 2018-02-11 2020-04-03 浙江大华技术股份有限公司 一种控制音视频同步的方法及装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3029983A1 (de) * 1980-08-08 1982-04-01 Robert Bosch Gmbh, 7000 Stuttgart Verfahren zum speichern digital codierter farbfernsehsignale und schaltungsanordnung zr durchfuehrung des verfahrens
JPS5766515A (en) * 1980-10-13 1982-04-22 Victor Co Of Japan Ltd Memory address control system
GB2164780B (en) * 1984-09-17 1988-05-25 Sony Corp Methods of recording and reproducing audio signals
JPS61238186A (ja) * 1985-04-15 1986-10-23 Sony Corp ビデオテ−プレコ−ダ
US4833651A (en) * 1986-07-24 1989-05-23 National Semiconductor Corporation High-speed, asynchronous, No-Fall-Through, first-in-first out memory with high data integrity
JPS63246087A (ja) * 1986-11-19 1988-10-13 Pioneer Electronic Corp 記録方式
CA1286421C (en) * 1987-10-14 1991-07-16 Martin Claude Lefebvre Message fifo buffer controller
US4888739A (en) * 1988-06-15 1989-12-19 Cypress Semiconductor Corporation First-in first-out buffer memory with improved status flags
JPH02283149A (ja) * 1989-04-24 1990-11-20 Hitachi Cable Ltd ディジタル音声・映像信号伝送方式
US4969164A (en) * 1989-04-27 1990-11-06 Advanced Micro Devices, Inc. Programmable threshold detection logic for a digital storage buffer
US5016221A (en) * 1989-12-01 1991-05-14 National Semiconductor Corporation First-in, first-out (FIFO) memory with variable commit point

Also Published As

Publication number Publication date
JP2006018999A (ja) 2006-01-19
US5323272A (en) 1994-06-21
JPH0696574A (ja) 1994-04-08
EP0577216A1 (en) 1994-01-05
JP2006014303A (ja) 2006-01-12
CA2099689A1 (en) 1994-01-02

Similar Documents

Publication Publication Date Title
JP3884459B2 (ja) ディジタルビデオ信号とディジタルオーディオ信号を処理するための装置と方法
EP0751684B1 (en) Decoding information pages having header information and page data
JP3053541B2 (ja) デジタル記録音声及びビデオの同期式可変速度再生
USRE43496E1 (en) Method and apparatus for compensating reproduced audio signals of an optical disc
US5379399A (en) FIFO memory controller for a digital video communications channel having a detector, comparator, and threshold select logic circuit
US20050013593A1 (en) Method and apparatus for guaranteeing seamless reproduction of a plurality of data streams
US6380981B1 (en) Frame synchronizer
US5247300A (en) Automatic audio/video signal combination apparatus
US20020076196A1 (en) Digital broadcast recording/reproducing apparatus
US6490407B2 (en) Recording and reproduction of mixed moving and still images
US7136004B2 (en) Image signal processing system
JPH01233976A (ja) 映像信号の伝送方式
JP3866008B2 (ja) ディジタル式映像および音声記録再生装置
JPH08153368A (ja) 可変伝送レート信号の伝送方法及び再生装置
JP2624538B2 (ja) テレビジョン方式変換に伴う音声同期方法
US5532836A (en) Apparatus for gradually switching video presentation of stored pictures
US6917387B2 (en) Arrangement for time-correct combination of two data streams
JP2001256727A (ja) 番組信号記録装置及び番組信号記録方法
KR930001797B1 (ko) 디에이티의 오디오/비디오신호 합성장치
KR100296210B1 (ko) 음성신호재생장치
JPH0258990A (ja) 画像信号の情報量制御装置
EP0582341A1 (en) Information reading arrangement
JPH0324845A (ja) バッファ制御回路およびバッファ制御方法
JP2001119377A (ja) トランスポートストリーム発生器
JPH09322122A (ja) 画像記録装置及び方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060110

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060404

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060425

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061116

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees