DE3029983A1

DE3029983A1 - Verfahren zum speichern digital codierter farbfernsehsignale und schaltungsanordnung zr durchfuehrung des verfahrens

Info

Publication number: DE3029983A1
Application number: DE19803029983
Authority: DE
Inventors: Hubert Dipl.-Ing. 6100 Darmstadt Foerster; Richard 6102 Pfungstadt Heinz; Reinhard Dipl.-Ing. 6100 Darmstadt Kutzner; Josef Dipl.-Ing. 6110 Dieburg Sochor
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 1980-08-08
Filing date: 1980-08-08
Publication date: 1982-04-01
Also published as: US4473850A; JPS5754483A

Description

^029983

Rl.-Nr. 1943/80
1.8.1980 ΪΈ/PLI/Klm/KU

J NAOHQEREIOHT

ROBERT BOSCH GMBH, 7000 Stuttgart 1

Verfahren zum Speichern digital codierter Farbfernsehsignal und SchaltungsarOrdnung zur Durchführung des Verfahrens

Stand der Technik

Die Erfindung geht aus von einem Verfahren zum Speichern digital codierter ?arbfernsehsignale nach der Gattung des Hauptansprucis. In der älteren Anmeldung P 29 21 892 der gleichen Anmelderin wurde ein Verfahren zum Speichern digitaler I'arbf ernsehsignale vorgeschlagen, bei dem dis zum Farbvideosignal gehörende Tonsignal in prinzipiell der gleichen Weise auf dem Magnetband gespeichert wird wie dieses. Die Audioinformation wird zu diesem Zweck alternierend mit der Videoxnformation aufgezeichnet. Das vorgeschlagene Verfairen weist den Vorteil auf,

— 2 —

BAD ORIGINAL

Rl.-Nr. 1943/80 -Z-t> "

daß Schaltungsmaßnabmen zur Fehlererkennung, -unterdrüclcung und/oder -beseitigung nahezu einheitlich für Bild- und Toninformation ausgelegt sein können. Als weiterer besonderer Vorteil ist angegeben, daß die aufgezeichnete Toninformation bildgenau mit Mitteln des elektronischen Schneidens redigiert oder sonstwie bearbeitet werden kann. Fa^h einem beschriebenen Ausführungsbeispiel erfolgt die Aufzeichnung der Audioinformation blockweise am Ende einer Spur, und zwar nach der Aufzeichnung der Videoinformation.

In einer weiteren älteren Pateitanmeldung (P 29 35 der gleichen Anmelderin wird ein Verfahren zur Aufzeichnung von Fernsehsignalen vorgeschlagen, bei welchem ein bandförmiger Informationsträge·¹ an mehreren, auf einer gemeinsamen drehbaren Abtasteinrichtung angeordneten, Magnet wandler η vorbeibewegt wi"""d und die drehbare Abtasteinrichtung mit einer Drehzahl angetrieben wird, welche in einem nichtganzzahlif;en Verhältnis zur Fernseh-Vollbild-Frequenz steht. D:\eses vorgeschlagene Verfahren weist den Vorteil auf, daß die vorhandene Bandfläche für die Speicherung der Video-Information vollständig genutzt werden kann, di·. die Zeilenanfänge einer jeden Spur, bezogen auf die Bai^dkante, die gleiche Lage einnehmen. Bei der Aufzeichnung von 25 Zeilen eines Fernsehbildes auf jeder Spur bi-nötigt ein Kopf rad mit zwei am Umfang angeordneten elektromagnetischen Wandlern zur Aufzeichnung eines Fernseh-Vollbildes mit 625 Zeilen 12 1/2 Umdrehungen, während die Aufzeichnung eines Fernsehbildes mit der in den USA ütliehen Zeilenzahl von 525 im Verlauf von 10 1/2 Kopfradumdrehungen erfolgt.

Bei der Realisierung eines Magretbandgerätes zur Speicherung digital codierter Farbfernsehsignal unter gleichzeitiger Anwendung der beiden Verfahren nach den älteren

BAD ORIGINAL

El. -Nr. 1943/80 - ?Γ - ft | nachgereioht

Patentanmeldungen ergibt sich nach dem heutigen Stand der Technik die Notwendigkeit, die anfallenden Bitraten - wie an sich bekannt - auf wenigstens zwei getrennte Bitströme aufzuteilen und auch getrennt aufzuzeichnen. Das Kopfrad des Magnetbandgerätes wird daher zur Vermeidung unzulässig hoher Drehzahlen zweckmäßig am Umfang mit vier Magnetköpfen versehen, von denen ,jeder abwechselnd die halbe Informationsmenge der nominellen Zeilenzahl in eine Spur einschreibt bzw. ausliest.

Allgemein besteht bei Magnetbandgeräten zur Speicherung von Fernsehsignalen in Studioqualität zunehmend die Notwendigkeit, mehrere Tonkanäle mit aufzuzeichnen. So kann es z. B. erwünscht sein, gleichzeitig mit dem Bildinhalt den Originalton in Stereotechnik, einen Kommentar in einer weiteren Sprache und getrennt davon die Musikuntermalung aufzuzeichnen. Selbst wenn die beiden letztgenannten Toninformationen einkanalig (monaural) aufgezeichnet werden sollen, so ergibt sich insgesamt die Notwendigkeit, vier gleichwertige Tonkanäle zur Verfügung zu haben. Im Falle der Aufzeichnung der Audio-Information blockweise am Ende jeder Spur im Anschluß an die Video-Information auf einem Magnetbandgerät mit vier Magnetköpfen am Umfang des umlaufenden Kopfrades werden zweckmäßig die einzelnen Tonkanäle alternierend gespeichert. Infolge der Zuordnung von ungradzahligen Kopfradumdrehungen zur Speicherung eines Fernseh-Vollbildes ergibt sich dadurch jedoch eine unerwünschte Verschiebung der Toninformation bei jedem Übergang von einem Fernsehbild auf das folgende. Bei 10 1/2 bzw. 12 1/? Kopfradumdrehungen je aufgezeichneter Fernseh-Vollbilder erfolgt erst nach 2 Vollbildern die gleiche Zuordnung von Bild- und

- 4 BAD ORIGINAL

\J V^ i- ν/

Rl.-Nr. 1943/80 XO-^f- | NAOHGERuiOHTJ

Toninformation. Dies führt zu Schwierigkeiten beim bildgenauen Aneinanderreihen einzelner Pernseh-Szenen, im besonderen beim Tonschnitt.

Vorteile der Erfindung

Das erfindungsgemäße Verfahren mit den kennzeichnenden Merkmalen des Hauptanspruchs hat demgegenüber den Vorteil, daß sich für jedes Fernseh-Vollbild eine eindeutige Zuordnung der Tonkanäle ergibt. Als weiterer Vorteil ist anzusehen, daß durch die Erfindung die lippensynchrone Schnittbearbeitung digital codierter, mit dem Bildsignal zeitlich verknüpfter, tonfrequenter Signale in einfacher Weise ermöglicht wird.

Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des im Hauptanspruch angegebenen Verfahrens möglich. Besonders vorteilhaft ist, daß auch bei der Herstellung von Mehrfachkopien (Generationen) der Zeitversatz zwischen Bild-Ton unverändert bleibt.

Zeichnung

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigen

Fig. 1 stark schematisiert die zur Erläuterung der Erfindung notwendigen Einzelheiten eines Magnetbandgerätes,

Fig. 2 als Ausführungsbeispiel das Spurbild auf einem Magnetband bei Einsatz des Magnetbandgerätes nach Fig. 1 unter Anwendung der Erfindung,

- 5 —

ORIGINAL INSPECTED

J02998J

Rl.-Nr. 1943/80 AA- % -

Fig. 3 das Zeit- und Spurschema eines ausgewählten Aufzeichnungsintervalls aus J?ig. 2, Pig. 4 ein Zeitschema bei der Aufzeichnung digital codierter Fernsehsignale für einen bestimmten Ausführungsfall,

Fig. 5 ein der Fig. entsprechendes Zeitschema unter Anwendung der Erfindung,

Fig. 6 ein Zeitschema unter Anwendung der Erfindung für einen anderen Anwendungsfall,

Fig. 7 eine Schaltungsanordnung zur Aufzeichnung digital codierter Fernsehsignale,

Fig. 8 eine Schaltungsanordnung zur Wiedergabe der mit der Schaltungsanordnung nach Fig. 7 aufgezeichneten Signale,

Fig. 9 ein Detail aus der Schaltungsanordnung nach Fig. 8.

Beschreibung der Erfindung

In der Fig. 1 ist stark schematisiert ein Magnetbandgerät dargestellt, wobei alle zur Erläuterung der Erfindung nicht notwendigen Einzelheiten forgelassen wurden. Ein mit einer magnetisierbaren Schicht versehenen Magnetband 1 bewegt sich von einer Vorratsspule 2 zu einer Aufwickelspule 3 und berührt dabei den Umfang einer Einrichtung 4. Führungsrollen oder -bolzen 5₅ 6 vor und hinter der Abtasteinrichtung 4 führen das Magnetband 1 dergestalt um die Abtasteinrichtung 4, daß der Zentriwinkel der Bandumschlingung ca. 210° beträgt. Außerdem wird durch entsprechende Anordnung der Führungsrollen 5> 6 ein Höhenversatz des Magnetbandes 1 auf dem Weg um die Abtasteinrichtung 4 bextfirkt. In einer Ringfuge der Abtasteinrichtung 4 ist konzentrisch ein Kopfrad 7 mit vier am Umfang angeordneten elektromagnetischen Wandlern

- 6 ORIGINAL INSPECTED

Rl.-Nr. 1943/80 jßL - £ -

(Magnetköpfen) 8, 9, 10, 11 angeordnet. Infolge der Drehung des Kopfrades während des Betriebes des Magnetbandgerätes und der Längsbewegung des Magnetbandes 1 auf dem Weg um. die Abtasteinrichtung 4 ergibt sich das in der Fig. 2 dargestellte Spurbild.

Die Magnetköpfe 8, 9, 10, 11 sind einzeln mit den Signalverarbeitungseinrichtungen für die digital codierten Bildsignale bzw. die digital codierten Tonsignale verbindbar. Aus Gründen der übersichtlichen Darstellung sind diese "Verbindungsleitungen nur für die beiden Magnetköpfe 8 und 9 gezeichnet. Von jedem der beiden Magnetköpfe 8, 9 führt eine Leitung zu jeweils einem Verstärker 12, 13♦ Diese Verstärker können im Fall der Aufzeichnung von Signalen auf Magnetband-Aufsprechverstärker, im Falle der Wiedergabe von Signalen vom Magnethandr-Wiedergabeverstärker sein. Von jedem. Verstärker 12, 13 führt jeweils eine Leitung zu einer Umschalteinrichtung 14, mittels derer die Magnetköpfe 8, 9 nach Bedarf mit den Signalleitungen 15 (digital codierter Bildsignale) bzw. 16 (digital codierter Tonsignale) verbindbar sind. Die Umsehalteinrichtung 14 ist in Fig. 1 als mechanischer zweipoliger Umschalter dargestellt, in der Praxis werden dafür jedoch gesteuerte Halbleitereinrichtungen verwendet.

Am Umfang des Kopfrades 7 ist ein Dauermagnet 17 angeordnet, der mit einem ortsfest angebrachten Magnetwandler 18 zusammenwirkt. Bei der Aufzeichnung werden aus V-synchronen Datenadressen des eingehenden digitalen Videosignals nach entsprechende Wandlung und Aufbereitung 4 V-synchrone Impulse erzeugt und durch den Wandler 19 auf einer Längsspur (Steuerspur) des Magnetbandes 1 aufgezeichnet. Bei der Wiedergabe dienen die bei der Drehung des Kopfrades 7 durch den Dauermagneten 17 im Wandler 18 erzeugten Kopfradimpulse

ORIGINAL INSPECTED

Rl.-Nr. 1943/80 - 7 -

NACH ^i-KfIiCHTl

zur Synchronisierung des Kopfrades mit den vom Magnetband 1 mittels des Wandlers 19 abgenommenen 4 V-synchronen Impulsen und außerdem zur Steuerung der Umschalteinrichtung 14 entsprechend dem vorgegebenen Aufzeichnungsschema.

!ig. 2 zeigt einen Abschnitt des zur Aufzeichnung verwendeten Magnetbandes nit den darauf dargestellten verschiedenartigen Spuren. Innerhalb der beiden Längsspuren St und Cue erstrecken sich diagonal zur 3andlcante die von den Magnetköpfen 8, 9» 10, 11 (Pig. 1) geschriebenen Videospuren. Die Magnetköpfe bestreichen dabei das Band in Richtung des Pfeiles X, während äich das Band in Richtung des Pfeiles Y vorwärtsbewegt. Die hellen Abschnitte der Diagonalspuren. kennzeichnen die Abschnitte mit Video-Informationsintialt, während die einfach -schraffierten Abschnitte das Bild-Synchron-Intervall einschließen. An die Spurabschnitte mit Bildinhalt schließt sich jeweils ein Bereich mit Toninformation an, mit Ausnahme einer Spur innerhalb eines

Bandabschnittes T , der einem aufgezeichneten Fern-

sehteilbild entspricht. Die Bereich mit Audio-Information sind entsprechend den vier angenommenen Tonkanälen mit A1, A2, A3, A4 bezeichnet, während der von Toninforma-' tion freie Bereich am Ende der eineil Spur innerhalb des Teilbildes durch Kreuzschraffur gekennzeichnet ist.

In Fig. 3 ist in vergrößertem Maßstab einer der diagonal über das Band verlaufendaa Spurabschnitte mit Video- und anschließender Audio-Information dargestellt, wobei die Bewegungsrichtung des betreffenden Magnetkopfes durch die Richtung des Pfeiles Z gekennzeichnet ist. Die gesamte vom Magnetkopf geschriebene Spur gliedert sich in mehrere Abschnitte. Davon dient ein erster Abschnitt 31 der mechanischen Stabilisierung der Bewegungs-

-•8 -

ORIGINAL INSPECTED

Rl.-ETr. I943/8O "■ - β - ΊΙ4

Verhältnisse zwischen Magnetkopf und Magnetband und ist daher im wesentliehen frei von Aufzeichnungen. Ein zwei ter Abschnitt 32 dient der Synchronisierung, beispielsweise bei der Wiedergabe aufgezeichneter Information. Im Anschnitt 33 ist der Dateninhalt mehrerer Videozeilen entsprechend den ,weiter oben gemachten Angaben fest gehalten. Es f olgtf.. ein Trennintervall 34-, in dem die Umschaltung der Einrichtung 14 (Fig. 1) erfolgt. Im anschließenden Synchronisationsbereich 35 für die Audioinformation erfolgt gegebenenfalls erneut die Synchronisierung mit den Wiedergabekreisen für die im Bereich 36 aufgezeichneten Audioinformation. Im Abschnitt 37 schließlich, werden die Aufzeichnungs. bzw. Wiedergabeschaltktfeise ,von dem Magnetkopf getrennt.

In Fig. 4 sit die zeitliche Zuordnung der einzelnen Tonkanäle zu den übertragenen Fernsehteilbildern dargestellt. In dem angegebenen Beispiel wird ein Fernseh-Vollbild, bestehend aus zwei Halbbildern T1, T2, im Verlauf von 12 1/2 Kopfradumdrehungen U aufgezeichnet bzxtf. wiedergegeben. Bei der alternierenden Aufzeichnung von vier Tonkanälen K1, K2, K3, K4 mittels der vier am Umfang des Kopfrades angeordneten Magnetköpfe 8, 9, 10, 11 ist eine Tonsequenz jeweils nach einer vollen Umdrehung des Kopfrades abgeschlossen. Anders ausgedrückt, wird Tonkanal K1 stets von dem Magnetkopf 8, !tonkanal K2 vom Magnetkopf 9, Tonkanal K3 vom Magnetkopf 10 und Tonkanal K4 vom Magnetkopf 11 aufgezeichnet. Infolge der Prämisse, daß die Aufzeichnung eines Fernseh-Vollbildes zwölf volle und eine halbe Kopfradumdrehung beansprucht, kommt es zu einer Verschiebung des Endes der Tonaufzeichnung gegenüber dem Ende der Videoaufzeichnung im Verlaufe eines Fernseh-Vollbildes, die erst nach Ablauf von zwei Fernseh-Vollbildern wieder aufgehoben ist.

ORIGINAL INSPECTED

El.-Nr. 1943/80

Durch die Einfügung eines aufzeichnungsfreien Intervalls anstelle der fälligen Tonaufzeichnung am Ende eines jeden Fernseh-Teilbildes wird dieser Verschiebung zwischen Bild und Ton aufgehoben. Ein solches erfindungsgemäßes Aufzeichnungsschema ist in Fig. 5 dargestellt. Die Aufzeichnung eines Fernseh-Vollbildes beansprucht wieder 12 1/2 Kopfradumdrehungen, die Aufzeichnung eines Teilbildes T1 bzw. T2 also 6 1/4 Kopfradumdrehungen U. Nach 5 Kopfradumdrehungen ist die zu einem Teilbild gehörige Ton-Signäl-Sequenz abgeschlossen, jedoch muß für die Aufzeichnung der letzten Zeilen des Fernseh-Teilbildes das Kopfrad noch 1/4 Umdrehung ausführen. Der Magnetkopf 8 zeichnet zu Beginn der 7· Kopfradumdrehung zwar den 'Videoinhalt auf, jedoch unterbleibt die Aufzeichnung eines Tonkanals zu Beginn dieser 7· Kopfradumdrehung. Infolgedessen ist nach Ablauf von 6 1/4 Kopfradumdrehungen soxTOhl der Inhalt eines Fernseh-Teilbildes T1 als auch eine Anzahl von-Tonkanalsequenzen K1 bis K4 ohne Diskrepanz abgeschlossen. Wach 6 1/4 Kopfradumdrehungen beginnt die Aufzeichnung des zweiten Fernseh-Teilbildes T2 durch den Hagnetkopf 9 sowie auch die des ersten Tonkanales K1 durch den gleichen Magnetkopf. Am Ende des zweiten Teilbildes nach insgesamt 12 1/2 Kopfradumdretmngen ist die Aufzeichnung eines Pernseh-Vollbildes abgeschlossen. Die an sich fällige Aufzeichnung eines Tonintervalles unterbleibt, so daß die Anzahl der Tonkanalsequenzen wieder eine positive g"anze Zahl ohne Überschuß ergibt. Die tonint ervallfreieii Zeitabschnitte Q sind in Fig. 5 schraffiert dargestellt.

In Fig. 6 ist das erfindungsgemäße Aufzeichnungsschema im Zusammenhang mit einem 525 Zeilen-Fernsehübertragungssystem dargestellt. Die Aufzeichnung eines Fernsehteil-

- 10 -

ORIGINAL INSPECTED

U L O CJ Ό

ww w

- W -Lr

WWW

Rl.-Kr. 1943/80

-iOHT

bildes ist hier nach 5 1/4 Kopiradumdrehungen, die eines Fernseh-Vollbildes also nach 10 1/2 Kopfradumdrehungen abgeschlossen. Ihnlich Fig. 5 ist hier nach 5 ganzen Kopfradumdrehungen eine gerade Anzahl von Tonkanalsequenzen beendet,, während für die Aufzeichnung der letzten Zeilen des ersten Teilbildes OL das Kopf rad noch 1/4 Umdrehung ausführen muß, so daß Magnetkopf 8 noch den Bildinhalt überträgt.

Der an sich zu diesem Spurabschnitt gehörende Tonkanal K1 wird jedoch nicht übertragen, sondern zeitlich soweit verscHoben, daß er während der darauffolgenden 1/4 Kopfradumdrehung durch den Magnetkopf aufgezeichnet wird. Da dies gleichzeitig der Beginn eines neuen Fernsehteilbildes Tp ist, ist am Ende nach 10 1/2 Umdrehungen und Wiederholung eines tonaufzeichnungsfreien Intervalles Q nach 10 1/2 Kopfradumdrehungen die Aufzeichnung eines Fernsehvollbildes und einer geraden Anzahl von Tonkanalsequenzen beendet. Eine ständig wechselnde Verschiebung zwischen Bild- ujid üfonirihalt findet nicht mehr statt, so daß selbst beim Bildschnitt innerhalb eines Vollbildes die störungsfreie Aneinanderreihung der Tonsequenzen gewährleistet bleibt. Das tοnaufzeichnungsfreie Intervall Q kann je nach Bedarf mit anderen Informationen, z, B. Schnittinformationen oder Regieanweisungen, belegt werden.

In der Schaltungsanordnung zur Aufzeichnung (Fig. 7) wird der analoge Eingang der Kanäle 1, 2, 3 und 4 jeweils für jeden Kanal in gleicher Art auf einen Analog-Digital-Wandler 71, ?2, 73, 74 geschaltet. Die Analog-Digital-Wandler 71 j 72, 73» 74 verwandeln das analoge Eingangssignä. in ,eine Folge von digitalen Abtastwerten, sie seriell ausgegeben werden. Am Ausgang jedes Analog-Digital-Wandlers befindet sich ein Umschalter 81, 82,

ORIGINAL INSPECTED

3Ü29983

Λ Λ <*Λ

Rl.-Fr. 1943/80

- Vt - k-L, ρ

.SICHT

83, 84, der lediglich durch ein Punkt dargestellt ist. An diesem Punkt wird die digitale Schnittstelle angeschlossen, wo die Eingangssignale für einen digitalen Eingang seriell eingegeben werden. Ton dem Ausgang jedes Analog-Digital-Wandlers wird das Signal weitergeführt auf einen Seriell-Parallel-Wandler 91, 92, 93, 94. Die Seriell-Parallel-Wandler haben die Aufgabe, die seriellen Signale in wortparallele Signale umzusetzen. Deswegen führt vom Ausgang der Parallel-Seriell-Wandler ein 16-Bjt-Bus auf die Auffangspeicher 101, 102, 103, 104, PIFO genannt (Pirst in-First out). Diese Speicher haben die Aufgabe, sämtliche einkommenden Signale abzuspeichern und sie mit einer beliebigen, von der Einlesetaktrate unterschiedlichen, Auslesetaktrate auszulesen. Sie stellen also Speicher dar, die eine Zeitpufferung ausführen können. Am Ausgang der PIPOs wird der 16-Bit-Bus weitergeführt auf 256 χ 16 orientierte Random-Access-Memories 111, 112, 113, 114. Die Random-Access-Memories sind par-allelgeschaltet, so daß alle PIPOs an dor Ausgangsseite und alle Random-Access-Memories füv die Kanäle 1 bis 4 jeweils durch einen gemeinsamen 16-Bit-3us verbunden sind. Da die Auslesung aus den PIPOs zoitlich v$rse/fczt für alle Kanäle stattfindet, wird jeweils die Information nur in ein Random-Access-Memory übertragen, vropel das Einlesen in die Random-Access-Memories durch eine spezielle Taktschaltung, die in der Programmsteuerung enthalten ist, zeitrichtig gesteuert wird. Die Ausgange' des PIPOs sind nicht nur mit den Dateneingängen des Random-Access-Memory verbunden, sondern werden auch über den 16-Bit-Bus weitergeführt zu dem 16-in20-Bit~Konverter 115, der den Kanalcode gleichstromfrei macht. Gleichzeitig ist an dem 16-Bit-Bus noch der ORO-Wortfehlerschutzgenerator 116 angeschlossen. Am Ausgang dieser 16-zu-'2Q-Bitkonvert erstuf e 115 wird ein 2C-Bit-*Bus we it ergeführt.

- 12 -

BAD

V *ί w

Rl.-Kr. 1945/80 - 1/-

An diesem 20-Bit-Sus ist gleichseitig ein Sync-Vort-Generator 117 angeschlossen und dieser 20-Bit-Bus wird auf eine PegeUfconverterstufe 118 geführt, die den TTL-Pegel in EGL-Pegel, umsetzt (ECL = Emitter-Coupled-Logic). Von dieser Umsetzers*tufe wird das Signal - immer noch 20 Bit breit - weitergeführt auf einen Parallel-Seriell-Umsetzer 119i der schließlich mit seinem Ausgang das Signal zur Umschaltstelle 120 bringt, wo das Signal in den Video-DatenfluB einge'spleißt wird.

Der Hauptoszillator 121 liefert die Taktimpulse, mit deren Hilfe die Programmsteuerung 122 Taktimpulse für die Ansteuerung der Auffangspeicher 101 bis 104, der Random-Access-Memories 111 bis 114, der Adresszähler 131, 132, 133, 134 und der Taktung des Konverters gewinnt. Außerdem liefert der Hauptoszillator 121 Taktimpulse für die Analog-Digital-Wandler 71bis 74, die Seriell-Parallel-Umsetzer 91 bis 94 und die Einlesetakte der Auffangspeicher 101 bis 104. Es muß angemerM; werden, daß die Taktleitungen aus zeichnerischen Gründen zur Vereinfachung nur einfach dargestellt werden. Es sind für jeden Kanal unterschiedliche Taktzeiten maßgeblich, so daß für Jeden Kanal eine eigene Leitung vorgesehen sein muß.

Fig. 8 zeigt das Blockschaltbild für den Wiedergabekanal. Das Signal kommt von den Videoköpfen als Signalquelle. Das Signal wird von den Videoköpfen auf vier Vorverstärker (nicht dargestellt) geführt. Von-diesen vier Vorverstärkern wird das Signal auf einen Multiplexer 200 gegeben. Dieser Multiplexer schaltet das zeitsequentiell nasche inander eintreffende Signal der vier Köpfe zu einem Signalfluß zusammen, der zu diskreten Zeitpunkten die Signalbursts mit einer Datenrate von 84 Mbit/s liefert. Hinter dem Multiplexer 200 wird das Signal einer Taktregenerierstufe 201 zugeführt, gleich-

- 13 ORIGINAL INSPECTED

Rl.-Nr. 1943/80

NACHGEREICHT

zeitig wird das Signal auf einen Seriell-Parallel-Wandler 202 gegeben, gleichzeitig auf einen Sync-Wort-Detektor 203 und auf einen Hüllkurven-Detektor 204. Der Sync-Wort-Detektor 203 erkennt, wann das "Tonsignal" beginnt, d.h., der Sync-Wort-Detektor erkennt das erste Synchronwort für den Ton ufid gibt einen Steuerimpuls an den Seriell-Parallel-Wandler 202, öffnet sozusagen das Tor, so daß die digitalisierte Information aus dem Seriell-Parallel-Wäiidler 202 auf einen 20-Bit-Bus 204 gegeben wird. Gleichzeitig gibt der Synchron-Wort-Detektor 203 beim Erkennen des Synchronwortes einen Impuls an die Programmsteuerung 205 ab, damit diese mit dem Takten der Speicher 211, 212, 213, 214 beginnen kann. Es \^ird also gleichzeitig ein Informationswort seriell-parallel-gewandelt und die Speicher getaktet, so daß dieses Wort eingelesen werden kann. Dazu \tfird der 20~Bit-3us aus dem Seriell-Parallel-Wandler 202 auf einen ECL/TTL-Pegel-Konverter 206 geführt. Vom Ausgang des ECL/TTL-Pegel-Konverters geht ein 20-Bit-Bus 215 ab, der an alle Random-Access-Memories 211 bis 214 geführt ;<ri.rd. Da es sich um.- eine zeitsequentielle Pulsfolge handelt, können - wie im Aufnahmekanal - sämtliche Random-Access-Meraories gleichzeitig miteinander verbunden werden. Die Programmsteuerung 205 liefert einen Steuerimpuls, der das entsprechende Random-Access-Memory auf Empfangsbetrieb oder auf Schreibbetrieb schaltet. Gleichzeitig liefert die Programmsteuerung an den entsprechenden Adresszähler 221, 222, 223, 224 des jeweiligen Random-Access-Memory einen Steuerimpuls, so daß die Adresse richtig eingestellt wird. Der Adresszähler ist mit dem Random-Access-Memory über einen Adress-Bus 231, 232, 233, 234 verbunden. Der 20-Bit-Bus 215 für die Dateninformation ist außer mit dem Random-Access-Memory gleichzeitig mit einem 20-auf-16-Konverter 216 und gleichzeitig mit einer 0/1-T eist stuf e 217 verbunden.

- 14 ORIGINAL INSPECTED

U ί. <J <J U

Hl.-Nr. 1943/80 -Vf-

Die 0/1-Teststufe 217 speichert sämtliche Bits eines Informationswortes und prüft, ob eine gleiche Anzahl O und eine gleiche Anzahl von 1 in diesem Wort vorhanden ist. Vom Ausgang des 20-auf-16-Kon.verters führt ein 16-Bit-Bus- 218 zu der Fehlererkennungsstufe 219· Der nähere Aufbau der Fehlererkennungsstufe 219 ist in Fig. 9 beschrieben. Von der 0/1-Teststufe 217 führt ebenfalls ein Signal zu der Fehlererkennungsstufe 219· In gleichartiger Weise führt vom Hüllkurvendetektor 204* eine Leitung zu der Fehlererkennungsstufe 219. Der Ausgang der Fehlererkennungsstufe führt auf einen 16-Bit-Bus 220, welcher sämtliche Ausgangsspeicher 241, 242, 243, 244 mit dem Last-X-Register 225 verbindet. Die Ausgangsspeicher 241 bis 244 sind nach dem FIFO-Prinzip (First in-firstout) organisiert. Von den Ausgangsspeichern 241 bis führt wiederum je ein 16-3it-Bus 251, 252, 253, 254 zu den Paraliel-oeriell-Ausgangswandlern 261, 262, 263, 264 für jeden Kanal. Hinter jedem Parallel-Seriell-Ausgangswandler 261 bis 264 ist eine digitale Ausgangs-Schnittstelle 271, 272, 273, 274 vorgesehen. Gleichzeitig führt das serielle Signal auf Digital-Analog-Wandlern 281, 283, 284, die an ihren Ausgängen ein Analogsignal abgeben. Der Aufbau ist für jeden Kanal gleich. Es gilt wie bei Fig. 7» daß die Taktleitungen aus zeichnerischen Gründen stark vereinfacht dargestellt werden.

Fig. 9 zeigt den Aufbau der Fehlererkennungsstufe 219 aus Fig. 8 für den Fehlerschutz. Den Innenaufbau der Fehlererkennung zeigt das strichpunktierte Viereck. Die anderen Stufen sind aus der vorgehenden Beschreibung von Fig. 8 bekannt. Die Random-Access-Memories des Wiedergabekanals enthalten 512 Bit χ 20 Speicherplätze, also doppelt soviel wie beim Aufnahmekanal, da das Signal aus Sicherheitsgründen zweimal auf Band aufgezeichnet und auch beim Auslesen zweimal abgespeichert wird.

-15 — BAD ORIGINAL

3U29983

El. -Nr. 194-3/80

!IA

Der Ausgang der 5"l2 χ 20 Random-Access-Memories 211 bis 214 ist ein 20-Bit-Bus 215· Die Random-Access-Memories 211-214 sind ausgangsseitig mit der 0/1-Teststufe und mit dem 20-auf-16-Bit-Konverter 216 und untereinander verbunden. Sämtliche Random-Access-Memories erhalten von der Programmsteuerung einen Takt- und einen Steuerbefehl, der einmal den Aufnahme-, Schreib-, Lese-Betrieb und Taktbeginn usw. steuert. In Fig. 9 nicht dargestellt sind die Adresszähler, die dazu gehören; diese sind jedoch in Fig. 8 dargestellt und erläutert. An Ausgang des 20-auf-16-Konverters ist ein 16-3it-Bus 218 angeschlossen, der einen Parallel-Seriell-Umsetzer 300 und zwei unabhängige Schieberegister 3O5i

306 mit jeweils 5 x 16 Bit miteinander verbindet. Der Parallel-Seriell-Wandler 300 hat die Aufgabe, das 16-3it-Signal in ein serielles Signal umzusetzen. Am seriellen Ausgang des Parallel-Seriell-Wandlers 300 ist eine CRC-Teststufe (Cyclic Redundancy check) 307 angeschlossen. (Das parallel vorliegende Signal muß in serielle Signale umgesetzt werden, weil das CRC-Wort im seriellen Betrieb erzeugt wird. Die Information wird seriell eingelesen und dabei wird das Testwort .erzeugt. Die Prüfung erfolgt genau wie die Erzeugung des Testwortes).

"Von der CRC-Teststufe 307 geht eine Leitung 308 zur Programmsteuerung. Damit teilt die öRC-Test-Stufe

307 der Programmsteuerung mit, ob die empfangene Information fehlerfrei ist. Während die Information durch den Parallel-Seriell-Wandler 300 der CRC-Teststufe 307 eingegeben x^ird, wird die gleiche Information parallel in die beiden Schieberegister 3O5> 306 eingelesen. Von den Ausgängen der Schieberegister 3O5i 3Ο6 kann ,jeweils die Information parallel abgerufen werden. Dies wird durch zwei weitere 16-3it-3usse 309, am Ausgang der Schieberegister 3051 306 ausgeführt, die die Information jeweils einem Wort-für-Wort-Vergleicher

- 16 - · BAD ORIGINAL

Rl.-Nr. 1943/80

315 und einem 16-Bit-Multiplexer 316 zuführen. Der Wortfür-Wort-Vergleicher 315 gibt ein Ausgangssignale ab an die Programmsteuerung 205· Dieses Ausgangssignal macht eine Aussage darüber, ob ein Fehler vorgelegen hat oder nicht. Die Programmsteuerung kann dabei entscheiden, welches Wort nun ausgelesen wird und gibt dazu ein Signal an den Multiplexer 316, der Multiplexer schaltet das entsprechende Wort an den Ausgang. Am Ausgang des Multiplexers ist ein 16-Bit-Bus 220 angeschlossen, der die Ausgangsspeicher 241-244 und das Last-X-Register 225 verbindet.

Erläuterung der Funktionsxtfeise bei Aufzeichnung, beschrieben am Beispiel des Aufnahmekanals 1 (Fig. 7): Das analoge Eingangssignal wird vom A/D-Wandler 71 durch einen Sample & Hold-Verstärker (nicht dargestellt) abgetastet, dann wird es digitalisiert und in einer seriellen Form ausgegeben. Vom Ausgang des A/D-Wandlers 71 wird das Signal auf den Schnittstellenpunkt 81 gegeben. Dies kann ein Umschaltnetzwerk sein, z. B. realisiert durch Feldeffekttransistoren, wie in der Technik üblich. "Von diesem Punkt 81 wird das Signal zu einem Seriell-Parallel-Wandler 91 geführt, der das Signal in ein 16-Bit-paralleles Signal, das heißt hier ein wortserielles Signal, übersetzt. (Ein Wort enthält 16 Bit). Der 16-Bit—Bus vom Ausgang des Seriell-Parallel-Wandlers wird auf einen Auffangspeicher 101 geführt, der beispielsweise vom Typ F3341/F94O3 oder S67401 FIFO sein kann. Dieser Auffangspeicher nimmt an seinem Eingang mit der Eingangstaktrate des A/D-Wandlers 71 bzw. der Ausgangsrate des Seriell-Parallel-Umsetzers 91 das Signal im Worttakt entgegen und speichert es ab. Ein FIFO ist ein Pufferspeicher, der ein zeitlich schwankendes Signal aufnimmt und es mit einer unterschiedlichen Taktrate an seinem Ausgang ausgeben kann, so daß

- 17 -

ORIGINAL INSPECTED

El. -Nr. 19'43/8O - Vf.

Zeitbasis-Schwankungen ausgeglichen werden. Der Ausgangstakt des Auffangspeichers 101 wird von der Programmsteuerung geliefert. Die Ausgänge des Auffangspeichers werden auf einen 16-Bit-Bus geschaltet, der auf ein 256 χ 16 orientiertes Randora-Access-Memory 111 gelegt wird. Das Random-Access-Memory kann aus mehreren üblichen 256 χ ^L\ Random-Access-Memory bestehen, die nach üblichen Methoden Itaskadiert werden. Hierau ist ein entsprechender Adresszählcr 131 vorhanden, der auf die Zusammenschaltung der Random-Memories abgestimmt ist. Der Adressenzähler besteht aus üblichen Bauelementen. Das Signal wird mit der Taktrate von der Programmsteuerung 122 her in das Random-Access-Memory 111 eingelesen.

Die Auslesung des Random-Access-Memory 111 wird ebenfalls von der Programmsteuerung gesteuert, erfolgt aber zum Zweck der Zeitkompression mit einer wesentlich höheren Taktrate als die Einlesung des Signals. Die Einlesung des Signals geschieht in etwa mit einer Taktrate von KHz. Die Auslesung erfolgt mit einer so hohen Taktrate, daß nach der Serialisierung des Signals das Signal auf die 80 Megabit-Ebene transformiert wird. Hierbei ist allerdings eine Erhöhung der Informationsrate durch den Fehlerschutz noch zu berücksichtigen. Die Umschaltung der Taktrate wird durch die Programmsteuerung 122 besorgt, ebenso die Umschaltung von Schreib- auf Lesebetrieb. Wenn aus dem Random-Access-Memory die Information in Burstform. ausgelesen wird - was sehr schnell geht - muß eingangsseitig die Information durch die Auffangspeicher 101-104 gepuffert werden. Ein Auslesetakt, d. h. ein ganzer Informationsburst, ist ca. 80 /us lang. Innerhalb dieser 80 /us werden von Eingangs-A/D-Wandlern ei. vier neue Informationsworte erzeugt. Diese vier Informationaworte werden in dom Auffang-

- 18 -

^ßAD

Rl. -Nr. 19W80

NACHCs, . .iiOHTTl

speicher jeweils abgespeichert. Da vier Kanäle zeitsequentiell nacheinander abgearbeitet werden, werden 4x4 Informationsworte erzeugt, so daß insgesamt von dem Auffangspeicher 101 16 Informationsworte aufgefangen werden müssen, bis wieder ausgelesen werden kann. Deswegen ist hier ein 16 χ 16 Auffangspeicher vorgesehen, der natürlich größer sein kann.

Der Auffangspeicher 101 entkoppelt den 16-3it-Bus vom Ausgang des Seriell-Farallel-Wandlers 91 von dem 16-Bit-Bus, der zwischen Auffangspeicher 101, Random-Access-Memory 111 und 16-auf-20-Konverter 115 geschaltet ist, d. h. die A/D-Wandlung am Eingang ist unabhängig von den Taktraten der Random-Access-Memories. Der 16-3it-Bus, der zum 16-auf-20-Konverter führt, führt außerdem noch zum CRC-Wort-Generator 116. "Vom Aufbau her wird auf die serielle Arbeitsweise des CRC-Generators Rücksicht genommen. Der 16-Bit-Bus wird dazu in ein serielles 16-Bit-Signal umgesetzt, das zum CRC-Generator geführt wird. Dann wird das Ausgangssignal des CRC-Generators wieder mit einem Seriell-Parallel-Wandler rückgewandelt und auf den Bus zurückgeschaltet. (Dies ist in der CRC-Wort-Generatorstufe 116 eingebaut).

Der 16-auf-2O-Bit-Konverter 115 macht aus dem 16-Bit-Signal ein 20 Bit breites Informationswort, um die Kanalbedingung zu erfüllen, damit jedes Wort gleich viele "1" und ¹O" enthält. Am Ausgang des 16-auf-2O-3it-Konverters 115 führt also ein 20 Bit breiter Bus zum Synchronwort-Generator 117 und zur TTL/ECL-Pegelwandlerstufe 118. Der Synchronwort-Generator kann sehr einfach aufgebaut sein. Er kann aus mehreren Schaltern besidaen., die eine bestimmte Bitkombination vorgeben, er kann aber, auch aus einem programmierten Pestwertspeicher bestehen.

- 19 -

BAD ORIGINAL

JÜ2998J

Rl.-Nr. 1943/80

Beschreibung der !Funktionsweise des .Wiedergabekanals (Fig. 8): Vom Multiplexer kommt das digitalisierte Signal in Burstform an und wird ,zuerst auf die Takt-Regenerierstufe 201 geführt, die den Takt des Signals wieder herstellt. Dann wird das ^Signal von dem Seriell-Parallel-Wandler 202 nach Erkennung des Synchronworts auf den ECL/TTL-Pegelkonverter 206 geführt. Der ECL/TTL-Pegelkonverter setzt das Signal pegelmäßig um und führt das 20-Bit-parallcle wort-eerielle Signal auf einen 20-3it-3us, an dem sämtliche Rendom-Aocess-Memorios 211-214 für die Kanäle 1 bis 4, der 20~auf-16-3it-Konverter 216 und die O/1-Teststufe 217 angeschlossen sind. Von der Programmsteuerung 205 erhält das Random-Access-Memory des Kanals, der gerade an der Reihe ist, ein Steuersignal, so daß das Random-Access-Mermory auf Schreibbetrieb schaltet. Gleichzeitig wird dessen Adressenzähler zurückgesetzt auf die Start-Adresse. Dies geschieht, wenn das Synchrqnwort erkannt ist und der Synchronwort-Detektor einen Impuls an die Programmsteuerung 205 abgegeben hat. Hun Wird mit dem Takt, der aus der Takt-Regenerierstufe 201 'kommt, das Signal in das Random-Access-Memory eingelesen. Die Programmsteuerung 205 taktet dessen Adreßzähler im Worttakt weiter, so daß vom Seriell-Parallel-Wandler 202 nach jeweils 20 seriell eingelaufenen Bits ein 20-Bit-Wort an den EGL/TTL-Pegelkonverter 206 und damit; auf den Bus geliefert wird und gleichzeitig der Adreßzähler - um eine Adresse eines Wortes weitergestellt wird, so daß die Worte korrekt nacheinander in das Random-Access-Memory eingelesen werden können. Dies geschieht sehr schnell. Ein Tonburst dauert etwa 80yus, innerhalb dieser 80 /us wird der Speicher aufgefüllt. Die Information, die. sich jetzt im Random-Access-Memory befindet, wird in langsamen Takton, geliefert von der Programmsteuerung,

- 20 -

juzaaa

hi.-te. -1943/80 -atf-

jetzt wieder aus dem Random-Access-Memory ausweisen und auf den 20-auf-16-Bi.t-Kon.verter 216 gegeben. Der 20-auf-16-Bit-Konverter formt jedes 20-Bit-Wort, das er an seinem Eingang erhält, in ein 16-Bit-Wort um, was dem ursprünglichen Abtastwert wieder entspricht. Dieses 16-Bit-Wort wird über den 16-3it-3us zur Fehlererkennungs- und Korrekturstufe 219 geführt, die vergleicht, ob irgendwelche Fehler im Signalfluß vorliegen und diese evtl. auch korrigiert. Gleichseitig mit der Umformung von 20 in 16 Bit wird jedes einzelne Wort auf seine Anzahl von Nullen und Einsen geprüft, dies geschieht durch die 0/1-Teststufe 217i die ihrerseits wiederum ein Signal an die Fehlererkennungsstufe 219 abgibt. Vom IIüll-Iturven-Detektor 204 xfird schon am Eingang der Schaltungsanordnung nach dem Multiplexer das Signal abgetastet. Die Hüllkurve dieses Signals macht eine Aussage darüber, ob Dropouts und damit eine hohe Fehlerwahrscheinlichkeit vorliegen oder ob das Signal wahrscheinlich frei von Fehlern ist und nur zufällige Störungen enthält. Der Hüll-Kurven-Detektor 204 hat die Aufgabe, die Fehlererkennungsstufe zu warnen, wenn eine höhere Fehlerrate auftritt, s.B. wenn sehr starke oder längere Dropouts vorliegen, so daß der Hüll-Eurven-Detektor anspricht. Die genauere Erläuterung der Wirkungsweise dieses Hechanismus erfolgt im Zusammenhang mit der Besprechung von Fig. 9«

Vom Ausgang der Fehlererkennungsstufe 219 führt ein 16-Bit-Bus auf sämtliche Ausgangs-Pufferspeicher 241-244 und auf das Last-X-Register 225. Das Last-X-Register hat die Aufgabe, den letzten noch als gut ange·^ sehenen Abtastwert jeweils festzuhalten und abzuspeichern, so daß bei einem nicht mehr korrigierbaren Fehler auf den jeweils letzten noch guten Abtastwert zurückgegriffen werden kann.

- 21 -

ORiGINAL INSPECTED

Rl.-Nr. 1943/80

Von den Ausgängen der Pufferspeictier 241-244 führt ein 16-Bit-Bus zu den Parallel-Seriell-Wandlern 261-264, die in bekannter Weise das Signal wieder in einen seriellen Datenstrom verwandeln. Vom Ausgang jedes Parallel-Seriell-Wandlers führt das Signal auf die digitale Ausgangsschnittstelle 271-274.Das Signal geht außerdem zu den Digital-Analog-Wandlern 281-284, die das Signal in ein Analogsignal zurückverwandeln. Für die Ausgangs-Pufferspeicher gilt sinngemäß dasselbe wie für die Eingangs-Pufferspeicher im Aufnahmekanal, nämlich daß der PIFO die Ausgangs-Taktrate von der internen Taktrate der Logik entkoppelt, so daß keine ZeitbasisSchwankungen mehr auftreten am Ausgang.

Vom Ausgang des 2O-auf-16-Bit-Konverter (Fig. 9) wird das 16-Bit-parallele Signal dem Parallel-Seriell-Wandler 300 zugeführt, der die CRC-Teststufe 307 ansteuert. Die CEC-Teststufe prüft im seriellen Betrieb, ob die übertragene Information fehlerfrei ist, indem eine serielle Division durchgeführt wird. Das Ausgangssignal des CRC kann lediglich entscheiden, ob eine Information fehlerfrei ist, indem ein ganzer Block geprüft wird wie bei der Aufzeichnung, die mit Fehlerschutz versehen worden ist. Die CRG-Teststufe kann nicht feststellen, in welchem Informationswort ein Fehler vorliegt. Sie macht nur eine Aussage darüber, ob ein Fehler vorgekommen ist oder nicht. Die Information wird deswegen nicht nur durch CRC, sondern durch einen Wort-Wort-Vergleich parallel geprüft. Vom Ausgang des 20-auf-16-Bit-Konverters 216 wird das Signal deswegen in zwei Schieberegister 305, 306 eingeladen. Diese Schieberegister sind unabhängig voneinander und werden von der Programmsteuerung 205 so angesteuert, daß ,jeweils dieselben Informationen aus den zwei unterschiedlichen Aufzeichnungsintervallen in diese Schieberegister einholenon werden. Der Wort-Wort-Vergleich

- 22 -

BAD ORIGINAL

Rl.-Wr. 1943/80 - 2gr -

NACl--

macht eine Aussage darüber, ob ein Fehler vorliegt. Palis ein Fehler, das heißt eine Abweichung zwischen den beiden parallelverglichenen Worten, festgestellt wird, wird dies der Programmsteuerung zurückgemeldet. Gleichzeitig wird das Ergebnis des 0/1-'Dosts von der Programmsteuerung mit dem 'Wort-Wort-Verleich verglichen und festgestellt,· welches Wort vom Ausgangsiuultiplexer 316 an die Ausgangs-Pufferspeicher weitergegeben werden kann. Falls kein Wort als fehlerfrei erachtet werden kann, wird von der Programmsteuerung der Last-X-SOeicher angesteuert, der den letzten noch als gut erachteten Abtastwert gespeichert enthält. Wenn sehr starke Dropouts vorliegen, erkennt der Küll-Kurven-Detektor diese und meldet der Programmsteuerung 205» daß ein dramatisches Ansteigen der Fehlerrate zu erwarten ist. Die Programmsteuerung nimmt auf die gestiegene Fehlerrate Rücksicht und setzt die Auswertung des CRC-Tests und des Wort-Wort-Vergleichs aus. Es wird also lediglich noch der O/1-Test zur Fehlerüberprüfung herangezogen. Damit soll sichergestellt sein, daß keine Doppel- und Dreifachfehler ein anscheinend gutes Signal vortäuschen können.

Bei der Umwandlung der Datonworte von dem 16-Bit-Ursprungfscodc in den 20-Bit-Code (Fig. 7) werden nur ein Teil der möglichen gleichstromfreien Kombinationen des 20-Bit-Code für die Speicherung aller möglichen Datenworte im 16-3it-Code benötigt. Bei der Wiedergabe können auserlesene Datenworte im 20-Bit-Code daraufhin geprüft werden, ob diese Kombinationen überhaupt eine Ursprungsadresse im Rahmen der möglichen Kombinationen des 16-Bit-Code haben. Liegt die Ursprungsadresse außerhalb, so deutet dies auf einen Bitfehler des ausgelesenen Datenwortes hin.

^ßAD ORIGINAL

Claims

Hl.-ITr. 1943/80

1.8.1980 FE/PLI/Klra/Kn

j NAg

NACi-f.-^:..":l-!OHT

ROBERT BOSCH C-I13II, 7000 Stuttgart 1

Ansprüche

Verfahren zur Speicherung digitaler Fernsehsignal auf Magnetband, bei dem die Videοinformation und die Audioinformation alternierend aufgezeichnet wird und für die Speicherung eines Fernseh-Vollbildes eine unganzzahlige Anzahl von Kopfradumdrehungen erforderlich ist, wobei die Audioinfornation mehrerer Kanäle blockweise an einer Stelle an jeweils einer Stelle verschiedener Spurabschnitte ,aufgezeichnet ist, dadurch gekennzeichnet, daß die Anzahl der Sequenzen der Audioaufzeichnung eines jeden Kanals zu den Fernseh-Bildsequenzen in einem ganzzahligen Verhältnis steht.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der auf einer vorgegebenen Bandlänge gespeicherte Informationsinhalt der Audiosequenzen dem Informationsinhalt der auf der gleichen Bandlänge gespeicherten zugehörigen 3ildsequenzen entspricht.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die zeitliche Übereinstimmung der Informa-

Rl.-Wr. 194-3/80 - 2 - - |naoh-..£v.LjSHT

tionsinhalte von Video- und Audiosequenzen durch erhöhte Zeitkompression der Toninformation und Einfügen iirenigstens eines aufzeichnungsfreien Tonaufzeichnungsintervalls innerhalb des Zeitrasters eines Pernsehvollbildes erfolgt.

M. Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch die Verwendung des tonaufzeichnungsfreien Intervalls zur Speicherung von Zusatzinformationen.

5- Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß bei der Wiedergabe von zweifach aufgezeichneten und mit xirenigstens einem Synchronwort zu 3eginn versehenen Tonaufzeichnungsintervallen Datenworte gleicher ITrsprungsadresse auf Gleichartigkeit geprüft werden.

6. Verfahren nach einem der Ansprüche 1 bis 5, gekennzeichnet durch die Aufzeichnung der Datenworte in einem gleichstromfreien Code, der durch Umwandlung aus einem nicht-gleichstromfreien, niedrigwertigen Ursprungscode gebildet wird.

7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die gleichstromfreien Datenworte im höherwertigen Code bei der Wiedergabe auf die Zugehörigkeit ihrer Ursprungsadresse im niedrigerwertigen Ursprungscode geprüft werden.

8. Verfahren nach einem der Ansprüche 1 bis 7, gekennzeichnet durch die Aufzeichnung mindestens eines Synchronwortes zu Beginn des Tonaufzeichnungsintervalles und der zweikanaligen Aufzeichnung des Informationsinhaltes und durch Wortvergleich von Datenworten

ORIG/NAL INSPECTED

Hl.-Wr, 1943/80 - 3 -

gleicher Ursprungsadresse bei der Wiedergabe.

9. Verfahren nach einem der Ansprüche 1 bis 8, gekennzeichnet durch die Aufzeichnung und Auswertung von CRC-Prüfinformation, die ,jeweils den beiden Informations intervallen eines Aufzoichnungsblocks zugeordnet ist.

10. Verfahren nach einem der Ansprüche 1 bis 9, gekennzeichnet durch die Aufzeichnung der Datenworte in einem gleichstromfroicn Code, der durch Umwandlung eins 16 Bit Wortes in ein 20 Bit Wort entstehen und durch die Auswertung der 20-Bit-Kombinationen zum Erkennen der in einem vorgegebenen Wertebereich liegenden korrekten Ursprungsadresse des Datenwortes.

11. Schaltungsanordnung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 10, gekennzeichnet durch die Anordnung mehrerer A/D-Wandler (71-74·) entsprechend der Anzahl der zu speichernden zusammenhängenden Toninforraationen bei der Aufzeichnung, durch Seriell-Parallel-Wandler (91-94), deren Eingänge mit den Ausgängen der A/D-Wandler verbunden sind und deren Ausgänge als bit-paralleüs Datenleitungen auf Pufferspeicher (101-104) des Pirst-in-First-out-Prinzips geführt sind, durch Speichereinrichtungen (111-114) mit wahlfreiem Zugriff, welche durch eine gemeinsame Datenleitung untereinander und mit den Pufferspeichern (101-104) verbunden sind, durch eine Taktsignalquelle (121) zur Versorgung der A/D-Wandler, der Seriell-Wandler und der Pufferspeicher mit einer ersten Taktfolge, durch einen Frequenzteiler (123) am Ausgang der Taktsignalquelle zur Versorgung der A/D-Wandler mit einer z\ireiten Taktfolge und durch Zuordnung von Adreßzählern (131-134) zu den Speichern (111-114) mit wahlfreiem Zugriff.

BAD ORIGINAL

Rl.-TTr. 1943/80 - 4 - [nap .■'-_.„,

12. SchnltrunTnsnordnung nach Anspruch 11, gekennzeichnet durch eine Einrichtung; (116) zur Erzeugung von CRC-Prüfworten in der gemeinsamen Datenleitung am Ausgang der Pufferspeicher (101-104) und der Speichereinrichtungen (111-114).

13· Schaltungsanordnung nach Anspruch 11 oder 12, gekennzeichnet durch eine Codevrandlerschaltung (115) zur Umsetzung der Dateninformation aus einem gleichspannungsbehaftenen Code in einen zweiten gleichspannungsfreien Code.

14. Schaltungsanordnung nach e.'.nem der Ansprüche 11 bis 13, gekennzeichnet durch eine Einrichtung (117) zur Erzeugung wenigstens eines Synchronwortes zu jedem Datenblock der Information im gleichspannungsfreien Code.

15· Schaltungsanordnung nach e.nem der Snprüche 11 bis 14, gekennzeichnet durc"i eine Programmsteuerung (122) zur unabhängig· η Taktung der Pufferspeicher (101-104), der Spe.'.cher mit wahlfreiem Zugriff für Aufnahme- und Wied-rgabebetrieb (111 bis 114), der Adreßzähler (131-134), des Synchronwortgenerators (117) des CRC-Uort-Generators (116) und der Oodewandl-ereinrichtung (115) und durch eine Einrichtung (119) zur Parallel-Seriell-Wandlung des Datenstroms am Ausgang der Schaltung.

16. Schaltungsanordnung zur Du -chführung des Verfahrens nach einem der Ansprüche 1 bis 4 mit einer Einrichtung zur Umwandlung der aus mehreren Signalquellen stammenden Dateninforra-ition in einen einzigen Datenstrom bei' der Wiederg\be und einem Wandler zur Umwandlung des seriell vorliegenden Datenstroms

BAD ORIGINAL

JÜ29983

Rl.-Nr- 1943/80 ~ 5 "

in einen parallelen, gekennzeichnet durch eine Godewandlereinrichtung (216) zur Rückwandlung des gleichspannungsfreien Codes dn einen Code mit geringerem Bandbreitenbedarf (geringerer Bitrate), durch eine Fehler-Erkennunsschaltung (219) im Anschluß an die Codewandler-Einrichtunp (216), durch eine Anzahl paralleler Speichereinrichtungen mit wahlfreiem Zugriff (211-214) mit zufehörigen Adreßzählern (221-224) zur Speicherung der Dateninformation, durch parallel angeordnete Pufferspeicher (241-244) mit nachgeschalteten Parallel-Seriell-Wandlern (261-264) und D/A-Wandler-E^;.nrichtungen (281-284) zur Wiedergabe der Datenin.'ormation auf einseinen Wiedergab ekanälen.

17- Schaltungsanordnung nach Anspruch 16, gekennzeichnet durch eine ΗϋΓ.Ι-Kurven-Detekt or schaltung (204) zur Erkennung von Amplitudenfehlern im Datenstrom nach der Einrichtung (200) mit einem Ausgang auf die Fehlererkennungsschaltung (219)·

18. Schaltungsanordnung nach Anspruch 16 oder 17, gekennzeichnet durch e'.ne Erkonnungsschaltung (217) zur Prüfung der Dateninformation im gleichspannungsfreien Code auf eine gleiche Anzahl verschiedenartiger logischer Zustände.

19· Schaltungsanordnung nach einem der Ansprüche 16 bis 18, gekennzeichnet durch die Anordnung einer an sich bekannten Speicherschaltung (225) zur laufenden Speicherung der Dateninformation und zur Abgabe der zuletzt gespeicherten Daten im Falle eines kurzfristigen Datenaus"alls.

- 6-

BAD ORIGINAL

Rl.-Nr. 1943/80 - 6 -

20. Schaltungsanordnung nach einem der Ansprüche 16 bis 19, Gekennzeichnet durch eine Programmsteuerung (205) zur unabhängigen Taktung der Adreßzähler (221-224), der Speicher mit wahlfreiem Zugriff (211-214), der Code-Wandler-Binrichtung (216), der Fehlererkennungsschaltung (219) und der Pafferspeicher (241-244).

21. Schaltungsanordnung nach einem der Ansprüche 16 bis 20, gekennzeichnet dur.ch die Aufteilung des Datenstroms (21.8) in der Fenlererkennung-seinricntung (219) auf zwei gleichartige Datenwege (309, 310) entsprechend den doppelt aufgezeichneten Daten, wobei in jeder Datenleitung ein Schieberegister (305, 306) angeordnet ist und eine "Vergleic as einrichtung (315) für die Prüfung der Übereinstimmung der beiden Datenströme (309, 310) vorgesehen ist.

BAD ORIGINAL