JPH0324845A - バッファ制御回路およびバッファ制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、特にディジタル音声・映像を少ないメモリー
容量で連続して伝送可能にするバッファ制御回路および
バッファ制御方法に関するものである。

［従来の技術］ コンパクトディスクプレーヤー（以下ＣＤと称する）等
のディジタル音声出力装置は装置内部のクロック源を基
にしてディジタル信号を出力する。

これをディジタル伝送路を用いて通信センタから一般の
各家庭まで伝送サービスするシステムを考える。第２図
はこのようなシステムにおける伝送装置の一例を示すも
ので、１はＣＤ等のディジタル音声入力端子、２はこれ
の信号変化点を示すクロックの入力端子、３はディジタ
ル音声を一時記憶するデータバッファ、４はバッファの
書込みアドレス、読出しアドレスを制御するアドレスコ
ントロール回路、５は送信装置、６は送信装置５のクロ
ック源、７はクロック源６のクロックを分周する分屑器
、８は伝送路、９は伝送路８より送られてくるディジタ
ル多重化信号よりディジタル音声を取り出して、データ
バッファ１０に入力する受信装置、１１はタイミング抽
出部、１２はＤ／Ａ変換器、１３はスビーカである。

ＣＤ等のディジタル音声出力は、図示せぬ他のディジタ
ル信号と多重化するためにデータバッファ３に入力され
る。データバッファ３は、書込み信号と読出し信号の位
相差を吸収する働きも持つ。

アドレスコントロール４は、クロック入力端子２のクロ
ックを用いてディジタル音声をデータバッファ３に書き
込み、データバッファ３にある程度データがたまった適
当なところから伝送用クロック源６を基にした読出し信
号を用いてディジタル音声を読出し、以後書込み、読出
しを繰返す。読出し信号は、クロック源６を分周回路７
によって分周して得る。送信装置５はこうして読み出し
たディジタル音声と他のディジタル信号を多重化して伝
送路８に送出する。受信装置９は、伝送路８より送られ
てくるディジタル多重化信号よりディジタル音声を取り
出して、テータバッファ１０に入力する。タイミング抽
出部１１は、ディジタル音声の変化点を示すクロック信
号を再生し、データバッファ１０にデータを書き込むタ
イミング及びＤ／Ａ変換器１２のサンプリングタイミン
グを与える。Ｄ／Ａ変換鼎１２はディジタル音声をアナ
ログ音声に復元し、スビーカ１３はこれを可聴音波に変
換する。

［発明が解決しようとする課ＷＪ］ 上述したように第２図に示したデータバッファは、デー
タ多重化のためのタイミング補償や書込みと読出しタイ
ミングの位相差は吸収できる。しかし、書込みか読出し
のいずれかのタイミングが常に早いか遅いかするとバッ
ファのアンダーフロー（読出しが早すぎてバッファにデ
ータがなくなってしまう状態）かオーバーフロー（書込
みが早すぎてバッファにデータが満杯になってしまう状
態）が発生する。すなわち、第２図に示す回路構成の場
合には、ＣＤ等のディジタル用クロックのクロック源が
異なるので、書込みと読み出しタイミングが微妙にずれ
ており、上述したようなバッファ異常が発生する恐れが
ある。

一般にＣＤ等の民生品はクロック源の精度はあまり高く
なく、１０−６程度である。ディジタル音声データのデ
ータレートを約２Ｍｂｐｓ（ビット／秒）とすると、１
秒間に本来のビット数から２ビット程度のずれが発生す
る。データバッファ３が６４バイト程度の大きさであっ
たとすると、約４分でバッファエラーが発生することに
なりバッファの容量を大きくしなければならない。しか
し２４時間連続で放送するといった場合には無限大のバ
ッファ容量が必要となり実現不可能である。

本発明の目的は、前記した従来技術の欠点を解消し、少
ないバッファ容量でディジタル音声・映像を連続伝送可
能とするバッファ制御回路およびバッファ制御方法を堤
供することにある。

［課題を解決するための手段］ 本発明は、ディジタルデータを記憶するバッファ手段と
、バッファ手段に入力されているデータを送信する送信
手段と、送信受段より送られてくる多重化信号よりディ
ジタル音声・映像信号を取出す受信手段と、受信手段の
ディジタル信号をアナログ信号に変換する音声・映像信
号変換手段とを具えるバッファ制御回路において、バッ
ファ手段の内部のデータ、バッファ手段に入力されるデ
ータおよびバッファ手段から出力されるデータの何れか
のデータを標準データと比較する比較手段と、比較手段
の比較結果に基づいてデータの挿入・削除を行なうコン
トロールフラグ手段と、コントロールフラグ手段のフラ
グビットを利用してデータの挿入・削除を行なうデータ
書換手段と、バッファ手段が記憶するデータの書込み・
読出しアドレスを常時監視して標準値との差を検出する
差検出手段とを設けてバッファ制御回路を構成したこと
を一つの特徴とし、またこのバッファ制御回路において
、上記の差検出手段が検出するデータ量の標準値からの
ずれに応じて、上記データ書換え手段が上記比較手段の
出力を基に、書換え対象とするデータを多段階に変更す
るバッファ制御方法を用いることを他の特徴とするもの
で、少ないバッファ容量でディジタル式の音声および映
像を連続して伝送できるようにして目的の達成を計って
いる。

［作　　　用］ 本発明のバッファ制御回路およびその方法は書き込みと
読出しアドレスの差検出手段を設置し、書込みと読出し
アドレスの差に応じて多段階にバッファ制御を行ないそ
れによってディジタル音声・映像を連続伝送可能として
いる。すなわち、書込みと読出しアドレスの差が標準値
よりも一定値（Ａ）以上大きくなった場合に、隣合った
データの差が一定値（ａ）以下のデータを読み出すとき
にデータの書き換え（適当なデータの挿入・削除）を行
ない、書込みと読出しアドレスの差が標準値よりも一定
値（ＢＡＡ）以上大きくなった場合に、隣合ったデータ
の差が一定値（ｂａａ）以下のデータを読み出すときに
書き換える（適当なデータの挿入・削除を行なう）とい
うように多段階にバッファ制御を行なうようにしている
ので、バッファ容量が不十分の場合でもディジタル音声
および映像信号を連続して安定に伝送することができる
。

［実施例］ 以下、本発明の実施例について図を用いながら説明する
。第１図は本発明のバッファ制御回路の一実施例を示す
系統図で、第２図の回路に対してコンバレータ回路１４
、コントロールフラグ回路１５、データ書換え回路１６
、差検出回路１７、そして制御信号１８、１９が付加さ
れている。

コンバレータ回路１４はデータバッファ３の内部を監視
して音の変化（隣合ったデータの差）を検出する。コン
トロールフラグ回路１５はデータバッファ３の１語に対
して制御ビットを１ビットずつ備え、アドレスコントロ
ール回路４からの書込み・読出しアドレスとコンバレー
タ１４の比較結果出力と差検出回路１７からの制御信号
１８を基にして、制御ビットをセットし、また制御信号
１９を用いてデータ書換え回路１６にデータの書換えを
指示する。差検出回路１７は、アドレスコントロール回
路４の書込み・読出しアドレスを常時監視し、その差が
標準値よりどれだけずれているかを検出する。標準値か
らのずれが比較的小さい値（Ａ）であるときには、デー
タバッファ３に余裕があるため緊急にバッファ制御を行
なう必要はない。そこでバッファ制御を行なうことによ
る妨害が最も目立ちにくいディジタルデータ（隣合った
データの差が比較的小さい値ａ以下のもの）が出現する
まではそのままの状態を保持するよう制御信号１８を用
いてコントロールフラグ回路１５を制御する。標準値か
らのずれが比較的大きな値（ＢＡＡ）になったときには
、隣合ったデータの差が比較的大きな値（ｂａａ）のと
きにもバッファ制御を行なうよう制御信号ｌ８を用いて
コントロールフラグ回路１５を制御する。

いま、差検出回路１７が書き込み・読出しアドレスの差
の標準値からのずれが一定値Ａ以上であることを検出す
ると、制御信号１８を用いてコントロールフラグ回路１
５にバッファ制御を指示する。コントロールフラグ回路
１５は、コンバレータ１４から出力されるデータバッフ
ァ３の内部データの隣合ったデータ同士の大小の比較結
果を参照し、差がａ以下のデータに対応するフラグビッ
トをセットする。そして読み出しアドレスがこの制御ビ
ットに対応するデータを示す（データを読み出す）とき
に制御信号１９を用いてデータの書換えを指示する。デ
ータ書換え回路１６は制御信号１９がデータ挿入を指示
するときには読み出したデータと次のデータの間に両者
の平均値を計算し挿入する。データ挿入の時にはアドレ
スコ．ントロール回路４は読み出しアドレスのカウント
アップを停止する。制御信号１９がデータ削除を指示す
るときには、データ書換え回路１６は読み出したデータ
と次のデータの平均値を計算しこれを読み出しデータと
して送信装置５に送出する。このときアドレスコントロ
ール回路４はデータを１語とばすようカウントアップす
る。このようにして書込みが遅いときには読出しも遅く
、書込みが早いときには読出しも早くできる。差検出回
路１７が書き込み・読出しアドレスの差の標準値からの
ずれが一定値Ｂ　（＞Ａ）以上であることを検出すると
制御信号１８を用いてコントロールフラグ回路１５にバ
ッファ制御を指示する。コントロールフラグ回路１５は
コンパレータ１４から出力されるデータバッファ３の内
部データの隣合ったデータ同士の大小の比較結果を参照
し、差がｂ　（＞ａ）以下のデータに対応するフラグビ
ットをセットする。以後のデータ読出し時の挿入・削除
は上記した通りである。ただし一般にクロック源が異な
るときの周波数のずれは時間によらずほぼ一定であるの
で、このままでは一度データの挿入・削除を行なうと以
後はその１語が周波数ずれを吸収できる時間を経過する
とまたデータの挿入・削除を行なうことになる。そこで
一度データの挿入・削除を行なった後は、書込みアドレ
スと読出しアドレスの相対的な位置関係（位相差）が電
源投入時の初期状態（標準値）になるまでデータの挿入
・削除を行ない、データバッファの容量を一杯に活用で
きるようにした方がよい。その際に連続的にデータの挿
入・削除を行なったのではその部分のデータが著しく妨
害を受ける。そこでコントロールフラグ回路１５におい
てデータ妨害が目立たない程度の周期でデータの挿入・
削除を行なうよう制御すればよい。

なお、次の（Ａ）〜（Ｇ）に上記実施例以外の他の実施
例について説明する。

（Ａ）第１図においてはデータ書換えをバッファの外部
において（読出し時）に行なったが、書換えデータ決定
時点にバッファ内部において書換えを行なうことも可能
で、読出し動作の高速化が図れる。

（Ｂ）同様にデータバッフ．アの入力端にデータ１語を
記憶するバッファを設置し、テータバッファに入力する
前にデータの挿入・削除を行なうことも可能である。こ
の場合には読出しを一定にすることができる。

（Ｃ）隣合った１語だけを比較するのならデータ書換え
回路にコンバレー夕回路を組み合わせ、比較と書換えを
連続動作として行なうこともできる。この場合にはコン
パレー夕回路１４及びコントロールフラグ回路１５は不
要になり、データバッファも汎用のＲ　Ａ　Ｍ　（　Ｒ
ａｎｄｏｍＡｃｃｅｓｓ　Ｍｏｍｏｒｙ）等を使用する
ことが可能となる。これは（Ｂ）についても同様である
。

（Ｄ）第１図に示すバッファ制御回路は伝送路からのデ
ータをデータバッファに入力し、データバッファの出力
を端末側に入力するように接続することもできる。この
場合の端末としては自クロックで動作するディジタル音
声記録装置等が考えられる。

（Ｅ）第１図おいてコントロールフラグ回路のフラグビ
ットはデータ１語に対してフラグ１ビットを用いたが、
オーバーフロー時とアンダーフロー時それぞれに対応す
るフラグビットを設置してもよい。またデータ数語を一
まとめにして制御を行なうことも可能である。

（Ｆ）第１図においてデータバッファとしてＲＡＭ形式
のものを用いたが、シフトレジスタ形式のものを用いて
もよい。

（Ｇ）実施例においてはデータの変化が小さい箇所のデ
ータに着目して制御を行なったが、ディジタルデータの
種類によっては変化が最も大きい箇所や中間的な箇所が
よい場合もあるので個々に適した制御を行なえばよい。

［発明の効果］ 上述したように本発明によれば次のような効果が得られ
る。

（１）ディジタル音声・映像を連続的に伝送することが
可能になる。

（２）バッファ制御を多段階に行なうので、原信号に対
する妨害を小さくすることができる。

（３〉バッファメモリの容量が少なくてすみ、経済的で
ある。

（４）特にディジタル画像に適用する際には、速度・大
容量のメモリ数を減少することができるので信頼性を向
上することができる。

【図面の簡単な説明】

ｍｌ図は本発明のバッファ制御回路の一実施例を示す系
統図、第２図は従来のバッファ制御回路の系統図である
。 １ ２ ５ ９ １０ １４ １５ １６ １７ ：音声信号入力端子、 ：クロック入力端子、 ：送信装置、 ：受信装置、 ：バッファ回路、 ：コンバレー夕、 ：コントロールフラグ回路、 ：データ書換え回路、 ：差検出回路。 第　１　図 第　２　口 ２：７口・・７７入７Ｊ４多

Claims (1)

1. 【特許請求の範囲】 １、ディジタルデータを記憶するバッファ手段と、該バ
   ッファ手段に入力されているデータを送信する送信手段
   と、該送信受段より送られてくる多重化信号よりディジ
   タル音声・映像信号を取出す受信手段と、該受信手段の
   ディジタル信号をアナログ信号に変換する音声・映像信
   号変換手段とを具えるバッファ制御回路において、前記
   バッファ手段の内部データ、該バッファ手段に入力され
   るデータおよび該バッファ手段から出力されるデータの
   何れかのデータを標準データと比較する比較手段と、該
   比較手段の比較結果に基づいてデータの挿入・削除を行
   なうコントロールフラグ手段と、該コントロールフラグ
   手段のフラグビットを利用してデータの挿入・削除を行
   なうデータ書換手段と、前記バッファ手段が記憶するデ
   ータの書込み・読出しアドレスを常時監視して標準値と
   の差を検出する差検出手段とを設けてなることを特徴と
   するバッファ制御回路。 ２、ディジタルデータを記憶するバッファ手段と、該バ
   ッファ手段に入力されているデータを送信する送信手段
   と、該送信受段より送られてくる多重化信号よりディジ
   タル音声・映像信号を取出す受信手段と、該受信手段の
   ディジタル信号をアナログ音声信号に変換する音声・映
   像信号変換手段とを具える回路に、前記バッファ手段の
   内部のデータ、該バッファ手段に入力されるデータおよ
   び該バッファ手段から出力されるデータの何れかのデー
   タを標準データと比較する比較手段と、該比較手段の比
   較結果に基づいてデータの挿入・削除を行なうコントロ
   ールフラグ手段と、該コントロールフラグ手段のフラグ
   ビットを利用してデータの挿入・削除を行なうデータ書
   換手段と、前記バッファ手段が記憶するデータの書込み
   ・読出しアドレスを常時監視して標準値との差を検出す
   る差検出手段とを設けたバッファ制御回路において、前
   記差検出手段が検出するデータ量の標準値からのずれに
   応じて、前記データ書換え手段が前記比較手段の出力を
   基に、書換え対象とするデータを多段階に変更すること
   を特徴とするバッファ制御方法。