JP3874948B2 - 液晶表示パネル - Google Patents
液晶表示パネル Download PDFInfo
- Publication number
- JP3874948B2 JP3874948B2 JP33982798A JP33982798A JP3874948B2 JP 3874948 B2 JP3874948 B2 JP 3874948B2 JP 33982798 A JP33982798 A JP 33982798A JP 33982798 A JP33982798 A JP 33982798A JP 3874948 B2 JP3874948 B2 JP 3874948B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrodes
- liquid crystal
- arrester
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は液晶表示パネルに関し、さらに詳しく言えば、その製造工程で発生する静電気に起因する表示ムラを可及的に低減し得る静電気放電手段を備えた液晶表示パネルに関するものである。
【０００２】
【従来の技術】
図３には、液晶表示パネルの典型的な従来例が模式的に示されており、同図（ａ）は平面図、同図（ｂ）はその縦断面図である。すなわち、この液晶表示パネル１は、互いに対向する面に表示用の透明電極が形成された一対の透明電極基板１ａ，１ｂを備えている。
【０００３】
ドットマトリックス型の表示素子の場合においては、一方の透明電極基板１ａには例えばＸ軸方向に沿ってストライプ状に表示電極が形成され、他方の透明電極基板１ｂにはそれと直交するＹ軸方向に沿ってストライプ状に表示電極が形成される。なお、各表示電極上にはさらに配向膜が設けられる。
【０００４】
各透明電極基板１ａ，１ｂは、それらの表示電極間に図示しない面内スペーサを配置した状態で、周辺シール材６を介して互いに貼り合わせられるが、一方の透明電極基板１ａには、他方の透明電極基板１ｂの側方に張り出す端子部３が連設されている。
【０００５】
図示されていないが、この端子部３には、各透明電極基板１ａ，１ｂの表示電極に連なる引出電極が形成されている。この場合、他方の透明電極基板１ｂの表示電極は、周辺シール材６内の図示しないトランスファを介して端子部３の所定の引出電極に電気的に接続される。
【０００６】
各透明電極基板１ａ，１ｂを周辺シール材６を介して貼り合わせた後に、それらの間のセル４内に電気光学媒体としての液晶が封入される。このようにして、パネル素子が形成され、次に同パネル素子の表面に偏光膜２，２が貼り付けられる。
【０００７】
液晶表示パネルの製造に際しては、種々の工程で静電気が発生しパネルを帯電させるが、この偏光膜２の貼り付け時の帯電量がもっとも多い。液晶表示パネルに帯電した電荷は、例えばパネルを次工程に送る際に、その端子部３が比較的体積固有抵抗値の低いものに接触することにより放電される。
【０００８】
しかしながら、ほとんどの場合その接触部位は一部分であるため、その放電経路となった領域の配向膜と面内スペーサの帯電状況が局所的に変化するために、液晶表示パネルのしきい値電圧が局所的に変化することになり、これが原因でフルドット型の電極パターンの場合にはライン状の表示ムラが発生する。
【０００９】
これを防止するため、従来においては、端子部３の各引出電極に跨るように、導電テープ５を貼り付けて、各引出電極を同電位にすることにより、局所的放電を防止し、それに基づく表示ムラを低減するようにしている。
【００１０】
【発明が解決しようとする課題】
しかしながら、このような局所的放電は、主として液晶駆動回路接続工程に至るまでの過程で発生するため、導電テープ５は液晶駆動回路接続工程以降においては、却って邪魔な存在となる。
【００１１】
そればかりでなく、導電テープを貼り付ける工程と剥がす工程とが必要とされるため、作業的にも好ましくない。また、導電テープは一般的にはカーボン材料を含む粘着材が用いられるため、粘着材が残ることによる短絡、汚れによるＴＣＰの接着強度不足などの不具合を生じることも指摘されている。さらには、導電テープの価格も高いため、これがパネル製造コストを引き上げる要因にもなっている。
【００１２】
【課題を解決するための手段】
本発明は、上記した課題を解決するためになされたもので、その目的は、導電テープなどを使用しなくても、静電気に起因する表示ムラを低減し得るようにした液晶表示パネルを提供することにある。
【００１３】
本発明によれば、この目的は、Ｘ軸方向に沿ってストライプ状に表示電極が形成された第１透明電極基板と、それと直交するＹ軸方向に沿ってストライプ状に表示電極が形成された第２透明電極基板とが周辺シール材を介して対向的に貼り合わせられているとともに、上記表示電極の各々が上記一方の透明電極基板の端子部に形成されている引出電極群に接続され、上記各透明電極基板間のセル内に液晶物質が封入されているドットマトリクス型の液晶表示パネルにおいて、上記透明電極基板の少なくとも一方の基板上で各表示電極の反引出電極群側の末端には、それらの各末端部と所定の間隔をもって対向するアレスター電極が配置され、上記各アレスター電極は少なくとも上記表示電極の末端部と対向する端部が上記セル内の非表示エリアに位置するように、上記周辺シール材の塗布位置に形成されているとともに、上記各アレスター電極が上記周辺シール材に含まれているトランスファ材を介して対向する透明電極からなるダミー電極に接続されていることにより解決される。
【００１４】
本発明において、表示電極に帯電した静電気を効果的に放電させるため、ダミー電極は各アレスター電極に対して共通に接続される一連の独立したダミー電極であり、各アレスター電極およびこれに接続される上記ダミー電極の総面積が各表示電極の面積よりも大きいことが好ましい。
【００１５】
本発明の別の好ましい態様としては、表示電極の末端部およびアレスター電極の各々に、所定の間隔で対向する尖鋭突起を設けるとよい。また、表示電極の末端部とアレスター電極との間の間隔は各表示電極の線間幅よりも狭いことが、それらの対向ギャップ間で放電を誘発させる上で好ましい。
【００１６】
【発明の実施の形態】
次に、本発明を図面に示されている実施例に基づいてより詳しく説明する。この実施例における液晶表示パネルは、先に説明した図３のものと同様なドットマトリクス型であるが、図１にはその一方の例えばセグメント側の透明電極基板１０が示されている。
【００１７】
これによると、この透明電極基板１０には、多数のセグメント側表示電極１１がＹ軸方向に沿って互いに平行となるようにストライプ状に形成されている。この実施例において、透明電極基板１０には端子部１０１が連設されており、同端子部１０１には、各表示電極１１に連なる引出電極１１１が形成されている。
【００１８】
各表示電極１１の末端部（反引出電極１１１側の端部）１１２には、所定のギャップＧをもってアレスター（Ａｒｒｅｓｔｅｒ）電極２０がそれぞれ設けられている。すなわち、アレスター電極２０は表示電極１１に対して１：１の関係で配置され、表示電極１１がｎ本であれば、アレスター電極２０もｎ本とされる。なお、アレスター電極２０は、表示電極１１と同じくＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）により形成されている。
【００１９】
図２の要部拡大図に示されているように、この実施例によると、表示電極１１の末端部１１２およびアレスター電極２０の各々には、所定のギャップＧをもって対向する山形状の尖鋭突起１１ａ，２０ａが形成されている。
【００２０】
この例では、各尖鋭突起１１ａ，２０ａはそれぞれ１つの山しか備えていないが、設計上の余裕があれば、その山を２つ以上の鋸刃状としてもよい。また、場合によっては、一方を１つの山とし、他方を２山以上の鋸刃状としてもよい。
【００２１】
各尖鋭突起１１ａ，２０ａ間のギャップＧは、各表示電極１１の線間幅Ｗよりも狭くされており、これにより対向ギャップＧ間でより効果的に放電を誘発させるようにしている。例えば、各表示電極１１の線間幅Ｗが０．０５ｍｍであるとすると、ギャップＧは０．０３ｍｍ程度とされる。
【００２２】
この透明電極基板１０には、図１の鎖線枠で示す部分に、周辺シール材６が各表示電極１１を囲むように塗布される。そして、この透明電極基板１０は、その周辺シール材６を介して図示しない相手方のコモン側透明電極基板と貼り合わせられた後、周辺シール材６で囲まれたセル内に液晶が封入される。
【００２３】
この点の構成は定法によるものであるが、この液晶表示パネルにおいて、各アレスター電極２０は周辺シール材６のシール際に配置されている。すなわち、各アレスター電極２０はその大部分が周辺シール材６により覆われているが、それらの各尖鋭突起２０ａは、周辺シール材６からはみ出してセル内の非表示エリアに配置されている。
【００２４】
これは次の理由による。セル内に封入される液晶は比較的その比抵抗が低いため、セル内の方が周辺シール材６で覆われた部分よりも放電し易い環境にあるからである。
【００２５】
なお、この実施例では、各アレスター電極２０は、それらの間が電気的に絶縁されているものとして示されているが、例えば各アレスター電極２０をＩＴＯにより一連のパターンとして形成し、各表示電極１１の末端部１１２と対向する部分にそれぞれ尖鋭突起２０ａを形成してもよく、このような態様も本発明に含まれる。
【００２６】
また、本発明では、周辺シール材６内にトランスファ材を含ませて、各アレスター電極２０を対向する透明電極に接続している。この場合、その対向透明電極は各アレスター電極２０に対して共通に接続される一連の独立したダミー電極とし、表示電極１１に帯電した静電気を効果的に放電させるため、各アレスター電極２０およびこれと接続されるダミー電極の総面積は、各表示電極１１の面積よりも大きいことが望ましい。
【００２７】
なお、この実施例はセグメント側の透明電極基板についてのものであるが、図示しないコモン側透明電極基板においても、静電気によるライン状の表示ムラが問題となる場合には、そのコモン側透明電極基板の各表示電極の末端部に上記と同様なアレスター電極を設ければよい。
【００２８】
先の図３に関連して説明したように、偏光膜２の貼着工程で液晶表示パネルにもっとも多くの静電気が帯電される。ちなみに、図３で説明した従来例の液晶表示パネル１を、その端子部３に導電テープ５を貼り付けることなく、そのまま偏光膜２の貼着工程を通したところ、静電気に起因する部分的なライン状の表示ムラの発生率は５０％以上であり、しかもその帯電電荷を消失させるまで長い時間（３〜５分程度）が必要とされた。
【００２９】
これに対して、本発明によるアレスター電極を備えた液晶表示パネルを、同じく偏光膜２の貼着工程を通したところ、静電気の帯電量が所定値を超えると、表示電極１１とアレスター電極２０との間で静電気が放電されるため、ライン状表示ムラの発生率が３％と大幅に低減された。また、ライン状表示ムラが生じたとしても、その消滅時間は平均で１０秒間程度であり、本発明による効果が認められた。
【００３０】
【発明の効果】
以上説明したように、本発明によれば、ドットマトリクス型の液晶表示パネルにおいて、各表示電極の末端部に、それらの各末端部と所定の間隔をもって対向するアレスター電極を配置したことにより、特に偏光膜貼着工程後における静電気に起因するライン状の表示ムラを効果的に低減することができる。
【００３１】
したがって、従来行なわれていた導電テープ貼りやその剥がし処理が不要となり、より一層の生産性の向上とコスト低減が図れる。
【図面の簡単な説明】
【図１】本発明による液晶表示パネルの一方の透明電極基板を示した模式的平面図。
【図２】上記透明電極基板の要部拡大図。
【図３】液晶表示パネルの従来例を示した模式的平面図およびその縦断面図。
【符号の説明】
１ａ，１ｂ 透明電極基板
２ 偏光膜
３ 端子部
４ セル
６ 周辺シール材
１０ 透明電極基板
１０１ 端子部
１１ 表示電極
１１１ 引出電極
１１２ 表示電極の末端部
１１ａ 先鋭突起
２０ アレスター電極
２０ａ 先鋭突起
【発明の属する技術分野】
本発明は液晶表示パネルに関し、さらに詳しく言えば、その製造工程で発生する静電気に起因する表示ムラを可及的に低減し得る静電気放電手段を備えた液晶表示パネルに関するものである。
【０００２】
【従来の技術】
図３には、液晶表示パネルの典型的な従来例が模式的に示されており、同図（ａ）は平面図、同図（ｂ）はその縦断面図である。すなわち、この液晶表示パネル１は、互いに対向する面に表示用の透明電極が形成された一対の透明電極基板１ａ，１ｂを備えている。
【０００３】
ドットマトリックス型の表示素子の場合においては、一方の透明電極基板１ａには例えばＸ軸方向に沿ってストライプ状に表示電極が形成され、他方の透明電極基板１ｂにはそれと直交するＹ軸方向に沿ってストライプ状に表示電極が形成される。なお、各表示電極上にはさらに配向膜が設けられる。
【０００４】
各透明電極基板１ａ，１ｂは、それらの表示電極間に図示しない面内スペーサを配置した状態で、周辺シール材６を介して互いに貼り合わせられるが、一方の透明電極基板１ａには、他方の透明電極基板１ｂの側方に張り出す端子部３が連設されている。
【０００５】
図示されていないが、この端子部３には、各透明電極基板１ａ，１ｂの表示電極に連なる引出電極が形成されている。この場合、他方の透明電極基板１ｂの表示電極は、周辺シール材６内の図示しないトランスファを介して端子部３の所定の引出電極に電気的に接続される。
【０００６】
各透明電極基板１ａ，１ｂを周辺シール材６を介して貼り合わせた後に、それらの間のセル４内に電気光学媒体としての液晶が封入される。このようにして、パネル素子が形成され、次に同パネル素子の表面に偏光膜２，２が貼り付けられる。
【０００７】
液晶表示パネルの製造に際しては、種々の工程で静電気が発生しパネルを帯電させるが、この偏光膜２の貼り付け時の帯電量がもっとも多い。液晶表示パネルに帯電した電荷は、例えばパネルを次工程に送る際に、その端子部３が比較的体積固有抵抗値の低いものに接触することにより放電される。
【０００８】
しかしながら、ほとんどの場合その接触部位は一部分であるため、その放電経路となった領域の配向膜と面内スペーサの帯電状況が局所的に変化するために、液晶表示パネルのしきい値電圧が局所的に変化することになり、これが原因でフルドット型の電極パターンの場合にはライン状の表示ムラが発生する。
【０００９】
これを防止するため、従来においては、端子部３の各引出電極に跨るように、導電テープ５を貼り付けて、各引出電極を同電位にすることにより、局所的放電を防止し、それに基づく表示ムラを低減するようにしている。
【００１０】
【発明が解決しようとする課題】
しかしながら、このような局所的放電は、主として液晶駆動回路接続工程に至るまでの過程で発生するため、導電テープ５は液晶駆動回路接続工程以降においては、却って邪魔な存在となる。
【００１１】
そればかりでなく、導電テープを貼り付ける工程と剥がす工程とが必要とされるため、作業的にも好ましくない。また、導電テープは一般的にはカーボン材料を含む粘着材が用いられるため、粘着材が残ることによる短絡、汚れによるＴＣＰの接着強度不足などの不具合を生じることも指摘されている。さらには、導電テープの価格も高いため、これがパネル製造コストを引き上げる要因にもなっている。
【００１２】
【課題を解決するための手段】
本発明は、上記した課題を解決するためになされたもので、その目的は、導電テープなどを使用しなくても、静電気に起因する表示ムラを低減し得るようにした液晶表示パネルを提供することにある。
【００１３】
本発明によれば、この目的は、Ｘ軸方向に沿ってストライプ状に表示電極が形成された第１透明電極基板と、それと直交するＹ軸方向に沿ってストライプ状に表示電極が形成された第２透明電極基板とが周辺シール材を介して対向的に貼り合わせられているとともに、上記表示電極の各々が上記一方の透明電極基板の端子部に形成されている引出電極群に接続され、上記各透明電極基板間のセル内に液晶物質が封入されているドットマトリクス型の液晶表示パネルにおいて、上記透明電極基板の少なくとも一方の基板上で各表示電極の反引出電極群側の末端には、それらの各末端部と所定の間隔をもって対向するアレスター電極が配置され、上記各アレスター電極は少なくとも上記表示電極の末端部と対向する端部が上記セル内の非表示エリアに位置するように、上記周辺シール材の塗布位置に形成されているとともに、上記各アレスター電極が上記周辺シール材に含まれているトランスファ材を介して対向する透明電極からなるダミー電極に接続されていることにより解決される。
【００１４】
本発明において、表示電極に帯電した静電気を効果的に放電させるため、ダミー電極は各アレスター電極に対して共通に接続される一連の独立したダミー電極であり、各アレスター電極およびこれに接続される上記ダミー電極の総面積が各表示電極の面積よりも大きいことが好ましい。
【００１５】
本発明の別の好ましい態様としては、表示電極の末端部およびアレスター電極の各々に、所定の間隔で対向する尖鋭突起を設けるとよい。また、表示電極の末端部とアレスター電極との間の間隔は各表示電極の線間幅よりも狭いことが、それらの対向ギャップ間で放電を誘発させる上で好ましい。
【００１６】
【発明の実施の形態】
次に、本発明を図面に示されている実施例に基づいてより詳しく説明する。この実施例における液晶表示パネルは、先に説明した図３のものと同様なドットマトリクス型であるが、図１にはその一方の例えばセグメント側の透明電極基板１０が示されている。
【００１７】
これによると、この透明電極基板１０には、多数のセグメント側表示電極１１がＹ軸方向に沿って互いに平行となるようにストライプ状に形成されている。この実施例において、透明電極基板１０には端子部１０１が連設されており、同端子部１０１には、各表示電極１１に連なる引出電極１１１が形成されている。
【００１８】
各表示電極１１の末端部（反引出電極１１１側の端部）１１２には、所定のギャップＧをもってアレスター（Ａｒｒｅｓｔｅｒ）電極２０がそれぞれ設けられている。すなわち、アレスター電極２０は表示電極１１に対して１：１の関係で配置され、表示電極１１がｎ本であれば、アレスター電極２０もｎ本とされる。なお、アレスター電極２０は、表示電極１１と同じくＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）により形成されている。
【００１９】
図２の要部拡大図に示されているように、この実施例によると、表示電極１１の末端部１１２およびアレスター電極２０の各々には、所定のギャップＧをもって対向する山形状の尖鋭突起１１ａ，２０ａが形成されている。
【００２０】
この例では、各尖鋭突起１１ａ，２０ａはそれぞれ１つの山しか備えていないが、設計上の余裕があれば、その山を２つ以上の鋸刃状としてもよい。また、場合によっては、一方を１つの山とし、他方を２山以上の鋸刃状としてもよい。
【００２１】
各尖鋭突起１１ａ，２０ａ間のギャップＧは、各表示電極１１の線間幅Ｗよりも狭くされており、これにより対向ギャップＧ間でより効果的に放電を誘発させるようにしている。例えば、各表示電極１１の線間幅Ｗが０．０５ｍｍであるとすると、ギャップＧは０．０３ｍｍ程度とされる。
【００２２】
この透明電極基板１０には、図１の鎖線枠で示す部分に、周辺シール材６が各表示電極１１を囲むように塗布される。そして、この透明電極基板１０は、その周辺シール材６を介して図示しない相手方のコモン側透明電極基板と貼り合わせられた後、周辺シール材６で囲まれたセル内に液晶が封入される。
【００２３】
この点の構成は定法によるものであるが、この液晶表示パネルにおいて、各アレスター電極２０は周辺シール材６のシール際に配置されている。すなわち、各アレスター電極２０はその大部分が周辺シール材６により覆われているが、それらの各尖鋭突起２０ａは、周辺シール材６からはみ出してセル内の非表示エリアに配置されている。
【００２４】
これは次の理由による。セル内に封入される液晶は比較的その比抵抗が低いため、セル内の方が周辺シール材６で覆われた部分よりも放電し易い環境にあるからである。
【００２５】
なお、この実施例では、各アレスター電極２０は、それらの間が電気的に絶縁されているものとして示されているが、例えば各アレスター電極２０をＩＴＯにより一連のパターンとして形成し、各表示電極１１の末端部１１２と対向する部分にそれぞれ尖鋭突起２０ａを形成してもよく、このような態様も本発明に含まれる。
【００２６】
また、本発明では、周辺シール材６内にトランスファ材を含ませて、各アレスター電極２０を対向する透明電極に接続している。この場合、その対向透明電極は各アレスター電極２０に対して共通に接続される一連の独立したダミー電極とし、表示電極１１に帯電した静電気を効果的に放電させるため、各アレスター電極２０およびこれと接続されるダミー電極の総面積は、各表示電極１１の面積よりも大きいことが望ましい。
【００２７】
なお、この実施例はセグメント側の透明電極基板についてのものであるが、図示しないコモン側透明電極基板においても、静電気によるライン状の表示ムラが問題となる場合には、そのコモン側透明電極基板の各表示電極の末端部に上記と同様なアレスター電極を設ければよい。
【００２８】
先の図３に関連して説明したように、偏光膜２の貼着工程で液晶表示パネルにもっとも多くの静電気が帯電される。ちなみに、図３で説明した従来例の液晶表示パネル１を、その端子部３に導電テープ５を貼り付けることなく、そのまま偏光膜２の貼着工程を通したところ、静電気に起因する部分的なライン状の表示ムラの発生率は５０％以上であり、しかもその帯電電荷を消失させるまで長い時間（３〜５分程度）が必要とされた。
【００２９】
これに対して、本発明によるアレスター電極を備えた液晶表示パネルを、同じく偏光膜２の貼着工程を通したところ、静電気の帯電量が所定値を超えると、表示電極１１とアレスター電極２０との間で静電気が放電されるため、ライン状表示ムラの発生率が３％と大幅に低減された。また、ライン状表示ムラが生じたとしても、その消滅時間は平均で１０秒間程度であり、本発明による効果が認められた。
【００３０】
【発明の効果】
以上説明したように、本発明によれば、ドットマトリクス型の液晶表示パネルにおいて、各表示電極の末端部に、それらの各末端部と所定の間隔をもって対向するアレスター電極を配置したことにより、特に偏光膜貼着工程後における静電気に起因するライン状の表示ムラを効果的に低減することができる。
【００３１】
したがって、従来行なわれていた導電テープ貼りやその剥がし処理が不要となり、より一層の生産性の向上とコスト低減が図れる。
【図面の簡単な説明】
【図１】本発明による液晶表示パネルの一方の透明電極基板を示した模式的平面図。
【図２】上記透明電極基板の要部拡大図。
【図３】液晶表示パネルの従来例を示した模式的平面図およびその縦断面図。
【符号の説明】
１ａ，１ｂ 透明電極基板
２ 偏光膜
３ 端子部
４ セル
６ 周辺シール材
１０ 透明電極基板
１０１ 端子部
１１ 表示電極
１１１ 引出電極
１１２ 表示電極の末端部
１１ａ 先鋭突起
２０ アレスター電極
２０ａ 先鋭突起
Claims (4)
- Ｘ軸方向に沿ってストライプ状に表示電極が形成された第１透明電極基板と、それと直交するＹ軸方向に沿ってストライプ状に表示電極が形成された第２透明電極基板とが周辺シール材を介して対向的に貼り合わせられているとともに、上記表示電極の各々が上記一方の透明電極基板の端子部に形成されている引出電極群に接続され、上記各透明電極基板間のセル内に液晶物質が封入されているドットマトリクス型の液晶表示パネルにおいて、
上記透明電極基板の少なくとも一方の基板上で各表示電極の反引出電極群側の末端には、それらの各末端部と所定の間隔をもって対向するアレスター電極が配置され、
上記各アレスター電極は少なくとも上記表示電極の末端部と対向する端部が上記セル内の非表示エリアに位置するように、上記周辺シール材の塗布位置に形成されているとともに、
上記各アレスター電極が上記周辺シール材に含まれているトランスファ材を介して対向する透明電極からなるダミー電極に接続されていることを特徴とする液晶表示パネル。 - 上記ダミー電極は上記各アレスター電極に対して共通に接続される一連の独立したダミー電極であり、上記各アレスター電極およびこれに接続される上記ダミー電極の総面積が上記各表示電極の面積よりも大きいことを特徴とする請求項１に記載の液晶表示パネル。
- 上記表示電極の末端部および上記アレスター電極の各々は、所定の間隔で対向する尖鋭突起を備えていることを特徴とする請求項１または２に記載の液晶表示パネル。
- 上記表示電極の末端部と上記アレスター電極との間の間隔は、上記各表示電極の線間幅よりも狭くされていることを特徴とする請求項１，２または３に記載の液晶表示パネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33982798A JP3874948B2 (ja) | 1998-11-30 | 1998-11-30 | 液晶表示パネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33982798A JP3874948B2 (ja) | 1998-11-30 | 1998-11-30 | 液晶表示パネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000162633A JP2000162633A (ja) | 2000-06-16 |
| JP3874948B2 true JP3874948B2 (ja) | 2007-01-31 |
Family
ID=18331195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33982798A Expired - Fee Related JP3874948B2 (ja) | 1998-11-30 | 1998-11-30 | 液晶表示パネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3874948B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3880317B2 (ja) * | 2001-01-15 | 2007-02-14 | アルプス電気株式会社 | 基体、液晶表示装置および電子機器 |
| JP4347581B2 (ja) * | 2003-01-31 | 2009-10-21 | オプトレックス株式会社 | 液晶表示パネル |
| JP4836431B2 (ja) * | 2004-10-29 | 2011-12-14 | 東芝モバイルディスプレイ株式会社 | 表示装置 |
| JP4945070B2 (ja) * | 2004-10-29 | 2012-06-06 | 東芝モバイルディスプレイ株式会社 | 表示装置 |
| JP2006126619A (ja) * | 2004-10-29 | 2006-05-18 | Toshiba Matsushita Display Technology Co Ltd | 表示装置 |
| CN209132559U (zh) | 2019-01-09 | 2019-07-19 | 北京京东方技术开发有限公司 | 一种显示基板、显示装置 |
-
1998
- 1998-11-30 JP JP33982798A patent/JP3874948B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000162633A (ja) | 2000-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5619358A (en) | Liquid crystal display device with seal contacting substrates between two conductive films of dummy electrodes | |
| KR100375732B1 (ko) | 액정표시장치 | |
| JP5110349B2 (ja) | 液晶表示装置およびその製造方法 | |
| KR20000062630A (ko) | 수평 전계형 액정 디스플레이 장치 | |
| JP3874948B2 (ja) | 液晶表示パネル | |
| WO2000054099A1 (fr) | Dispositif à cristaux liquides et son procédé de production | |
| JP4347581B2 (ja) | 液晶表示パネル | |
| JP2000047242A (ja) | 液晶表示パネルおよびその製造方法 | |
| JPS6356625A (ja) | 液晶装置 | |
| JP2003142176A (ja) | 異方性導電膜構造 | |
| JP2004061979A (ja) | 液晶表示装置 | |
| JP3119621B2 (ja) | 液晶表示装置およびその製造方法 | |
| JPH1010551A (ja) | 液晶表示素子 | |
| JPH08136943A (ja) | 液晶表示装置 | |
| JPH11249124A (ja) | 液晶表示パネルの製造方法 | |
| KR100187424B1 (ko) | 액정표시장치의 패널 절단방법 | |
| JP4659979B2 (ja) | 反射型液晶表示パネル | |
| JP6671206B2 (ja) | 液晶装置 | |
| US20040017534A1 (en) | Liquid crystal display device having controlled gap between substrates | |
| JPH08148770A (ja) | 配線基板 | |
| JP4522663B2 (ja) | 配線端子 | |
| JP2842981B2 (ja) | 液晶表示装置の製造方法 | |
| JPH0398082A (ja) | 液晶表示パネル | |
| JPS638633A (ja) | 液晶表示パネル | |
| JP4659965B2 (ja) | 液晶表示パネル用マザー基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040513 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060703 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060712 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060911 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061018 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061025 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |