JP3872482B2

JP3872482B2 - プリント基板

Info

Publication number: JP3872482B2
Application number: JP2004072981A
Authority: JP
Inventors: 竜男片山
Original assignee: ORION ELECTRIC CO., LTD.
Current assignee: ORION ELECTRIC CO., LTD.
Priority date: 2004-03-15
Filing date: 2004-03-15
Publication date: 2007-01-24
Anticipated expiration: 2024-03-15
Also published as: JP2005260159A; US7176381B2; US20050199421A1

Description

本発明は、複数の回路ブロックに対応して回路部品を実装するプリント基板に関する。

テレビジョン受像機やビデオレコーダ等の電子機器では、多くの電子回路が機能ごとに複数の回路ブロックに分けられて実装されている。そして、それぞれの回路ブロックに対応して配線パターンが印刷されて多数の回路部品が実装されているが、多くの回路部品をよりコンパクトに実装するため配線パターンが込み入ったものとなり、肉眼では見にくいものとなっている。したがって、プリント基板の検査等の作業を行う場合作業効率が低下してしまう。

そこで、こうした問題に対処するため、例えば、特許文献１では、複数の端子とそれぞれの端子に接続する銅箔回路を備えた回路基板に、端子近傍に記号を表示すると共に銅箔回路に電流の流れる方向を示す矢印及び記号を表示するようにした点が記載されている。また、特許文献２では、複数の信号種ベタパターンが形成されたプリント配線板において、ベタパターン領域内に該当する信号種別名を付した点が記載されている。また、特許文献３では、基板上に形成された移相器回路及び低雑音増幅回路に、それぞれ帯状の導体接続部を互いに近接して配置し、帯状の導体接続部は、先端部にハンダ付けを容易にするショートランド及びテストプローブのためのスルーホールを備えている点が記載されている。
実開平３−６３９６６号公報登録実用新案第３０００７９４号公報特開２００１−３３９２２９号公報

プリント基板に複数の回路ブロックに対応した回路部品群が実装されるようになると、各回路ブロックに対応した配線パターンにそれぞれグランドパターンが形成されてひとまとまりのものとして実装されるようになる。そのため、各グランドパターンを接続して接地するようになるが、複数の回路ブロックのグランドパターンを接続した場合に回路動作への影響やノイズの影響が各回路ブロックに生じるおそれがある。そのため、回路ブロックをどのように接続していけばそうした影響を抑えることができるか確認作業が必要となる。ところが、こうした作業を行う場合各回路ブロックのグランドパターンを識別する必要があるが、配線パターンが非常に込み入って印刷されているため、肉眼で識別することは非常に時間がかかり、作業効率が低下する原因となっている。

特許文献１や特許文献２に記載のように、配線パターンに表示をすることが考えられるが、グランドパターンが非常に入り組んでいると、グランドパターン全体に表示することが必要になり、現実的でない。また、特許文献３に記載のように、ショートランドを形成しておくことも考えられるが、グランドパターンが複数存在する場合にはショートランドもそれに合せて複数形成する必要があり、そのためどの回路ブロックのショートランドか識別できなくなり、作業効率が向上することは期待できない。

そこで、本発明は、複数の回路ブロックに対応した複数のグランドパターンの接続を容易に行うことができ、またその接続の組合せを容易に選択することが可能なプリント基板及びショートランド印刷方法を提供することを目的とするものである。

本発明に係るプリント基板は、複数の回路ブロックにそれぞれ対応して印刷された複数の配線パターンと、各配線パターンのグランドパターンに電気的に接続して印刷されると共に隣接するグランドパターン同士を電気的に接続可能とする位置に対向配置される複数のショートランドと、各ショートランドに近接して表示されると共に当該ショートランドが接続される配線パターンに対応した回路ブロックを識別する識別マークとを備えていることを特徴とする。

上記のような構成を有することで、複数の回路ブロックに対応する配線パターンのグランドパターンについて隣接するもの同士を接続可能とするショートランドを予め印刷し、印刷されたショートランドに近接して回路ブロックを識別する識別マークを表示しているので、どの回路ブロックのグランドパターンを接続する場合にも識別マークにより該当するグランドパターンのショートランドを容易に見つけ出すことができる。そして、隣接するグランドパターンのショートランドは、対向して配置されているので、グランドパターン同士を接続する作業を簡単に行うことができる。したがって、各回路ブロックの接続の組合せを変えながら、例えばノイズの影響を検査する作業を行う場合に、格段に作業効率を上げることが可能となる。

また、プリント基板に実装される回路部品の実装位置情報及びショートランドの印刷位置情報を読み出し、ショートランドが印刷されるグランドパターンに実装位置が設定された回路部品を判定し、判定された回路部品が含まれる回路ブロックに対応する識別マークを読み出し、ショートランドの印刷位置情報に基づいて前記識別マークの印刷位置を決定し、決定された印刷位置情報に基づいて前記識別マークをプリント基板に印刷するようにすれば、ショートランドの印刷位置が決まれば、自動的にそれに対応する回路ブロックの識別マークが印刷されるようになり、より正確かつ簡便にショートランドとそれに対応する識別マークを表示することが可能となる。

以下、本発明に係る実施形態について詳しく説明する。なお、以下に説明する実施形態は、本発明を実施するにあたって好ましい具体例であるから、技術的に種々の限定がなされているが、本発明は、以下の説明において特に本発明を限定する旨明記されていない限り、これらの形態に限定されるものではない。

図１は、本発明に係る実施形態であるプリント基板１の配線パターンを示しており、図２は、プリント基板１に実装される回路部品に関するシンボル（図形及び部品番号）表示を図１の配線パターンに対応させてレイアウトした印刷パターンである。プリント基板１は、矩形状で４つの回路ブロックＡ、Ｂ、Ｃ及びＤが搭載されており、回路ブロックＡ、Ｃ及びＤの配線パターンは図示されているが、回路ブロックＢについては、図示せぬ反対側の面に配線パターンが印刷されている。それぞれの回路ブロックは、この例では、回路ブロックＡはデジタル信号処理回路、回路ブロックＢは制御回路、回路ブロックＣは電源回路、回路ブロックＤはアナログ信号処理回路を示す。

回路ブロックＡについては、グランドパターン４がブロック領域を囲むように形成されており（左下り斜線部で表示）、グランドパターン内に、回路部品を電気的に接続する配線パターン（左下り斜線部で表示）が印刷され回路部品の端子挿入孔７（丸印で表示）が穿設されている。また、面実装を行うためにハンダが印刷される領域９（右下り斜線部）が形成されているとともに、ショートランド１０Ａ、１１Ａ及び１２Ａが印刷されている。回路ブロックＢについては、反対側の面のグランドパターンとスルーホール８を介して接続されたグランドパターン５にショートランド１０Ｂが形成されている。回路ブロックＣについては、グランドパターン２がブロック領域を囲むように形成されており（左下り斜線部で表示）、グランドパターン内に、回路部品を電気的に接続する配線パターン（左下り斜線部で表示）が印刷され回路部品の端子挿入孔６（長方形状で表示）及び７（丸印で表示）が穿設されている。また、面実装を行うためにハンダが印刷される領域９（右下り斜線部）が形成されているとともに、ショートランド１１Ｃ及び１３Ｃが印刷されている。回路ブロックＤについては、グランドパターン３がブロック領域を囲むように形成されており（左下り斜線部で表示）、グランドパターン内に、回路部品を電気的に接続する配線パターン（左下り斜線部で表示）が印刷され回路部品の端子挿入孔７（丸印で表示）が穿設されている。また、面実装を行うためにハンダが印刷される領域９（右下り斜線部）が形成されているとともに、ショートランド１２Ｄ及び１３Ｄが印刷されている。なお、プリント基板１の四隅には、取付孔１４が穿設されている。

図２に示すように、各回路ブロックに実装される回路部品は、回路設計の段階でそれぞれシンボルとなる図形１７及び部品番号１６が付与されて、実装位置情報と共に記憶されている。この例では、部品番号１６は、アルファベット１文字又は２文字と３桁の数字からなっており、アルファベットが部品の種別（Ｃ；コンデンサ、Ｄ；ダイオード、ＩＣ；集積回路等）を示し、数字の最上位桁で回路ブロックの種別（Ａ：３、Ｂ；６、Ｃ；５、Ｄ；７）を示しており、数字の下２桁が各回路部品に対応して付されている。したがって、部品番号により回路部品の種別、回路ブロックの種別が識別できるようになっている。図形１７は、それぞれの回路部品の外形をかたどったもので、例えば、コンデンサは円形で示され、それに隣接して極性を示す太線が描かれている。

各部品の図形１７及び部品番号１６は、図１の配線パターンに印刷される際にそれぞれの実装位置に対応して印刷されるように位置決めされる。ショートランドの組合せである１０Ａ及び１０Ｂ、１１Ａ及び１１Ｃ、１２Ａ及び１２Ｄ、１３Ｃ及び３Ｄについてもジャンパーチップを示す四角形と各ショートランドを識別する識別マーク１５がレイアウトされる。識別マーク１５は、ショートランド１０Ａの場合には、回路ブロックＡのグランドパターン４上に印刷されているので、識別マーク１５として「Ａ」がレイアウトされており、ショートランド１０Ｂの場合には、回路ブロックＢのグランドパターン５上に印刷されているので、識別マーク１５として「Ｂ」がレイアウトされている。他のショートランドについても隣接するグランドパターンに対向配置されてレイアウトされており、それぞれ対応する回路ブロックの識別マークが近接して表示されている。

図３は、図１の配線パターンに図２の印刷パターンを印刷した場合のショートランド１０Ａ及び１０Ｂの部分の拡大図であるが、ショートランド１０Ａ及び１０Ｂは、互いに対向するように配置されており、両方を覆うように四角形状の図形１７が印刷されシャンパーチップが実装されることを示している。そして、各ショートランドには識別マーク１５として「Ａ」及び「Ｂ」が印刷されるようになる。

したがって、それぞれの回路ブロックのグランドパターンを接続する場合には、接続したい回路ブロックの組合せに該当する識別マークを探して対向配置されたショートランドを接続すればよく、回路ブロックのグランドパターンをいちいち確認しながら作業しなくてもよくなり、格段に作業効率が向上する。接続する場合には、対向配置されたショートランドをハンダで接続してもよいし、ショートランドの間にジャンパーチップを実装するようにしてもよい。いずれにしても簡単に接続作業を行うことができる。

図４は、識別マークを印刷するための装置構成をブロック図で示している。ＣＰＵ２０は装置全体の制御を行い、ＲＯＭ２１は装置の制御に必要なプログラム等が記憶されている。記憶部２２には、プリント基板に搭載される回路部品に関するデータが蓄積された部品情報ＤＢ２３及びプリント基板を設計した際に設定された搭載部品の実装に関するデータが蓄積された実装情報ＤＢ２４を備えている。モニタ２５には、ＣＰＵ２０で処理された識別マークの表示が加わった配線パターン等が画像表示される。プリント部２６は、最終的に決定された識別マークをプリント基板にプリントする。入力部２７からは、演算制御に必要なデータを入力される。

実装情報ＤＢ２４には、各回路部品に対応する図形シンボル、部品番号及び実装位置情報とともにプリント基板に搭載される回路ブロックに対応した識別マークが記憶されている。各回路部品の実装位置情報は、プリント基板上の基準位置から各回路部品自体の基準点（例えば中心点）までの隔たりを示す情報で、例えば距離や角度を用いて表すことができる。回路部品自体の基準点や端子位置は、部品情報ＤＢ２３に蓄積されており、設計の段階で適宜読み出して用いられる。また、実装情報ＤＢ２４は、グランドパターンの印刷位置情報及びショートランドの印刷位置情報についても記憶している。

図５は、識別マークの印刷処理フローを示している。まず、グランドパターン及びショートランドの印刷位置情報を読出し（Ｓ１００）、１つのショートランドの印刷位置情報を選択する（Ｓ１０１）。選択されたショートランドの印刷位置情報をグランドパターンの印刷位置情報と比較してどのグランドパターン上に配置されているか判定する（Ｓ１０２）。次に、各回路部品の実装位置情報を読み出して（Ｓ１０３）、ショートランドが配置されていると判定されたグランドパターンの印刷位置情報を比較してグランドパターンに接続された回路部品を抽出処理する（Ｓ１０４）。抽出処理された回路部品の実装位置情報をショートランドの印刷位置情報と比較して最も近い位置にある回路部品を判定する（Ｓ１０５）。判定された回路部品の部品番号から回路ブロックの種別を判定する（Ｓ１０６）。例えば、上述したように、部品番号に回路ブロックの種別を盛り込んでおけば簡単に判定することができる。そして、判定された回路ブロックの種別に対応する識別マークを読み出し（Ｓ１０７）、ショートランドの印刷位置情報を基準として識別マークの印刷位置情報を算出する（Ｓ１０８）。例えば、ショートランドの印刷位置のグランドパターンの境界とは反対側に所定の間隔を空けて識別マークの印刷位置を設定するようにすればよい。こうして、図２に示すような印刷パターンに識別マークをレイアウトする。

以上の処理を行った後識別マークが付されていないショートランドがあるかチェックし（Ｓ１０９）、ある場合にはステップＳ１０１に戻り、ショートランドの選択を行う。ない場合には、識別マークをレイアウトした印刷パターンを配線パターンにプリント処理し（Ｓ１１０）、終了する。

以上のような処理を自動的に行うことにより、各ショートランドに識別マークを正確に印刷することができる。この印刷処理では、ショートランドと識別マークを別々に印刷処理するようにしているが、ショートランドと識別マークとを一体に登録しておき、ショートランドを設定する際に識別マークも設定されるようにしてもよい。この場合には、配線パターンに抜き文字で識別マークを印刷するようにすればよい。

本発明に係る実施形態に関する配線パターンを示す図である。本発明に係る実施形態に関する回路部品レイアウトを示す図である。ショートランドの部分拡大図である。識別マークを印刷するための装置に関するブロック構成図である。識別マークの印刷処理フローである。

符号の説明

１プリント基板
２グランドパターン
３グランドパターン
４グランドパターン
５グランドパターン
10 ショートランド
11 ショートランド
12 ショートランド
13 ショートランド
15 識別マーク

Claims

複数の回路ブロックにそれぞれ対応して印刷された複数の配線パターンと、各配線パターンのグランドパターンに電気的に接続して印刷されると共に隣接するグランドパターン同士を電気的に接続可能とする位置に対向配置される複数のショートランドと、各ショートランドに近接して表示されると共に当該ショートランドが接続される配線パターンに対応した回路ブロックを識別する識別マークとを備えていることを特徴とするプリント基板。