JP2007294640A - 層構成表示部を備えた多層基板 - Google Patents

層構成表示部を備えた多層基板 Download PDF

Info

Publication number
JP2007294640A
JP2007294640A JP2006120209A JP2006120209A JP2007294640A JP 2007294640 A JP2007294640 A JP 2007294640A JP 2006120209 A JP2006120209 A JP 2006120209A JP 2006120209 A JP2006120209 A JP 2006120209A JP 2007294640 A JP2007294640 A JP 2007294640A
Authority
JP
Japan
Prior art keywords
layer
multilayer substrate
display unit
layer configuration
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006120209A
Other languages
English (en)
Inventor
Chihiro Mitsui
千尋 三井
Tsutomu Shimada
力 嶋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Orion Electric Co Ltd
Original Assignee
Orion Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Orion Electric Co Ltd filed Critical Orion Electric Co Ltd
Priority to JP2006120209A priority Critical patent/JP2007294640A/ja
Priority to US11/785,794 priority patent/US20070248800A1/en
Publication of JP2007294640A publication Critical patent/JP2007294640A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09327—Special sequence of power, ground and signal layers in multilayer PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】多層基板において、各層の構成を容易に識別可能な層構成表示部を提供する。
【解決手段】多層基板２の外層に、１層あたり２つの銅箔を、多層基板を構成する層の数と同数形成して、これを層構成識別マーク３とし、層構成識別マーク３を、「レジストにより覆われる」又は「レジストとシルクにより覆われる」又は「前記２種の何れにも覆われない」状態の３種で表示することにより、１層あたり最大６種類の構成を表示することができ、多層基板２の各層の構成を容易に識別することが可能となる。
【選択図】図１

Description

本発明は、多層基板における各層の構成を容易に識別することが可能な、層構成表示部を備えた多層基板に関する。
従来、電子機器等を構成する際に使われる回路基板において、動作や目的の異なる複数の層からなる多層基板が用いられている。この多層基板において、内層は視認することができないため、多層基板の製造時に内層の構成が正しいか判別することが困難であった。
特許文献１及び２では、上記問題点を解決するために、外層基板からすべての内層基板を視認できる孔部を内層基板に形成する方法が開示されている。また特許文献３では、表層のソルダーレジスト層に開口部を設け、該開口部から覗く金属層に、金属層であることを示す認識マークを形成する方法が開示されている。
特開平７−２４０５８３号公報 特開平８−３３０７４３号公報 特開２００３−５１６５０号公報
しかしながら、特許文献１〜３の何れにおいても、内層基板の挿入漏れや誤挿入を防止することはできるが、基板製造後に、内層の構成を知るためには設計図の確認や分解等を行わなくてはならず、例えば既存の多層基板の構成を参考に新たな多層基板を作成する場合に、その構成を把握することは非常に困難であった。
本発明は上記課題を鑑みてなされたものであり、多層基板の各層の構成を容易に識別することができる層構成表示部を備えた多層基板を提供することを目的とする。
請求項１に係る層構成表示部を備えた多層基板は、複数の層からなる多層基板において、前記多層基板の外層上に、行数を２、列数を多層基板の層数と同数とする銅箔を層構成識別マークとして等間隔に離間して配置してなる層構成表示部を備えたことを特徴とする。
請求項１の構成によれば、多層基板の各層がどのような構成をしているかを、層構成識別マークによって判別することができる。
請求項２に係る層構成表示部を備えた多層基板は、請求項１に記載の層構成表示部を備えた多層基板において、前記層構成識別マークの表面は、「レジストにより覆われる」又は「レジストとシルクにより覆われる」又は「前記２種の何れにも覆われない」状態の内、何れか１つであることを特徴とする。
請求項２の構成によれば、層構成識別マークの表面を、銅箔、レジスト、シルクの内何れか１つによって覆うことにより、２列３種の表記方法により、１層当たり最大６種類の層構成表示を実現できる。
請求項３に係る層構成表示部を備えた多層基板は、請求項１又は２に記載の層構成表示部を備えた多層基板において、前記層構成表示部において、第１層を判別するための第１層識別マークを有することを特徴とする。
請求項３の構成によれば、複数ある層構成識別マークの内、どちら側が第１層かを示す、第１層識別マークを形成する。
請求項１に係る層構成表示部を備えた多層基板は、複数の層からなる多層基板において、前記多層基板の外層上に、行数を２、列数を多層基板の層数と同数とする銅箔を層構成識別マークとして等間隔に離間して配置してなる層構成表示部を備えるので、新しい基板の設計時にＣＡＤデータ等設計データを参照することなく、層構成表示部によって多層基板の層構成を判別することができる。
請求項２に係る層構成表示部を備えた多層基板は、請求項１に記載の層構成表示部を備えた多層基板において、前記層構成識別マークの表面は、「レジストにより覆われる」又は「レジストとシルクにより覆われる」又は「前記２種の何れにも覆われない」状態の内、何れか１つであるので、２列及び３種類の表記方法により、１層当たり最大６種類の表示種別を実現することができる。また、銅箔、レジスト、シルクの何れも基板の製造工程の上で必要なものであるため、別途部品や工程を増やす必要が無く層構成表示部を形成することができる。
請求項３に係る層構成表示部を備えた多層基板は、請求項１又は２に記載の層構成表示部を備えた多層基板において、前記層構成表示部において、第１層を判別するための第１層識別マークを有するので、層構成識別マークのどの列がどの層であるかを判別することが容易になる。
以下、本発明を実施するための最良の形態としての実施例を図１から図３を参照して説明する。もちろん、本発明は、その発明の趣旨に反さない範囲で、実施例において説明した以外のものに対しても容易に適用可能なことは説明を要するまでもない。
図１〜図３は、本発明の実施例を示し、図１は、外層に形成される層構成表示部全体を示す多層基板の拡大平面図である。図２は層構成識別マークの表示種別の一例を示す平面図である。図３は層構成識別マークの、銅箔、レジスト、シルクによってそれぞれ表示された状態を示しており、（ａ）は側面図、（ｂ）は平面図である。
本実施例における多層基板の層構成表示部について、図１に基づいて説明する。図１（ａ）において、１は層構成表示部である。２は複数の層、例えば信号用配線パターン層と電源用ベタパターン層、グランド用ベタパターン層及びインピーダンスコントロールが為された信号用配線パターン層などからなる多層基板である。３は層構成識別マークであり、列毎に各層の構成を示すものである。４は第１層識別マークである。第１層識別マーク４は、図１（ｂ）の４ａのように、第１層を示す層構成識別マーク３の周囲を、シルク印刷等で囲むことにより、他の層を示す層構成識別マーク３と区別できるようにしても良い。
次に層構成識別マーク３の表示種別について図２に基づいて説明する。図２（ａ）は層構成識別マーク３の側面図であり、(ｂ)は平面図である。３ａは銅箔であり、３ｂはレジストであり、３ｃはシルクである。多層基板２の印刷工程で、層構成識別マーク３に対して銅箔３ａで覆うパターンと、銅箔３ａの上にレジスト３ｂで覆うパターンと、更にその上にシルク３ｃで印刷するパターンを用意し、この３種を２つの層構成識別マーク３と組み合わせることにより、最大６種類の層構成を表示することができる。
次に上記３種の層構成識別マーク３を用いて層構成を表示する例を、図３に基づいて説明する。図３（ａ）は、第１行に銅箔３ａを、第２行にも同じく銅箔３ａを用いることにより、信号用配線パターン層であることを示している。（ｂ）は第１行に銅箔３ａを、第２行にシルク３ｃを用いることにより、インピーダンスコントロール処理済みの信号用配線パターン層であることを示している。（ｃ）は、第１行にレジスト３ｂを、第２行に銅箔３ａを用いることにより、電源用ベタパターン層であることを示している。（ｄ）は、第１行に銅箔３ａを、第２行にレジスト３ｂを用いることにより、グランド用ベタパターン層であることを示している。以上のように、２つの層構成識別マーク３をそれぞれ３パターンで表示することにより、その層がどのような構成をしているかを識別することができる。
以上のように構成された層構成表示部１を備える多層基板２によれば、層の数及び層の構成を、層構成表示部１により容易に識別することができるので、設計者の電気的な動作や性能の検討を容易に行うことができる。また、層の構成に特殊な層が含まれているかどうかを識別することができるので、例えばベタパターンが含まれている場合、ベタパターンが無い場合よりも半田付け工程における基板の反りが大きくなるが、これを事前に予想することができ、対処が容易となる。また、層構成表示部１を備える多層基板２の製造後に設計者が当該多層基板２を参考にする際に、設計時に作成されるＣＡＤデータなどの設計図を参照することなく、多層基板２のどの層がどのような構成であるかを判別することができ、設計にかかる工数の削減を行うことができる。
以上、本発明の実施例について詳述したが、本発明は前記実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、層構成識別マーク３の形状は図示したような円形以外に、矩形であっても何ら問題はない。また、層構成識別マーク３のパターンを４種類として説明したが、これに限定せず、構成の数によって１〜６種類のパターンを用いても何ら問題は無い。
本発明の実施例を示す、外層に実装された層構成表示部を示す多層基板の一部切り欠き平面図である。 同上、層構成識別マークの表示種類を示す多層基板の一部切り欠き図であり、（ａ）は側面図、（ｂ）は平面図である。 同上、層構成識別マークの表示パターンを示す一部切り欠き平面図であり、（ａ）は信号用配線パターン層を、（ｂ）はインピーダンスコントロール処理済み信号用配線パターン層を、（ｃ）は電源用ベタパターン層を、（ｄ）はグランド用ベタパターン層をそれぞれ示している。
符号の説明
１ 層構成表示部
２ 多層基板
３ 層構成識別マーク
３ａ 銅箔
３ｂ レジスト
３ｃ シルク
４、４ａ 第１層識別マーク

Claims (4)

  1. 複数の層からなる多層基板において、前記多層基板の外層上に、行数を２、列数を多層基板の層数と同数とする銅箔を層構成識別マークとして等間隔に離間して配置してなる層構成表示部を備えたことを特徴とする層構成表示部を備えた多層基板
  2. 前記層構成識別マークの表面は、「レジストにより覆われる」又は「レジストとシルクにより覆われる」又は「前記２種の何れにも覆われない」状態の内、何れか１つであることを特徴とする請求項１に記載の層構成表示部を備えた多層基板
  3. 前記層構成表示部において、第１層を判別するための第１層識別マークを有することを特徴とする請求項１又は２記載の層構成表示部を備えた多層基板
  4. 請求項１〜４の何れか１項記載の層構成表示部を備えた多層基板を備えた電子機器
JP2006120209A 2006-04-25 2006-04-25 層構成表示部を備えた多層基板 Pending JP2007294640A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006120209A JP2007294640A (ja) 2006-04-25 2006-04-25 層構成表示部を備えた多層基板
US11/785,794 US20070248800A1 (en) 2006-04-25 2007-04-20 Multilayer board having layer configuration indicator portion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006120209A JP2007294640A (ja) 2006-04-25 2006-04-25 層構成表示部を備えた多層基板

Publications (1)

Publication Number Publication Date
JP2007294640A true JP2007294640A (ja) 2007-11-08

Family

ID=38619814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006120209A Pending JP2007294640A (ja) 2006-04-25 2006-04-25 層構成表示部を備えた多層基板

Country Status (2)

Country Link
US (1) US20070248800A1 (ja)
JP (1) JP2007294640A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7292455B1 (ja) 2022-03-07 2023-06-16 日本発條株式会社 集合基板及び製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102998309B (zh) * 2011-09-09 2015-07-15 深南电路有限公司 一种多层印刷电路板对位检测方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2776860B2 (ja) * 1989-01-11 1998-07-16 株式会社日立製作所 電子部品装着装置及び装着方法
US5512712A (en) * 1993-10-14 1996-04-30 Ibiden Co., Ltd. Printed wiring board having indications thereon covered by insulation
JPH1140907A (ja) * 1997-07-17 1999-02-12 Fuji Photo Film Co Ltd プリント配線板及び部品取り付け方法
JP3656533B2 (ja) * 2000-09-08 2005-06-08 松下電器産業株式会社 電子部品実装装置および電子部品実装方法
TW526601B (en) * 2002-01-24 2003-04-01 Siliconware Precision Industries Co Ltd Substrate and fabrication method of the same
JP3872482B2 (ja) * 2004-03-15 2007-01-24 オリオン電機株式会社 プリント基板
JP4646661B2 (ja) * 2005-03-18 2011-03-09 株式会社リコー プリント配線基板印刷方法と実装方法ならびにプログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7292455B1 (ja) 2022-03-07 2023-06-16 日本発條株式会社 集合基板及び製造方法
JP2023130242A (ja) * 2022-03-07 2023-09-20 日本発條株式会社 集合基板及び製造方法

Also Published As

Publication number Publication date
US20070248800A1 (en) 2007-10-25

Similar Documents

Publication Publication Date Title
WO2013168263A1 (ja) 電子機器用プリント基板
CN205283923U (zh) 具有包括记号的核心层的多层印制电路板
JP2007067272A (ja) Ｔａｂ用テープキャリアおよびその製造方法
JP2007294640A (ja) 層構成表示部を備えた多層基板
JP4659549B2 (ja) 設計情報生成プログラム、設計情報生成装置および設計情報生成方法
JP2006339297A (ja) プリント基板及びプリント基板の製造方法
JP3872482B2 (ja) プリント基板
JP4737055B2 (ja) 積層印刷配線基板
JP2009021401A (ja) プリント配線板およびプリント配線板の検査方法
JPH11307890A (ja) プリント配線板
JP2007165642A (ja) 部品実装用基板
JP2009181217A (ja) 耐タンパリング構造
JP3105790U (ja) プリント回路基板
JP3740711B2 (ja) 多層プリント配線板
JP2006228875A (ja) 集合プリント配線基板及び識別方法
JP3017134B2 (ja) 多層印刷配線板の設計方法
JP4871044B2 (ja) 複数の個別配線板を備えた多層プリント配線板、及び個別配線板の不良特定方法。
JP2007234890A (ja) テストクーポン
JP5335283B2 (ja) 部品搭載用部材、その良否判別方法及び生産装置
JP2006210387A (ja) 配線板、読取装置、及び配線板情報読取システム
JP2017130504A (ja) プリント配線基板
JP2003179104A (ja) 両面配線付きテープキャリアおよび多層配線付きテープキャリア
JP2008108883A (ja) プリント配線板とその製造方法
JP2002217503A (ja) プリント基板
JP3638784B2 (ja) 多層プリント配線板の設計方法