JP3872298B2 - 応答制御装置およびコンピュータ・プログラム - Google Patents

応答制御装置およびコンピュータ・プログラム Download PDF

Info

Publication number
JP3872298B2
JP3872298B2 JP2001021004A JP2001021004A JP3872298B2 JP 3872298 B2 JP3872298 B2 JP 3872298B2 JP 2001021004 A JP2001021004 A JP 2001021004A JP 2001021004 A JP2001021004 A JP 2001021004A JP 3872298 B2 JP3872298 B2 JP 3872298B2
Authority
JP
Japan
Prior art keywords
processing
response
completion notification
unit
response delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001021004A
Other languages
English (en)
Other versions
JP2002229807A (ja
Inventor
拓也 坂田
宏光 西村
泰成 喜田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu Peripherals Ltd
Original Assignee
Fujitsu Ltd
Fujitsu Peripherals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Peripherals Ltd filed Critical Fujitsu Ltd
Priority to JP2001021004A priority Critical patent/JP3872298B2/ja
Publication of JP2002229807A publication Critical patent/JP2002229807A/ja
Application granted granted Critical
Publication of JP3872298B2 publication Critical patent/JP3872298B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Executing Machine-Instructions (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、上位装置と、この上位装置からの指示に応じて複数の処理対象を並列的に処理する下位装置とを有する演算処理システムにおいて、上位装置からの指示に対する下位装置の応答を制御する応答制御装置、およびその応答制御装置を動作させるためのコンピュータ・プログラムに関する。
【0002】
【従来の技術】
1個のCPU(central processing unit )により複数の処理を並列的に実行するに際して、1つの処理を優先させたい場合、従来の優先制御方式では、優先させたい処理の処理レベルを上げていた。
【0003】
【発明が解決しようとする課題】
しかし、上記従来の優先制御方式では、処理レベルの高い1つの処理以外の処理がほとんど実行されないことがあり、上位装置に対して処理の完了を通知すべき処理の場合、タイムアウトが発生してしまうという課題があった。
【0004】
【発明の開示】
本発明は、上記した事情のもとで考え出されたものであって、複数の処理対象を並列的に処理するに際して、任意数の処理対象の処理にタイムアウトを生じさせることなく、それ以外の処理対象の処理を優先させることのできる応答制御装置、およびその応答制御装置を動作させるためのコンピュータ・プログラムを提供することを、その目的とする。
【0005】
上記課題を解決するため、本発明では、次の技術的手段を講じている。
【0006】
本発明の第1の側面によれば、上位装置と、この上位装置からの指示に応じて複数の処理対象を並列的に処理する下位装置とを有する演算処理システムにおいて、上位装置からの指示に対する下位装置の応答を制御する応答制御装置であって、並列的に処理する複数の処理対象のうちの任意数の処理対象に関して、少なくとも一部の処理についてはその処理を完了した旨の完了通知を所定時間遅延させて上位装置に供給する応答遅延部を備えたことを特徴とする、応答制御装置が提供される。
【0007】
好ましい実施の形態によれば、応答遅延部によって完了通知が遅延させられている期間中、その処理についての上位装置からの問い合わせに対して、現在処理中である旨の処理中通知を上位装置に供給する処理中通知部を有する。
【0008】
他の好ましい実施の形態によれば、応答遅延部は、予め決められた特定種類の処理に関する完了通知を遅延させる。
【0009】
他の好ましい実施の形態によれば、下位装置は、使用者によって操作される操作部と、並列的に処理される複数の処理対象としての複数の画面のうちのいずれか1つの画面を選択的に表示画面に表示する表示部とを有する入出力装置であり、応答遅延部は、表示画面に表示されていない画面の描画処理についての完了通知を遅延させる。
【0010】
他の好ましい実施の形態によれば、上位装置と下位装置とは、中継装置を介して接続されており、応答遅延部は、中継装置に設置されている。
【0011】
本発明の第2の側面によれば、上位装置と、この上位装置からの指示に応じて複数の処理対象を並列的に処理する下位装置とを有する演算処理システムにおいて、上位装置からの指示に対する下位装置の応答を制御するためのコンピュータ・プログラムであって、並列的に処理する複数の処理対象のうちの任意数の処理対象に関して、少なくとも一部の処理についてはその処理を完了した旨の完了通知を所定時間遅延させて上位装置に供給するための応答遅延プログラムを含む、コンピュータ・プログラムが提供される。
【0012】
好ましい実施の形態によれば、応答遅延部によって完了通知が遅延させられている期間中、その処理についての上位装置からの問い合わせに対して、現在処理中である旨の処理中通知を上位装置に供給するための処理中通知プログラムを含む。
【0013】
他の好ましい実施の形態によれば、応答遅延プログラムは、予め決められた特定種類の処理に関する完了通知を遅延させる。
【0014】
他の好ましい実施の形態によれば、下位装置は、使用者によって操作される操作部と、並列的に処理される複数の処理対象としての複数の画面のうちのいずれか1つの画面を選択的に表示画面に表示する表示部とを有する入出力装置であり、応答遅延プログラムは、表示画面に表示されていない画面の描画処理についての完了通知を遅延させる。
【0015】
本発明によれば、応答遅延部が、並列的に処理する複数の処理対象のうちの任意数の処理対象に関して、少なくとも一部の処理についてはその処理を完了した旨の完了通知を所定時間遅延させて上位装置に供給するので、複数の処理対象を並列的に処理するに際して、任意数の処理対象の処理にタイムアウトを生じさせることなく、それ以外の処理対象の処理を優先させることができる。
【0016】
すなわち、任意数の処理対象の少なくとも一部の処理に関しては、完了通知が所定時間遅延されるので、完了通知に起因して上位装置から供給される次の指示が所定時間遅れることになる。これにより、他の処理対象の処理に割り当てられる時間が増加することから、他の処理対象についての処理の処理レベルを上げることなく、結果的に他の処理対象の処理を優先させることができる。しかも、他の処理対象についての処理の処理レベルを上げないので、他の処理対象の処理のために任意数の処理対象の処理が実行されない事態に陥ることがなく、任意数の処理対象の処理にタイムアウトを生じさせることがない。
【0017】
本発明のその他の特徴および利点については、以下に行う発明の実施の形態の説明から、より明らかになるであろう。
【0018】
【発明の実施の形態】
以下、本発明の好ましい実施の形態について、図面を参照して具体的に説明する。
【0019】
図1は、本発明に係る応答制御装置を備えたコンピュータシステムの全体構成図である。このコンピュータシステムは、ホストコンピュータ1、管理装置2、中継装置3、および入出力装置4を備えている。入出力装置4は、通信部11、状態管理部12、CPU13、データ処理部14、表示部15、および操作部16を備えている。
【0020】
ホストコンピュータ1は、コンピュータシステム全体の中枢のコンピュータとして機能し、図示していないが、大量のデータを蓄積するストレージ装置や、大型のプリンタなどが接続される。ホストコンピュータ1は、汎用のコンピュータにより実現されている。
【0021】
管理装置2は、ホストコンピュータ1からの指令に基づいて、入出力装置4を管理する。管理装置2は、入出力装置4に対して上位装置として機能する。ホストコンピュータ1には、所定数以下の任意数の管理装置2が接続される。管理装置2は、汎用のコンピュータにより実現してもよいし、専用機として実現してもよい。
【0022】
中継装置3は、管理装置2と入出力装置4との間で送受信されるコマンドを中継する。
【0023】
入出力装置4は、使用者からの指示に応じて、ホストコンピュータ1に対するデータの入出力を実行する。入出力装置4は、管理装置2に対して下位装置として機能する。入出力装置4は、汎用のパーソナルコンピュータなどにより実現してもよいし、専用機として実現してもよい。中継装置3には、所定数以下の任意数の入出力装置4が接続される。
【0024】
通信部11は、管理装置2と入出力装置4との間の通信を制御する。
【0025】
状態管理部12は、各画面の制御状態を記憶し、管理する。すなわち、表示部15の表示画面には、複数(本実施形態では4つ)の画面のうち、1つの画面を選択的に表示可能であって、これら4つの画面は、管理装置2からのデータに基づいてデータ処理部14により並列処理される。これら4つの画面のうち、表示部15の表示画面に表示されている画面を、以下「アクティブ画面」という。
【0026】
CPU13は、図外のROM(read only memory)に格納されているプログラムに基づいて動作することにより、入出力装置4の全体を制御する。またCPU13は、応答制御装置を実現しており、管理装置2からのコマンドに対する応答を制御する。
【0027】
データ処理部14は、管理装置2から受信した画面データをビットマップデータに変換する。このデータ処理部14は、各画面毎に設けられている。
【0028】
表示部15は、データ処理部14により変換された4つの画面のビットマップデータのうち、使用者によって選択された1つの画面すなわちアクティブ画面のビットマップデータに基づいて、アクティブ画面を表示画面に表示する。
【0029】
操作部16は、キーボードやマウスなどを備えており、使用者による操作に応じた操作信号を出力する。使用者は、操作部16を操作することにより、アクティブ画面を切り替えることができる。
【0030】
図2は、CPU13による表示制御処理の手順を説明するフローチャートである。この表示制御処理は、管理装置2からの複数のコマンドに対してCPU13により並列処理される。
【0031】
表示制御処理に際しては、先ずCPU13が、管理装置2からのコマンドが表示に関するコマンドであるか否かを判断する(S1)。すなわち、本実施形態においては、管理装置2からの各種コマンドに対する応答のうち、表示に関するコマンドに対する完了通知だけを遅延させるので、管理装置2からのコマンドが表示に関するコマンドであるかどうかを調べるのである。
【0032】
管理装置2からのコマンドが表示に関するコマンドであれば(S1:YES)、CPU13が、管理装置2に受信応答を返信する(S2)。すなわち、コマンドを受信した旨を管理装置2に通知する。本実施形態においては、コマンドを受信した旨の応答として、処理中通知を送信する。
【0033】
次にCPU13が、入出力装置4からのコマンドに基づいて、データ処理部14を制御し、描画処理を実行させる(S3)。
【0034】
次にCPU13が、ステップS3において実行された描画処理がアクティブ画面の描画処理であったか否かを判断する(S4)。
【0035】
アクティブ画面の描画処理でなければ(S4:NO)、CPU13が、完了応答遅延処理を実行する(S5)。すなわち、CPU13が、所定時間を計時するタイマを起動させ、このタイマによる計時が完了するまで、次のステップに進むのを待つ。このタイマは、たとえば所定周波数のクロックをカウントするカウンタを利用して実現される。なお、使用者による操作部16の操作により非アクティブ画面がアクティブ画面に切り替えられた場合、その画面に関する描画処理についての完了通知が遅延中であれば、遅延を中断して速やかに管理装置2に送信される。
【0036】
次にCPU13が、管理装置2に完了応答を送信し(S6)、このルーチンを終了する。すなわち、この時点で完了通知を管理装置2に送信する。
【0037】
ステップS4において、アクティブ画面の描画処理であれば(S4:YES)、ステップS6に進む。すなわち、アクティブ画面については完了通知が遅延されないので、アクティブ画面の表示に関する次のコマンドが管理装置2から速やかに送信されることから、アクティブ画面の処理が非アクティブ画面の処理よりも優先される結果となる。
【0038】
ステップS1において、管理装置2からのコマンドが表示に関するコマンドでなければ(S1:NO)、CPU13が、管理装置2からのコマンドが状態監視のコマンドであるか否かを判断する(S7)。すなわち、管理装置2は、入出力装置4に対して送信したコマンドに対する完了通知がたとえば100msec程度の一定時間以内に返信されない場合、そのコマンドに対する処理をタイムアウトエラーとして取り扱うが、一定時間以内に入出力装置4から処理中通知を受信すれば、タイムアウト時間をたとえば10分程度に切り替える。そして、その10分間の期間中、管理装置2は、入出力装置4に対して状態監視のコマンドを適宜送信する。
【0039】
管理装置2からのコマンドが状態監視のコマンドであれば(S7:YES)、CPU13が、対応する処理の状態を管理装置2に送信し(S8)、このルーチンを終了する。ここで、処理の状態は、ステップS3における描画処理の前に処理中に遷移し、ステップS6における完了応答送信により処理中が解除されるので、ステップS8における管理装置2への応答は処理中通知である。なお、CPU13は、図2に示すルーチンを並列処理するので、ステップS3における描画処理中あるいはステップS5における完了応答遅延処理中に、その描画処理に対する状態送信をステップS8において実行することになる。
【0040】
ステップS7において、管理装置2からのコマンドが状態監視のコマンドでなければ(S7:NO)、CPU13が、管理装置2からのコマンドを処理し(S9)、このルーチンを終了する。
【0041】
このように、非アクティブ画面に関する描画処理の完了通知を遅延させるので、その遅延期間中は、その非アクティブ画面については管理装置2から次の表示に関するコマンドが供給されることがなく、アクティブ画面に関する描画処理の時間を多く取れることから、結果的にアクティブ画面に関する描画処理を優先させることができる。しかも、非アクティブ画面に関する描画処理の完了通知を遅延させている期間中、管理装置2からの状態監視コマンドに対して処理中通知を送信するので、完了通知を十分に長い時間にわたって遅延させても、管理装置2がタイムアウトエラーとして処理してしまうことがない。
【0042】
なお、上記実施形態においては、入出力装置4のCPU13により応答制御装置を実現したが、中継装置3のCPUにより応答制御装置を実現してもよい。この場合、入出力装置4からの非アクティブ画面の描画処理に関する完了通知を中継装置3のCPUが遅延させて管理装置2に送信することになる。また、完了通知の遅延期間中における処理中通知も、中継装置3が生成して管理装置2に送信することになる。
【0043】
また、上記実施形態においては、非アクティブ画面の描画処理についての完了通知を遅延させたが、完了通知を遅延させる対象としての処理は、描画処理に限るものではない。
【0044】
【発明の効果】
以上説明したように本発明によれば、応答遅延部が、並列的に処理する複数の処理対象のうちの任意数の処理対象に関して、少なくとも一部の処理についてはその処理を完了した旨の完了通知を所定時間遅延させて上位装置に供給するので、複数の処理対象を並列的に処理するに際して、任意数の処理対象の処理にタイムアウトを生じさせることなく、それ以外の処理対象の処理を優先させることができる。
【図面の簡単な説明】
【図1】本発明に係る応答制御装置を備えたコンピュータシステムの全体構成図である。
【図2】図1に示すCPUによる表示制御処理の手順を説明するフローチャートである。
【符号の説明】
1 ホストコンピュータ
2 管理装置
3 中継装置
4 入出力装置
11 通信部
12 状態管理部
13 CPU
14 データ処理部
15 表示部
16 操作部

Claims (9)

  1. 上位装置と、この上位装置からの指示に応じて複数の処理対象を並列的に処理する下位装置とを有する演算処理システムにおいて、前記上位装置からの指示に対する前記下位装置の応答を制御する応答制御装置であって、
    並列的に処理する前記複数の処理対象のうちの任意数の処理対象に関して、少なくとも一部の処理についてはその処理を完了した旨の完了通知を所定時間遅延させて前記上位装置に供給する応答遅延部を備えたことを特徴とする、応答制御装置。
  2. 前記応答遅延部によって完了通知が遅延させられている期間中、その処理についての前記上位装置からの問い合わせに対して、現在処理中である旨の処理中通知を前記上位装置に供給する処理中通知部を有する、請求項1に記載の応答制御装置。
  3. 前記応答遅延部は、予め決められた特定種類の処理に関する完了通知を遅延させる、請求項1または2に記載の応答制御装置。
  4. 前記下位装置は、使用者によって操作される操作部と、並列的に処理される前記複数の処理対象としての複数の画面のうちのいずれか1つの画面を選択的に表示画面に表示する表示部とを有する入出力装置であり、
    前記応答遅延部は、前記表示画面に表示されていない画面の描画処理についての完了通知を遅延させる、請求項1ないし3のいずれかに記載の応答制御装置。
  5. 前記上位装置と前記下位装置とは、中継装置を介して接続されており、
    前記応答遅延部は、前記中継装置に設置されている、請求項1ないし4のいずれかに記載の応答制御装置。
  6. 上位装置と、この上位装置からの指示に応じて複数の処理対象を並列的に処理する下位装置とを有する演算処理システムにおいて、前記上位装置からの指示に対する前記下位装置の応答を制御するためのコンピュータ・プログラムであって、
    並列的に処理する前記複数の処理対象のうちの任意数の処理対象に関して、少なくとも一部の処理についてはその処理を完了した旨の完了通知を所定時間遅延させて前記上位装置に供給するための応答遅延プログラムを含む、コンピュータ・プログラム。
  7. 前記応答遅延部によって完了通知が遅延させられている期間中、その処理についての前記上位装置からの問い合わせに対して、現在処理中である旨の処理中通知を前記上位装置に供給するための処理中通知プログラムを含む、請求項6に記載のコンピュータ・プログラム。
  8. 前記応答遅延プログラムは、予め決められた特定種類の処理に関する完了通知を遅延させる、請求項6または7に記載のコンピュータ・プログラム。
  9. 前記下位装置は、使用者によって操作される操作部と、並列的に処理される前記複数の処理対象としての複数の画面のうちのいずれか1つの画面を選択的に表示画面に表示する表示部とを有する入出力装置であり、
    前記応答遅延プログラムは、前記表示画面に表示されていない画面の描画処理についての完了通知を遅延させる、請求項6ないし8のいずれかに記載のコンピュータ・プログラム。
JP2001021004A 2001-01-30 2001-01-30 応答制御装置およびコンピュータ・プログラム Expired - Fee Related JP3872298B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001021004A JP3872298B2 (ja) 2001-01-30 2001-01-30 応答制御装置およびコンピュータ・プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001021004A JP3872298B2 (ja) 2001-01-30 2001-01-30 応答制御装置およびコンピュータ・プログラム

Publications (2)

Publication Number Publication Date
JP2002229807A JP2002229807A (ja) 2002-08-16
JP3872298B2 true JP3872298B2 (ja) 2007-01-24

Family

ID=18886625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001021004A Expired - Fee Related JP3872298B2 (ja) 2001-01-30 2001-01-30 応答制御装置およびコンピュータ・プログラム

Country Status (1)

Country Link
JP (1) JP3872298B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007026095A (ja) * 2005-07-15 2007-02-01 Matsushita Electric Ind Co Ltd 並列演算装置
JP2008097314A (ja) * 2006-10-12 2008-04-24 Kddi Corp 端末からのアクセス要求を空間的及び/又は時間的に分散させる仮接続方法、サーバ及びプログラム
JP5365060B2 (ja) * 2008-04-30 2013-12-11 富士通モバイルコミュニケーションズ株式会社 情報処理装置

Also Published As

Publication number Publication date
JP2002229807A (ja) 2002-08-16

Similar Documents

Publication Publication Date Title
JP4348049B2 (ja) ディスプレイフレームバッファの更新方法および装置
JP3872298B2 (ja) 応答制御装置およびコンピュータ・プログラム
JP3748232B2 (ja) データ伝送装置、表示装置、および、制御システム
JP2003296133A (ja) コントローラ
JP2002318780A (ja) リアルタイム制御システム
JP4259390B2 (ja) 並列演算処理装置
JP2007102313A (ja) 制御装置およびマルチプロセッサ制御方法
JP2003283198A (ja) 実装工程最適化装置
JP4062564B2 (ja) 画像形成装置およびその画像データ受信制御方法
JP2856715B2 (ja) クロックの周波数多段階変更制御装置および周波数多段階変更制御方法
JP2002287987A (ja) タスクの並行処理を実行させるためのプログラム及び並行処理する組込み制御装置及び並行処理方法並びにプログラムが記録されている記録媒体
JP2000029719A (ja) 割込制御装置
JP7302303B2 (ja) 画像処理装置、画像処理方法、及びプログラム
JP2005135137A (ja) 仮想計算機システム
JPH11345129A (ja) インターバルタイマ回路
JPH10254721A (ja) 印刷装置、その割込要求処理方法、及び記憶媒体
JPS62293331A (ja) デ−タ処理装置
JP2792059B2 (ja) プリンタ装置
JPH10198408A (ja) 処理命令実行装置
JPH0350662A (ja) 並列計算機の処理制御方式
JP2001265610A (ja) デバイス制御方法
JP2003015886A (ja) 割込み制御回路及びそれを用いた割込み優先順位変更システム
JPS62162104A (ja) フロ−チヤ−ト式プログラマブルコントロ−ラ
JPS616704A (ja) プログラマブル・コントロ−ラ
JP2002111682A (ja) 通信装置および一斉通信システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061019

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091027

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101027

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101027

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111027

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111027

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121027

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees