JP4259390B2 - 並列演算処理装置 - Google Patents
並列演算処理装置 Download PDFInfo
- Publication number
- JP4259390B2 JP4259390B2 JP2004133315A JP2004133315A JP4259390B2 JP 4259390 B2 JP4259390 B2 JP 4259390B2 JP 2004133315 A JP2004133315 A JP 2004133315A JP 2004133315 A JP2004133315 A JP 2004133315A JP 4259390 B2 JP4259390 B2 JP 4259390B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- synchronization
- arithmetic processing
- parallel
- packet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
前記複数の並列計算機(1−n)の各々に備えられ、前記複数の処理単位の中の少なくとも一つの処理単位を演算処理する演算処理装置(11、21)を備える。その演算処理装置(11、21)は、割当てられた前記処理単位の演算処理完了に応答して、同期要求命令を出力するものとする。そしてさらに、前記複数の並列計算機(1−n)の各々に備えられ、前記複数の演算処理装置(11、21)の演算処理状態を記憶する記憶回路(14、24)と、前記複数の並列計算機(1−n)の各々に備えられ、前記複数の演算処理装置(11、21)の中の一つに対応し、前記対応する演算処理装置(11、21)に割当てられた前記処理単位の演算処理完了に応答して、処理完了情報を記憶するフラグ保持装置(16、26)と、前記複数の並列計算機(1−n)の各々に備えられ、前記複数の演算処理装置(11、21)の中の一つに対応し、前記同期要求命令に応答して前記演算処理状態を監視し、前記監視に基づいて前記複数の処理単位の演算処理が完了したかどうかを判定する同期監視装置(13、23)とを備えるように並列計算機の各々を構成する。ぞのうえで、前記同期監視装置(13、23)は、前記複数の処理単位の演算処理完了に応答して、前記同期監視装置(13、23)に対応する演算処理装置(11、21)に同期成立を通知し、前記演算処理装置(11、21)は、前記通知に応答して、新たなジョブに対応する新たな処理単位の演算処理を実行する。このような並列計算装置を構成し、その並列計算装置を動作させることで並列処理を実行する。
これによって、複数の並列計算機で分割された複数の処理単位(タスク)を演算処理する場合、最後にその処理単位の演算を完了させた並列計算機を速やかに把握することが可能になる。
前記同期成立パケットを受信した前記他の同期監視装置(13、23)は、前記同期成立パケットの受信に対応して、前記演算処理状態を監視し、前記監視に基づいて前記複数の処理単位の演算処理が完了したかどうかを判定し、前記判定の結果、前記複数の処理単位の演算処理が完了している場合、前記複数の処理単位の演算処理完了に応答して、前記同期監視装置(13、23)に対応する演算処理装置(11、21)に同期成立を通知する。そして、前記他の演算処理装置(11、21)は、前記通知に応答して、前記新たなジョブに対応する新たな処理単位の演算処理を実行する。このような並列計算装置を構成し、その並列計算装置を動作させることで並列処理を実行する。
これによって、複数の並列計算機で分割された複数の処理単位(タスク)を演算処理する場合、最後にその処理単位の演算を完了させた並列計算機が、他の並列計算機にバリア同期成立を速やかに通知することが可能になる。
前記同期要求パケットを受信した前記他の同期監視装置(13、23)は、前記同期要求パケットの受信に対応して、前記演算処理状態を監視し、前記監視に基づいて前記複数の処理単位の演算処理が完了したかどうかを判定し、前記判定の結果、前記複数の処理単位の演算処理が完了している場合、前記複数の処理単位の演算処理完了に応答して、前記同期監視装置(13、23)に対応する演算処理装置(11、21)に同期成立を通知する。そして、前記他の演算処理装置(11、21)は、前記通知に応答して、前記新たなジョブに対応する新たな処理単位の演算処理を実行する。このような並列計算装置を構成し、その並列計算装置を動作させることで並列処理を実行する。
これによって、複数の並列計算機で分割された複数の処理単位(タスク)を演算処理する場合、まだ処理単位の演算を完了させていない並列計算機に、処理単位の演算が完了した他の並列計算機の存在を通知することが可能になり、それに伴って、バリア同期を速やかに実行することが可能になる。
これにより、複数の並列計算機で分割された複数の処理単位(タスク)を演算処理する場合、自分自身に対応する演算処理装置に割当てられた処理単位の演算処理が完了したことを記憶することが可能になる。それによって、他の演算処理装置から送信されたバリア同期要求パケットや、バリア同期成立パケットを受信した場合、その受信に対応する情報処理を適切に実行することが可能になる。
これにより、複数の並列計算機で分割された複数の処理単位(タスク)を演算処理する場合、所定の時間が経過したときにシステムを初期状態にすることが可能になり、現ジョブのバリア同期制御から、次ジョブのバリア同期制御への移行を適切に行うことが可能になる。
前記複数の並列計算機(1−n)の各々に備えられた演算処理装置(11、21)が、前記複数の処理単位の中の少なくとも一つの処理単位を演算処理するステップと、割当てられた前記処理単位の演算処理完了に応答して、同期要求命令を出力するステップと、前記複数の並列計算機(1−n)の各々に備えられ記憶回路(14、24)が、前記複数の演算処理装置(11、21)の演算処理状態を記憶するステップと、前記記憶回路(14、24)に記憶された前記演算処理状態を読み出すステップと、前記複数の並列計算機(1−n)の各々に備えられ、前記複数の演算処理装置(11、21)の中の一つに対応するフラグ保持装置(16、26)が、前記対応する演算処理装置(11、21)に割当てられた前記処理単位の演算処理完了に応答して、処理完了情報を記憶するステップと、前記複数の並列計算機(1−n)の各々に備えられ、前記複数の演算処理装置(11、21)の中の一つに対応する同期監視装置(13、23)が、前記同期要求命令に応答して前記演算処理状態を監視し、前記監視に基づいて前記複数の処理単位の演算処理が完了したかどうかを判定するステップと、前記同期監視装置(13、23)が、前記複数の処理単位の演算処理完了に応答して、前記同期監視装置(13、23)に対応する演算処理装置(11、21)に同期成立を通知するステップと、前記演算処理装置(11、21)が、前記通知に応答して、新たなジョブに対応する新たな処理単位の演算処理を実行するステップ
を具備するコンピュータで実行可能なプログラムを複数のコンピュータに搭載する。そしてそのコンピュータを動作させることで並列処理を実行する。
以下に、図面を使用して本発明を実施するための最良の形態について述べる。図1は、本発明を実施するための形態における並列演算処理システムの構成を示すブロック図である。図1を参照すると、本実施に実施の形態における並列演算処理システムは、セル間ネットワーク10と、そのセル間ネットワーク10に接続される複数のセル(1−1〜1−n:nは任意の自然数)を備えていることが示されている。(以下の説明では複数のセルが演算処理装置であることを前提に説明を行っていく。)セル間ネットワーク10に接続されている複数の並列演算処理装置(1−1〜1−n)の各々は、同様のモジュールで構成されている。したがって、以下の演算処理装置(セル)の構成に関する説明では、並列演算処理装置1−1に対応させて説明を行っていくものとする。また、図1に示されている複数の並列演算処理装置(1−1〜1−n)の接続形態は、セル間ネットワーク10を介して直線型に接続されているが、これは、本実施の形態における複数の並列演算処理装置(1−1〜1−n)の接続形態を限定するものではない。
以下に、添付図面を使用して、本発明を実施するための形態に示す並列処理システムの動作について述べる。図2Aから図2Cは、本実施の形態の並列処理システムの動作を示すフローチャートである。以下の動作の説明では、本実施の形態における並列処理システムの動作に対する理解を容易にするために、図1に示されている並列演算処理装置1−1と並列演算処理装置1−2とが並列処理を実行する場合に対応させて説明を行う。
10…セル間ネットワーク
11、21…プロセッサ
12、22…バリア同期制御装置
13、23…パケット転送制御装置
14、24…ビットマップレジスタ
15、25…タイマー
16、26…バリア同期フラグ
Claims (2)
- コンピュータによる情報処理が可能なジョブを複数の処理単位に分割し、前記複数の処理単位の各々を、複数の並列計算機のそれぞれに割当てて演算処理を実行する並列演算処理装置であって、
前記複数の並列計算機の各々は、
前記複数の処理単位の中の少なくとも一つの処理単位を演算処理するプロセッサと、前記プロセッサは、割当てられた処理単位の演算処理完了に応答して、同期要求命令を出力し、
前記複数の並列計算機の各々に備えられたプロセッサの演算処理状態を記憶する記憶回路と、
前記複数の並列計算機の各々に備えられ、前記複数のプロセッサの中の一つに対応し、前記記憶回路に、前記複数の並列計算機の各々に割当てられた処理単位の演算処理の全てが完了したことを示す情報が書きこまれている場合、バリア同期が成立したことを示す処理完了情報を記憶するフラグ保持装置と、
前記複数の並列計算機の各々に備えられ、前記複数のプロセッサの中の一つに対応し、前記同期要求命令及び同期要求パケットの受信に応答して前記演算処理状態を監視し、前記監視に基づいて前記複数の処理単位の演算処理が完了したかどうかを判定する同期監視装置と
を具備し、
前記同期監視装置は、
前記同期要求パケットを受信した際、前記同期要求パケットに含まれる前記演算処理状態を基に、前記記憶回路に記憶される前記演算処理状態を更新後、前記監視を行い、
前記判定の結果、前記複数の処理単位の演算処理が完了していない場合、前記複数の並列計算機のうちの前記処理単位の演算処理が未完了である他の並列計算機に備えられた他のプロセッサを抽出し、前記抽出の完了に応答して、前記記憶回路に記憶された前記演算処理状態を含む前記同期要求パケットを生成し、前記同期要求パケットを抽出されたプロセッサを備えた他の並列計算機の他の同期監視装置に送信し、
前記判定の結果、前記複数の処理単位の演算処理が完了している場合、前記複数の処理単位の演算処理完了に応答して、前記同期監視装置に対応するプロセッサに同期成立を通知し、同期成立パケットを生成し、前記同期成立パケットを前記複数の並列計算機のうち他の並列計算機の他の同期監視装置に送信し、
前記同期成立パケットを受信した際、前記同期監視装置に対応するプロセッサに同期成立を通知する
ことを特徴とする並列演算処理装置。 - コンピュータによる情報処理が可能なジョブを複数の処理単位に分割し、前記複数の処理単位の各々を、複数の並列計算機のそれぞれに割当てて演算処理を実行する並列演算処理プログラムであって、
前記複数の並列計算機の各々を、
前記複数の処理単位の中の少なくとも一つの処理単位を演算処理し、割当てられた処理単位の演算処理完了に応答して、同期要求命令を出力する演算処理手段と、
前記複数の並列計算機の各々に備えられた演算処理手段の演算処理状態を記憶する記憶手段と、
前記記憶手段に、前記複数の並列計算機の各々に割当てられた処理単位の演算処理の全てが完了したことを示す情報が書きこまれている場合、バリア同期が成立したことを示す処理完了情報を記憶するフラグ保持手段と、
前記同期要求命令及び同期要求パケットの受信に応答して前記演算処理状態を監視し、前記監視に基づいて前記複数の処理単位の演算処理が完了したかどうかを判定し、前記複数の処理単位の演算処理完了に応答して、前記演算処理手段に同期成立を通知する同期監視装置手段として機能させ、
前記同期監視手段は、
前記同期要求パケットを受信した際、前記同期要求パケットに含まれる前記演算処理状態を基に、前記記憶手段に記憶される前記演算処理状態を更新後、前記監視を行い、
前記判定の結果、前記複数の処理単位の演算処理が完了していない場合、前記複数の並列計算機のうちの前記処理単位の演算処理が未完了である他の並列計算機に備えられた他の演算処理手段を抽出し、前記抽出の完了に応答して、前記記憶手段に記憶された前記演算処理状態を含む前記同期要求パケットを生成し、前記同期要求パケットを抽出された前記演算処理手段を備えた他の並列計算機の他の同期監視手段に送信し、
前記判定の結果、前記複数の処理単位の演算処理が完了している場合、前記複数の処理単位の演算処理完了に応答して、前記演算処理手段に同期成立を通知し、同期成立パケットを生成し、前記同期成立パケットを他の並列計算機の他の同期監視手段に送信し、
前記同期成立パケットを受信した際、前記演算処理手段に同期成立を通知する
ことを特徴とする並列処理プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004133315A JP4259390B2 (ja) | 2004-04-28 | 2004-04-28 | 並列演算処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004133315A JP4259390B2 (ja) | 2004-04-28 | 2004-04-28 | 並列演算処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005316679A JP2005316679A (ja) | 2005-11-10 |
JP4259390B2 true JP4259390B2 (ja) | 2009-04-30 |
Family
ID=35444045
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004133315A Expired - Fee Related JP4259390B2 (ja) | 2004-04-28 | 2004-04-28 | 並列演算処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4259390B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4894391B2 (ja) * | 2006-07-25 | 2012-03-14 | 横河電機株式会社 | 制御装置 |
JP5273045B2 (ja) * | 2007-06-20 | 2013-08-28 | 富士通株式会社 | バリア同期方法、装置、及びプロセッサ |
JP2010020363A (ja) | 2008-07-08 | 2010-01-28 | Sony Corp | 演算処理装置 |
JP5239751B2 (ja) | 2008-10-31 | 2013-07-17 | 富士通株式会社 | ノード間同期装置、ノード間同期方法およびノード間同期プログラム |
JP5825346B2 (ja) * | 2011-05-24 | 2015-12-02 | 富士通株式会社 | データ処理方法及びデータ処理システム |
KR102279025B1 (ko) | 2014-12-12 | 2021-07-19 | 삼성전자주식회사 | 연산 프로세서 및 연산 프로세서의 동작 방법 |
US10896106B2 (en) * | 2018-05-10 | 2021-01-19 | Teradyne, Inc. | Bus synchronization system that aggregates status |
CN113821321B (zh) * | 2021-08-31 | 2024-08-09 | 上海阡视科技有限公司 | 任务处理芯片、方法、装置、计算机设备及存储介质 |
-
2004
- 2004-04-28 JP JP2004133315A patent/JP4259390B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005316679A (ja) | 2005-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10877766B2 (en) | Embedded scheduling of hardware resources for hardware acceleration | |
US10169268B2 (en) | Providing state storage in a processor for system management mode | |
JP6328134B2 (ja) | クラスタ化されたコンピュータ・システムで通信チャネルのフェイルオーバを実行する方法、装置、およびプログラム | |
CN108647104B (zh) | 请求处理方法、服务器及计算机可读存储介质 | |
JP5737050B2 (ja) | 情報処理装置、割込み制御方法および割込み制御プログラム | |
KR101400286B1 (ko) | 다중 프로세서 시스템에서 작업을 이동시키는 방법 및 장치 | |
US20060085794A1 (en) | Information processing system, information processing method, and program | |
US8151147B2 (en) | Synchronize error handling for a plurality of partitions | |
JP2009265963A (ja) | 情報処理システム及びタスクの実行制御方法 | |
CN103942178A (zh) | 多核处理器上实时操作系统与非实时操作系统之间的通信方法 | |
TWI528155B (zh) | 在多核心處理系統中處理核心之重設 | |
US20110107344A1 (en) | Multi-core apparatus and load balancing method thereof | |
US20090083467A1 (en) | Method and System for Handling Interrupts Within Computer System During Hardware Resource Migration | |
US9658861B2 (en) | Boot strap processor assignment for a multi-core processing unit | |
JP2008262419A (ja) | 情報処理装置、オペレーティングシステム選択方法、プログラム。 | |
WO2016033755A1 (zh) | 任务处理装置、电子设备及方法 | |
JP4259390B2 (ja) | 並列演算処理装置 | |
US20190243673A1 (en) | System and method for timing out guest operating system requests from hypervisor level | |
JP5672521B2 (ja) | コンピュータシステム、およびそのチェックポイントリスタート方法 | |
US9372816B2 (en) | Advanced programmable interrupt controller identifier (APIC ID) assignment for a multi-core processing unit | |
JP2010140146A (ja) | マルチコアプロセッサ,制御方法および情報処理装置 | |
JP2021043725A (ja) | 計算システム、計算方法及びプログラム | |
JP2013200805A (ja) | 信号振り分けシステム、信号振り分け方法及びコンピュータ・プログラム | |
CN114691296A (zh) | 中断处理方法、装置、介质及设备 | |
JP2017138755A (ja) | マルチプロセッサシステム、マルチプロセッサシステムにおける主記憶アクセス制御方法、及び、マルチプロセッサシステムにおける主記憶アクセス制御プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070618 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070625 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080411 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080908 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081008 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20081008 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20081009 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090120 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090202 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |